JP3977859B2 - 不揮発性半導体メモリ装置及びその制御方法 - Google Patents
不揮発性半導体メモリ装置及びその制御方法 Download PDFInfo
- Publication number
- JP3977859B2 JP3977859B2 JP2006135467A JP2006135467A JP3977859B2 JP 3977859 B2 JP3977859 B2 JP 3977859B2 JP 2006135467 A JP2006135467 A JP 2006135467A JP 2006135467 A JP2006135467 A JP 2006135467A JP 3977859 B2 JP3977859 B2 JP 3977859B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- semiconductor memory
- nonvolatile semiconductor
- old data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
とを有する
不揮発性半導体メモリ装置であることを要旨とする。
また、本発明の第2の特徴は、それぞれが選択的に書き込み及び消去可能な複数のブロックを有する不揮発性半導体メモリを含む不揮発性半導体メモリ装置のデータ書き換え制御方法において、(イ)複数のブロックのそれぞれが消去済みか否かを示す消去フラグを不揮発性半導体メモリから読み出してRAMに書き込み、更新された消去フラグの内容をRAMから不揮発性半導体メモリに書き戻すステップと、(ロ)書き換えの際には消去動作を実行することなく、新たなデータがブロック内の旧データのすべてを変更するものではない場合には新たなデータと変更されない旧データとを、消去フラグが消去済みのブロックに書き込むステップと、(ハ)旧データが記録されたブロックに対応する消去フラグを未消去にセットするステップと、(ニ)消去フラグが未消去にセットされたブロックのデータを選択的に消去するステップと、(ホ)旧データを有していたブロックの物理アドレスに対応付けられていた論理アドレスを新たなデータが書きこまれたブロックの物理アドレスに対応付けるステップと、(ヘ)消去フラグが消去済みのブロックに新たなデータ及び旧データを書き込む前に、旧データを有していたブロックから読み出した旧データの誤りを検出するステップとを有する発性半導体メモリ装置の制御方法であることを要旨とする。
本発明の第1の特徴によれば、新たなデータの書き込みは、可能な限り予め消去された未使用のブロック領域に対して行われる。これにより不揮発性半導体メモリ装置において本来書き込みに先だって行う必要があり且つアクセス時間の増大を余儀なくさせる消去動作が省略されて高速書き込みが可能になる。また、同一データを更新/変更する場合でも、物理的な書き込み位置は書き込みの都度変るため、特定のブロックに対する書き込み回数の増加が回避されて長寿命化を図ることが可能となる。
2…ホストインターフェイス
3…データレジスタ
4…アドレスレジスタ
5…カウントレジスタ
6…コマンドレジスタ
7…ステータスレジスタ
8…エラーレジスタ
9…マルチプレクサ
10…データバッファ
11…コントロールロジック
12…EECジェネレータ/チェッカ
13…アドレスジェネレータ
14…未消去ブロックの消去処理、書き込み処理及びコピー処理等を実行するCPU
15…作業用RAM
16…制御プログラムROM
Claims (5)
- それぞれが選択的に書き込み及び消去可能な複数のブロックを有する不揮発性半導体メモリと、
前記複数のブロックのそれぞれが消去済みか否かを示す消去フラグを前記不揮発性半導体メモリから読み出してRAMに書き込み、更新された前記消去フラグの内容を前記RAMから前記不揮発性半導体メモリに書き戻す手段と、
書き換えの際には消去動作を実行することなく、新たなデータが前記ブロック内の旧データのすべてを変更するものではない場合には前記新たなデータと変更されない前記旧データとを、前記消去フラグが消去済みのブロックに書き込む手段と、
前記旧データが記録されたブロックに対応する前記消去フラグを未消去にセットする手段と、
前記消去フラグが未消去にセットされた前記ブロックのデータを選択的に消去する手段と、
前記旧データを有していたブロックの物理アドレスに対応付けられていた論理アドレスを前記新たなデータが書きこまれたブロックの物理アドレスに対応付ける手段と、
前記消去フラグが消去済みのブロックに前記新たなデータ及び前記旧データを書き込む前に、前記旧データを有していたブロックから読み出した前記旧データの誤りを検出する手段
とを有することを特徴とする不揮発性半導体メモリ装置。 - 前記書き込みが正常に行えなかった場合に前記書き込みを行ったブロックとは異なる前記消去フラグが消去済みのブロックに再度書き込むことを特徴とする請求項1に記載の不揮発性半導体メモリ装置。
- 前記旧データの訂正不可能な誤りが検出された場合にエラーが起きたことを外部に通知するステータスレジスタを更に備えることを特徴とする請求項1又は2に記載の不揮発性半導体メモリ装置。
- 前記ブロックには、当該ブロックのサイズ分の連続した前記論理アドレスの前記データが格納されることを特徴とする請求項1〜3のいずれか1項に記載の不揮発性半導体メモリ装置。
- それぞれが選択的に書き込み及び消去可能な複数のブロックを有する不揮発性半導体メモリを含む不揮発性半導体メモリ装置のデータ書き換え制御方法において、
前記複数のブロックのそれぞれが消去済みか否かを示す消去フラグを前記不揮発性半導体メモリから読み出してRAMに書き込み、更新された前記消去フラグの内容を前記RAMから前記不揮発性半導体メモリに書き戻すステップと、
書き換えの際には消去動作を実行することなく、新たなデータが前記ブロック内の旧データのすべてを変更するものではない場合には前記新たなデータと変更されない前記旧データとを、前記消去フラグが消去済みのブロックに書き込むステップと、
前記旧データが記録されたブロックに対応する前記消去フラグを未消去にセットするステップと、
前記消去フラグが未消去にセットされた前記ブロックのデータを選択的に消去するステップと、
前記旧データを有していたブロックの物理アドレスに対応付けられていた論理アドレスを前記新たなデータが書きこまれたブロックの物理アドレスに対応付けるステップと、
前記消去フラグが消去済みのブロックに前記新たなデータ及び前記旧データを書き込む前に、前記旧データを有していたブロックから読み出した前記旧データの誤りを検出するステップ
とを有することを特徴とする不揮発性半導体メモリ装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135467A JP3977859B2 (ja) | 2006-05-15 | 2006-05-15 | 不揮発性半導体メモリ装置及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006135467A JP3977859B2 (ja) | 2006-05-15 | 2006-05-15 | 不揮発性半導体メモリ装置及びその制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003032999A Division JP2003242788A (ja) | 2003-02-10 | 2003-02-10 | 不揮発性半導体メモリ装置及びその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006252579A JP2006252579A (ja) | 2006-09-21 |
JP3977859B2 true JP3977859B2 (ja) | 2007-09-19 |
Family
ID=37092918
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006135467A Expired - Fee Related JP3977859B2 (ja) | 2006-05-15 | 2006-05-15 | 不揮発性半導体メモリ装置及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3977859B2 (ja) |
-
2006
- 2006-05-15 JP JP2006135467A patent/JP3977859B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006252579A (ja) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3485938B2 (ja) | 不揮発性半導体メモリ装置 | |
JP3692313B2 (ja) | 不揮発性メモリの制御方法 | |
US9448919B1 (en) | Data storage device accessing garbage collected memory segments | |
JP4245585B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
US8041884B2 (en) | Controller for non-volatile memories and methods of operating the memory controller | |
US7340581B2 (en) | Method of writing data to non-volatile memory | |
JP4182993B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US7529879B2 (en) | Incremental merge methods and memory systems using the same | |
US20090089484A1 (en) | Data protection method for power failure and controller using the same | |
WO2009118917A1 (ja) | フラッシュメモリを用いた記憶装置 | |
JP4177360B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2003058417A (ja) | 記憶装置 | |
JP4661369B2 (ja) | メモリコントローラ | |
KR100932801B1 (ko) | 메모리 관리 방법, 메모리 장치 및 컴퓨터 판독 가능 저장매체 | |
JP4661497B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP4594944B2 (ja) | メモリ制御装置 | |
JP4513786B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
JP3977859B2 (ja) | 不揮発性半導体メモリ装置及びその制御方法 | |
JP4687720B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4177292B2 (ja) | メモリンコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2003263894A (ja) | 不揮発性半導体メモリ装置の制御方法 | |
JP2003242788A (ja) | 不揮発性半導体メモリ装置及びその制御方法 | |
JP4177301B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
JP2006053950A (ja) | 不揮発性半導体メモリ装置及びその制御方法 | |
JP4569554B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070621 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |