JP3970778B2 - Organic EL drive circuit and organic EL display device - Google Patents
Organic EL drive circuit and organic EL display device Download PDFInfo
- Publication number
- JP3970778B2 JP3970778B2 JP2003001785A JP2003001785A JP3970778B2 JP 3970778 B2 JP3970778 B2 JP 3970778B2 JP 2003001785 A JP2003001785 A JP 2003001785A JP 2003001785 A JP2003001785 A JP 2003001785A JP 3970778 B2 JP3970778 B2 JP 3970778B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- pad
- organic
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 239000003086 colorant Substances 0.000 claims 2
- 239000011295 pitch Substances 0.000 description 20
- 230000010354 integration Effects 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of El Displays (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、有機EL駆動回路および有機EL表示装置に関し、詳しくは、カレントミラー回路を利用したD/A変換回路により表示データに対応する電流値を生成して有機ELパネルをその端子ピンを介して電流駆動するカラムライン(陽極側ドライブライン、以下同じ)の電流駆動回路において、集積効率がよく、精度の高い駆動電流を生成することができるような有機EL駆動回路の回路レイアウトの構造に関する。
【0002】
【従来の技術】
携帯電話機,PHS、DVDプレーヤ、PDA(携帯端末装置)等に搭載される有機EL表示装置の有機EL表示パネルでは、カラムラインの数が396個(132×3)の端子ピン(以下ピン)、ローラインが162個のピンを持つものが提案され、カラムライン、ローラインのピンはこれ以上に増加する傾向にある。
このような有機EL表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでもピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
【0003】
カレントミラー回路による出力回路は、ピン対応に配置され、そのドライブ段は、例えば、特願2002−82662号に示されるように、ピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路とされて、手前の入力段となる基準電流発生回路から基準電流を受けてピン対応にミラー電流を発生する。さらに、ピン対応にカレントミラーで構成されるD/A変換回路を設けて、それぞれのD/A変換回路が基準駆動電流として前記のミラー電流を受けてこの電流を基準としてそれぞれに表示データを受けてそれぞれにD/A変換してピン対応に駆動電流を生成し、前記のカレントミラーの出力回路を駆動する。
このように、カレントミラー構成で駆動電流を生成することにより、例えば、パッシブマトリックスの場合には、数μA程度の微小な基準電流からmAあるいは1A程度の大きな電流を電力ロスを抑えて電流増幅することができ、低消費電力の駆動回路を実現することができる。また、アクティブマトリックスの場合には、同様にして低消費電力で1nA〜10μAの駆動電流を得ることがきる。
【0004】
このようなことから有機EL表示パネルの電流駆動回路は、カレントミラーを構成する単位トランジスタが多数、パッドに対応して配列されることになる。
図3は、その単位トランジスタ1の先行技術におけるレイアウトの説明図であり、図3(a)は、そのトランジスタ配列ブロック、図(b)は、カレントミラーを構成する単位トランジスタの平面図、図3(c)はその断面図である。
単位トランジスタ1は、図3(c)に示されるように、埋め込み層(B/L)11と素子分離領域12とで矩形領域において素子分離されてベース領域13bとエミッタ領域13eとコレクタ領域13cとが矩形形状でサブストレート16の表面側に形成される。なお、14b,14e,14cは、それぞれ、ベースコンタクト、エミッタコンタクト、コレクタコンタクトであり、コレクタコンタクト14cは、コレクタウオール15と埋め込み層11を介してコレクタ領域13cと接続されている。
なお、17は、NSGの層間分離膜であり、18は、上の層のポリシリコン絶縁層(P−SiN)である。
そして、このような単位トランジスタ1が、図3(a)に示すように、トランジスタ配列ブロック3において、パッド2の配列方向(図面横方向)に2個配置されてパッド配列方向に直角な方向(縦方向)に2列で、多数設けられている。このような2列配置のトランジスタ配列ブロック3がパッド配列方向に繰り返して形成されて有機EL表示パネルのピン対応の電流駆動回路がIC化される。
【0005】
この2列の配置のトランジスタ配列ブロック3は、有機EL表示パネルの各ピンがG,R,Bの繰り返しで配列されることから決定されるものであり、このピン配列に対応させて、各ピンに接続されるパッド2が配列されることによる。
例えば、パッドピッチが50μmのときには、素子形成幅を44μmとし、横方向の間隔が6μmとして、50μmの間隔で、素子形成幅を44μmの中に2個のトランジスタを形成し、各ピンを駆動する回路に必要な数のトランジスタを縦方向に多数形成する。
その結果、2列配列の単位トランジスタ1が各出力ピンに対応するパッド2の位置に一致して、縦方向には、例えば、数十個〜百個程度(その長さは1.0mm〜3.0mm程度)の長さでトランジスタを配置する。そして、これらトランジスタのほとんどは、上の配線層でカレントミラー接続される。
このとき、カレントミラー出力回路(出力段電流源)とカレントミラー構成の電流スイッチングD/A変換回路とは、2列の多数のトランジスタからできるだけペア特性が揃った位置にあるものが選択される。
【0006】
なお、図3(a)は、2列であるが、集積率をよくするために、G,R,Bの3ピンを1単位(G,R,Bのカラム方向の画素ピッチに相当)として単位トランジスタ1を6列としたトランジスタ配列ブロックが繰り返されるものもある。このときには、ピン方向の幅が150μmとなるが、この場合には2列を単位として各パッド2に対応して各ピンを電流駆動する駆動回路が縦方向に割り当てられることは変わらない。
ところで、マトリックス状に配置した有機EL素子を電流駆動し、かつ、有機EL素子の陽極と陰極をグランドに落としてリセットする有機EL素子の駆動回路が特許文献1として公知である。また、DC−DCコンバータを用いて有機EL素子を低消費電力で電流駆動する技術が特許文献2として公知である。
【0007】
【特許文献1】
特開平9−232074号公報
【特許文献2】
特開2001−143867号公報
【0008】
【発明が解決しようとする課題】
有機ELの電流駆動回路では、入力段を共通としてドライブ段と出力段とが有機ELパネルの各ピン対応に設けられる。出力段は、ピンに接続されるパッドに近いほどロスが少なくなるので、どうしてもパッドに対応して設けられる。
一方、有機ELパネルに配置するドライブIC(LSI)のチップ数を低減するには、1チップ当たりの出力ピン数を増加させることが必要である。その結果、パッド2のピッチは、小さくなり、カレントミラー回路を構成する単位トランジスタも図3(b)に示すように、縦方向(パッド配列方向に対して直角な方向)に長くなる傾向にある。
このような構成で、数μA程度の微小な基準電流からmAあるいは1A程度の大きな電流を生成する場合にはD/A変換回路の変換精度のばらつきが出力段電流源の出力電流のばらつきを生じ、それが輝度むらとなる問題がある。
特に、カレントミラー構成の電流スイッチングD/A変換回路では、基準電流を2倍,4倍,8倍,16倍,…と重みを付けて増幅した電流をカレントミラー接続の出力側トランジスタに得ることが必要であるので、カレントミラー接続される数十から100個程度のトランジスタが必要になる。そのために、カレントミラー構成のトランジスタの入力側トランジスタに対するペア特性の確保が重要になるが、このペア特性は、トランジスタの間の距離とトランジスタが選択される位置とが影響する。
前記のような個数のトランジスタにおいて、できるだけ、特性を揃えるためには、近い位置のトランジスタを選択することが好ましいが、図3(a)に示すように、パッド対応に数十〜百個程度のトランジスタを縦に配置した場合には、ペアトランジスタ間の距離は離れて、入力側トランジスタと出力側トランジスタのペア特性の確保が難しくなる。その上に、カレントミラー接続のための配線ラインも長くなって、抵抗値が大きくなり、結果的にD/A変換精度が落ちて、それぞれのD/A変換回路に精度のばらつきが発生する。
しかも、パッド対応に縦長のパターンが所定の間隔を置いて配置されることになるので、そのパターンとパターンとの間の部分の占める割合が大きくなり、それが無駄な領域となってIC(LSI)全体の集積率の低下を招く。
この発明の目的は、このような従来技術の問題点を解決するものであって、集積効率がよく、精度の高い駆動電流を出力することができる有機EL駆動回路および有機EL表示装置を提供することにある。
【0009】
【課題を解決するための手段】
このような目的を達成するためのこの発明の有機EL駆動回路および有機EL表示装置の特徴は、端子ピンに対応して設けられ端子ピンに接続される複数のパッドと、パッドに対応して設けられ表示データを受けてこれに対応する表示のためのアナログの電流を発生するカレントミラー構成の電流スイッチングD/A変換回路と、パッドに対応して設けられD/A変換回路からの出力電流で駆動されパッドを介して駆動電流を端子ピンに出力するR,G,Bに対応して設けられた複数の電流源と、パッドの配列方向のパッドピッチの3n倍(nは正の整数)に実質的に対応したパッド配列方向の幅を有しこの幅に対して4個以上のトランジスタが形成された多数のトランジスタを有する矩形のトランジスタ配列ブロックとを備えていて、
トランジスタ配列ブロック内においてR,G,BのそれぞれのD/A変換回路がパッド配列方向に対して直角な方向に配列され、D/A変換回路のカレントミラー回路を構成するトランジスタが選択されてIC化されているものである。
しかも、前記R,G,Bに対応する複数の電流源は、それぞれカレントミラー回路を有していて、トランジスタ配列ブロックにおいてD/A変換回路とパッドとの間に割り当てられ、これのカレントミラー回路を構成するトランジスタが選択されているものである。
【0010】
【発明の実施の形態】
このように、この発明にあっては、ピンに対応して設けられるパッドピッチの3n倍の幅をもち、かつ、この幅に4個以上のトランジスタが配列される矩形のトランジスタ配列ブロックにおいて、R,G,Bのそれぞれの電流スイッチングD/Aがパッド配列方向に直角となる方向に配列されて、表示データを受ける各D/Aのカレントミラー回路が形成される。
このように、R,G,Bのピン対応のD/Aを各パッドに対応させることなく、3n倍のパッドピッチ幅に対応させて設け、縦方向にR,G,Bのそれぞれの回路をレイアウトしてIC化することにより、カレントミラー回路を構成したときに、カレントミラー接続されるトランジスタ間の距離を従来よりも短くすることができる。これにより、配線ラインを短くできるとともに、カレントミラー回路の出力側トランジスタとしてペア特性の揃ったものを選択することができる。
さらに、単位トランジスタの数が多数必要とされるR,G,Bの各D/Aを形成するトランジスタ配列ブロックは、パッド配列方向の幅が最低でも3パッドピッチの繰り返しとして形成されるので、配列ブロック間の間隙領域が減少して、その分の無駄な領域を低減することができる。
その結果、精度の高いD/A変換回路にすることができ、集積効率がよく、精度の高い駆動電流を出力することができる有機EL駆動回路および有機EL表示装置を容易に実現できる。
【0011】
【実施例】
図1は、この発明の有機EL駆動回路を適用した一実施例の電流駆動回路のD/Aと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図、図2は、この発明の他の実施例のD/Aと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図である。なお、図3と同一の構成要素は同一の符号で示す。
図1において、10は、有機EL駆動回路のカラムドライバICにおけるピン対応に設けられるD/Aと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトである。
なお、有機ELパネルの電流駆動回路は、入力段に基準電流発生回路を有し、ドライブ段と出力段が有機ELパネルの各ピン対応に設けられている。そのドライブ段は、各ピン対応に基準電流を分配する基準電流分配回路と各ピン対応に設けられたカレントミラー構成の電流スイッチングD/Aで構成され、このD/Aが表示データを受ける。そしてその出力段には、各ピン対応に設けられたカレントミラー回路で構成された出力段電流源がある。ここで、ピン対応に設けられるD/Aと出力段電流源とは、単位トランジスタを多数接続したカレントミラー回路を主体として形成される。
このD/Aと出力段電流源のカレントミラーを構成する単位トランジスタは、ここでは、有機EL駆動回路のピンに接続されるパッド配列方向(カラム方向に対応)に対して直交する方向が長手方向となる長方形のトランジスタ配列ブロック3aに単位トランジスタ1を252個、42個×6個の配列で構成している。このトランジスタ配列ブロック3aを所定の間隙を挟んでパッド配列方向(横方向)に3パッドピッチおきに繰り返して形成する。
各トランジスタ配列ブロック3aにおいて3×パッドピッチ幅の単位でそれぞれにカレントミラーを構成する単位トランジスタ1を選択して、R,G,Bの出力段電流源とD/A変換回路(D/A)を割り当ててそれぞれのカレントミラー回路を形成する。
【0012】
ここで、出力段電流源のカレントミラー回路のトランジスタの個数を10個、D/Aのカレントミラー回路のトランジスタの個数を70個とし、それぞれに予備あるいはダミートランジスタ2個設けるとして、図1では、84個を単位としてR,G,B対応に出力段電流源とD/A設けている。そこで、トランジスタ配列ブロック3aの単位トランジスタの総数は、84×3=252個になる。
すなわち、説明を簡単にするために、図3と同じ単位トランジスタ1を252個形成する。そうすると、3倍のパッドピッチ幅に6個のトランジスタが形成できるので、横方向に6個のトランジスタを、縦方向に42個のトランジスタを配列できる。これがトランジスタ配列ブロック3aである。
この場合、図3の場合より配列ブロック間の間隔は3倍採れることになるが、この間隔を図3と同じにすれば、各単位トランジスタ1の横方向の幅をその分大きく採ることができ、その分、集積効率は高くなる。
【0013】
トランジスタ配列ブロック3aのパッド2側に出力段電流源を構成するカレントミラー回路の領域としてB(青)のトランジスタ領域を図示するように、2個×6個の領域として電流源4Biとし、この領域の10個のトランジスタにより上の配線層でカレントミラー回路を構成して、そのカレントミラー回路の出力を上層の配線ライン9bを介してパッド2Biに接続する。電流源4Biでは、10個のトランジスタが使用され、残りの2個は予備あるいはダミーのトランジスタとされる。
パッド2Bi側を前とすると、これに対してその後ろには、R(赤)のカレントミラーの電流源を構成するトランジスタ領域が図示するように、2個×6個の領域として割り当て電流源4Riとする。同様に各10個のトランジスタでカレントミラー回路を構成して、そのカレントミラー回路の出力を上層の配線ライン9rを介してパッド2Riに接続する。
さらに、その後ろには、G(緑)のカレントミラーの電流源を構成するトランジスタ領域を図示するように、2個×6個の領域として割り当て電流源4Giとする。同様に各10個のトランジスタでカレントミラー回路を構成して、そのカレントミラー回路の出力を上層の配線ライン9gを介してパッド2Giに接続する。
なお、図中のパッド2Bi,パッド2Ri,パッド2Gi,パッド2Bi+1,パッド2Ri+1,パッド2Gi+1…は、それぞれ図4のパッド2に対応している。
【0014】
これらの後ろには、カレントミラー構成の電流スイッチングD/Aが12個×6個の領域として、同様にB,R,Gに対応してこれの順でD/A5Biと、D/A5Ri、そしてD/A5Giが割り当てられ、それぞれのD/Aは、70個のトランジスタとからなり、2個のトランジスタが予備あるいはダミートランジスタとされる。
なお、単位トランジスタ、予備あるいはダミーのトランジスタをさらに多く必要とする場合には、例えば、13個×6個の領域としてB,R,Gの各D/Aを形成し、配列ブロック3aのトランジスタの総個数を増加する。この場合には、45個×6個=270個にすればよい。
ところで、前記の単位トランジスタ252個の個数は、内部に単位トランジスタの面積の実質的に2倍あるいはn倍のトランジスタを部分的に1個形成した場合には、それを2個あるいはn個として換算した数値である。逆に、単位トランジスタの整数分の1のトランジスタを部分的に2個あるいはn個形成した場合も逆にそれら全体を1個と換算した値である。
D/A5Biの出力端子は、電流源4Biの入力端子と上層の配線ライン8bを介して接続されている。D/A5RiとD/A5Giもそれぞれ電流源4Ri,電流源4Giと配線ライン8r,8gを介してそれぞれの出力端子が電流駆動回路の対応する入力端子と接続されている。
このようなトランジスタ配列ブロック3aがB,R,Gのそれぞれ3個のパッドごとにレイアウトされる。
このとき、B,R,Gの各D/Aのカレントミラー回路を形成するトランジスタ領域は、12×6個のトランジスタ配列の中で選択されて、上層においてカレントミラー接続が行われて形成される。12×6個の領域は、6×6個を正方形に近い領域を2段縦に並べた形態となるので、カレントミラー構成のペアトランジスタの相互の距離は近く、その配線は短くできる。その結果、近い距離でトランジスタの選択ができるので、トランジスタのペア特性が確保される。
なお、ここでの領域形状は、図形形状ではなく、トランジスタの個数を単位としてトランジスタ配列からみたものであり、実際の図形形状は、単位トランジスタ1の幅と長さとに応じて異なってくる。
【0015】
図2は、他の実施例であって、B,R,Gの各電流源のブロックをパッドに対応して横方向に配置した構成とし、D/Aのみを縦方向にB,R,Gの順で配列したものである。したがって、その他の構成は、図1と同じであるので、詳細な説明は割愛する。
なお、図2は、D/Aと出力段電流源との配線は省略してある。
【0016】
ところで、図1、図2では、電流駆動回路の入力段となる基準電流発生回路と、ドライブ段の一部である各ピン対応に基準電流を分配する基準電流分配回路とは図示していない。
パッド2側を前とするとこれに対して基準電流分配回路は、トランジスタ配列ブロック3aの後ろ側に配置されるトランジスタにより、それぞれの回路が形成される。また、基準電流発生回路は、通常、外付け抵抗あるいは外部から定電圧を受けるので、各回路のレイアウトに応じてその回路位置が決定される。
【0017】
さて、図1,図2の実施例では、説明の都合上、トランジスタの横方向(R,G,Bを1単位として3倍のパッドピッチを単位として矩形のトランジスタ配列ブロック3aを形成し、それを繰り返す形となっている。もちろん、3倍のパッドのピッチの整数倍の幅においてトランジスタ配列ブロック3aを形成してもよいことはもちろんである。
また、前記実施例では、図3の例に合わせて、トランジスタ2個の横幅をパッドピッチに対応させているが、単位トランジスタの横幅(パッド配列方向の幅に対応)を実質的に1/2にすれば、3×パッドピッチの幅に12個のトランジスタを配列することができる。したがって、D/Aの領域は、12個×12個のトランジスタ配置からみて正方形の領域となる。逆に、3×パッドピッチの幅に5個のトランジスタが配列されてもよい。
【0018】
トランジスタの横方向(パッド配列方向に対応)の幅は、設計上で自由になるので、3n倍(nは正の整数)のパッドピッチの幅に入るトランジスタの個数は、多いほどよく、特に限定されるものではない。要するに、3n倍のパッドピッチに対して横方向(パッド配列方向)のトランジスタ数が4以上の整数個であればよい。
その理由は、カレントミラー構成の電流スイッチングD/Aは、一番少ない構成を考えた場合には、1倍,2倍の重みを持つ2桁のD/Aである。この場合には、入力側トランジスタ1個に対して出力トランジスタ3個、そしてスイッチ回路が2個となり、合計でトランジスタが5個は必要となる。これは、横方向に3個採れれば、縦方向は2段となり、2個×3個の矩形領域となる。これに対して図3のように縦方向に2列として配列する場合にもそれが3段となるので、2×3個の矩形になる。しかし、3桁以上のD/Aの場合には、4倍の重みとスイッチ回路が1個追加されるので、出力側トランジスタが10個は必要になる。
この場合には、矩形のトランジスタ配列ブロックは、3個×4個の領域にできるが、図3のように縦方向に2列として配列する場合には、2×5となり、縦方向に距離が伸びてしまい、ペア性を確保することが難しくなる。
したがって、この発明では、3n倍のパッドピッチに対して横方向に4個以上のトランジスタを配列したときに(言い換えれば3桁以上のD/A変換が行われるとき)、出力トランジスタのペア特性が図3の場合よりも確保でき、精度の高いD/A変換が可能になる。
【0019】
以上説明してきたが、実施例では、出力段電流源のトランジスタ数を10個とし、D/Aのトランジスタ数を70個とし、それぞれの予備トランジスタ2個として、84個を単位として説明しているが、この発明は、この個数に限定されるものではない。
また、実施例では、D/Aも電流源も長方形形状とし、境界線を直線状にしていているが、境界線は、多少の凹凸あるいは一部L字型であったとしてもそれぞれのカレントミラー回路を構成するトランジスタの距離を短くできるレイアウトとなればよいので実質的に問題はない。
特に、実施例のように横方向に幅のある長方形とすることで、カレントミラー回路を構成するペア特性のトランジスタの選択が横方向に広がる。そのため、縦方向のトランジスタを選択する場合よりも特性が揃う確率が高くなる。
さらに、実施例では、バイポーラトランジスタを例としているが、バイポーラトランジスタに換えてMOSFETトランジスタを使用してもこの発明が適用できることはもちろんである。
【0020】
【発明の効果】
以上説明してきたように、この発明にあっては、ピンに対応して設けられるパッドピッチの3n倍の幅をもち、かつ、この幅に4個以上のトランジスタが配列される矩形のトランジスタ配列ブロックにおいて、R,G,Bのそれぞれの電流スイッチングD/Aがパッド配列方向に直角となる方向に配列されて、表示データを受ける各D/Aのカレントミラー回路が形成される。
このように、R,G,Bのピン対応のD/Aを各パッドに対応させることなく、3n倍のパッドピッチ幅に対応させて設け、縦方向にR,G,Bのそれぞれの回路をレイアウトしてIC化することにより、カレントミラー回路を構成したときに、カレントミラー接続されるトランジスタ間の距離を従来よりも短くすることができる。これにより、配線ラインを短くできるとともに、カレントミラー回路の出力側トランジスタとしてペア特性の揃ったものを選択することができる。
その結果、精度の高いD/A変換回路にすることができ、集積効率がよく、精度の高い駆動電流を出力することができる有機EL駆動回路および有機EL表示装置を容易に実現できる。
【図面の簡単な説明】
【図1】図1は、この発明の有機EL駆動回路を適用した一実施例の電流駆動回路のD/Aと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図である。
【図2】図2は、この発明の他の実施例のD/Aと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図である。
【図3】図3は、先行技術における有機EL表示パネルの電流駆動回路を形成する領域の単位トランジスタ配列の説明図であって、(a)は、そのトランジスタ配列ブロック、(b)は、カレントミラーを構成する単位トランジスタの平面図、そして(c)はその断面図である。
【符号の説明】
1…単位トランジスタ、2…パッド、
3,3a…単位トランジスタの配列ブロック、
4Bi,4Ri,4Gi…電流駆動回路、
5Bi,5Ri,5Gi…D/A、
6bi…出力端子、7bi…入力端子、
8b,8r,8g、9b,9r,9g…配線ライン、
10…カラムドライバIC。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an organic EL drive circuit and an organic EL display device, and more specifically, a current value corresponding to display data is generated by a D / A conversion circuit using a current mirror circuit, and an organic EL panel is connected via its terminal pins. The present invention relates to a structure of a circuit layout of an organic EL driving circuit capable of generating a driving current with high integration efficiency and high accuracy in a current driving circuit of a column line (anode side driving line, the same applies hereinafter).
[0002]
[Prior art]
In an organic EL display panel of an organic EL display device mounted on a mobile phone, a PHS, a DVD player, a PDA (mobile terminal device), etc., there are 396 (132 × 3) terminal pins (hereinafter referred to as pins) of column lines, A row line having 162 pins has been proposed, and the number of column line and row line pins tends to increase further.
The output stage of the current drive circuit of such an organic EL display panel is provided with a drive circuit for a current source, for example, an output circuit using a current mirror circuit, corresponding to the pin, regardless of whether it is an active matrix type or a simple matrix type.
[0003]
The output circuit by the current mirror circuit is arranged corresponding to the pin, and the drive stage thereof is, for example, as shown in Japanese Patent Application No. 2002-82662, a parallel drive current mirror circuit having a number of output side transistors corresponding to the pin. Then, a reference current is received from a reference current generation circuit as an input stage in front, and a mirror current is generated corresponding to the pin. Furthermore, a D / A conversion circuit composed of a current mirror is provided for each pin, and each D / A conversion circuit receives the mirror current as a reference drive current, and receives display data on the basis of this current. Then, D / A conversion is performed to generate a drive current corresponding to the pin, and the output circuit of the current mirror is driven.
Thus, by generating a drive current with a current mirror configuration, for example, in the case of a passive matrix, a large current of about mA or 1 A is amplified from a very small reference current of about several μA while suppressing power loss. Therefore, a driving circuit with low power consumption can be realized. In the case of an active matrix, a driving current of 1 nA to 10 μA can be obtained with low power consumption.
[0004]
For this reason, in the current drive circuit of the organic EL display panel, many unit transistors constituting the current mirror are arranged corresponding to the pads.
FIG. 3 is an explanatory diagram of the layout of the
As shown in FIG. 3C, the
Then, as shown in FIG. 3A, two
[0005]
The
For example, when the pad pitch is 50 μm, the element formation width is 44 μm, the horizontal interval is 6 μm, two transistors are formed in the element formation width of 44 μm at an interval of 50 μm, and each pin is driven. A large number of transistors necessary for the circuit are formed in the vertical direction.
As a result, the
At this time, a current mirror output circuit (output stage current source) and a current switching D / A conversion circuit having a current mirror configuration are selected from a plurality of transistors in two rows at positions where the pair characteristics are aligned as much as possible.
[0006]
In FIG. 3A, there are two rows, but in order to improve the integration rate, three pins G, R, and B are set as one unit (corresponding to a pixel pitch in the column direction of G, R, and B). In some cases, a transistor arrangement block in which the
By the way,
[0007]
[Patent Document 1]
Japanese Patent Laid-Open No. 9-232974 [Patent Document 2]
Japanese Patent Laid-Open No. 2001-143867
[Problems to be solved by the invention]
In the current drive circuit of the organic EL, the drive stage and the output stage are provided for each pin of the organic EL panel, with the input stage being shared. The closer the output stage is to the pad connected to the pin, the smaller the loss. Therefore, the output stage is inevitably provided corresponding to the pad.
On the other hand, in order to reduce the number of chips of a drive IC (LSI) arranged on the organic EL panel, it is necessary to increase the number of output pins per chip. As a result, the pitch of the pads 2 becomes smaller, and the unit transistors constituting the current mirror circuit tend to become longer in the vertical direction (direction perpendicular to the pad arrangement direction) as shown in FIG. .
In such a configuration, when a large current of about mA or 1 A is generated from a very small reference current of about several μA, variations in the conversion accuracy of the D / A converter circuit cause variations in the output current of the output stage current source. There is a problem that it becomes uneven brightness.
In particular, in a current switching D / A conversion circuit having a current mirror configuration, a current amplified by weighting the reference current by 2 times, 4 times, 8 times, 16 times,... Is obtained in an output side transistor connected to the current mirror. Therefore, several tens to about 100 transistors connected to the current mirror are required. For this reason, it is important to ensure the pair characteristics of the transistors in the current mirror configuration with respect to the input side transistors. The pair characteristics are affected by the distance between the transistors and the position where the transistors are selected.
In order to make the characteristics as uniform as possible in the above number of transistors, it is preferable to select transistors at close positions. However, as shown in FIG. When the transistors are arranged vertically, the distance between the paired transistors is increased and it is difficult to ensure the pair characteristics of the input side transistor and the output side transistor. In addition, the wiring line for connecting the current mirror becomes longer and the resistance value becomes larger. As a result, the D / A conversion accuracy is lowered, and variations in accuracy occur in each D / A conversion circuit.
Moreover, since the vertical pattern to a pad corresponding is to be arranged at predetermined intervals, the occupied Mel ratio of parts of the between the pattern and the pattern is increased, it becomes wasted space The integration rate of the entire IC (LSI) is reduced.
An object of the present invention is to solve such problems of the prior art, and to provide an organic EL drive circuit and an organic EL display device that can output a drive current with high integration efficiency and high accuracy. There is.
[0009]
[Means for Solving the Problems]
The characteristics of the organic EL drive circuit and the organic EL display device of the present invention for achieving such an object are provided with a plurality of pads provided corresponding to the terminal pins and connected to the terminal pins, and provided corresponding to the pads. A current switching D / A conversion circuit having a current mirror configuration for receiving display data and generating an analog current for display corresponding thereto, and an output current from the D / A conversion circuit provided corresponding to the pad A plurality of current sources provided corresponding to R, G, and B that are driven and output drive current to the terminal pins through the pads, and 3n times the pad pitch in the pad arrangement direction (n is a positive integer) A rectangular transistor array block having a number of transistors having a width substantially corresponding to the pad array direction and having four or more transistors formed in relation to the width,
In the transistor arrangement block, the R / G / B D / A conversion circuits are arranged in a direction perpendicular to the pad arrangement direction, and the transistors constituting the current mirror circuit of the D / A conversion circuit are selected and the IC is selected. It is what has been made.
In addition, each of the plurality of current sources corresponding to R, G, and B has a current mirror circuit, and is assigned between the D / A conversion circuit and the pad in the transistor array block. Is selected.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Thus, according to the present invention, in a rectangular transistor arrangement block having a width of 3n times the pad pitch provided corresponding to the pin and in which four or more transistors are arranged in this width, R , G, and B are arranged in a direction perpendicular to the pad arrangement direction to form a current mirror circuit for each D / A that receives display data.
In this way, the D / A corresponding to the R, G, B pins is provided corresponding to the pad pitch width of 3n times without corresponding to each pad, and the R, G, B circuits are provided in the vertical direction. By laying out and making an IC, when a current mirror circuit is configured, the distance between transistors connected to the current mirror can be made shorter than in the past. As a result, the wiring line can be shortened, and a transistor with matched pair characteristics can be selected as the output side transistor of the current mirror circuit.
Further, the transistor arrangement block forming each R / G / B D / A, which requires a large number of unit transistors, is formed as a repetition of at least 3 pad pitches in the pad arrangement direction. The gap area between the blocks is reduced, and the unnecessary area can be reduced accordingly.
As a result, a highly accurate D / A conversion circuit can be obtained, and an organic EL drive circuit and an organic EL display device that can output a drive current with high integration efficiency and high accuracy can be easily realized.
[0011]
【Example】
FIG. 1 is an explanatory diagram of a layout of unit transistors constituting a D / A of a current driving circuit and a current mirror of an output stage current source of an embodiment to which the organic EL driving circuit of the present invention is applied, and FIG. It is explanatory drawing of the layout of the unit transistor which comprises D / A of the other Example and the current mirror of an output stage current source. In addition, the same component as FIG. 3 is shown with the same code | symbol.
In FIG. 1,
Note that the current drive circuit of the organic EL panel has a reference current generation circuit in the input stage, and a drive stage and an output stage are provided for each pin of the organic EL panel. The drive stage includes a reference current distribution circuit that distributes a reference current corresponding to each pin and a current switching D / A having a current mirror configuration provided for each pin, and the D / A receives display data. In the output stage, there is an output stage current source composed of a current mirror circuit provided for each pin. Here, the D / A and the output stage current source provided corresponding to the pins are formed mainly by a current mirror circuit in which a large number of unit transistors are connected.
In this case, the unit transistors constituting the D / A and the current mirror of the output stage current source are such that the direction orthogonal to the pad arrangement direction (corresponding to the column direction) connected to the pins of the organic EL drive circuit is the longitudinal direction. In the rectangular
In each
[0012]
Here, it is assumed that the number of transistors in the current mirror circuit of the output stage current source is 10 and the number of transistors in the D / A current mirror circuit is 70, and each has two spare or dummy transistors. The output stage current source and D / A are provided corresponding to R, G, B in units of 84. Therefore, the total number of unit transistors in the
That is, for simplicity of explanation, 252
In this case, the spacing between the arrangement blocks can be three times that in the case of FIG. 3, but if this spacing is the same as in FIG. 3, the width in the horizontal direction of each
[0013]
As shown in the figure, a B (blue) transistor region is shown as a region of the current mirror circuit constituting the output stage current source on the pad 2 side of the
Assuming that the pad 2Bi side is the front, the transistor region constituting the current source of the R (red) current mirror is arranged behind the pad 2Bi side, as shown in FIG. And Similarly, a current mirror circuit is constituted by 10 transistors each, and the output of the current mirror circuit is connected to the pad 2Ri via the
Further, behind that, as shown in the figure, the transistor region that constitutes the current source of the G (green) current mirror is assigned as a 2 × 6 region, which is assigned to the current source 4Gi. Similarly, a current mirror circuit is formed by 10 transistors each, and the output of the current mirror circuit is connected to the pad 2Gi through the
In the figure, pad 2Bi, pad 2Ri, pad 2Gi,
[0014]
Behind these, current switching D / A of the current mirror configuration is 12 × 6 areas, corresponding to B, R, and G in this order, D / A5Bi, D / A5Ri, and D / A5Gi is assigned, and each D / A is composed of 70 transistors, and two transistors are spare or dummy transistors.
If more unit transistors, spare or dummy transistors are needed, for example, each D / A of B, R, G is formed as 13 × 6 regions, and the transistors of the
By the way, the number of the above-mentioned unit transistors 252 is converted into two or n when one transistor is formed that is substantially twice or n times the area of the unit transistor. It is a numerical value. Conversely, when two or n transistors, each of which is an integral number of unit transistors, are partially formed, the values are converted to one as a whole.
The output terminal of the D /
Such a
At this time, the transistor region forming the current mirror circuit for each of the B, R, and G D / A is selected from the 12 × 6 transistor array, and is formed by the current mirror connection in the upper layer. . Since the 12 × 6 region has a configuration in which 6 × 6 regions close to a square are vertically arranged in two stages, the paired transistors of the current mirror configuration are close to each other, and the wiring can be shortened. As a result, the transistors can be selected at a close distance, so that the pair characteristics of the transistors are ensured.
Note that the region shape here is not a graphic shape, but is viewed from the transistor arrangement with the number of transistors as a unit, and the actual graphic shape varies depending on the width and length of the
[0015]
FIG. 2 shows another embodiment in which B, R, and G current source blocks are arranged in the horizontal direction corresponding to the pads, and only D / A is set in the vertical direction to B, R, and G. Are arranged in this order. Therefore, since the other structure is the same as FIG. 1, detailed description is omitted.
In FIG. 2, the wiring between the D / A and the output stage current source is omitted.
[0016]
Incidentally, in FIG. 1 and FIG. 2, the reference current generation circuit that is an input stage of the current drive circuit and the reference current distribution circuit that distributes the reference current to each pin that is a part of the drive stage are not shown.
On the other hand, when the pad 2 side is the front, the reference current distribution circuit is formed by the transistors arranged on the rear side of the
[0017]
In the embodiment shown in FIGS. 1 and 2 , for convenience of explanation, a rectangular
In the above embodiment, the width of the two transistors is made to correspond to the pad pitch in accordance with the example of FIG. 3, but the width of the unit transistor (corresponding to the width in the pad arrangement direction) is substantially ½. Then, 12 transistors can be arranged in a width of 3 × pad pitch. Therefore, the D / A region is a square region as viewed from the arrangement of 12 × 12 transistors. Conversely, five transistors may be arranged in a width of 3 × pad pitch.
[0018]
Since the width of the transistor in the horizontal direction (corresponding to the pad arrangement direction) can be freely determined in design, the number of transistors that fall within the pad pitch width of 3n times (n is a positive integer) is better and is particularly limited. Is not to be done. In short, the number of transistors in the lateral direction (pad arrangement direction) may be an integer of 4 or more with respect to a pad pitch of 3n times.
The reason is that the current switching D / A of the current mirror configuration is a two-digit D / A having a weight of 1 or 2 when the smallest configuration is considered. In this case, three output transistors and two switch circuits are required for one input-side transistor, and a total of five transistors are required. If three pieces are taken in the horizontal direction, the vertical direction is two steps, which is a 2 × 3 rectangular area. On the other hand, when arranged as two rows in the vertical direction as shown in FIG. However, in the case of a D / A of 3 digits or more, a quadruple weight and one switch circuit are added, so 10 output side transistors are required.
In this case, the rectangular transistor arrangement block can be made into 3 × 4 areas, but when arranged in two columns in the vertical direction as shown in FIG. 3, it becomes 2 × 5, and the distance in the vertical direction is 2 × 5. It grows and it becomes difficult to secure the pair property.
Therefore, in this invention, (when the three digits or more D / A conversion in other words carried out) when an array of four or more bets transistor transversely to 3n times the pad pitch, pairs characteristic of the output transistor However, it is possible to secure more accurate D / A conversion than in the case of FIG.
[0019]
As described above, in the embodiment, the number of transistors of the output stage current source is set to 10, the number of D / A transistors is set to 70, and each of the two spare transistors is described as 84 units. However, the present invention is not limited to this number.
In the embodiment, both the D / A and the current source are rectangular, and the boundary line is linear. However, even if the boundary line is somewhat uneven or partially L-shaped, each current mirror There is substantially no problem because the layout can shorten the distance between the transistors constituting the circuit.
In particular, by selecting a rectangle having a width in the horizontal direction as in the embodiment, the selection of the pair characteristic transistors constituting the current mirror circuit spreads in the horizontal direction. Therefore, there is a higher probability that the characteristics are aligned than when selecting the transistors in the vertical direction.
Furthermore, in the embodiments, a bipolar transistor is taken as an example, but it goes without saying that the present invention can be applied even if a MOSFET transistor is used instead of the bipolar transistor.
[0020]
【The invention's effect】
As described above, in the present invention, a rectangular transistor arrangement block having a width of 3n times the pad pitch provided corresponding to the pin and in which four or more transistors are arranged in this width. , The current switching D / A of R, G, B is arranged in a direction perpendicular to the pad arrangement direction to form a current mirror circuit of each D / A that receives display data.
In this way, the D / A corresponding to the R, G, B pins is provided corresponding to the pad pitch width of 3n times without corresponding to each pad, and the R, G, B circuits are provided in the vertical direction. By laying out and making an IC, when a current mirror circuit is configured, the distance between transistors connected to the current mirror can be made shorter than in the past. As a result, the wiring line can be shortened, and a transistor with matched pair characteristics can be selected as the output side transistor of the current mirror circuit.
As a result, a highly accurate D / A conversion circuit can be obtained, and an organic EL drive circuit and an organic EL display device that can output a drive current with high integration efficiency and high accuracy can be easily realized.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a layout of a unit transistor constituting a D / A of a current drive circuit and a current mirror of an output stage current source of an embodiment to which an organic EL drive circuit of the present invention is applied.
FIG. 2 is an explanatory diagram of a layout of unit transistors constituting a D / A and a current mirror of an output stage current source according to another embodiment of the present invention.
FIG. 3 is an explanatory diagram of a unit transistor array in a region for forming a current driving circuit of an organic EL display panel in the prior art, in which (a) is a transistor array block, and (b) is a current The top view of the unit transistor which comprises a mirror, and (c) are the sectional drawings.
[Explanation of symbols]
1 ... unit transistor, 2 ... pad,
3, 3a ... Unit transistor array block,
4Bi, 4Ri, 4Gi ... current drive circuit,
5Bi, 5Ri, 5Gi ... D / A,
6bi ... output terminal, 7bi ... input terminal,
8b, 8r, 8g, 9b, 9r, 9g ... wiring lines,
10: Column driver IC.
Claims (4)
前記端子ピンに対応して設けられ前記端子ピンに接続される複数のパッドと、
前記パッドに対応して設けられ表示データを受けてこれに対応する表示のためのアナログの電流を発生するカレントミラー構成の電流スイッチングD/A変換回路と、
前記パッドに対応して設けられ前記D/A変換回路からの出力電流で駆動され前記パッドを介して駆動電流を前記端子ピンに出力する前記R,G,Bに対応して設けられた複数の電流源と、
前記パッドの配列方向のパッドピッチの3n倍(nは正の整数)に実質的に対応したパッド配列方向の幅を有しこの幅に対して4個以上のトランジスタが形成された多数のトランジスタを有する矩形のトランジスタ配列ブロックとを備え、
前記トランジスタ配列ブロック内において前記R,G,Bのそれぞれの前記D/A変換回路が前記パッド配列方向に対して直角な方向に配列され、前記D/A変換回路のカレントミラー回路を構成するトランジスタが選択されてIC化され、
前記R,G,Bに対応する前記複数の電流源は、それぞれカレントミラー回路を有していて、前記トランジスタ配列ブロックにおいて前記D/A変換回路と前記パッドとの間に割り当てられ、これの前記カレントミラー回路を構成するトランジスタが選択されている有機EL駆動回路。In an organic EL driving circuit for driving an organic EL panel with current through terminal pins of the organic EL panel provided corresponding to display colors of R, G, and B,
A plurality of pads provided corresponding to the terminal pins and connected to the terminal pins;
A current switching D / A conversion circuit of a current mirror configuration provided corresponding to the pad and receiving display data and generating an analog current for display corresponding thereto;
A plurality of pads provided corresponding to the R, G, and B that are provided corresponding to the pads and are driven by an output current from the D / A conversion circuit and output a drive current to the terminal pins via the pads. A current source;
A plurality of transistors having a width in the pad arrangement direction substantially corresponding to 3n times the pad pitch in the arrangement direction of the pads (n is a positive integer) and four or more transistors are formed with respect to this width. A rectangular transistor array block having
Transistors constituting the current mirror circuit of the D / A conversion circuit in which the D / A conversion circuits of R, G, B are arranged in a direction perpendicular to the pad arrangement direction in the transistor arrangement block Is selected and integrated into an IC ,
The plurality of current sources corresponding to R, G, and B each have a current mirror circuit, and are allocated between the D / A conversion circuit and the pad in the transistor array block. An organic EL driving circuit in which transistors constituting a current mirror circuit are selected .
前記端子ピンに対応して設けられ前記端子ピンに接続される複数のパッドと、
前記パッドに対応して設けられ表示データを受けてこれに対応する表示のためのアナログの電流を発生するカレントミラー構成の電流スイッチングD/A変換回路と、
前記パッドに対応して設けられ前記D/A変換回路からの出力電流で駆動され前記パッドを介して駆動電流を前記端子ピンに出力する前記R,G,Bに対応して設けられた複数の電流源と、
前記パッドの配列方向のパッドピッチの3n倍(nは正の整数)に実質的に対応したパッド配列方向の幅を有しこの幅に対して4個以上のトランジスタが形成された多数のトランジスタを有する矩形のトランジスタ配列ブロックとを備え、
前記トランジスタ配列ブロック内において前記R,G,Bのそれぞれの前記D/A変換回路が前記パッド配列方向に対して直角な方向に配列され、前記D/A変換回路のカレントミラー回路を構成するトランジスタが選択されてIC化され、
前記R,G,Bに対応する前記複数の電流源は、それぞれカレントミラー回路を有していて、前記トランジスタ配列ブロックにおいて前記D/A変換回路と前記パッドとの間に割り当てられ、これの前記カレントミラー回路を構成するトランジスタが選択されている有機EL表示装置。 In an organic EL display device having an organic EL driving circuit for current-driving the organic EL panel through terminal pins provided corresponding to the display colors of R, G, and B of the organic EL panel,
A plurality of pads provided corresponding to the terminal pins and connected to the terminal pins;
A current switching D / A conversion circuit of a current mirror configuration provided corresponding to the pad and receiving display data and generating an analog current for display corresponding thereto;
A plurality of pads provided corresponding to the R, G, and B that are provided corresponding to the pads and are driven by an output current from the D / A conversion circuit and output a drive current to the terminal pins via the pads. A current source;
A plurality of transistors having a width in the pad arrangement direction substantially corresponding to 3n times the pad pitch in the arrangement direction of the pads (n is a positive integer) and four or more transistors are formed with respect to this width. A rectangular transistor array block having
Transistors constituting the current mirror circuit of the D / A conversion circuit in which the D / A conversion circuits of R, G, B are arranged in a direction perpendicular to the pad arrangement direction in the transistor arrangement block Is selected and integrated into an IC ,
The plurality of current sources corresponding to R, G, and B each have a current mirror circuit, and are allocated between the D / A conversion circuit and the pad in the transistor array block. An organic EL display device in which transistors constituting a current mirror circuit are selected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003001785A JP3970778B2 (en) | 2003-01-08 | 2003-01-08 | Organic EL drive circuit and organic EL display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003001785A JP3970778B2 (en) | 2003-01-08 | 2003-01-08 | Organic EL drive circuit and organic EL display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004212836A JP2004212836A (en) | 2004-07-29 |
JP3970778B2 true JP3970778B2 (en) | 2007-09-05 |
Family
ID=32819716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003001785A Expired - Fee Related JP3970778B2 (en) | 2003-01-08 | 2003-01-08 | Organic EL drive circuit and organic EL display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3970778B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005037916A (en) * | 2003-06-27 | 2005-02-10 | Rohm Co Ltd | Organic el drive circuit and organic el display device |
-
2003
- 2003-01-08 JP JP2003001785A patent/JP3970778B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005037916A (en) * | 2003-06-27 | 2005-02-10 | Rohm Co Ltd | Organic el drive circuit and organic el display device |
Also Published As
Publication number | Publication date |
---|---|
JP2004212836A (en) | 2004-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112310125B (en) | Display substrate and display device | |
KR100857399B1 (en) | Active matrix type display apparatus | |
CN109285493B (en) | Display device and design method thereof | |
KR20230098350A (en) | Local passive matrix display | |
US11699397B2 (en) | Display substrate, manufacturing method thereof, and display device having the same | |
CN114566519A (en) | Display substrate and display device | |
CN114550652A (en) | Display substrate and display device | |
US7893518B2 (en) | Method for generating a layout, use of a transistor layout, and semiconductor circuit | |
IE55821B1 (en) | Master slice semiconductor device | |
US6881989B2 (en) | Semiconductor integrated circuit having high-density base cell array | |
WO1993010561A1 (en) | Gate array bases with flexible routing | |
US8178904B2 (en) | Gate array | |
CN114566520A (en) | Display substrate and display device | |
JP2822781B2 (en) | Master slice type semiconductor integrated circuit device | |
KR100559806B1 (en) | Matrix substrate, electronic apparatus, electro-optic apparatus and electronic instrument | |
JP3970778B2 (en) | Organic EL drive circuit and organic EL display device | |
CN111754927B (en) | Pixel structure and display panel | |
KR100694379B1 (en) | D/a converter circuit, organic el drive circuit and organic el display device | |
KR100738750B1 (en) | Organic el panel drive circuit and organic el display device using the same drive circuit | |
CN114566522A (en) | Display substrate and display device | |
JP4841812B2 (en) | Organic EL drive circuit | |
KR19980041810A (en) | Clock Driver Circuits and Semiconductor Integrated Circuit Devices | |
JP3461339B2 (en) | Resistor ladder type digital / analog converter | |
JPH0645565A (en) | Integrated circuit device | |
WO1999067884A1 (en) | Constant-current generation circuit, digital/analog conversion circuit and image processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3970778 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |