JP4841812B2 - Organic EL drive circuit - Google Patents
Organic EL drive circuit Download PDFInfo
- Publication number
- JP4841812B2 JP4841812B2 JP2004181124A JP2004181124A JP4841812B2 JP 4841812 B2 JP4841812 B2 JP 4841812B2 JP 2004181124 A JP2004181124 A JP 2004181124A JP 2004181124 A JP2004181124 A JP 2004181124A JP 4841812 B2 JP4841812 B2 JP 4841812B2
- Authority
- JP
- Japan
- Prior art keywords
- organic
- current
- transistor
- circuit
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 claims description 26
- 239000011159 matrix material Substances 0.000 claims description 12
- 239000003086 colorant Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 12
- 239000010410 layer Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- Y02B20/325—
Description
この発明は、有機EL駆動回路および有機EL表示装置に関し、詳しくは、カレントミラー回路を利用したD/A変換回路により表示データに対応する電流値を生成して有機ELパネルの端子ピンを介して有機ELパネルを電流駆動するカラムライン(陽極側ドライブライン、以下同じ)の電流駆動回路において、輝度むらを低減でき、かつ、製品ごとの輝度ばらつきに与える影響を低減できるような有機EL駆動回路の回路レイアウトに関する。 The present invention relates to an organic EL drive circuit and an organic EL display device, and more specifically, generates a current value corresponding to display data by a D / A conversion circuit using a current mirror circuit, via a terminal pin of an organic EL panel. In the current drive circuit of the column line (anode side drive line, hereinafter the same) for current driving the organic EL panel, the luminance unevenness can be reduced and the influence on the luminance variation of each product can be reduced. It relates to circuit layout.
携帯電話機,PHS、DVDプレーヤ、PDA(携帯端末装置)等に搭載される有機EL表示装置の有機EL表示パネルでは、カラムラインの数が396個(132×3)の端子ピン、ローラインが162個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような有機EL表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でも単純マトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
In an organic EL display panel of an organic EL display device mounted on a mobile phone, a PHS, a DVD player, a PDA (portable terminal device), etc., the number of column pins is 396 (132 × 3) terminal pins and row lines are 162. One having a plurality of terminal pins has been proposed, and column line and row line terminal pins tend to increase further.
The output stage of the current drive circuit of such an organic EL display panel is provided with a drive circuit of a current source, for example, an output circuit using a current mirror circuit, corresponding to a terminal pin, regardless of whether it is an active matrix type or a simple matrix type.
カレントミラー回路による出力回路は、端子ピン対応に配置され、そのドライブ段は、例えば、特開2003−255898号のように、端子ピン対応に多数の出力側トランジスタを有するパラレル駆動のカレントミラー回路(基準電流分配回路)を有している。そして、入力段となるその手前の基準電流発生回路から基準電流を受けて端子ピン対応にミラー電流を発生することで基準電流を端子ピン対応に分配して出力回路を駆動する(特許文献1)。さらに、出力回路の手前に端子ピン対応にカレントミラーで構成されるD/A変換回路(D/A)を設けて、それぞれのD/Aが基準駆動電流として前記のミラー電流を受けてこの電流を基準としてD/A変換をする。そのD/A変換は、受けたこの電流を基準にして、受けた輝度の表示データをD/A変換して端子ピン対応に表示データに応じたアナログ変換電流を生成するものである。このアナログ変換電流により前記のカレントミラーの出力回路が駆動され、端子ピン対応に有機EL素子の駆動電流が発生する。
このようなカレントミラー構成で有機EL素子に対する駆動電流を生成することにより、例えば、パッシブマトリックスの場合には、数μA程度の微小な基準電流からmAあるいは1A程度の大きな電流を電力ロスを抑えて電流増幅することができる。これにより低消費電力の駆動回路を実現することができる。また、アクティブマトリックスの場合には、同様にして低消費電力で1nA〜10μAの駆動電流を得ることがきる。
The output circuit by the current mirror circuit is arranged corresponding to the terminal pin, and the drive stage thereof is, for example, a parallel drive current mirror circuit having a large number of output side transistors corresponding to the terminal pin (Japanese Patent Laid-Open No. 2003-255898). A reference current distribution circuit). Then, a reference current is received from the reference current generation circuit in front of the input stage and a mirror current is generated corresponding to the terminal pin, so that the reference current is distributed corresponding to the terminal pin and the output circuit is driven (Patent Document 1). . Further, a D / A conversion circuit (D / A) composed of current mirrors corresponding to the terminal pins is provided in front of the output circuit, and each D / A receives the mirror current as a reference drive current and receives this current. D / A conversion with reference to. In the D / A conversion, the received luminance display data is D / A converted on the basis of the received current to generate an analog conversion current corresponding to the display data corresponding to the terminal pin. The output circuit of the current mirror is driven by the analog conversion current, and a drive current for the organic EL element is generated corresponding to the terminal pin.
By generating a drive current for the organic EL element with such a current mirror configuration, for example, in the case of a passive matrix, a large current of about mA or 1 A is suppressed from a small reference current of about several μA while suppressing power loss. The current can be amplified. As a result, a drive circuit with low power consumption can be realized. In the case of an active matrix, a driving current of 1 nA to 10 μA can be obtained with low power consumption.
このような有機EL表示パネルの電流駆動回路は、カレントミラーを構成する単位トランジスタが多数、パッドに対応して配列されることになる。
図4は、その説明図であって、電流駆動回路のD/Aと出力段電流源を形成する先行技術における単位トランジスタの配列ブロック(トランジスタブロック)のレイアウトとこれに形成されるトランジスタを示している。
図4(a)は、電流駆動回路のD/Aと出力段電流源を形成するトランジスタブロック、図(b)は、カレントミラーを構成する単位トランジスタの平面図、図4(c)はその断面図である。
単位トランジスタ1は、図4(c)に示されるように、埋め込み層(B/L)11と素子分離領域12とで形成される矩形領域においてトランジスタ1が素子分離されてそのベース領域13bとエミッタ領域13eとコレクタ領域13cとが矩形形状にサブストレート16の表面側に形成される。なお、14b,14e,14cは、それぞれ、ベースコンタクト、エミッタコンタクト、コレクタコンタクトであり、コレクタコンタクト14cは、コレクタウオール15と埋め込み層11を介してコレクタ領域13cと接続されている。
17は、NSGの層間分離膜であり、18は、上の層のポリシリコン絶縁層(P−SiN)である。
そして、このような単位トランジスタ1が、図4(a)に示すように、トランジスタブロック3において、パッド2の配列方向(図面横方向,ロー方向)に2個配置されてパッド配列方向に直角な方向(縦方向,カラム方向)に2列で、多数設けられている。このような2列配置のトランジスタブロック3がパッド配列方向に繰り返して形成されて有機EL表示パネルの端子ピン対応の電流駆動回路がIC化される。
In such a current drive circuit of an organic EL display panel, a large number of unit transistors constituting a current mirror are arranged corresponding to pads.
FIG. 4 is an explanatory diagram showing the layout of the unit transistor array block (transistor block) and the transistors formed in the prior art for forming the D / A of the current drive circuit and the output stage current source. Yes.
4A is a transistor block that forms a D / A of the current driving circuit and an output stage current source, FIG. 4B is a plan view of a unit transistor that forms a current mirror, and FIG. 4C is a cross-sectional view thereof. FIG.
In the
Then, as shown in FIG. 4A, two
この2列配置のトランジスタブロック3は、有機EL表示パネルの各端子ピンがG,R,Bの繰り返しで配列されることからそれに応じてその配列がG,R,B対応に割当られる。また、端子ピン配列に対応させて、各端子ピンに接続されるパッド(出力端子)2も配列される。
例えば、パッドピッチが50μmのときには、素子形成幅を44μmとし、横方向の間隔が6μmとして、50μmの間隔で、素子形成幅を44μmの中に2個のトランジスタを形成し、各端子ピンを駆動する回路に必要な数のトランジスタを縦方向に多数形成する。
その結果、2列配列の単位トランジスタ1が各出力端子ピンに対応するパッド2の位置に一致して、縦方向には、例えば、数十個〜百個程度(その長さは1.0mm〜3.0mm程度)の長さでトランジスタ1が配置される。そして、これらトランジスタ1のほとんどは、上の配線層でカレントミラー接続される。
このとき、カレントミラー出力回路(出力段電流源)とカレントミラー構成の電流スイッチングD/Aとは、2列の多数のトランジスタからできるだけペア特性が揃った位置にあるものが選択される。
In this two-row arrangement of
For example, when the pad pitch is 50 μm, the element formation width is 44 μm, the horizontal interval is 6 μm, two transistors are formed in the element formation width of 44 μm at an interval of 50 μm, and each terminal pin is driven. A large number of transistors necessary for the circuit to be formed are formed in the vertical direction.
As a result, the
At this time, the current mirror output circuit (output stage current source) and the current switching D / A of the current mirror configuration are selected from the two transistors in the positions where the pair characteristics are aligned as much as possible.
なお、この明細書および特許請求の範囲における電流スイッチングD/Aとは、複数の電流源の電流に対して電流源の電流をビットデータに応じてON/OFFスイッチングすることでD/A変換の電流値を得る回路である。
また、図4(a)は、2列であるが、集積率をよくするために、G,R,Bの3端子ピンを1単位(G,R,Bのカラム方向の画素ピッチに相当)として単位トランジスタ1を6列としたトランジスタブロックがロー方向に繰り返し配列されるものもある。このときには、端子ピン方向(ロー方向)の幅が150μmとなるが、この場合にはG,R,Bそれぞれの2列を単位として各パッド2に対応して各端子ピンを電流駆動する駆動回路が縦方向に割当てられることは変わらない。
ところで、マトリックス状に配置した有機EL素子を電流駆動し、かつ、有機EL素子の陽極と陰極をグランドに落としてリセットする有機EL素子の駆動回路が公知である(特許文献2)。また、DC−DCコンバータを用いて有機EL素子を低消費電力で電流駆動する技術が公知である(特許文献3)。
FIG. 4A shows two rows, but in order to improve the integration rate, three terminal pins of G, R, and B are one unit (corresponding to a pixel pitch in the column direction of G, R, and B). In some cases, transistor blocks in which
By the way, a drive circuit for an organic EL element is known in which an organic EL element arranged in a matrix is driven by current and the anode and cathode of the organic EL element are dropped to the ground (Patent Document 2). Also, a technique for driving an organic EL element with low power consumption using a DC-DC converter is known (Patent Document 3).
前記したカレントミラー回路構成のD/Aを用いて駆動電流を生成する有機EL駆動回路にあって、数μA程度の微小な基準電流からmAあるいは1A程度の大きな電流を生成する場合にはD/Aの変換精度のばらつきが出力段電流源の出力電流のばらつきを生じ、それが輝度むらとなる問題がある。
特に、カレントミラー構成の電流スイッチングD/Aでは、電流源からの電流をスイッチングすることで、基準電流を2倍,4倍,8倍,16倍,…と重みを付けて増幅した電流をカレントミラー接続の出力側トランジスタに得るので、カレントミラー接続されるトランジスタの数が数十から100個程度は必要になる。そのために、カレントミラー構成のトランジスタの入力側トランジスタに対するペア特性の確保が重要になる。このペア特性は、IC化されているトランジスタの間の距離とトランジスタが選択される位置とが影響する。
In the organic EL drive circuit that generates a drive current using the D / A having the current mirror circuit configuration described above, when a large current of about mA or 1 A is generated from a very small reference current of about several μA, the D / A A variation in the conversion accuracy of A causes a variation in the output current of the output stage current source, which causes luminance unevenness.
In particular, in the current mirror D / A having a current mirror configuration, by switching the current from the current source, the current amplified by weighting the reference current by 2 times, 4 times, 8 times, 16 times,. Since it is obtained as a mirror-connected output side transistor, the number of transistors to be current-mirror connected is about several tens to 100. Therefore, it is important to ensure the pair characteristics of the transistors in the current mirror configuration with respect to the input side transistors. This pair characteristic is affected by the distance between transistors that are integrated into an IC and the position where the transistors are selected.
しかも、カレントミラーで構成されるD/A変回路は、有機EL素子の発光輝度を示す表示データに応じた駆動電流を発生するために高い変換精度が要求される。前記のような縦に長いトランジスタブロック3をパッドに対応して配列すると、トランジスタブロック3の形成エリアの両端に位置するトランジスタブロック3のトランジスタはペア性が悪くなる。
その理由は、内側に位置するトランジスタブロック3は、両端(両側)に同じようなトランジスタブロック3があるのに対して、両端では片側にしかトランジスタブロック3がないからである。それにより両端のトランジスタブロック3に形成されたトランジスタは、内側のトランジスタブロック3に形成されたトランジスタに比べて物性的にみた形成環境が均等でなくなり、物性的なストレスの偏りがあるために特性に差が出てくる。そのためカレントミラー回路としてのトランジスタのベア特性が落ちる。
その結果、端子ピン間の出力電流値の差が大きくなり、それが輝度むらとなって現れてくる。特に、ドライブICを複数個使用した場合には、IC間の境目での輝度むらが目立ってくる。
前記した特開2003−255898号(特許文献1)では、IC間の境目での輝度むらを防止するために、基準電流を分配するカレントミラー回路において、その入力側トランジスタを数十の多数の出力側トランジスタの中央に配置している。
In addition, the D / A conversion circuit composed of a current mirror is required to have high conversion accuracy in order to generate a drive current corresponding to display data indicating the light emission luminance of the organic EL element. When the vertically
The reason is that the
As a result, the difference in the output current value between the terminal pins becomes large, which appears as uneven brightness. In particular, when a plurality of drive ICs are used, uneven brightness at the boundary between the ICs becomes conspicuous.
In the above-mentioned Japanese Patent Application Laid-Open No. 2003-255898 (Patent Document 1), in order to prevent luminance unevenness at the boundary between ICs, in the current mirror circuit that distributes the reference current, the input-side transistor has several tens of outputs. It is arranged at the center of the side transistor.
図5は、この特開2003−255898号の回路における端子ピンに対する出力電流特性を示すものである。G,R,Bの端子ピン数を各45ピンとして電流駆動回路の出力電流の端子間特性を示している。点を結ぶ線が実際の測定値であり、この線の間の実線は回帰曲線である。縦軸は電流変化率であり、単位は[%]である。横軸は、端子ピン番号(端子の位置)である。
この特性にみるように、両端にある端子ピンに近づくにつれて出力電流が落ちてくる。両端にある端子ピンは、サブストレートにおけるトランジスタブロック3の形成エリアの両端のトランジスタブロック3に対応している。
特開2003−255898号のように、入力側トランジスタを多数の出力側トランジスタの中央に配置して基準電流を分配したとしても有機ELパネルの表示画面の輝度むらを十分には抑えることができない。そして、両端の端子ピンの出力電流の落込みは、製品ごとの輝度ばらつきに与える影響が大きい。
この発明の目的は、このような従来技術の問題点を解決するものであって、輝度むらを低減でき、かつ、製品ごとの輝度ばらつきに与える影響を低減できる有機EL駆動回路および有機EL表示装置を提供することにある。
FIG. 5 shows an output current characteristic with respect to a terminal pin in the circuit disclosed in Japanese Patent Laid-Open No. 2003-255898. The inter-terminal characteristics of the output current of the current drive circuit are shown with the number of terminal pins of G, R, and B being 45 pins each. The line connecting the points is the actual measured value, and the solid line between these lines is the regression curve. The vertical axis represents the current change rate, and the unit is [%]. The horizontal axis is the terminal pin number (terminal position).
As seen from this characteristic, the output current decreases as the terminal pins at both ends are approached. The terminal pins at both ends correspond to the transistor blocks 3 at both ends of the formation area of the
Even if the input side transistor is arranged at the center of a large number of output side transistors and the reference current is distributed as disclosed in JP-A-2003-255898, the luminance unevenness of the display screen of the organic EL panel cannot be sufficiently suppressed. The drop in the output current of the terminal pins at both ends has a great influence on the luminance variation for each product.
SUMMARY OF THE INVENTION An object of the present invention is to solve such problems of the prior art, and can reduce luminance unevenness and reduce the influence on luminance variation for each product, and an organic EL display device Is to provide.
このような目的を達成するための第1の発明の有機EL駆動回路あるいは有機EL表示装置の特徴は、有機ELパネルの端子ピンを介して有機EL素子を電流駆動するIC化された有機EL駆動回路において、端子ピンに対応して設けられた複数のパッドと、この複数のパッドに対応してそれぞれ設けられ有機EL素子による輝度表示のための表示データを受けてこれに対応するアナログ電流を発生するカレントミラー構成のD/Aを備えていて、パッドの配列方向のパッドピッチのn倍(nは正の整数)に実質的に対応したパッド配列方向の幅を有しこの幅に対して少なくとも2個のトランジスタが形成された多数のトランジスタを有する少なくとも2列の矩形のトランジスタブロックを複数個有するトランジスタ配列ブロックが設けられ、D/A変換回路を構成するトランジスタがトランジスタ配列ブロックの内側のエリアにおいて選択され、トランジスタ配列ブロックの両端のエリアに位置するトランジスタブロックのD/A変換回路がマトリックス状に配列された有機EL素子を駆動するためには使用されないダミー回路となっている。
しかも、前記D/A変換回路が電流スイッチングD/Aであり、さらに、有機EL素子を電流駆動するパッドに対応して設けられた複数の電流源を有し、複数の電流源がそれぞれパッドに対応して設けられたD/A変換回路からの出力電流でそれぞれ駆動され、電流源を構成するトランジスタがトランジスタブロック内において選択されて、ダミー回路が両端のエリアに位置するトランジスタブロックにおける電流源を含むものであり、このダミー回路の電流源がアイコン表示のための有機ELパネルの端子ピンに接続されるものである。
The organic EL drive circuit or the organic EL display device according to the first aspect of the invention for achieving such an object is characterized in that an integrated organic EL drive for driving an organic EL element through current through a terminal pin of an organic EL panel is provided. In the circuit, a plurality of pads provided corresponding to the terminal pins and display data for luminance display by the organic EL elements respectively provided corresponding to the plurality of pads are received and an analog current corresponding thereto is generated. to have a D / a current mirror configuration, n times the array direction of the pad pitch of the pad (n is a positive integer) at least with respect to substantially the width has a width of the corresponding pad array direction There is provided a transistor array block having a plurality of at least two rows of rectangular transistor blocks having a plurality of transistors formed with two transistors. An organic EL element in which the transistors constituting the D / A conversion circuit are selected in the area inside the transistor arrangement block, and the D / A conversion circuits of the transistor blocks located in the areas at both ends of the transistor arrangement block are arranged in a matrix form It is a dummy circuit that is not used for driving.
In addition, the D / A conversion circuit is a current switching D / A, and further includes a plurality of current sources provided corresponding to pads for current driving the organic EL element, and the plurality of current sources are respectively connected to the pads. The transistors that are driven by the output currents from the corresponding D / A conversion circuits and that constitute the current source are selected in the transistor block, and the current source in the transistor block in which the dummy circuit is located in both end areas is selected. The current source of this dummy circuit is connected to the terminal pin of the organic EL panel for icon display .
また、第2の発明は、前記D/A変換回路と電流源とをR,G,Bの表示色のそれぞれに対応して設け、トランジスタブロックがR,G,Bに対応し、かつ、R,G,Bのトランジスタブロックが順次繰り返されて配列され、ダミー回路のトランジスタブロックが複数個設けられ、電流源をカレントミラー回路を有する出力段電流源とすることとを構成要件として、ダミー回路のR,G,Bの表示色のそれぞれに対応する前記電流源のうちの複数がアイコン表示のための有機ELパネルの端子ピンにパラレルに接続されているものである。 In the second invention, the D / A conversion circuit and the current source are provided corresponding to the display colors of R, G, and B, the transistor block corresponds to R, G, and B, and R , G, B transistor blocks are sequentially repeated, a plurality of dummy circuit transistor blocks are provided, and the current source is an output stage current source having a current mirror circuit. A plurality of current sources corresponding to display colors of R, G, and B are connected in parallel to terminal pins of an organic EL panel for icon display .
このように、第1および第2の発明にあっては、それぞれに基本構成がICチップの駆動回路形成領域において両端に位置するトランジスタブロックが動作対象とされないダミー回路となっているので、このダミー回路より内側に位置するトランジスタブロックに形成されたD/AあるいはD/Aと出力段の電流源とは、これら回路を形成するトランジスタの物性的なストレスの偏りが減少して、D/Aのカレントミラー回路は、ペア性の高いトランジスタで構成することができる。
これにより、両端の端子ピンの出力電流の落込みが低減されるので、輝度むらが低減でき、さらに製品ごとの輝度ばらつきに与える影響を抑えることができる。
As described above, in the first and second inventions, the basic configuration is a dummy circuit in which the transistor blocks located at both ends in the drive circuit formation region of the IC chip are not targeted for operation. The D / A or D / A formed in the transistor block located inside the circuit and the current source of the output stage reduce the bias of physical stress of the transistors forming these circuits, and the D / A The current mirror circuit can be composed of a highly paired transistor.
Thereby, since the drop of the output current of the terminal pins at both ends is reduced, the luminance unevenness can be reduced, and the influence on the luminance variation for each product can be suppressed.
図1は、この発明の有機EL駆動回路を適用した一実施例の電流駆動回路のD/Aと出力段電流源のカレントミラーを構成する単位トランジスタのレイアウトの説明図、
図2は、出力電流の端子間特性の説明図、
図3は、R,G,Bを1つのトランジスタブロックに割当てた場合の詳細説明図、
図4は、電流駆動回路のD/Aと出力段電流源を形成する先行技術におけるトランジスタブロックのレイアウトとこれに形成されるトランジスタの説明図、そして、
図5は、図4における出力電流の端子間特性の説明図である。
なお、図1〜図3においては、図4,5と同一の構成要素は同一の符号で示す。
FIG. 1 is an explanatory diagram of a layout of unit transistors constituting a D / A of a current driving circuit and a current mirror of an output stage current source of an embodiment to which an organic EL driving circuit of the present invention is applied.
FIG. 2 is an explanatory diagram of the output current characteristics between terminals.
FIG. 3 is a detailed explanatory diagram when R, G, and B are assigned to one transistor block.
FIG. 4 is a diagram illustrating a layout of a transistor block in the prior art for forming a D / A of a current driving circuit and an output stage current source, and an explanatory diagram of a transistor formed thereon, and
FIG. 5 is an explanatory diagram of the inter-terminal characteristics of the output current in FIG.
1 to 3, the same components as those in FIGS. 4 and 5 are denoted by the same reference numerals.
図1において、10は、有機EL駆動回路のカラムドライバICであって、10aは、有機ELパネルの端子ピン対応に設けられるD/Aと出力段電流源のカレントミラーを構成する単位トランジスタのICチップにおけるレイアウトである。
3は、2列単位(2カラム)で2×42個のトランジスタを単位とするトランジスタブロックであり、図4(a)に示す配列ブロックである。6は、トランジスタブロック3と同じものであるが、マトリックス状に配列された有機EL素子を駆動するためには使用されない配列ブロック(ダミー回路)である。
トランジスタブロック3は、所定の間隙を挟んでパッド配列方向(横方向)にパッドピッチおきに各パッド2に対してB,G,Rの順に繰り返して形成される。ICチップの駆動回路形成領域においてその両端(両側)にあるそれぞれ3個のトランジスタブロック3は、使用されないトランジスタブロック6として形成される。内側の配列ブロック3と同じ回路がここにも形成されるが、パッド2に対する接続は行われない。したがって、駆動電流は出力されない。
In FIG. 1, 10 is a column driver IC of an organic EL drive circuit, and 10a is an IC of a unit transistor constituting a current mirror of a D / A provided for a terminal pin of an organic EL panel and an output stage current source. It is a layout in a chip.
The
有機ELパネルの電流駆動回路は、入力段に基準電流発生回路を有し、ドライブ段と出力段が有機ELパネルの各端子ピン対応に設けられる。これらは、トランジスタブロック3,6にそれぞれ形成される。ドライブ段には、各端子ピン対応に基準電流を分配する基準電流分配回路と各端子ピン対応に設けられたカレントミラー構成の電流スイッチングD/Aが設けられる。このD/Aが表示データを受けて、各端子ピン対応に設けられた出力段電流源を駆動する。
4は、トランジスタブロック3におけるその出力段電流源が形成されたブロックであり、2×6個のトランジスタからなる。5は、トランジスタブロック3においてD/Aが形成されたブロックであり、ブロック4の後ろに設けられた2×36のトランジスタからなる。
これら配列ブロック4,5に対して隣接する有機EL素子を駆動するものとして動作させない出力段電流源の回路とD/Aとがダミーのブロック4D,5Dとしてトランジスタブロック3に形成される。それがトランジスタブロックの形成エリア7の左右側にそれぞれ3個ずつ設けられたトランジスタブロック6となる。ダミーのブロック4D,5Dは、配列された隣接する有機EL素子を駆動するための駆動回路にはならない。そのため、ダミーのブロック4D,5Dの各パッド2への接続あるいはこれの端子ピンへの接続配線はされないが、後述するように、有機ELパネルのアイコン駆動用の端子ピンとしてダミー回路の出力段電流源を接続してアイコン表示のための有機EL素子を駆動する。
The current drive circuit of the organic EL panel has a reference current generation circuit at the input stage, and a drive stage and an output stage are provided for each terminal pin of the organic EL panel. These are formed in the transistor blocks 3 and 6, respectively. The drive stage is provided with a reference current distribution circuit for distributing a reference current corresponding to each terminal pin and a current switching D / A having a current mirror configuration provided for each terminal pin. This D / A receives the display data and drives an output stage current source provided for each terminal pin.
An output stage current source circuit and D / A which are not operated as driving organic EL elements adjacent to the array blocks 4 and 5 are formed in the
ここでは、出力段電流源のカレントミラー回路のトランジスタの個数を10個、D/Aのカレントミラー回路のトランジスタの個数を70個としてカレントミラー構成の電流スイッチングD/Aを構成し、それぞれに予備あるいはダミートランジスタ2個設けて、前記した特開2003−255898号の実施例の回路を実現する。図2は、その場合の端子ピンに対する出力電流特性である。
なお、トランジスタブロック3,6に形成されるD/Aと出力段電流源の回路の詳細は、この出願人が出願し、すでに公開された特開平2003−308043号に記載されている。
図2に示すように、端子ピンの数は、B,G,Rともに2本少なくなるが、その特性は、図5の場合よりも平坦となり、端子ピン間の出力電流のばらつきは少なくなる。縦軸は、電流変化率であり、単位は[%]である。横軸は、端子ピン番号(端子の位置)である。
Here, the current switching D / A of the current mirror configuration is configured by setting the number of transistors of the current mirror circuit of the output stage current source to 10 and the number of transistors of the D / A current mirror circuit to 70, respectively. Alternatively, two dummy transistors are provided to realize the circuit of the embodiment described in Japanese Patent Laid-Open No. 2003-255898. FIG. 2 shows output current characteristics for the terminal pins in that case.
Details of the D / A and output stage current source circuits formed in the transistor blocks 3 and 6 are described in Japanese Patent Application Laid-Open No. 2003-308043 filed by the applicant and published.
As shown in FIG. 2, the number of terminal pins is reduced by two for all of B, G, and R, but the characteristics are flatter than in the case of FIG. 5, and variations in output current between terminal pins are reduced. The vertical axis represents the current change rate, and the unit is [%]. The horizontal axis is the terminal pin number (terminal position).
図3は、R,G,Bを独立のトランジスタブロック3とせずに、1つのトランジスタブロック3aとして、その中にD/Aと出力段電流源を割当てた場合の実施例の詳細説明図である。各トランジスタブロック3aにおいては、B,R,Gの各出力段電流源のブロックをパッドに対応して横方向に配置した構成とし、D/Aのみを縦方向にB,R,Gの順で配列したものである。
トランジスタの配列ブロック3aは、トランジスタの配列ブロック3を3個並べて1個にしたものである。トランジスタブロックの形成エリア7(図1参照)の両端に位置するトランジスタブロック6に対応するダミー回路のトランジスタブロックも同様な構成であるが、図では省略してある。この場合のダミー回路のトランジスタブロック3aは、ICチップにおいてその両端にそれぞれ1個ずつとなる。
図3において、4Ri,4Gi,4Bi,…は、それぞれのトランジスタブロック3aにおける出力段を構成する電流源であり、パッド2の配列方向に沿って割当てられる。5Ri,5Gi,5Bi,…は、それぞれの配列ブロック7におけるD/Aである。これは、パッド2の配列方向に対して直角方向に割当てられている。
なお、ダミーの回路4D,5Dを持つトランジスタブロックも出力段電流源4Ri,4Gi,4BiとD/A5Ri,5Gi,5Biとが同様な割当てでトランジスタブロック形成エリア7の両端に設けられる。
前記と同様に、トランジスタブロック3aのトランジスタ数を84個×3として、R,G,B対応に出力段電流源とD/Aとを設けている。そこで、トランジスタブロック3aの単位トランジスタの総数は、84×3=252個になる。
FIG. 3 is a detailed explanatory diagram of an embodiment in which R / G / B is not an
The
3, 4Ri, 4Gi, 4Bi,... Are current sources that constitute an output stage in each
The transistor blocks having the
Similarly to the above, the number of transistors in the
この図3の実施例では、各トランジスタブロック3aにおいて3×パッドピッチ幅の単位でそれぞれにカレントミラーを構成する単位トランジスタ1を選択して、R,G,Bの出力段電流源とD/A(D/A)を割当ててそれぞれのカレントミラー回路を形成する。
また、図3の実施例では、D/Aを形成するトランジスタの配列ブロックを横方向に幅のある長方形としている。このようにすることで、カレントミラー回路を構成するペア特性を採るトランジスタの選択範囲が横方向に広げられる。図4ではペア特性を採るトランジスタは、縦方向のトランジスタを選択することになるが、この場合よりも特性が揃う確率が高くなる。
In the embodiment of FIG. 3, in each
In the embodiment of FIG. 3, the arrangement block of the transistors forming the D / A is a rectangle having a width in the horizontal direction. By doing so, the selection range of the transistors having the pair characteristics constituting the current mirror circuit is expanded in the horizontal direction. In FIG. 4, the transistors having the pair characteristics are selected in the vertical direction, but the probability that the characteristics are uniform is higher than in this case.
ところで、携帯電話等では、表示画面の上部に電波の受信状態や電池の残量を示すアイコンがそれぞれ設けられている。さらに、表示画面の下側には、特定の操作に対応したアイコンが設けられているものも多くある。
このようなアイコンは、マトリックス状に配列され隣接したものが駆動されてそのときどきの表示データに応じて輝度を表示するメインの有機EL素子ではないので、表示輝度に多少のばらつきがあっても問題ない。これらアイコンは、表示画素が大きくなるので、その分大きな駆動電流が要求される。
そこで、図1に示すダミー回路のトランジスタブロック6のブロック4Dの出力段電流源は、パッド2を介してこれらアイコンに対応する有機EL素子を駆動するものとして割当てる。有機ELパネルのアイコン駆動用の端子ピンにダミー回路の出力段電流源を接続してアイコン表示のための有機EL素子を駆動する。アイコン表示の場合には、駆動電流値のばらつきは問題にならないので、これによりダミー回路を有効に使用することができる。
By the way, in mobile phones and the like, icons indicating the reception state of radio waves and the remaining battery level are provided at the top of the display screen. Further, many icons are provided on the lower side of the display screen corresponding to specific operations.
Such icons are not the main organic EL elements that are arranged in a matrix and adjacent ones are driven to display the brightness according to the display data at that time, so there is a problem even if there is some variation in display brightness. Absent. Since these icons have large display pixels, a large driving current is required accordingly.
Therefore, the output stage current source of the
このように、ダミー回路6は、電源からは電力が供給された状態にあるので、アイコン駆動用として動作させても、メインの有機EL素子に対応する端子ピンに送出する駆動電流のばらつきに対する作用においては影響しない。要するに、この発明では、このダミー回路が配列された隣接する有機EL素子を駆動する回路として動作しなければよい。
なお、このアイコン用の有機EL素子を駆動する場合には、駆動電流量が大きくなるので、パッド2に接続されたトランジスタブロック6のブロック4Dの電流源複数を1つのアイコンの有機EL素子に対応させて電流源のパラレル接続で駆動するようにするとよい。これにより、大きな駆動電流を容易に生成することができる。
Thus, the
When driving this icon organic EL element, the amount of drive current increases, so that a plurality of current sources in the
以上説明してきたが、実施例では、トランジスタブロック3,6にD/Aと電流源とを設けて構成しているが、アクディブマトリックスの有機ELパネルでは、駆動電流値が小さくなるので、D/Aの出力そのものを駆動電流として使用することができる。この場合にはD/Aが出力段電流源となる。そのレイアウトは、図1,図3における出力段電流源が形成されたブロック4あるいは4Dがなくなり、D/Aが形成されたブロック5あるいは5Dがトランジスタブロック3,6の先頭にきてパット2に対応することになる。
したがって、この発明では、トランジスタブロック3,6に設けられる回路は、D/Aだけであってもよい。
As described above, in the embodiment, the transistor blocks 3 and 6 are provided with the D / A and the current source. However, in the active matrix organic EL panel, the drive current value is small, so the D / A The output of A itself can be used as the drive current. In this case, D / A is an output stage current source. The layout is such that the
Therefore, in the present invention, the circuit provided in the transistor blocks 3 and 6 may be only D / A.
実施例では、ICチップの駆動回路形成領域においてその両端(両側)にあるトランジスタブロックをダミー回路として割り当てている。そこで、ICチップの駆動回路形成領域の両端に有機EL素子の駆動回路とは異なる回路が形成されていてもよいことはもちろんである。このようなダミー回路のトランジスタブロックは、1個であっても、2以上であってもよい。
さらに、この発明は、直接カラムラインに接続された有機EL素子を電流駆動するパッシブ型の有機ELパネルに限らず、ピクセル回路のコンデンサを介してピクセル回路の有機EL素子を駆動するアクティブマトリックス型の有機ELパネルにあっても適用できる。
ところで、実施例では、バイポーラトランジスタを例としているが、バイポーラトランジスタに換えてMOSFETトランジスタを使用してもこの発明が適用できることはもちろんである。
In the embodiment, transistor blocks at both ends (both sides) in the drive circuit formation region of the IC chip are assigned as dummy circuits. Therefore, it goes without saying that a circuit different from the drive circuit of the organic EL element may be formed at both ends of the drive circuit formation region of the IC chip. Such a dummy circuit may have one transistor block or two or more transistor blocks.
Further, the present invention is not limited to a passive type organic EL panel that directly drives an organic EL element directly connected to a column line, but an active matrix type that drives an organic EL element of a pixel circuit via a capacitor of the pixel circuit. It can be applied to an organic EL panel.
By the way, in the embodiment, a bipolar transistor is taken as an example, but it goes without saying that the present invention can be applied even if a MOSFET transistor is used instead of the bipolar transistor.
1…単位トランジスタ、2…パッド、
3,3a…トランジスタブロック、
6…ダミー回路のトランジスタブロック、
4Bi,4Ri,4Gi…電流駆動回路、
5Bi,5Ri,5Gi…D/A、
7…トランジスタブロックの形成エリア、
10…カラムドライバIC。
1 ... unit transistor, 2 ... pad,
3, 3a ... transistor block,
6 ... Dummy circuit transistor block,
4Bi, 4Ri, 4Gi ... current drive circuit,
5Bi, 5Ri, 5Gi ... D / A,
7 ... A transistor block formation area,
10: Column driver IC.
Claims (3)
前記端子ピンに対応して設けられた複数のパッドと、
前記複数のパッドに対応してそれぞれ設けられ前記有機EL素子による輝度表示のための表示データを受けてこれに対応するアナログ電流を発生するカレントミラー構成の複数のD/A変換回路とを備え、
前記パッドの配列方向のパッドピッチのn倍(nは正の整数)に実質的に対応したパッド配列方向の幅を有しこの幅に対して少なくとも2個のトランジスタが形成された多数のトランジスタを有する少なくとも2列の矩形のトランジスタブロックを複数個有するトランジスタ配列ブロックが設けられ、
前記D/A変換回路を構成するトランジスタが前記トランジスタ配列ブロックの内側のエリアにおいて選択され、前記トランジスタ配列ブロックの両端のエリアに位置する前記トランジスタブロックの前記D/A変換回路がマトリックス状に配列された前記有機EL素子を駆動するためには使用されないダミー回路となっていて、
前記D/A変換回路は電流スイッチングD/Aであり、
さらに、前記有機EL素子を電流駆動する前記パッドに対応して設けられた複数の電流源を有し、前記複数の電流源は、それぞれ前記パッドに対応して設けられた前記D/A変換回路からの出力電流でそれぞれ駆動され、前記電流源を構成するトランジスタが前記トランジスタブロック内において選択されて、前記ダミー回路は、前記両端のエリアに位置するトランジスタブロックにおける前記電流源を含むものであり、このダミー回路の前記電流源は、アイコン表示のための有機ELパネルの端子ピンに接続される有機EL駆動回路。 In an organic EL drive circuit that is made into an IC that drives an organic EL element through a terminal pin of an organic EL panel,
A plurality of pads provided corresponding to the terminal pins;
A plurality of D / A conversion circuits having a current mirror configuration that is provided corresponding to the plurality of pads and receives display data for luminance display by the organic EL element and generates an analog current corresponding to the display data;
A plurality of transistors having a width in the pad arrangement direction substantially corresponding to n times the pad pitch in the arrangement direction of the pads (n is a positive integer) and at least two transistors formed with respect to this width. A transistor array block having a plurality of at least two rows of rectangular transistor blocks,
Transistors constituting the D / A conversion circuit are selected in an area inside the transistor arrangement block, and the D / A conversion circuits of the transistor blocks located in both end areas of the transistor arrangement block are arranged in a matrix. It is a dummy circuit that is not used to drive the organic EL element ,
The D / A conversion circuit is a current switching D / A,
The D / A conversion circuit further includes a plurality of current sources provided corresponding to the pads for current-driving the organic EL element, and the plurality of current sources are provided corresponding to the pads, respectively. The transistors constituting each of the current sources are driven in the transistor block, and the dummy circuit includes the current sources in the transistor blocks located in the areas at both ends. The current source of the dummy circuit is an organic EL driving circuit connected to a terminal pin of an organic EL panel for icon display.
前記端子ピンに対応して設けられた複数のパッドと、
前記複数のパッドに対応してそれぞれ設けられ前記有機EL素子による輝度表示のための表示データを受けてこれに対応するアナログ電流を発生するカレントミラー構成の複数のD/A変換回路とを備え、
前記パッドの配列方向のパッドピッチのn倍(nは正の整数)に実質的に対応したパッド配列方向の幅を有しこの幅に対して少なくとも2個のトランジスタが形成された多数のトランジスタを有する少なくとも2列の矩形のトランジスタブロックを複数個有するトランジスタ配列ブロックが設けられ、
前記D/A変換回路を構成するトランジスタが前記トランジスタ配列ブロックの内側のエリアにおいて選択され、前記トランジスタ配列ブロックの両端のエリアに位置する前記トランジスタブロックの前記D/A変換回路がマトリックス状に配列された前記有機EL素子を駆動するためには使用されないダミー回路となっていて、
前記D/A変換回路は電流スイッチングD/Aであり、
さらに、前記有機EL素子を電流駆動する前記パッドに対応して設けられた複数の電流源を有し、前記複数の電流源は、それぞれ前記パッドに対応して設けられた前記D/A変換回路からの出力電流でそれぞれ駆動され、前記電流源を構成するトランジスタが前記トランジスタブロック内において選択されて、前記ダミー回路は、前記両端のエリアに位置するトランジスタブロックにおける前記電流源を含むものであり、
前記D/A変換回路と前記電流源とは、R,G,Bの表示色のそれぞれに対応して設けられ、前記トランジスタブロックがR,G,Bに対応し、かつ、R,G,Bの前記トランジスタブロックが順次繰り返されて配列されて設けられ、前記ダミー回路の前記トランジスタブロックは複数個設けられ、前記電流源は、カレントミラー回路を有する出力段電流源であり、
前記ダミー回路のR,G,Bの表示色のそれぞれに対応する前記電流源のうちの複数がアイコン表示のための有機ELパネルの端子ピンにパラレルに接続される有機EL駆動回路。 In an organic EL drive circuit that is made into an IC that drives an organic EL element through a terminal pin of an organic EL panel,
A plurality of pads provided corresponding to the terminal pins;
A plurality of D / A conversion circuits having a current mirror configuration that is provided corresponding to the plurality of pads and receives display data for luminance display by the organic EL element and generates an analog current corresponding to the display data;
A plurality of transistors having a width in the pad arrangement direction substantially corresponding to n times the pad pitch in the arrangement direction of the pads (n is a positive integer) and at least two transistors formed with respect to this width. A transistor array block having a plurality of at least two rows of rectangular transistor blocks,
Transistors constituting the D / A conversion circuit are selected in an area inside the transistor arrangement block, and the D / A conversion circuits of the transistor blocks located in both end areas of the transistor arrangement block are arranged in a matrix. It is a dummy circuit that is not used to drive the organic EL element,
The D / A conversion circuit is a current switching D / A,
The D / A conversion circuit further includes a plurality of current sources provided corresponding to the pads for current-driving the organic EL element, and the plurality of current sources are provided corresponding to the pads, respectively. The transistors constituting each of the current sources are driven in the transistor block, and the dummy circuit includes the current sources in the transistor blocks located in the areas at both ends.
The D / A conversion circuit and the current source are provided corresponding to display colors of R, G, B, the transistor block corresponds to R, G, B, and R, G, B The transistor blocks of the dummy circuit are provided in sequence and arranged, a plurality of the transistor blocks of the dummy circuit are provided, and the current source is an output stage current source having a current mirror circuit,
An organic EL driving circuit in which a plurality of current sources corresponding to display colors of R, G, and B of the dummy circuit are connected in parallel to terminal pins of an organic EL panel for icon display.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004181124A JP4841812B2 (en) | 2003-06-27 | 2004-06-18 | Organic EL drive circuit |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003184339 | 2003-06-27 | ||
JP2003184339 | 2003-06-27 | ||
JP2004181124A JP4841812B2 (en) | 2003-06-27 | 2004-06-18 | Organic EL drive circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005037916A JP2005037916A (en) | 2005-02-10 |
JP4841812B2 true JP4841812B2 (en) | 2011-12-21 |
Family
ID=34220356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004181124A Expired - Fee Related JP4841812B2 (en) | 2003-06-27 | 2004-06-18 | Organic EL drive circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4841812B2 (en) |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2723700B2 (en) * | 1990-08-13 | 1998-03-09 | 日本電気アイシーマイコンシステム株式会社 | Semiconductor storage device |
JPH09191018A (en) * | 1996-01-09 | 1997-07-22 | Mitsubishi Electric Corp | Semiconductor device and its manufacture |
JP3784177B2 (en) * | 1998-09-29 | 2006-06-07 | 株式会社沖データ | Driver IC |
JP2000158702A (en) * | 1998-11-27 | 2000-06-13 | Sanyo Electric Co Ltd | Print driving integrated circuit |
JP3406884B2 (en) * | 1999-02-25 | 2003-05-19 | 株式会社東芝 | Integrated circuit device and liquid crystal display device using the same |
JP2002036630A (en) * | 2000-07-31 | 2002-02-06 | Kyocera Corp | Semiconductor light emitting device and optical printer head comprising it |
JP3950988B2 (en) * | 2000-12-15 | 2007-08-01 | エルジー フィリップス エルシーディー カンパニー リミテッド | Driving circuit for active matrix electroluminescent device |
JP3636698B2 (en) * | 2001-03-26 | 2005-04-06 | ローム株式会社 | Organic EL drive circuit and organic EL display device using the same |
JP5102418B2 (en) * | 2001-08-22 | 2012-12-19 | 旭化成エレクトロニクス株式会社 | Display panel drive circuit |
JP3904888B2 (en) * | 2001-10-29 | 2007-04-11 | 旭化成マイクロシステム株式会社 | Display panel drive circuit |
JP4008245B2 (en) * | 2002-01-25 | 2007-11-14 | シャープ株式会社 | Display device drive device |
JP2004082651A (en) * | 2002-08-29 | 2004-03-18 | Nippon Sheet Glass Co Ltd | Light emitting element array chip and its manufacturing method |
JP3881645B2 (en) * | 2002-10-08 | 2007-02-14 | ローム株式会社 | Organic EL drive circuit and organic EL display device using the same |
JP3970778B2 (en) * | 2003-01-08 | 2007-09-05 | ローム株式会社 | Organic EL drive circuit and organic EL display device |
JP2004281531A (en) * | 2003-03-13 | 2004-10-07 | Renesas Technology Corp | Semiconductor device |
-
2004
- 2004-06-18 JP JP2004181124A patent/JP4841812B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005037916A (en) | 2005-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110047436B (en) | Pixel circuit, array substrate, driving method of array substrate, display panel and display device | |
US10847548B2 (en) | Led display device having TFT substrate provided with LED driver units | |
US8164267B2 (en) | Electro-optical device, matrix substrate, and electronic apparatus | |
KR100721943B1 (en) | Organic Electro Luminescence Display Device | |
JP4273809B2 (en) | Electro-optical device and electronic apparatus | |
KR101178912B1 (en) | Organic Light Emitting Display device | |
EP2206173A1 (en) | High aperture ratio pixel layout for display device | |
JP2004133411A (en) | Electrooptical device, matrix substrate, and electronic apparatus | |
CN111524928A (en) | Display panel and display device | |
KR20090131903A (en) | Transistor and flexible organic light emitting display therewith | |
JP2001042821A (en) | Display device and driving circuit of display panel | |
KR20040047565A (en) | Matrix substrate, electronic apparatus, electro-optic apparatus and electronic instrument | |
JP4841812B2 (en) | Organic EL drive circuit | |
KR100738750B1 (en) | Organic el panel drive circuit and organic el display device using the same drive circuit | |
JP2004271646A (en) | Semiconductor circuit for driving current drive type display device, and display device using the semiconductor circuit | |
JP3970778B2 (en) | Organic EL drive circuit and organic EL display device | |
KR100669766B1 (en) | Oled | |
KR100573160B1 (en) | An organic Light Emitting Display Device having different driving method on main display area and sub display area | |
JP4963155B2 (en) | Active matrix display device | |
CN114170949B (en) | Display module, driving method thereof and display device | |
KR100690569B1 (en) | Electronic device, method of manufacturing the same, and electronic instrument | |
US20050140603A1 (en) | Light emitting display device and display panel thereof | |
CN116825017A (en) | display device | |
KR100583137B1 (en) | Organic light emitting display | |
KR100855479B1 (en) | Active matrix flat panel display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4841812 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |