JP3970068B2 - Imaging device - Google Patents
Imaging device Download PDFInfo
- Publication number
- JP3970068B2 JP3970068B2 JP2002076432A JP2002076432A JP3970068B2 JP 3970068 B2 JP3970068 B2 JP 3970068B2 JP 2002076432 A JP2002076432 A JP 2002076432A JP 2002076432 A JP2002076432 A JP 2002076432A JP 3970068 B2 JP3970068 B2 JP 3970068B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- component
- color
- imaging device
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 81
- 239000011159 matrix material Substances 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 4
- 238000005070 sampling Methods 0.000 description 18
- 238000006243 chemical reaction Methods 0.000 description 12
- 238000009825 accumulation Methods 0.000 description 11
- 230000000875 corresponding effect Effects 0.000 description 11
- 238000000926 separation method Methods 0.000 description 10
- 230000004044 response Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 239000003086 colorant Substances 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000037433 frameshift Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Color Television Image Signal Generators (AREA)
Description
【0001】
【発明の属する技術分野】
本願発明は、カラーフィルタが装着された固体撮像素子を用いてカラー撮像を行う撮像装置に関する。
【0002】
【従来の技術】
従来より、撮像デバイスにCCD(Charge Coupled Device:電荷結合素子)イメージセンサを用いた撮像装置としてデジタルカメラが知られている。このようなデジタルカメラには、一般にモニタモードと称される撮像モードが設定される。このモニタモードとは、表示画面上に表示される画像を見ながら被写体を定めるためのモードで、内蔵メモリに記録する静止画像を撮像する場合と比べて、さほど高い解像度が望まれるわけではない。また、近年においては、デジタルカメラを、例えば、携帯電話機に搭載し、携行先での簡易なデジタルカメラとして扱うことができるものが普及している。このようなデジタルカメラでは、通常のデジタルカメラよりも表示画面が比較的小さいことに起因し、通常のデジタルカメラのモニタモードよりも解像度が重視されない。このようなデジタルカメラでは、むしろ、小型であって、且つ、安価であることへの要望が強い。
【0003】
図4は、従来の撮像装置の概略構成を示すブロック構成図である。ここに示す撮像装置は、CCDイメージセンサ(固体撮像素子)1、CCDドライバ回路2、タイミング制御回路3、アナログ信号処理回路4、A/D変換回路5及びデジタル信号処理回路6から構成される。
【0004】
固体撮像素子1は、行列配置される複数の受光画素を有する受光領域を備えており、この受光面に入射される光を各受光画素で受けて光電変換によって情報電荷を発生する。固体撮像素子1では、この情報電荷を蓄積期間で各受光画素に蓄積し、その後、複数のシフトレジスタを介して順次転送する。そして、転送経路の最終段に設けられる出力部によって電圧値に変換し、画像信号Y0(t)として出力する。このように、蓄積した情報電荷を順次転送して画像信号を出力する固体撮像素子には、転送方式の異なる幾つかのタイプがある。これらのタイプとして、撮像部で蓄積した情報電荷を蓄積部へ一括的に転送するフレームトランスファ型、受光画素の各列の間に配置される垂直転送部へ情報電荷を転送するインターライン型、フレームトランスファ型及びインターライン型の両者の特徴を合わせ持つフレームインターライン型がある。
【0005】
CCDドライバ回路2は、後述するタイミング制御回路3から供給される垂直同期信号VT及び水平同期信号HTに同期する複数のクロックパルスを生成する。そして、生成した複数のクロックパルスを固体撮像素子1に供給し、固体撮像素子1を駆動して複数の受光画素に蓄積された情報電荷を順次転送させる。
【0006】
アナログ信号処理回路3は、固体撮像素子1から出力される画像信号Y0(t)に対してCDS(Correlated Double Sampling:相関二重サンプリング)やAGC(Automatic Gain Control:自動利得制御)等のアナログ信号処理を施して画像信号Y1(t)を生成する。A/D変換回路4は、固体撮像素子1の動作タイミングに同期して画像信号Y1(t)を規格化し、デジタル信号に変換して画像データY0(n)として出力する。
【0007】
デジタル信号処理回路5は、A/D変換回路4から出力される画像データY0(n)に対して色分離及びマトリクス演算等のデジタル信号処理を施し、輝度データ及び色差データを含む画像データY1(n)を生成する。
【0008】
タイミング制御回路6は、基準クロックCKをカウントして垂直同期信号VT及び水平同期信号HTを生成し、固体撮像素子1の垂直走査及び水平走査の期間を決定する。例えば、NTSC方式に従う場合、信号処理の過程で用いられる色副搬送波の周波数3.58MHzの4倍の周波数の基準クロックCKを1/910に分周して水平同期信号HTを生成する。更に、この水平同期信号HTを2/525に分周して垂直同期信号VTを生成する。
【0009】
このように固体撮像素子から出力される画像信号に対して各種の信号処理を施して画像データを得る撮像装置においては、被写体の照度に応じて情報電荷の蓄積期間を調整する所謂露光制御が行われる。この露光制御の手段としては、測光センサで測定された照度に応じて蓄積期間の伸縮制御を行うもの、或いは、以前からの画像情報の積分値を参照して蓄積期間の伸縮制御を行うものがある。例えば、後者の場合にあっては、画像データの積分値が適正範囲を超えると固体撮像素子1の蓄積時間を短くし、逆に、積分値が適正範囲を下回ると蓄積時間を長くするようにフィードバック制御を行う。これにより、固体撮像素子1の照度範囲が拡大され、被写体の照度に応じた適切な画像情報を得ることができる。そして、上述の露光制御手段を用いても露光不足が解消できない場合に更に照度範囲を拡大する手段として、各受光画素で得られた情報電荷を合成するものがある。これは、被写体の照度が低くて十分な情報電荷が得られなかった場合、近傍の情報電荷同士を混合して複数画素分を合成して取り出し、これによって画像情報の不足分を補うものである。このような手段によれば、暗い被写体に対しても露光不足となることなく十分なレベルの画像情報を得ることが出来る。
【0010】
【発明が解決しようとする課題】
上述のような撮像装置においては、カラー撮像を行う場合、固体撮像素子の受光面にカラーフィルタが装着される。このカラーフィルタは、三原色或いはその補色のそれぞれが所定の順序で規則的に配置され、その各セグメントが固体撮像素子の各受光画素に割り当てられる。例えば、モザイク型のカラーフィルタの場合、図5に示すように、奇数行のセグメントに緑(G)及び赤(R)が交互に配置され、偶数行のセグメントにG及び青(B)が配置される。このようなカラーフィルタは、隣接する2つのセグメントが互いに異なる色に対応するため、情報電荷を合成すると色再現性において不都合が生じ得る。この問題を解決するものとしての撮像装置が、本出願人によって特開平8−154253に提案されている。これは、垂直転送部の奇数列と偶数列とでビット数に差を設け、受光画素の奇数列で得られた情報電荷と偶数列で得られた情報電荷を交互に出力して水平転送部で同じ色成分に対応する情報電荷が連続するようにしたものである。しかしながら、このような撮像装置においては、固体撮像素子のデバイス構造の変更が必要であり、これに伴う製造コストの増大を避けることができないという問題があった。特に、比較的小さな表示画面に表示するための映像を撮像する撮像装置のような、さほどの解像度を必要とせずに低価格帯での提供を目的とするものには全くの不向きであった。
【0011】
そこで、本願発明は、モザイク型のカラーフィルタを用いたカラー撮像であっても、コストの増大を防止しつつ感度の向上を図ることのできる撮像装置の提供を目的とする。
【0012】
【課題を解決するための手段】
本願発明は、上述の課題に鑑みなされたものであり、その特徴とするところは、行列配置される複数の受光画素にカラーフィルタが装着され、前記複数の受光画素の各列に垂直転送部が接続されると共に、この垂直転送部の各出力が水平転送部の各ビットに接続され、更に、この水平転送部の出力側に出力部が配置される固体撮像素子と、前記複数の受光画素で蓄積した情報電荷を前記複数の垂直転送部に取り込んで前記水平転送部側へ転送した後、前記水平転送部で前記出力部側へ転送し、前記出力部で蓄積電荷量に応じた出力を得ると共に、蓄積電荷をリセットする駆動回路と、前記固体撮像素子から出力される画像信号に対して所定の信号処理を施す信号処理回路と、を備え、前記駆動回路は、前記出力部のリセット動作の周期を前記水平転送部の転送動作の周期の整数倍に設定し、第1及び第2の色成分を示す情報電荷を合成して第1の合成画像信号を生成すると共に、前記第2及び第3の色成分を示す情報電荷を合成して第2の合成画像信号を生成し、前記信号処理回路は、前記第1の合成画像信号から前記第1の色成分を近似的に表す第1の色成分信号を生成すると共に、前記第2の合成画像信号から前記第3の色成分を近似的に表す第3の色成分信号を生成し、更に、前記第1及び第2の合成画像信号から前記第2の色成分を近似的に表す第2の色成分信号を生成することにある。
【0013】
【発明の実施の形態】
図1は、本願発明の撮像装置の概略構成を示すブロック構成図であり、図2及び図3は、その動作を示すタイミング図である。図1に示す撮像装置は、固体撮像素子11、CCDドライバ回路12、タイミング制御回路13、分周回路14、アナログ信号処理回路15、A/D変換回路16及びデジタル信号処理回路17で構成される。
【0014】
固体撮像素子11は、例えば、フレームトランスファ型であり、撮像部11i、蓄積部11s、水平転送部11h及び出力部11dからなる。撮像部11iは、複数の垂直シフトレジスタから構成され、これら垂直シフトレジスタの各ビットが各受光画素を形成しており、複数の受光画素が行列配置された状態となっている。この撮像部11iの表面には、カラー撮像ためのカラーフィルタが装着され、このカラーフィルタの各セグメントが複数の受光画素のそれぞれに対応付けられる。例えば、このカラーフィルタが図5に示すようなモザイク型のカラーフィルタであった場合、行列配置される複数の受光画素の奇数行で緑(G)、赤(R)が交互に対応付けられ、偶数行でG、青(B)が交互に対応付けられる。また、撮像部11iには、複数の垂直シフトレジスタの一部の列が遮光されて所謂OPB(Optical Black)領域と称される領域が設定され、この領域で得られた情報電荷に基づいて画像情報の黒レベルが決定される。
【0015】
蓄積部11sは、撮像部11iを構成する複数の垂直シフトレジスタに連続する複数の垂直シフトレジスタから構成され、撮像部11iを構成する複数の垂直シフトレジスタのビット数と同一のビット数に設定される。水平転送部11hは、蓄積部11sの出力側に配置される単一の水平シフトレジスタからなり、蓄積部11sを構成する複数の垂直シフトレジスタの各出力が各ビットに対応付けられるように接続される。出力部11dは、水平転送部11hの出力側に配置され、水転送部11hから出力される情報電荷を取り込む容量を備えて構成される。この出力部11dは、容量に取り込んだ情報電荷をその電荷量に応じて逐次電圧値に変換し、画像信号Y0(t)として出力する。
【0016】
これらの構成を有するフレームトランスファ型の固体撮像素子11には、横型オーバーフロードレイン(LOD:Lateral Overflow Drain)構造や縦型オーバーフロードレイン(VOD:Vertical Overflow Drain)構造のものがある。これらは、何れのタイプであっても、撮像部11iに蓄積した情報電荷の排出が可能となっており、この情報電荷の排出によって、撮像部11iにおける情報電荷の蓄積状態がリセットされる。
【0017】
CCDドライバ回路12は、B−クロック発生部12b、F−クロック発生部12f、V−クロック発生部12v、H−クロック発生部12h、R−クロック発生部12r及びS−クロック発生部12sから構成される。
【0018】
B−クロック発生部12bは、タイミング制御回路13から供給される排出タイミング信号BTに応答して排出クロックφbを生成する。この排出クロックφbは、固体撮像素子11が横型オーバーフロードレイン構造を有する場合、オーバーフロードレイン領域へ印加され、一方、縦型オーバーフロードレイン構造を有する場合、固体撮像素子11の基板側へ印加される。例えば、固体撮像素子11が縦型オーバーフロードレイン構造を有する場合、排出クロックφbによって一時的に基板側の電位が高電位側に立ち上げられ、これにより、撮像部11iに蓄積される情報電荷が固体撮像素子11の基板側に排出される。
【0019】
F−クロック発生部12fは、タイミング制御回路13から供給されるフレームシフトタイミング信号FTに応答して、例えば、4相のフレーム転送クロックφfを生成する。このフレーム転送クロックφfは、撮像部11iに印加され、図2に示すように、垂直走査期間1Vのブランキング期間でクロックキングするように生成される。これにより、撮像部11iに蓄積される1画面分の情報電荷が蓄積部11sへ高速で出力される。固体撮像素子11では、前述の排出クロックφbが立ち上げられてから、このフレーム転送クロックφfのクロックキングが開始されるまでの期間Lが、撮像部11iにおける情報電荷の蓄積期間となる。
【0020】
V−クロック発生部12vは、タイミング制御回路13から供給される垂直同期信号VT及び水平同期信号HTに応答して、例えば、4相のライン転送クロックφvを生成する。このライン転送クロックφvは、蓄積部11sへ印加され、図2に示すように、フレーム転送クロックφfに対応する期間でフレーム転送クロックφfと同じ周期でクロッキングされる。これにより、撮像部11iから高速で出力された1画面分の情報電荷が同じ速度で蓄積部11sに順次取り込まれる。また、ライン転送クロックφvは、図2に示すように、撮像部11iから情報電荷を取り込む期間を除いた期間で、水平同期信号HTに従う周期でクロッキングされる。これにより、蓄積部11sに蓄積された情報電荷が1水平走査期間毎に順次1水平ライン単位で水平転送部11hへ出力される。
【0021】
H−クロック発生部12hは、タイミング制御回路13から供給される水平同期信号HTに応答して、例えば、2相の水平転送クロックφhを生成する。この水平転送クロックφhは、水平転送部11hへ印加され、水平転送部11hに取り込まれた情報電荷を水平方向に転送する。この水平転送クロックφhは、図2に示すように、1水平走査期間内でクロッキングするように生成され、これにより、1水平期間内で1水平ライン分の情報電荷が順次1画素単位で出力部11dへ出力される。
【0022】
R−クロック発生部12rは、H−クロック発生部12hに同期するリセットクロックφrを生成する。このリセットクロックφrは、第1の分周器13aを介して出力部11dへ印加され、水平転送部11hから出力される情報電荷に応じて充放電を繰り返す出力部11dをリセットする。このリセットクロックφrは、通常、図3に示すように、水平転送クロックφhと一致する周期に設定される。このため、出力部11dにおいては、1画素分の情報電荷を容量に蓄積する毎にリセット動作が行われる。
【0023】
S−クロック発生部12sは、水平転送クロックφhに基づいてサンプリングクロックφsを生成する。このサンプリングクロックφsは、第2の分周器14bを介して後述するサンプルホールド回路15aに印可され、出力部11dから出力される画像信号Y0(t)をサンプリングする。通常、出力部11dでは、リセットクロックφrに従うタイミングで容量の充放電が繰り返されるため、画像信号Y(t)は、リセットレベルと信号レベルとを交互に繰り返す。そこで、画像信号Y0(t)のうち、信号レベルのみを取り出すようにサンプリングクロックφsの位相が設定される。
【0024】
分周回路13は、リセットクロックφrを受ける第1の分周器13a及びサンプリングクロックφsを受ける第2の分周器13bから構成される。第1の分周器13aは、R−クロック発生部12rから出力されるリセットクロックφrを取り込み、このリセットクロックφrを必要に応じて分周して分周リセットクロックφr’を生成する。この分周リセットクロックφr’は、出力部11dのリセット動作を間欠的にするものである。例えば、図3に示すように、リセットクロックφrが1/2に分周されて周期が2倍に設定された場合、出力部11dのリセット動作の周期は2倍に決定される。このとき、例えば、水平転送部11hに複数の受光画素の奇数行から得られる情報電荷、即ち、G成分、R成分を示す情報電荷が交互に蓄積されていた場合、出力部11dには、先ず、水平転送クロックφhに応答して1画素分の情報電荷(G成分を示す情報電荷)が容量に蓄積される。これに応答して、出力部11dの出力側からは、G成分を示す1画素分の情報電荷の電荷量に応じた電圧値(画像信号Y1(t))が出力される。通常であれば、このタイミングでリセットクロックφrが出力部11dに印加されて出力部11dの出力側の電位がリセットレベルにリセットされるが、ここでは、リセットクロックφrが1/2に分周されているため、出力部11dで出力側の電位がリセットされない。この後、次の1画素分の情報電荷、(R成分を示す情報電荷)が水平転送部11hから出力部11dへ転送され、出力部11dの容量には、2画素分の情報電荷が蓄積されることになる。これにより、出力部11dの出力側からは、1画素分の情報電荷量(G成分を示す情報電荷の電荷量)に応じた電圧値が出力されるのに連続して2画素分の情報電荷量(G成分+R成分の情報電荷の電荷量)に応じた電圧値が出力される。そして、2画素分に対応する電圧値が出力された後に分周クロックφr’によってリセット動作が行われ、出力部11dの出力側の電位がリセットレベルにリセットされる。分周リセットクロックφr’による上記の動作は、1水平ラインの全ての情報電荷で行われ、この結果、出力部11dの出力側からは、G成分+R成分の情報電荷が合成された2画素分に応じた電圧値の出力が順次繰り返される。尚、これらの合成処理は、水平転送部11hに複数の受光画素の偶数行、即ち、B成分、G成分を示す情報電荷が交互に蓄積されていた場合においても、同様に行われる。この際、出力部11dの出力側からは、B成分+G成分の情報電荷が合成された2画素分に応じた電圧値が画像信号Y1(t)として順次出力される。
【0025】
第2の分周器13bは、S−クロック発生部12sから出力されるサンプリングクロックφsを取り込み、必要に応じてサンプリングクロックφsを分周して分周サンプリングクロックφs’を生成する。この分周サンプリングクロックφs’は、サンプルホールド回路15aのサンプリング動作を間欠的にするものである。例えば、図3に示すように、サンプリングクロックφsが1/2に分周されて周期が2倍に設定された場合、サンプルホールド回路15aのサンプリング周期は2倍に設定される。これは、第1の分周器13aによって出力部11dのリセット動作の周期が2倍に設定されるのに対応して行われる。したがって、出力部11dから2画素分の情報電荷に応じた画像信号Y1(t)が出力されるタイミングでサンプリングされ、2画素分の画像情報を有する画像信号Y2(t)が取り出される。そして、このようなサンプリング動作は、出力部11dから2画素分の情報電荷に応じた電圧値が出力される毎に繰り返し行われ、この結果、サンプルホールド回路15aでは、R成分+G成分、または、B成分+G成分の画像情報が合成された画像信号Y2(t)が順次取り出される。
【0026】
尚、これら第1及び第2の分周器13a、13bの分周動作は、固体撮像素子11の露光状態に応じて切り換えられる。即ち、撮像部11iにおいて十分な露光が得られる場合、分周動作は行われず、リセットクロックφr及びサンプリングクロックφsは、R−クロック発生部12r及びS−クロック発生部12sから出力されたときと同じ周期のままで出力部11dへ出力される。逆に、撮像部11iにおいて、露光不足となると、分周動作が行われ、上述したような情報電荷の合成が行われる。このように、第1及び第2の分周器13a、13bでは、固体撮像素子11の露光状態に応じて情報電荷の合成動作の有無が切り換えられる。
【0027】
タイミング制御回路14は、基準クロックCKをカウントする複数のカウンタから構成され、垂直同期信号VT及び水平同期信号HTを生成すると共に、フレームタイミング信号FTを生成する。更に、タイミング制御回路14は、測光センサで測定された照度、或いは、デジタル信号処理回路17で得られる画像データの積分値から算出された値を基に排出タイミング信号BTを生成する。これら垂直同期信号VT、水平同期信号HT、フレームタイミング信号FT及び排出クロックφbは、駆動回路12に供給される。また、タイミング制御回路14では、駆動回路12以外のアナログ信号処理回路15、A/D変換回路16及びデジタル信号処理回路17へ制御信号を供給しており、これらの回路で動作タイミングの整合が図られるようにしている。
【0028】
アナログ信号処理回路15は、サンプルホールド回路15aを含んで構成され、固体撮像素子11から出力される画像信号Y1(t)に対してCDSやAGC等のアナログ信号処理を施す。CDSでは、サンプルホールド回路15aに信号レベルとリセットレベルとを繰り返す画像信号Y1(t)を取り込み、分周サンプリングクロックφs’で決定されるサンプリング周期に従って画像信号Y1(t)をサンプリングして信号レベルのみを取り出す。これにより、信号レベルの連続する画像信号Y2(t)が得られる。AGCでは、CDSによって取り出された画像信号Y2(t)を1画面、或いは、1垂直走査期間単位で積分し、その積分データを所定の範囲に収めるようにゲインのフィードバック制御を行う。
【0029】
A/D変換回路16は、アナログ信号処理回路15から出力される画像信号Y2(t)を取り込み、デジタル信号に変換して画像データY0(n)として出力する。このとき、A/D変換回路16では、タイミング制御回路14から供給されるA/D変換用のサンプリングクロックSCKに従って画像信号Y2(t)を規格化し、この結果、図3に示すように、1画素分のデータにR成分+G成分の2画素分の画像情報を有するデータが割り当てられる。
【0030】
デジタル信号処理回路17は、輝度データ生成回路17a、色分離回路17b、色データ生成回路17c及びセレクタ17dを含んで構成される。輝度データ生成回路17aは、A/D変換回路16から出力される画像データY0(n)を取り込んでラインメモリに複数ライン分のデータを格納し、これらのデータに対して所定の演算処理を施して輝度データYを生成する。例えば、R成分+G成分、或いは、B成分+G成分の2画素分の画像情報を有する画像データY0(n)に対しては、奇数行目のn(nは整数)番目のデータ(R成分+G成分のデータ)、n+1番目のデータ(R成分+G成分のデータ)、偶数行目のn番目のデータ(B成分+G成分のデータ)及びn+1番目のデータ(B成分+G成分のデータ)の対象画素を含む4画素分の画像データを加算し、これらの平均値を算出して輝度データYとする。尚、この場合についての輝度データYは、本来の輝度データと一致しないが、所定の規格に伴う割合に近い割合で各色成分が合成されているため、実用上の問題はない。
【0031】
色分離回路17bは、A/D変換回路16から出力される画像データY0(n)を取り込んで、この画像データY0(n)からRGB各色の色成分データR’(n)、G’(n)、B’(n)を分離して出力する。色分離回路17bに入力される画像データY0(n)は、奇数行の読み出し動作において、G成分+R成分の画像情報を有するデータが連続し、偶数行の読み出しにおいて、B+G成分の画像情報を有するデータが連続する。そこで、色分離回路17bでは、R成分の画像情報を近似的に表すデータとして、G成分+R成分の画像情報を有するデータを色成分データR’(n)とし、B成分の画像情報を近似的に表すデータとして、B成分+G成分の画像情報を有するデータを色成分データB’(n)とする。そして、R成分+G成分の画像情報を有する1画素分のデータとB成分+G成分の画像情報を有する1画素分のデータとを加算し、これらの平均値(1/2R成分+G成分+1/2B成分)を算出してG成分の画像情報を近似的に表す色成分データG’(n)を生成する。尚、この色分離回路17bは、輝度データ生成回路17aと同様に、ラインメモリを内蔵しており、例えば、R成分+G成分の画像情報を含むラインの画像信号Y0(n)が取り込まれるとき、ラインメモリに格納される別のラインの画像情報に基づき、取り込まれたラインには存在しないB成分+G成分の画像情報を補間して色成分データB’(n)や色成分データG’(n)を生成する。
【0032】
色データ生成回路17cは、色分離回路17bから出力される各色成分データR’(n)、B’(n)、G’(n)を取り込むと共に、輝度データ生成回路17aから輝度データYを取り込み、色差信号U、Vを生成する。色データ生成回路17cでは、輝度データYを色成分データB’(n)から差し引くことによって色差信号Uを生成し、輝度データYを色成分データR’(n)から差し引くことによって色差信号Vを生成する。尚、色データ生成回路17cにおいては、生成した色差信号U、Vだけでなく、色分離回路17bから取り込んだ各色成分データR’(n)、B’(n)、G’(n)も色差信号U、Vと同時に出力される。セレクタ17dは、輝度データ生成回路17a及び色データ生成回路17cから出力される各信号を取り込み、これらを受け手側からの要望に応じて選択的に出力する。
【0033】
また、デジタル信号処理回路17bには、上述の輝度データ生成回路17a〜セレクタ17dに加え、露光制御回路やホワイトバランス制御回路(図示せず)が設けられる。例えば、露光制御回路においては、固体撮像素子11の露光状態に応じて情報電荷の蓄積時間の伸縮制御を行うと共に、分周回路14における分周処理の切換も行う。一方、ホワイトバランス制御回路においては、各色成分データに対してそれぞれ固有のゲイン係数を乗算して互いのバランスを調整し、再生画像の色再現性を向上させている。通常、ホワイトバランス制御においては、1画面乃至複数画面単位で各色成分データを積分し、これら積分値のそれぞれが等しくなるようにフィードバック制御がかけられる。尚、ホワイトバランス制御では、上述の色分離回路17bによって生成された色成分データR’(n)、B’(n)、G’(n)が用いられる。
【0034】
以上、図1乃至図3を参照しつつ、本願発明の実施形態を説明した。本願発明によれば、互いに異なる色成分を示す情報電荷同士を合成して合成画像信号を取得し、この合成画像信号を信号処理の過程においてR、又はBの色成分を示す信号に近似して扱うことで、モザイク型のカラーフィルタが装着された固体撮像素子を用いた撮像装置であっても、コストの増大を防止しつつ感度の向上を図ることができる。即ち、固体撮像素子自体のデバイス構造の変更を伴うことなく、出力部及びサンプルホールド回路へ与える各種クロックパルスの周期を変更するのみで、複数画素分の情報電荷を合成して画像情報の不足分を補うカラー撮像を行うことができる。尚、本願発明の動作において、互いに異なる色成分を示す情報電荷同士を混合するため、多少の色再現性の悪化は免れないが、このような色再現性の悪化は、例えば、高い解像度が不要であるモニタモード中で用いられれば、問題を有するレベルとならない。むしろ、デバイス構造の変更不要によるコストの増大の防止に起因し、低価格帯での提供に対して有効となるという点で十分な効果を奏することができる。
【0035】
尚、本実施形態においては、フレームトランスファ型の固体撮像素子を用いる撮像装置を例示したが、本願発明は、これに限られるものではない。例えば、インターライン型やフレームインターライン型の固体撮像素子を用いた撮像装置であっても十分に適用することが可能である。
【0036】
【発明の効果】
本願発明の撮像装置によれば、モザイク型のカラーフィルタが装着された固体撮像素子を用いた撮像装置において、コストの増大を防止しつつ感度の向上を図ることができる。
【図面の簡単な説明】
【図1】本願発明の実施形態の概略構成を示すブロック図である。
【図2】固体撮像素子11の垂直走査及び水平走査の動作を示すタイミング図である。
【図3】本願発明の撮像装置の動作を示すタイミング図である。
【図4】従来の撮像装置の概略構成を示すブロック図である。
【図5】モザイク型のカラーフィルタの構成を示す模式図である。
【符号の説明】
1、11:固体撮像素子
2、12:CCDドライバ
3、15:アナログ信号処理回路
4、16:A/D変換回路
5、17:デジタル信号処理回路
6、14:タイミング制御回路
13:分周回路
13a:第1の分周器
13b:第2の分周器
15a:サンプルホールド回路
17a:輝度データ生成回路
17b:色分離回路
17c:色データ生成回路
17d:セレクタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an imaging apparatus that performs color imaging using a solid-state imaging device with a color filter mounted thereon.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a digital camera is known as an imaging device using a CCD (Charge Coupled Device) image sensor as an imaging device. In such a digital camera, an imaging mode generally called a monitor mode is set. This monitor mode is a mode for determining a subject while viewing an image displayed on the display screen, and does not require a much higher resolution than when capturing a still image recorded in a built-in memory. In recent years, a digital camera mounted on a mobile phone, for example, that can be handled as a simple digital camera at the destination has become widespread. In such a digital camera, the resolution is less important than the monitor mode of a normal digital camera because the display screen is relatively smaller than that of a normal digital camera. In such a digital camera, rather, there is a strong demand for being small and inexpensive.
[0003]
FIG. 4 is a block diagram illustrating a schematic configuration of a conventional imaging apparatus. The imaging apparatus shown here includes a CCD image sensor (solid-state imaging device) 1, a CCD driver circuit 2, a timing control circuit 3, an analog signal processing circuit 4, an A / D conversion circuit 5, and a digital signal processing circuit 6.
[0004]
The solid-
[0005]
The CCD driver circuit 2 generates a plurality of clock pulses synchronized with a vertical synchronization signal VT and a horizontal synchronization signal HT supplied from a timing control circuit 3 described later. Then, the generated plurality of clock pulses are supplied to the solid-
[0006]
The analog signal processing circuit 3 performs analog signals such as CDS (Correlated Double Sampling) and AGC (Automatic Gain Control) on the image signal Y0 (t) output from the solid-
[0007]
The digital signal processing circuit 5 performs digital signal processing such as color separation and matrix calculation on the image data Y0 (n) output from the A / D conversion circuit 4 to obtain image data Y1 (including luminance data and color difference data). n).
[0008]
The timing control circuit 6 counts the reference clock CK to generate the vertical synchronization signal VT and the horizontal synchronization signal HT, and determines the vertical scanning and horizontal scanning periods of the solid-
[0009]
In such an imaging apparatus that obtains image data by performing various signal processing on the image signal output from the solid-state imaging device, so-called exposure control is performed to adjust the information charge accumulation period according to the illuminance of the subject. Is called. As this exposure control means, there is one that performs expansion / contraction control of the accumulation period in accordance with the illuminance measured by the photometric sensor, or one that performs expansion / contraction control of the accumulation period by referring to the integral value of the previous image information. is there. For example, in the latter case, the accumulation time of the solid-
[0010]
[Problems to be solved by the invention]
In the imaging apparatus as described above, when performing color imaging, a color filter is attached to the light receiving surface of the solid-state imaging device. In this color filter, each of the three primary colors or their complementary colors are regularly arranged in a predetermined order, and each segment thereof is assigned to each light receiving pixel of the solid-state imaging device. For example, in the case of a mosaic type color filter, as shown in FIG. 5, green (G) and red (R) are alternately arranged in odd-numbered segments, and G and blue (B) are arranged in even-numbered segments. Is done. In such a color filter, two adjacent segments correspond to colors different from each other. Therefore, when information charges are combined, inconvenience may occur in color reproducibility. An imaging apparatus as a solution to this problem has been proposed by the present applicant in Japanese Patent Laid-Open No. 8-154253. This provides a difference in the number of bits between the odd-numbered columns and the even-numbered columns of the vertical transfer unit, and alternately outputs the information charges obtained at the odd-numbered columns and the information charges obtained at the even-numbered columns to the horizontal transfer unit. The information charges corresponding to the same color component are made continuous. However, in such an image pickup apparatus, there is a problem that it is necessary to change the device structure of the solid-state image pickup element, and it is impossible to avoid an increase in manufacturing cost associated therewith. In particular, it is completely unsuitable for an object such as an image pickup apparatus that picks up an image to be displayed on a relatively small display screen for the purpose of providing at a low price without requiring much resolution.
[0011]
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an imaging apparatus capable of improving the sensitivity while preventing an increase in cost even for color imaging using a mosaic color filter.
[0012]
[Means for Solving the Problems]
The present invention has been made in view of the above-described problems, and is characterized in that a color filter is attached to a plurality of light receiving pixels arranged in a matrix, and a vertical transfer unit is provided in each column of the plurality of light receiving pixels. The solid-state imaging device in which each output of the vertical transfer unit is connected to each bit of the horizontal transfer unit and the output unit is disposed on the output side of the horizontal transfer unit, and the plurality of light receiving pixels. The stored information charges are taken into the plurality of vertical transfer units and transferred to the horizontal transfer unit, then transferred to the output unit by the horizontal transfer unit, and an output corresponding to the accumulated charge amount is obtained at the output unit. And a drive circuit that resets the accumulated charge and a signal processing circuit that performs predetermined signal processing on the image signal output from the solid-state imaging device, and the drive circuit performs reset operation of the output unit. The period It is set to an integral multiple of the period of the transfer operation of the flat transfer unit, the information charges indicating the first and second color components are combined to generate a first combined image signal, and the second and third colors The information charge indicating the component is combined to generate a second combined image signal, and the signal processing circuit generates a first color component signal that approximately represents the first color component from the first combined image signal. And a third color component signal that approximately represents the third color component from the second composite image signal, and further, the second color image from the first and second composite image signals. Is to generate a second color component signal that approximately represents the color component.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block configuration diagram showing a schematic configuration of an imaging apparatus according to the present invention, and FIGS. 2 and 3 are timing diagrams showing the operation thereof. The imaging apparatus shown in FIG. 1 includes a solid-
[0014]
The solid-
[0015]
The storage unit 11s is composed of a plurality of vertical shift registers that are continuous with the plurality of vertical shift registers that constitute the imaging unit 11i, and is set to the same number of bits as that of the plurality of vertical shift registers that constitute the imaging unit 11i. The The
[0016]
The frame transfer type solid-
[0017]
The
[0018]
The B-clock generator 12 b generates the discharge clock φb in response to the discharge timing signal BT supplied from the
[0019]
In response to the frame shift timing signal FT supplied from the
[0020]
The V-
[0021]
In response to the horizontal synchronization signal HT supplied from the
[0022]
The R-
[0023]
The S-
[0024]
The
[0025]
The
[0026]
The frequency dividing operations of the first and
[0027]
The
[0028]
The analog signal processing circuit 15 includes a sample and hold
[0029]
The A / D conversion circuit 16 takes the image signal Y2 (t) output from the analog signal processing circuit 15, converts it into a digital signal, and outputs it as image data Y0 (n). At this time, the A / D conversion circuit 16 normalizes the image signal Y2 (t) in accordance with the A / D conversion sampling clock SCK supplied from the
[0030]
The digital signal processing circuit 17 includes a luminance
[0031]
The
[0032]
The color
[0033]
The digital
[0034]
The embodiment of the present invention has been described above with reference to FIGS. 1 to 3. According to the present invention, information charges indicating different color components are combined to obtain a combined image signal, and this combined image signal is approximated to a signal indicating R or B color components in the process of signal processing. By handling, even an imaging apparatus using a solid-state imaging device with a mosaic color filter mounted can improve the sensitivity while preventing an increase in cost. In other words, without changing the device structure of the solid-state imaging device itself, only the period of various clock pulses applied to the output unit and the sample-and-hold circuit is changed, and the information charges for a plurality of pixels are synthesized and the lack of image information Color imaging that compensates for the above can be performed. In the operation of the present invention, since information charges indicating mutually different color components are mixed, some deterioration in color reproducibility is unavoidable, but such deterioration in color reproducibility does not require high resolution, for example. If it is used in the monitor mode, it does not become a problem level. Rather, it is possible to obtain a sufficient effect in that it is effective for provision in a low price range due to prevention of an increase in cost due to no need to change the device structure.
[0035]
In the present embodiment, an image pickup apparatus using a frame transfer type solid-state image pickup device has been exemplified, but the present invention is not limited to this. For example, even an imaging apparatus using an interline type or frame interline type solid-state imaging device can be sufficiently applied.
[0036]
【The invention's effect】
According to the imaging apparatus of the present invention, in an imaging apparatus using a solid-state imaging device equipped with a mosaic type color filter, it is possible to improve sensitivity while preventing an increase in cost.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a schematic configuration of an embodiment of the present invention.
FIG. 2 is a timing chart showing vertical scanning and horizontal scanning operations of the solid-
FIG. 3 is a timing chart showing the operation of the imaging apparatus of the present invention.
FIG. 4 is a block diagram illustrating a schematic configuration of a conventional imaging apparatus.
FIG. 5 is a schematic diagram illustrating a configuration of a mosaic type color filter.
[Explanation of symbols]
1, 11: Solid-state imaging device
2, 12: CCD driver
3, 15: Analog signal processing circuit
4, 16: A / D conversion circuit
5, 17: Digital signal processing circuit
6, 14: Timing control circuit
13: Frequency divider
13a: first frequency divider
13b: Second frequency divider
15a: Sample hold circuit
17a: Luminance data generation circuit
17b: Color separation circuit
17c: Color data generation circuit
17d: Selector
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002076432A JP3970068B2 (en) | 2002-03-19 | 2002-03-19 | Imaging device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002076432A JP3970068B2 (en) | 2002-03-19 | 2002-03-19 | Imaging device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003274423A JP2003274423A (en) | 2003-09-26 |
JP3970068B2 true JP3970068B2 (en) | 2007-09-05 |
Family
ID=29205208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002076432A Expired - Fee Related JP3970068B2 (en) | 2002-03-19 | 2002-03-19 | Imaging device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3970068B2 (en) |
-
2002
- 2002-03-19 JP JP2002076432A patent/JP3970068B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003274423A (en) | 2003-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4212134B2 (en) | Image signal processing device | |
KR100462260B1 (en) | Video pickup device | |
KR100525690B1 (en) | Image pickup device | |
US6545713B1 (en) | Solid-state image pickup apparatus | |
JPH10200908A (en) | Solid-state image pickup device | |
US20060016961A1 (en) | Imaging apparatus and solid-state imaging device | |
JP3985275B2 (en) | Imaging apparatus and imaging method | |
JP3970068B2 (en) | Imaging device | |
JP4118068B2 (en) | Imaging device | |
JP3970069B2 (en) | Imaging device | |
JP3244444B2 (en) | Solid-state imaging device | |
JP2001145025A (en) | Solid-state image pickup device and its drive method | |
JP3485745B2 (en) | Solid-state imaging device | |
JP3485746B2 (en) | Solid-state imaging device | |
JP5511205B2 (en) | Imaging apparatus and imaging method | |
JP4230128B2 (en) | Imaging apparatus and control method thereof | |
JP3948456B2 (en) | Solid-state image sensor and control method of solid-state image sensor | |
JP2931531B2 (en) | Solid-state imaging device | |
JP3849230B2 (en) | Signal processing device | |
JP3392607B2 (en) | Driving method of solid-state imaging device | |
JP3239029B2 (en) | Solid-state imaging device | |
JP3515191B2 (en) | Driving method of solid-state imaging device | |
JP4311473B2 (en) | Imaging device | |
JPH05268523A (en) | Video camera | |
JP2000295531A (en) | Image pickup device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070605 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |