JP3966168B2

JP3966168B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3966168B2
Application number: JP2002336416A
Authority: JP
Inventors: 潔有田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2002-11-20
Filing date: 2002-11-20
Publication date: 2007-08-29
Anticipated expiration: 2022-11-20
Also published as: JP2004172365A

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の半導体素子が形成された半導体ウェハを半導体素子の個片毎に分割して厚みが１００μｍ以下の半導体装置を得る半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
電子機器の基板などに実装される半導体装置は、ウェハ状態で回路パターン形成が行われた半導体素子にリードフレームのピンや金属バンプなどを接続するとともに樹脂などで封止するパッケージング工程を経て製造されている。最近の電子機器の小型化に伴って半導体装置の小型化も進み、中でも半導体素子を薄くする取り組みが活発に行われており、厚みが１００μｍ以下の半導体ウェハが用いられるようになっている。
【０００３】
薄化された半導体素子は外力に対する強度が弱く、特にウェハ状態の半導体素子を切断して個片毎に分割するダイシング工程においては、切断時にダメージを受けやすく、加工歩留まりの低下が避けられないという問題点がある。このような薄化された半導体素子を切断する方法として、機械的な切断方法に替えてプラズマのエッチング作用によって切断溝を形成することにより半導体ウェハを切断する方法（プラズマダイシング）が提案されている（例えば特許文献１参照）。
【０００４】
この方法では、まず機械加工によって回路形成面の反対面を除去してある程度薄化した状態の半導体ウェハの機械加工面をプラズマ処理することにより、機械加工面に生成したマイクロクラック層を除去するストレスリリーフが行われる。この後半導体ウェハの切断線を除く領域をレジスト膜で覆うマスク形成を行った後、マスク形成面側から再びプラズマ処理を行うことにより、切断線の部分のシリコンをプラズマエッチングによって除去して、半導体素子の個片毎に分割する。そしてこの後マスクを除去することにより、個片の半導体装置が完成する。
【０００５】
【特許文献１】
特開２００２−９３７５２号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来技術に示す半導体ウェハの切断においては、ストレスリリーフ、マスク形成、プラズマダイシングの各工程を順次行う形態となっていることから、各工程毎に専用の処理装置を用いる必要がある。すなわち、ストレスリリーフのためのプラズマ処理を終えた後に、半導体ウェハをプラズマ処理装置から取り出し、マスク形成後に再びプラズマ処理装置に搬入しなければならない。このため、製造工程が複雑となって製造ラインの設備コスト上昇や生産効率の低下を招くとともに、機械加工によって薄化された後の極めて薄い半導体ウェハを各工程間で搬送・ハンドリングすることによる半導体ウェハの破損やダメージが発生しやすく、加工歩留まりの低下が避けられない。
【０００７】
そこで本発明は、製造工程を簡略化して設備コストの低減および生産効率の向上を可能とするとともに、搬送やハンドリング時の半導体ウェハへのダメージを排除して加工歩留まりを向上させることができる半導体装置の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１記載の半導体装置の製造方法は、複数の半導体素子が第１の面に形成された半導体ウェハを半導体素子の個片毎に分割して厚みが１００μｍ以下の半導体装置を得る半導体装置の製造方法であって、前記第１の面に剥離可能な保護シートを貼付けるシート貼付け工程と、前記第１の面の反対側の第２の面を機械加工によって削り取ることにより半導体ウェハの厚みを１００μｍ以下にする薄化工程と、前記第２の面に半導体ウェハを前記個片毎に分割するための切断線を定めるマスクを形成するマスク形成工程と、前記マスク側から前記半導体ウェハにプラズマを照射して前記切断線の部分をプラズマエッチングすることにより、この半導体ウェハを前記個片毎に分割するプラズマダイシング工程と、前記マスクをプラズマを利用して除去するマスク除去工程と、前記マスクが除去された第２の面をプラズマエッチングすることにより前記薄化工程において第２の面に生成したマイクロクラックを除去するマイクロクラック除去工程と、前記個片毎に分割して得られた半導体装置から前記保護シートを剥離するシート剥離工程とを含み、前記プラズマダイシング工程、マスク除去工程およびマイクロクラック除去工程を、同一のプラズマ処理装置で、この順序で連続して行う。
【００１０】
請求項２記載の半導体装置の製造方法は、請求項１記載の半導体装置の製造方法であって、前記マイクロクラック除去工程後の前記第２の面に粘着シートを貼り付けた後、前記保護シートを剥離する。
【００１１】
請求項３記載の半導体装置の製造方法は、請求項１または請求項２記載の半導体装置の製造方法であって、前記プラズマダイシング工程で使用するプラズマ発生用ガスとして、少なくともフッ素系のガスを含む混合ガスを使用する。
【００１２】
請求項４記載の半導体装置の製造方法は、請求項１乃至請求項３のいずれかに記載の半導体装置の製造方法であって、前記マスク除去工程で使用するプラズマ発生用ガスとして、酸素を含むガスを使用する。
【００１３】
請求項５記載の半導体装置の製造方法は、請求項１乃至請求項４のいずれかに記載の半導体装置の製造方法であって、前記マイクロクラック除去工程で使用するプラズマ発生用ガスとして、前記プラズマダイシング工程で使用するプラズマ発生用ガスと同一種類のガスを使用する。
【００１６】
本発明によれば、半導体ウェハを半導体素子の個片毎に分割するための切断線を定めるマスクが形成された半導体ウェハ対象として、マスク側からプラズマを照射して切断線の部分をプラズマエッチングして半導体ウェハを個片毎に分割するプラズマダイシング工程と、マスクをプラズマを利用して除去するマスク除去工程と、薄化工程において生成したマイクロクラックを除去するマイクロクラック除去工程とを上述順序で連続して行うことにより、半導体装置の製造工程を簡略化して設備コストの低減および生産効率の向上を可能とするとともに、搬送やハンドリング時の半導体ウェハへのダメージを減少させて加工歩留まりを向上させることができる。
【００１７】
【発明の実施の形態】
次に本発明の実施の形態を図面を参照して説明する。図１は本発明の一実施の形態のプラズマ処理装置の側断面図、図２は本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図、図３は本発明の一実施の形態のプラズマ処理装置の断面図、図４は本発明の一実施の形態のプラズマ処理装置の制御系の構成を示すブロック図、図５は本発明の一実施の形態の半導体装置の製造方法の工程説明図、図６は本発明の一実施の形態のプラズマ処理方法のフロー図、図７、図８，図９，図１０は本発明の一実施の形態のプラズマ処理装置の側断面図、図１１は本発明の一実施の形態のプラズマ処理におけるプラズマ処理条件を示すデータテーブルである。
【００１８】
まず図１〜図４を参照してプラズマ処理装置について説明する。このプラズマ処理装置は、複数の半導体素子が回路形成面（第１の面）に形成された半導体ウェハを半導体素子の個片毎に分割して、厚みが１００μｍ以下の半導体装置を得る半導体装置の製造過程において使用されるものである。
【００１９】
この半導体装置の製造過程においては、まず半導体ウェハの回路形成面に半導体の主材質であるシリコンよりもプラズマエッチングされにくい材質からなる保護シートが貼り付けられ、回路形成面の反対側の裏面には、半導体ウェハを半導体素子の個片毎に分割するための切断線を定めるマスクが形成される。そしてこの状態の半導体ウェハを対象として本プラズマ処理装置によって、プラズマダイシング、マスク除去、マイクロクラック除去の各工程が行われる。
【００２０】
図１において、真空チャンバ１の内部は上述の半導体ウェハを対象としたプラズマ処理を行う処理室２となっており、減圧下でプラズマを発生させるための密閉空間が形成可能となっている。処理室２内部の下方には下部電極３（第１の電極）が配置されており、下部電極３の上方には上部電極４（第２の電極）が下部電極３に対して対向配置されている。下部電極３および上部電極４はそれぞれ円筒形状であり、処理室２内において同心配置となっている。
【００２１】
下部電極３は、処理室２の底部を埋める形で装着された２層の絶縁体５Ａ，５Ｂに周囲を取り囲まれ、処理室２の底の中央部に処理対象物を保持する上面を露呈させて固定された状態で配設されている。下部電極３はアルミニウムなどの導電体によって製作されており、円盤状の電極部３ａから下方に支持部３ｂを延出させた形状となっている。そして支持部３ｂを絶縁部材５Ｃを介して真空チャンバ１に保持させることにより、電気的に絶縁された状態で装着されている。
【００２２】
上部電極４は、下部電極３と同様にアルミニウムなどの導電体で製作されており、円盤状の電極部４ａから上方に支持部４ｂを延出させた形状となっている。支持部４ｂは真空チャンバ１と電気的に導通しており、電極昇降機構２４（図７）によって昇降可能となっている。上部電極４が下降した状態では、上部電極４と下部電極３との間には、プラズマ処理のためのプラズマ放電を発生させる放電空間が形成される。電極昇降機構２４は電極間距離変更手段として機能し、上部電極４を昇降させることにより、下部電極３と上部電極４との間の電極間距離Ｄ（図２参照）を変更することができる。
【００２３】
次に、下部電極３の構造および処理対象の半導体ウェハについて説明する。下部電極３の電極部３ａの上面は、半導体ウェハを載置する平面状の保持面（平面）となっており、保持面の外縁部には絶縁被覆層３ｆが設けられている。絶縁被覆層３ｆはアルミナなどのセラミックによって形成されており、下部電極３が真空チャンバ１内に装着された状態では、図１に示すように、絶縁被覆層３ｆの外縁部は部分的に絶縁体５Ａによって覆われる。これにより、下部電極３の外縁部は放電空間２ｂ内に発生したプラズマから絶縁され、異常放電の発生が防止される。
【００２４】
図２は、プラズマダイシングが開始される前の半導体ウェハ６を下部電極３に載置した状態を示している。半導体ウェハ６はシリコンを主材質とする半導体基板であり、半導体ウェハ６の表面（図２において下面側）の回路形成面（第１の面）には保護シート３０が貼着されている。半導体ウェハ６を下部電極３上に載置した状態では、保護シート３０は電極部３ａの上面の保持面３ｇに密着する。
【００２５】
保護シート３０は、ポリイミドなどの絶縁体の樹脂を１００μｍ程度の厚みの膜に形成した絶縁層を含んだ構成となっており、粘着材により半導体ウェハ６の回路形成面に剥離可能に貼り付けられる。保護シート３０が貼り付けられた半導体ウェハ６を下部電極３に保持させる際には、後述するようにこの絶縁層が半導体ウェハ６を電極部３ａの保持面３ｇによって静電吸着する際の誘電体として機能する。
【００２６】
また保護シート３０の材質としては、後述のプラズマダイシングにおいて半導体ウェハ６の主材質であるシリコンよりもエッチングされにくい材質が選定されている。これにより、プラズマダイシングの過程でプラズマによるエッチングレート分布が均一でないことによって、半導体ウェハのエッチングレートに部分的なばらつきが生じる場合にあっても、保護シート３０がエッチングストップ層として機能するようになっている。
【００２７】
回路形成面の反対側（図２において上側）の裏面（第２の面）には、後述するプラズマダイシングにおける切断線を定めるマスクが形成されている。このマスクは、後述するように裏面を機械加工によって研削した後に、レジスト膜でパターニングすることにより形成され、これによりプラズマエッチングの対象となる切断線３１ｂの部分を除く領域がレジスト膜３１ａで覆われる。
【００２８】
図２に示すように、下部電極３には保持面３ｇに開口する吸着孔３ｅが複数設けられており、吸着孔３ｅは下部電極３の内部に設けられた吸引孔３ｃに連通している。吸引孔３ｃは図１に示すように、ガスライン切換バルブ１１を介して真空吸着ポンプ１２に接続されており、ガスライン切換バルブ１１はチッソガスを供給するＮ_２ガス供給部１３に接続されている。ガスライン切換バルブ１１を切り換えることにより、吸引孔３ｃを真空吸着ポンプ１２，Ｎ_２ガス供給部１３に選択的に接続させることができる。
【００２９】
吸引孔３ｃが真空吸着ポンプ１２と連通した状態で真空吸着ポンプ１２を駆動することにより、吸着孔３ｅから真空吸引して下部電極３に載置された半導体ウェハ６を真空吸着して保持する。したがって吸着孔３ｅ、吸引孔３ｃ、真空吸着ポンプ１２は下部電極３の保持面３ｇに開口した吸着孔３ｅから真空吸引することにより、保護シート３０を電極部３ａの保持面３ｇに密着させた状態で、半導体ウェハ６を真空吸着により保持する吸着保持手段となっている。
【００３０】
また吸引孔３ｃをＮ_２ガス供給部１３に接続させることにより、吸着孔３ｅから保護シート３０の下面に対してチッソガスを噴出させることができるようになっている。後述するようにこのチッソガスは、保護シート３０を保持面３ｇから強制的に離脱させる目的のブロー用ガスである。
【００３１】
下部電極３には冷却用の冷媒流路３ｄが設けられており、冷媒流路３ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路３ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した下部電極３や下部電極３上の保護シート３０が冷却される。冷媒流路３ｄおよび冷却機構１０は、下部電極３を冷却する冷却手段となっている。
【００３２】
処理室２に連通して設けられた排気ポート１ａには、排気切換バルブ７を介して真空ポンプ８が接続されている。排気切換バルブ７を排気側に切り換えて真空ポンプ８を駆動することにより、真空チャンバ１の処理室２内部が真空排気され、処理空２内が減圧される。処理室２は圧力センサ２８（図１において図示省略、図５参照）を備えており、この圧力センサ２８の圧力計測結果に基づいて、後述する制御部３３（図５）が真空ポンプ８を制御することにより、処理室２内を所望の圧力に減圧することができる。真空ポンプ８は、処理室２内を所望の圧力に減圧する減圧手段となっている。排気切換バルブ７を大気開放側に切り換えることにより、処理空２内には大気が導入され、処理室２内部の圧力が大気圧に復帰する。
【００３３】
次に上部電極４の詳細構造について説明する。上部電極４は、中央の電極部４ａと電極部４ａを囲んで外周部に張り出して設けられた絶縁体からなる張出部４ｆを備えた構成となっている。張出部４ｆの外形は下部電極３よりも大きく、下部電極３よりも外側に広がった形状で配置されている。上部電極４の下面中央部には、ガス吹出部４ｅが設けられている。
【００３４】
ガス吹出部４ｅは、上部電極４と下部電極３の間の放電空間においてプラズマ放電を発生させるためのプラズマ発生用ガスを供給する。ガス吹出部４ｅは、内部に多数の微細孔を有する多孔質材料を円形の板状に加工した部材であり、ガス滞留空間４ｇ内に供給されたプラズマ発生用ガスを、これらの微細孔を介して放電空間内に満遍なく吹き出させて均一な状態で供給する。
【００３５】
支持部４ｂ内には、ガス滞留空間４ｇに連通するガス供給孔４ｃが設けられており、ガス供給孔４ｃはガス流量調整部１９およびガス切換バルブ２０を介して第１のプラズマ発生用ガス供給部２１、第２のプラズマ発生用ガス供給部２２および第３のプラズマ発生用ガス供給部２３に接続されている。第１のプラズマ発生用ガス供給部２１、第３のプラズマガス供給部２３は、六フッ化硫黄（ＳＦ_６）や四フッ化炭素（ＣＦ_４）とヘリウムガスの混合ガスなど、フッ素系のガス含んだ混合ガスを供給する。また第２のプラズマ発生用ガス供給部２２は、酸素ガス（Ｏ_２）を含むガスを供給する。
【００３６】
ガス切換バルブ２０を切換えることにより、第１のプラズマ発生用ガス供給部２１、第２のプラズマ発生用ガス供給部２２および第３のプラズマ発生用ガス供給部２３のいずれかから、プラズマ発生用ガスをガス吹出部４ｅより放電空間内に供給することができる。したがって、第１のプラズマ発生用ガス供給部２１、第２のプラズマ発生用ガス供給部２２、第３のプラズマ発生用ガス供給部２３およびガス切換バルブ２０は、処理室２内に複数種類のプラズマ発生用ガスを選択的に供給するプラズマ発生用ガス供給手段となっている。
【００３７】
上述のプラズマ発生用ガスの供給において、ガス流量調整部１９を制御部３３からの指令に従って制御することにより、放電空間内に供給されるガスの流量を任意に調整できるようになっている。これにより、プラズマ発生用ガス供給状態における処理室２内の圧力が、予め設定されたプラズマ処理条件および圧力センサ２８によって検出された処理室２内の圧力に基づいて制御される。したがって、ガス流量調整部１９は、処理室２内の圧力を制御する圧力制御手段となっている。
【００３８】
なお、処理室２内の圧力を制御する圧力制御手段としては、処理室２内に供給されるガス流量を調整する上述方法以外の周知技術、例えば真空室２から外部へ排出される気体の排気量を制御する方法など用いてもよい。この方法としては、真空ポンプ８として可変容量型のものを用い、制御部３３によって真空ポンプ８の排気容量を制御するようにしてもよく、また排気孔１ａに開度を調整自在に変更可能な開度調整弁を設け、この開度調整弁を制御部３３によって制御するようにしてもよい。
【００３９】
下部電極３は、マッチング回路１６を介して高周波電源部１７に電気的に接続されている。高周波電源部１７を駆動することにより、接地部９に接地された真空チャンバ１と導通した上部電極４と下部電極３の間には高周波電圧が印加される。これにより、処理室２内部では上部電極４と下部電極３との間の放電空間においてプラズマ放電が発生し、処理室２内に供給されたプラズマ発生用ガスがプラズマ状態に移行する。マッチング回路１６は、このプラズマ発生時において処理室２内のプラズマ放電回路と高周波電源部１７のインピーダンスを整合させる。
【００４０】
また下部電極３には、ＲＦフィルタ１５を介して静電吸着用ＤＣ電源部１８が接続されている。静電吸着用ＤＣ電源部１８を駆動することにより、図３（ａ）に示すように下部電極３の表面には、負電荷が蓄積される。そしてこの状態で図３（ｂ）に示すように高周波電源部１７を駆動して処理室２内にプラズマを発生させると（図中付点部３１参照）、保持面３ｇ上に保護シート３０を介して載置された半導体ウェハ６と接地部９とを接続する直流印加回路３２が処理室２内のプラズマを介して形成される。これにより、下部電極３，ＲＦフィルタ１５，静電吸着用ＤＣ電源部１８，接地部９，プラズマ、半導体ウェハ６を順次結ぶ閉じた回路が形成され、半導体ウェハ６には正電荷が蓄積される。
【００４１】
そして導電体より成る下部電極３の保持面３ｇに蓄積された負電荷と、半導体ウェハ６に蓄積された正電荷との間には、誘電体としての絶縁層を含む保護シート３０を介してクーロン力が作用し、このクーロン力によって半導体ウェハ６は下部電極３に保持される。このとき、ＲＦフィルタ１５は、高周波電源部１７の高周波電圧が、静電吸着用ＤＣ電源部１８に直接印加されることを防止する。なお、静電吸着用ＤＣ電源部１８の極性は正負逆でもよい。
【００４２】
上記構成において、静電吸着用ＤＣ電源部１８は、下部電極３に直流電圧を印加することにより、保護シート３０で隔てられた半導体ウェハ６と下部電極３の保持面３ｇとの間に作用するクーロン力を利用して、半導体ウェハ６を静電吸着する直流電圧印加手段となっている。すなわち、下部電極３に半導体ウェハ６を保持させる保持手段は、保持面３ｇに開口する複数の吸着孔３ｅを介して保護シート３０を真空吸着する真空吸着手段と、上述の直流電圧印加手段との２種類を使い分けできるようになっている。
【００４３】
上部電極４には冷却用の冷媒流路４ｄが設けられており、冷媒流路４ｄは冷却機構１０と接続されている。冷却機構１０を駆動することにより、冷媒流路４ｄ内を冷却水などの冷媒が循環し、これによりプラズマ処理時に発生した熱によって昇温した上部電極４が冷却される。
【００４４】
処理室２の側面には、処理対象物の出し入れ用の開口部１ｂが設けられている（図７参照）。開口部１ｂの外側には扉開閉機構２６によって昇降する扉２５が設けられており、扉２５を昇降させることにより開口部１ｂが開閉される。図７は、扉２５を下降させて開口部１ｂを開放した状態で半導体ウェハ６を出し入れする状態を示している。
【００４５】
半導体ウェハ６の出し入れ時には、電極昇降機構２４により上部電極４を上昇させて、下部電極３上に搬送用のスペースを確保する。そしてこの状態で、半導体ウェハ６を吸着保持した吸着ヘッド２７を、アーム２７ａを操作することによって開口部１ｂを介して処理室２内に進入させる。これにより、下部電極３上への半導体ウェハ６の搬入および処理済みの半導体ウェハ６（半導体装置）の搬出が行われる。
【００４６】
次に図４を参照して、プラズマ処理装置の制御系の構成について説明する。図４において、制御部３３には各種のデータや処理プログラムを記憶する記憶部３４が接続されており、記憶部３４はプラズマ処理条件３４ａや、プラズマ処理の動作プログラム３４ｂを記憶する。操作・入力部３５はキーボードなどの入力手段であり、プラズマ処理条件などのデータ入力や操作コマンドの入力を行う。表示部３６はディスプレイ装置であり、操作入力時の案内画面などの表示を行う。
【００４７】
ここでプラズマ処理条件３４ａについて、図１１のデータテーブルを参照して説明する。プラズマ処理条件３４ａには、後述するようにプラズマダイシング工程、マスク除去のためのアッシング工程、マイクロクラック除去を行うプラズマストレスリリーフ工程の各プロセスにそれぞれ対応する第１の条件、第２の条件、第３の条件が含まれている。図１１に示すように、プラズマ処理条件は、高周波電源出力を示すＲＦパワー［Ｗ］、圧力［Ｐａ］、電極間距離［ｍｍ］の各項目より成り、これらの各項目について、各プロセス毎に最適な条件データが記憶部３４に記憶されている。
【００４８】
プラズマダイシングにおける条件データとして許容できる範囲は、ＲＦパワーが５００〜３０００［Ｗ］、処理圧力が５〜３００［Ｐａ］、電極間距離が５〜５０［ｍｍ］となっており、この範囲内で最適と考えられる数値が第１の条件として記憶部３４に記憶されている。
【００４９】
またアッシングにおける条件データとして許容できる範囲は、ＲＦパワーが１００〜１０００［Ｗ］、処理圧力が５〜１００［Ｐａ］、電極間距離が５０〜１００［ｍｍ］となっており、この範囲内で最適と考えられる数値が第２の条件として記憶部３４に記憶されている。
【００５０】
そしてプラズマストレスリリーフにおける条件データとして許容できる範囲は、ＲＦパワーが５００〜３０００［Ｗ］、処理圧力が３００〜２０００［Ｐａ］、電極間距離が５〜２０［ｍｍ］となっており、この範囲内で最適と考えられる数値が第３の条件として記憶部３４に記憶されている。
【００５１】
なお、プラズマダイシング工程、アッシング工程、プラズマストレスリリーフ工程でＲＦパワーを変更しないような場合には、第１〜第３の条件としてＲＦパワーの条件を個別に設定しなくてもよい。
【００５２】
動作プログラム３４ｂに基づいて実行されるプラズマ処理動作においては、制御部３３が、ガス切換バルブ２０，ガス流量調整部１９，ガスライン切換バルブ１１、高周波電源部１７，静電吸着用ＤＣ電源部１８，排気切換バルブ７，真空ポンプ８．真空吸着ポンプ１２，扉開閉機構２６，電極昇降機構２４の各部を制御する。
【００５３】
このとき、圧力センサ２８の圧力検出結果および上述のプラズマ処理条件３４ａに基づいて、制御部３３がガス流量調整部１９を制御することにより圧力が設定される。同様に、制御部３３が高周波電源部１７，電極昇降機構２４を制御することにより、電極間距離Ｄおよび高周波電源出力がプラズマ処理条件に設定される。
【００５４】
このプラズマ処理装置は上記のように構成されており、以下このプラズマ処理装置を用いて行われる半導体装置の製造方法およびこの半導体装置の製造方法の過程において実行されるプラズマ処理方法について、図５に沿って各図を参照しながら説明する。
【００５５】
まず図５（ａ）において、６は複数の半導体素子が形成された薄化処理前の半導体ウェハであり、この状態では１００μｍを超える厚みとなっている。薄化処理に先立って、半導体ウェハ６の回路形成面（第１の面）６ａには、粘着材によって剥離可能な保護シート３０が貼り付けられる（シート貼付け工程）。このとき保護シート３０は、回路形成面６ａの全面を覆い且つ半導体ウェハ６から外側にはみ出すことのないよう、半導体ウェハ６の外形形状と同じ形状に整形したものが用いられる。これにより、後工程のプラズマ処理において保護シート３０がプラズマに対して露呈することがなく、プラズマによる保護シート３０のダメージを防止することができる。
【００５６】
次いで図５（ｂ）に示すように、回路形成面の反対側の裏面（第２の面）を機械加工によって削り取ることにより、半導体ウェハの厚みｔを１００μｍ以下にする（薄化工程）。この薄化工程においては、裏面の機械加工面にマイクロクラック層６ｂが生成する。このマイクロクラック層６ｂは半導体ウェハ６の抗折強度を低下させるため、後工程において除去される。
【００５７】
次に、薄化工程後の裏面に、半導体ウェハ６を半導体素子の個片毎に分割するための切断線を定めるマスクを形成する（マスク形成工程）。まず図５（ｃ）に示すように、裏面に樹脂より成るレジスト膜３１を半導体ウェハ６の全面を覆って形成する。次いで、図５（ｄ）に示すように、レジスト膜３１をフォトリソグラフィによってパターニングして、切断線３１ｂに相当する部分のみを除去する。これにより、半導体ウェハ６の裏面には切断線３１ｂの部分を除く領域がレジスト膜３１ａによって覆われたマスクが形成され、この状態のマスク付きの半導体ウェハ６が、プラズマ処理の対象となる。
【００５８】
以下、このマスク付きの半導体ウェハ６を対象としたプラズマ処理方法について、図６のフローに沿って各図を参照して説明する。まず図７に示すように、マスク付きの半導体ウェハ６が処理室２内に搬入される（ＳＴ１）。この搬入動作に際しては、上部電極４を電極昇降機構２４によって上昇させた状態で、アーム２７ａを操作して、吸着ヘッド２７にマスク形成面側を保持された半導体ウェハ６を開口部１ｂから処理室２内に搬入し、半導体ウェハ６を下部電極３上に載置する。
【００５９】
次いで、真空吸着ポンプ１２を駆動して吸着孔３ｅから真空吸引し、半導体ウェハ６の真空吸着をＯＮ状態にするとともに、静電吸着用ＤＣ電源部１８をＯＮ状態にする（ＳＴ２）。この真空吸着により、処理室内２において保護シート３０を下部電極３の保持面３ｇに密着させた状態で、半導体ウェハ６を下部電極３によって保持する（ウェハ保持工程）。
【００６０】
この後、図８に示すように扉２５が閉じられ、上部電極４が下降する（ＳＴ３）。これにより、上部電極４と下部電極３との間の電極間距離は、プラズマ処理条件の第１の条件に示す電極間距離Ｄ１に設定される。次いで真空ポンプ８を作動させ、処理室２内の減圧を開始する（ＳＴ４）。処理室２内が所定の真空度に到達したならば、第１のプラズマ発生用ガス供給部２１から６フッ化硫黄とヘリウムの混合ガスより成るプラズマダイシング用ガス（第１のプラズマ発生用ガス）を供給する（ＳＴ５）。
【００６１】
そしてガス供給過程において、処理室２内のガス圧力を検出してプラズマ処理条件と比較し、圧力が第１の条件に示す圧力に到達したことを確認する（ＳＴ６）。すなわち、（ＳＴ３）、（ＳＴ６）においては、下部電極３とこの下部電極３に対して対向配置された上部電極４との電極間距離Ｄならびに処理室２内の圧力を、プラズマ処理条件の第１の条件に設定する（第１の条件設定工程）。
【００６２】
そして条件設定が完了したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ７）。これにより、上部電極４と下部電極３との間の放電空間において、フッ素系のガスを含む第１のプラズマ発生用ガスをプラズマ状態に移行させる。このプラズマ発生により、６フッ化硫黄などのフッ素系ガスのプラズマがマスク側（レジスト膜３１ａ側）から半導体ウェハ６に照射される。このプラズマの照射により、半導体ウェハ６の主材質であるシリコンのうち、レジスト膜３１ａに覆われていない切断線３１ｂの部分のみが、フッ素系ガスのプラズマによってプラズマエッチングされる。
【００６３】
これとともに、プラズマによって上部電極４と下部電極３との間の放電空間には直流印加回路が形成される（図３参照）。これにより、下部電極３と半導体ウェハ６との間には静電吸着力が発生し、半導体ウェハ６は下部電極３に静電吸着力により保持される。このため保護シート３０は下部電極３の保持面３ｇに良好に密着し、半導体ウェハ６はプラズマ処理過程において安定して保持されるとともに、下部電極３に備えられた冷却機能によって保護シート３０が良好に冷却され、プラズマ放電によって発生する熱による熱ダメージが防止される。
【００６４】
そしてこのプラズマエッチングが進行することにより、図５（ｅ）に示すように半導体ウェハ６には切断線３１ｂの部分のみに切断溝６ｄが形成され、この切断溝６ｄの深さが半導体ウェハ６の全厚みに到達することにより、半導体ウェハ６は図５（ｅ）に示すように、半導体素子６ｃの個片毎に分割される（プラズマダイシング工程）。このプラズマダイシング工程における高周波電源のパワーは、５００〜３０００［Ｗ］の範囲で設定された第１の条件である。そして所定のプラズマ処理時間が経過してプラズマダイシングが完了したならば、プラズマ放電を停止する（ＳＴ８）。
【００６５】
この後、プラズマアッシング工程に移行するための電極間距離変更をおこなう（ＳＴ９）。すなわち、図９に示すように上部電極４を上昇させて、上部電極４と下部電極３との間の電極間距離を、プラズマ処理条件の第２の条件に示す電極間距離Ｄ２に設定する。マスク除去を行う際の電極間距離Ｄ２は、前述のプラズマダイシングにおける電極間距離Ｄ１および次に述べるマイクロクラック除去時の電極間距離Ｄ３よりも広く設定するようにしている。
【００６６】
次いで第２のプラズマ発生用ガス供給部２２からプラズマアッシング用ガス（第２のプラズマ発生用ガス）を供給する（ＳＴ１０）。そしてガス供給過程において処理室２内のガス圧力を検出してプラズマ処理条件と比較し、圧力が第２の条件に示す圧力に到達したことを確認する（ＳＴ１１）。すなわち、（ＳＴ９）、（ＳＴ１１）においては、電極間距離ならびに処理室２内の圧力をプラズマ処理条件の第２の条件に設定する（第２の条件設定工程）。
【００６７】
そして条件設定が完了したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ１２）。これにより、上部電極４と下部電極３との間の放電空間において、酸素ガスを含む第２のプラズマ発生用ガスをプラズマ状態に移行させる。このようにして発生したプラズマが、半導体ウェハ６のマスク形成面側（第２の面側）に作用することにより、有機物よりなるレジスト膜３１ａは酸素ガスのプラズマによってアッシング（灰化）される。
【００６８】
そしてこのアッシングが進行することにより、レジスト膜３１ａが徐々に消滅し、ついには図５（ｆ）に示すように半導体ウェハ６の第２の面側からマスクが完全に除去される（マスク除去工程）。このマスク除去工程における高周波電源のパワーは１００〜１０００［Ｗ］の範囲で設定された第２の条件である。そしてマスクが完全に除去された後、プラズマ放電を停止する（ＳＴ１３）。
【００６９】
この後、マイクロクラック除去工程に移行するための電極間距離変更をおこなう（ＳＴ１４）。すなわち、図１０に示すように上部電極４を再度下降させて、上部電極４と下部電極３との間の電極間距離を、プラズマ処理条件の第３の条件に示す電極間距離Ｄ３に設定する。
【００７０】
次いで第３のプラズマ発生用ガス供給部２３からマイクロクラック除去のためのプラズマエッチング用ガス（第３のプラズマ発生用ガス）を供給する（ＳＴ１５）。ここでは、プラズマダイシング工程で使用するプラズマ発生用ガス（第１のプラズマ発生用ガス）と同一種類のガス、すなわちフッ素系ガスである６フッ化硫黄とヘリウムの混合ガスをマイクロクラック除去工程においても同様に使用するようにしている。なお第３のプラズマ発生用ガスとして、常に第１のプラズマ発生用ガスと同一種類のガスを用いる場合には、第３のプラズマ発生用ガス供給部２３を設けずに、第１のプラズマ発生用ガス供給部２１を共用するようにしてもよい。
【００７１】
そしてガス供給過程において処理室２内のガス圧力を検出してプラズマ処理条件と比較し、圧力が第１の条件に示す圧力に到達したことを確認する（ＳＴ１６）。すなわち、（ＳＴ１４）、（ＳＴ１６）においては、電極間距離ならびに処理室２内の圧力をプラズマ処理条件の第３の条件に設定する（第３の条件設定工程）。
【００７２】
そして条件設定が完了したならば、高周波電源部１８を駆動して上部電極４と下部電極３との間に高周波電圧を印加し、プラズマ放電を開始する（ＳＴ１７）。
【００７３】
これにより、上部電極４と下部電極３との間の放電空間において、フッ素系ガスを含む第３のプラズマ発生用ガスをプラズマ状態に移行させる。
【００７４】
このようにして発生したプラズマを、半導体ウェハ６に作用させることにより、図５（ｇ）に示すように、個片に分割された半導体素子６ｃのマスク除去側の面（第２の面）に残留したマイクロクラック層６ｂが、プラズマエッチングによって除去される（マイクロクラック除去工程）。このマイクロクラック除去工程における高周波電源のパワーは、５０〜３０００［Ｗ］の範囲で設定された第３の条件である。そして所定のプラズマ処理時間が経過したならば、プラズマ放電を停止する（ＳＴ１８）。
【００７５】
この後、真空ポンプ８の作動を停止し（ＳＴ１９）、排気切換バルブ７を切り換えて大気開放を行う（ＳＴ２０）。これにより、処理室２内の圧力が大気圧に復帰する。そして真空吸着をＯＦＦ状態にするとともに、静電吸着用ＤＣ電源をＯＦＦにする（ＳＴ２１）。これにより、半導体素子６ｃの個片毎に分割され保護テープ３０に保持された状態の半導体ウェハ６の吸着保持が解除される。
【００７６】
そしてその後、プラズマ処理後の半導体ウェハ６の搬出が行われる（ＳＴ２２）。すなわち、吸着孔３ｅからチッソガスをブローしながら、吸着ヘッド２７によって半導体ウェハ６を吸着保持して処理室２の外へ搬出する。これにより、プラズマダイシング、アッシングおよびプラズマエッチングの各工程を同一のプラズマ処理装置で連続して行うプラズマ処理が終了する。
【００７７】
この一連のプラズマ処理においては、保護シート３０は前述のように半導体ウェハ６によって全面を覆われており、プラズマに露呈されることによる熱変形などのダメージが発生しない。従って、保護シート３０は保持面３ｇおよび半導体ウェハ６に常に良好に密着し、保護シートとしての機能を良好に果たすことができる。
【００７８】
そして、保護シート３０とともに搬出された半導体ウェハ６は、シート剥離工程に送られ、半導体素子６ｃの個片毎に分割して得られた半導体装置の回路形成面から、保護シート３０を剥離する（シート剥離工程）。このシート剥離は、図５（ｈ）に示すように、保持用の粘着シート３７を半導体素子６ｃの第２の面に貼り付けて各半導体素子６ｃを粘着シート３７に保持させた後に行われる。
【００７９】
上記説明したように、本実施の形態に示す半導体装置の製造方法においては、半導体ウェハを機械加工して薄化した後の半導体ウェハに、まず半導体素子の個片毎に分割するための切断線を定めるマスクを形成する。そしてこのマスクが形成された半導体ウェハを対象として、目的が異なる３つのプラズマ処理のプロセスを実行するようにしている。
【００８０】
すなわち、マスク側からプラズマを照射して切断線の部分をプラズマエッチングして半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをプラズマを利用して除去するマスク除去工程と、薄化工程において生成したマイクロクラックを除去するマイクロクラック除去工程とを、同一のプラズマ処理装置によって上述順序で連続して行うようにしている。
【００８１】
そして上記一連のプラズマ処理を行うためのプラズマ処理装置を、処理室内の圧力を制御する圧力制御手段と、前記処理室内に複数種類のプラズマ発生用ガスを選択的に供給するプラズマ発生用ガス供給手段と、下部電極および上部電極との間の電極間距離を変更する電極間距離変更手段とを備えた構成としている。
【００８２】
これにより、同一装置においてプラズマ処理条件を処理目的に応じて切り換えることが可能となり、プラズマエッチングによって半導体ウェハを半導体素子の個片毎に分割するプラズマダイシング工程と、マスクをプラズマを利用して除去するマスク除去工程と、薄化工程において生成したマイクロクラックを除去するマイクロクラック除去工程とを同一プラズマ処理装置で連続して効率よく行うことができる。
【００８３】
したがって、従来技術において示されているように、ストレスリリーフ、マスク形成、プラズマダイシングの各工程を順次行う形態における種々の課題を有効に解決することができる。
【００８４】
すなわち、ストレスリリーフのためのプラズマ処理を終えた後に、半導体ウェハをプラズマ処理装置から取り出し、マスク形成後に再びプラズマ処理装置に搬入することによる製造工程の複雑化、およびこれに伴う製造ラインの設備コスト上昇や生産効率の低下を招くことなく、半導体装置の製造を行うことができる。さらに、機械加工によって薄化された後の極めて薄い半導体ウェハを各工程間で搬送・ハンドリングすることによる半導体ウェハの破損やダメージを最小限に抑えることができ、加工歩留まりを向上させることが可能となっている。
【００８５】
なお本実施の形態では、プラズマダイシング工程をフッ素系のガスを含んだ１種類の混合ガスのプラズマを利用して行う例を示したが、プラズマダイシング工程を複数種類のガスを段階的に切り換えながら行ってもよい。例えば半導体ウェハのＳｉＯ_２層のエッチングを水素結合を有するフッ素系のガスのプラズマで行い、保護膜（パッシべーション膜）のエッチングを酸素ガスのプラズマで行うように、プラズマ発生用ガス供給手段の構成やプロセスを変更してもよい。
【００８６】
【発明の効果】
本発明によれば、半導体ウェハを半導体素子の個片毎に分割する切断線を定めるためのマスクが形成された半導体ウェハ対象として、マスク側からプラズマを照射して切断線の部分をプラズマエッチングして半導体ウェハを個片毎に分割するプラズマダイシング工程と、マスクをプラズマを利用して除去するマスク除去工程と、薄化工程において生成したマイクロクラックを除去するマイクロクラック除去工程とを上述順序で連続して行うことにより、半導体装置の製造工程を簡略化して設備コストの低減および生産効率の向上を可能とするとともに、搬送やハンドリング時の半導体ウェハへのダメージを減少させて加工歩留まりを向上させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のプラズマ処理装置の側断面図
【図２】本発明の一実施の形態のプラズマ処理装置の下部電極の部分断面図
【図３】本発明の一実施の形態のプラズマ処理装置の断面図
【図４】本発明の一実施の形態のプラズマ処理装置の制御系の構成を示すブロック図
【図５】本発明の一実施の形態の半導体装置の製造方法の工程説明図
【図６】本発明の一実施の形態のプラズマ処理方法のフロー図
【図７】本発明の一実施の形態のプラズマ処理装置の側断面図
【図８】本発明の一実施の形態のプラズマ処理装置の側断面図
【図９】本発明の一実施の形態のプラズマ処理装置の側断面図
【図１０】本発明の一実施の形態のプラズマ処理装置の側断面図
【図１１】本発明の一実施の形態のプラズマ処理におけるプラズマ処理条件を示すデータテーブルを示す図
【符号の説明】
１真空チャンバ
２処理室
３下部電極
３ｇ保持面
４上部電極
６半導体ウェハ
６ａ回路形成面
６ｃ半導体素子
８真空ポンプ
１２真空吸着ポンプ
１７高周波電源部
１８静電吸着用ＤＣ電源部
２１第１のプラズマ発生用ガス供給部
２２第２のプラズマ発生用ガス供給部
２３第３のプラズマ発生用ガス供給部
３０保護シート
３１、３１ａレジスト膜
３１ｂ切断線
３７粘着シート[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device in which a semiconductor wafer having a thickness of 100 μm or less is obtained by dividing a semiconductor wafer on which a plurality of semiconductor elements are formed into individual semiconductor elements.
[0002]
[Prior art]
A semiconductor device mounted on a substrate of an electronic device is manufactured through a packaging process in which a lead frame pin or a metal bump is connected to a semiconductor element on which a circuit pattern is formed in a wafer state and sealed with a resin or the like. Has been. With recent miniaturization of electronic devices, semiconductor devices have also been miniaturized. In particular, efforts to make semiconductor elements thinner are being actively carried out, and semiconductor wafers having a thickness of 100 μm or less have been used.
[0003]
Thinned semiconductor elements have low strength against external forces, and in particular, in a dicing process in which a semiconductor element in a wafer state is cut and divided into individual pieces, it is easy to be damaged during cutting, and a reduction in processing yield is inevitable. There is a problem. As a method of cutting such a thinned semiconductor element, a method of cutting a semiconductor wafer (plasma dicing) by forming a cutting groove by plasma etching instead of a mechanical cutting method has been proposed. (For example, refer to Patent Document 1).
[0004]
In this method, the stress that removes the microcrack layer generated on the machined surface by first plasma-treating the machined surface of the semiconductor wafer that has been thinned to some extent by removing the opposite side of the circuit formation surface by machining. Relief is done. Then, after forming a mask that covers the region other than the cutting line of the semiconductor wafer with a resist film, plasma processing is performed again from the mask forming surface side, thereby removing silicon at the cutting line portion by plasma etching. Divide each element. Thereafter, the mask is removed to complete the individual semiconductor device.
[0005]
[Patent Document 1]
JP 2002-93752 A
[0006]
[Problems to be solved by the invention]
However, in the semiconductor wafer cutting shown in the above prior art, the stress relief, mask formation, and plasma dicing processes are sequentially performed. Therefore, it is necessary to use a dedicated processing apparatus for each process. In other words, after the plasma processing for stress relief is completed, the semiconductor wafer must be taken out of the plasma processing apparatus, and again carried into the plasma processing apparatus after mask formation. For this reason, the manufacturing process becomes complicated, leading to an increase in equipment costs and a decrease in production efficiency of the manufacturing line, and a semiconductor by transporting and handling an extremely thin semiconductor wafer after being thinned by machining. The wafer is easily damaged or damaged, and the processing yield is inevitably lowered.
[0007]
Therefore, the present invention simplifies the manufacturing process, enables reduction of equipment cost and improvement of production efficiency, and eliminates damage to the semiconductor wafer at the time of transportation and handling, thereby improving the processing yield. It aims at providing the manufacturing method of.
[0008]
[Means for Solving the Problems]
The method of manufacturing a semiconductor device according to claim 1, wherein a semiconductor wafer having a thickness of 100 μm or less is obtained by dividing a semiconductor wafer in which a plurality of semiconductor elements are formed on a first surface into individual pieces of semiconductor elements. In the manufacturing method, the thickness of the semiconductor wafer is reduced by machining a sheet pasting step of pasting a peelable protective sheet on the first surface and machining the second surface opposite to the first surface. A thinning step of 100 μm or less, a mask forming step of forming a mask for defining a cutting line for dividing the semiconductor wafer into the individual pieces on the second surface, and plasma from the mask side to the semiconductor wafer A plasma dicing step of dividing the semiconductor wafer into the individual pieces by irradiating and plasma etching the portion of the cutting line, and using the plasma as a mask A mask removing step for removing, a microcrack removing step for removing microcracks generated on the second surface in the thinning step by performing plasma etching on the second surface from which the mask has been removed, and for each piece. A sheet peeling step of peeling the protective sheet from the semiconductor device obtained by dividing In addition, the plasma dicing process, the mask removing process, and the microcrack removing process are continuously performed in this order by the same plasma processing apparatus. .
[0010]
Claim 2 The method of manufacturing a semiconductor device according to claim 1 The method for manufacturing a semiconductor device according to claim 1, wherein an adhesive sheet is attached to the second surface after the microcrack removing step, and then the protective sheet is peeled off.
[0011]
Claim 3 The method of manufacturing a semiconductor device according to claim 1 or 2, wherein the mixed gas containing at least a fluorine-based gas is used as a plasma generating gas used in the plasma dicing process. use.
[0012]
Claim 4 The manufacturing method of the semiconductor device described is Any one of claims 1 to 3 The method for manufacturing a semiconductor device according to claim 1, wherein the plasma generating gas used in the mask removing step As a gas containing oxygen .
[0013]
Claim 5 The manufacturing method of the semiconductor device described is Any one of claims 1 to 4 In the semiconductor device manufacturing method described above, the same type of gas as the plasma generating gas used in the plasma dicing step is used as the plasma generating gas used in the microcrack removing step.
[0016]
According to the present invention, as a semiconductor wafer target on which a mask for defining a cutting line for dividing a semiconductor wafer into individual pieces of semiconductor elements is formed, plasma is irradiated from the mask side and the portion of the cutting line is plasma etched. The plasma dicing process for dividing the semiconductor wafer into individual pieces, the mask removal process for removing the mask using plasma, and the microcrack removal process for removing the microcracks generated in the thinning process are sequentially performed in the above order. As a result, the manufacturing process of the semiconductor device can be simplified to reduce the equipment cost and improve the production efficiency, and to reduce the damage to the semiconductor wafer during transportation and handling, thereby improving the processing yield. Can do.
[0017]
DETAILED DESCRIPTION OF THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. 1 is a side sectional view of a plasma processing apparatus according to an embodiment of the present invention, FIG. 2 is a partial sectional view of a lower electrode of the plasma processing apparatus according to an embodiment of the present invention, and FIG. 3 is an embodiment of the present invention. FIG. 4 is a block diagram showing the configuration of the control system of the plasma processing apparatus according to one embodiment of the present invention, and FIG. 5 is a diagram of a method for manufacturing a semiconductor device according to one embodiment of the present invention. Process explanatory drawing, FIG. 6 is a flowchart of the plasma processing method of one embodiment of the present invention, FIG. 7, FIG. 8, FIG. 9 and FIG. 10 are side sectional views of the plasma processing apparatus of one embodiment of the present invention, FIG. 11 is a data table showing plasma processing conditions in the plasma processing according to the embodiment of the present invention.
[0018]
First, the plasma processing apparatus will be described with reference to FIGS. This plasma processing apparatus is a semiconductor device in which a semiconductor wafer having a thickness of 100 μm or less is obtained by dividing a semiconductor wafer in which a plurality of semiconductor elements are formed on a circuit formation surface (first surface) into individual pieces of semiconductor elements. It is used in the manufacturing process.
[0019]
In the manufacturing process of this semiconductor device, first, a protective sheet made of a material that is less plasma-etched than silicon, which is the main material of the semiconductor, is attached to the circuit forming surface of the semiconductor wafer, and on the back surface opposite to the circuit forming surface, Then, a mask is formed that defines a cutting line for dividing the semiconductor wafer into pieces of semiconductor elements. Then, plasma dicing, mask removal, and microcrack removal processes are performed on the semiconductor wafer in this state by the plasma processing apparatus.
[0020]
In FIG. 1, the inside of the vacuum chamber 1 is a processing chamber 2 for performing plasma processing on the above-described semiconductor wafer, and a sealed space for generating plasma under reduced pressure can be formed. A lower electrode 3 (first electrode) is disposed below the inside of the processing chamber 2, and an upper electrode 4 (second electrode) is disposed above the lower electrode 3 so as to face the lower electrode 3. Yes. Each of the lower electrode 3 and the upper electrode 4 has a cylindrical shape and is concentrically arranged in the processing chamber 2.
[0021]
The lower electrode 3 is surrounded by two layers of insulators 5A and 5B mounted so as to fill the bottom of the processing chamber 2, and exposes the upper surface holding the processing object in the center of the bottom of the processing chamber 2. It is arranged in a fixed state. The lower electrode 3 is made of a conductor such as aluminum and has a shape in which a support portion 3b is extended downward from a disk-shaped electrode portion 3a. The supporting portion 3b is mounted in an electrically insulated state by being held in the vacuum chamber 1 via the insulating member 5C.
[0022]
Similar to the lower electrode 3, the upper electrode 4 is made of a conductor such as aluminum, and has a shape in which a support portion 4b extends upward from a disk-shaped electrode portion 4a. The support portion 4b is electrically connected to the vacuum chamber 1 and can be moved up and down by an electrode lifting mechanism 24 (FIG. 7). In a state where the upper electrode 4 is lowered, a discharge space for generating plasma discharge for plasma processing is formed between the upper electrode 4 and the lower electrode 3. The electrode elevating mechanism 24 functions as an interelectrode distance changing means, and can elevate the upper electrode 4 to change the interelectrode distance D (see FIG. 2) between the lower electrode 3 and the upper electrode 4.
[0023]
Next, the structure of the lower electrode 3 and the semiconductor wafer to be processed will be described. The upper surface of the electrode portion 3a of the lower electrode 3 is a planar holding surface (plane) on which the semiconductor wafer is placed, and an insulating coating layer 3f is provided on the outer edge portion of the holding surface. The insulating coating layer 3f is made of ceramic such as alumina, and when the lower electrode 3 is mounted in the vacuum chamber 1, the outer edge portion of the insulating coating layer 3f is partially insulated as shown in FIG. Covered with 5A. Thereby, the outer edge part of the lower electrode 3 is insulated from the plasma generated in the discharge space 2b, and the occurrence of abnormal discharge is prevented.
[0024]
FIG. 2 shows a state where the semiconductor wafer 6 is placed on the lower electrode 3 before plasma dicing is started. The semiconductor wafer 6 is a semiconductor substrate whose main material is silicon, and a protective sheet 30 is attached to a circuit forming surface (first surface) on the surface (lower surface side in FIG. 2) of the semiconductor wafer 6. In a state where the semiconductor wafer 6 is placed on the lower electrode 3, the protective sheet 30 is in close contact with the holding surface 3g on the upper surface of the electrode portion 3a.
[0025]
The protective sheet 30 includes an insulating layer in which an insulating resin such as polyimide is formed in a film having a thickness of about 100 μm, and is attached to the circuit forming surface of the semiconductor wafer 6 so as to be peelable by an adhesive material. . When the semiconductor wafer 6 to which the protective sheet 30 is attached is held on the lower electrode 3, as will be described later, this insulating layer is a dielectric when the semiconductor wafer 6 is electrostatically adsorbed by the holding surface 3g of the electrode portion 3a. Function as.
[0026]
Further, as the material of the protective sheet 30, a material that is less likely to be etched than silicon that is the main material of the semiconductor wafer 6 in the plasma dicing described later is selected. As a result, the protective sheet 30 functions as an etching stop layer even when the etching rate distribution due to plasma is not uniform in the process of plasma dicing, resulting in partial variations in the etching rate of the semiconductor wafer. ing.
[0027]
On the back surface (second surface) opposite to the circuit formation surface (upper side in FIG. 2), a mask for defining a cutting line in plasma dicing described later is formed. As will be described later, this mask is formed by grinding the back surface by machining and then patterning with a resist film, whereby the region excluding the portion of the cutting line 31b to be plasma etched is covered with the resist film 31a. .
[0028]
As shown in FIG. 2, the lower electrode 3 is provided with a plurality of suction holes 3 e that open to the holding surface 3 g, and the suction holes 3 e communicate with suction holes 3 c provided in the lower electrode 3. As shown in FIG. 1, the suction hole 3c is connected to a vacuum adsorption pump 12 through a gas line switching valve 11, and the gas line switching valve 11 supplies N gas. ₂ It is connected to the gas supply unit 13. By switching the gas line switching valve 11, the suction hole 3c is connected to the vacuum suction pump 12, N ₂ The gas supply unit 13 can be selectively connected.
[0029]
By driving the vacuum suction pump 12 in a state where the suction hole 3c communicates with the vacuum suction pump 12, the semiconductor wafer 6 placed on the lower electrode 3 is vacuum-sucked and held by vacuum suction from the suction hole 3e. Therefore, the suction hole 3e, the suction hole 3c, and the vacuum suction pump 12 are vacuum-sucked from the suction hole 3e opened on the holding surface 3g of the lower electrode 3, thereby bringing the protective sheet 30 into close contact with the holding surface 3g of the electrode portion 3a. Thus, a suction holding means for holding the semiconductor wafer 6 by vacuum suction is provided.
[0030]
The suction hole 3c is N ₂ By connecting to the gas supply unit 13, nitrogen gas can be ejected from the suction holes 3 e to the lower surface of the protective sheet 30. As will be described later, this nitrogen gas is a blow gas for the purpose of forcibly removing the protective sheet 30 from the holding surface 3g.
[0031]
The lower electrode 3 is provided with a cooling coolant channel 3 d, and the coolant channel 3 d is connected to the cooling mechanism 10. By driving the cooling mechanism 10, a coolant such as cooling water circulates in the coolant channel 3 d, thereby cooling the lower electrode 3 heated by the heat generated during the plasma processing and the protective sheet 30 on the lower electrode 3. Is done. The refrigerant flow path 3d and the cooling mechanism 10 serve as cooling means for cooling the lower electrode 3.
[0032]
A vacuum pump 8 is connected to an exhaust port 1 a provided in communication with the processing chamber 2 via an exhaust switching valve 7. By switching the exhaust switching valve 7 to the exhaust side and driving the vacuum pump 8, the inside of the processing chamber 2 of the vacuum chamber 1 is evacuated and the inside of the processing air 2 is decompressed. The processing chamber 2 includes a pressure sensor 28 (not shown in FIG. 1, refer to FIG. 5), and a control unit 33 (FIG. 5) to be described later controls the vacuum pump 8 based on the pressure measurement result of the pressure sensor 28. By doing so, the inside of the processing chamber 2 can be reduced to a desired pressure. The vacuum pump 8 serves as a decompression unit that decompresses the inside of the processing chamber 2 to a desired pressure. By switching the exhaust switching valve 7 to the atmosphere open side, the atmosphere is introduced into the processing air 2 and the pressure inside the processing chamber 2 returns to atmospheric pressure.
[0033]
Next, the detailed structure of the upper electrode 4 will be described. The upper electrode 4 includes a central electrode portion 4a and an overhanging portion 4f made of an insulator provided so as to surround the electrode portion 4a and overhang the outer peripheral portion. The overhang 4f has an outer shape larger than that of the lower electrode 3, and is arranged in a shape spreading outward from the lower electrode 3. A gas blowing part 4 e is provided at the center of the lower surface of the upper electrode 4.
[0034]
The gas blowing section 4 e supplies a plasma generating gas for generating plasma discharge in the discharge space between the upper electrode 4 and the lower electrode 3. The gas blowing portion 4e is a member obtained by processing a porous material having a large number of micropores into a circular plate shape, and the plasma generating gas supplied into the gas retention space 4g is passed through these micropores. The air is evenly blown into the discharge space and supplied in a uniform state.
[0035]
A gas supply hole 4c communicating with the gas retention space 4g is provided in the support part 4b, and the gas supply hole 4c is supplied with the first plasma generating gas via the gas flow rate adjusting part 19 and the gas switching valve 20. The unit 21 is connected to the second plasma generating gas supply unit 22 and the third plasma generating gas supply unit 23. The first plasma generating gas supply unit 21 and the third plasma gas supply unit 23 are sulfur hexafluoride (SF). ₆ ) And carbon tetrafluoride (CF ₄ ) And helium gas mixed gas containing fluorine-based gas. The second plasma generating gas supply unit 22 is provided with oxygen gas (O ₂ ) Containing gas.
[0036]
By switching the gas switching valve 20, the plasma generating gas is supplied from any one of the first plasma generating gas supply unit 21, the second plasma generating gas supply unit 22, and the third plasma generating gas supply unit 23. Can be supplied into the discharge space from the gas outlet 4e. Therefore, the first plasma generating gas supply unit 21, the second plasma generating gas supply unit 22, the third plasma generating gas supply unit 23, and the gas switching valve 20 have a plurality of types of plasma in the processing chamber 2. It is a plasma generating gas supply means for selectively supplying the generating gas.
[0037]
In the supply of the plasma generating gas described above, the flow rate of the gas supplied into the discharge space can be arbitrarily adjusted by controlling the gas flow rate adjusting unit 19 in accordance with a command from the control unit 33. Accordingly, the pressure in the processing chamber 2 in the plasma generation gas supply state is controlled based on the preset plasma processing conditions and the pressure in the processing chamber 2 detected by the pressure sensor 28. Therefore, the gas flow rate adjusting unit 19 is a pressure control unit that controls the pressure in the processing chamber 2.
[0038]
The pressure control means for controlling the pressure in the processing chamber 2 may be a well-known technique other than the above-described method for adjusting the flow rate of gas supplied into the processing chamber 2, for example, exhaust of gas discharged from the vacuum chamber 2 to the outside. A method for controlling the amount may be used. As this method, a variable displacement pump may be used as the vacuum pump 8, and the exhaust capacity of the vacuum pump 8 may be controlled by the control unit 33, and the opening degree of the exhaust hole 1a can be changed freely. An opening adjustment valve may be provided, and the opening adjustment valve may be controlled by the control unit 33.
[0039]
The lower electrode 3 is electrically connected to the high frequency power supply unit 17 through the matching circuit 16. By driving the high-frequency power supply unit 17, a high-frequency voltage is applied between the upper electrode 4 and the lower electrode 3 that are electrically connected to the vacuum chamber 1 grounded to the ground unit 9. As a result, plasma discharge is generated in the discharge space between the upper electrode 4 and the lower electrode 3 inside the processing chamber 2, and the plasma generating gas supplied into the processing chamber 2 shifts to a plasma state. The matching circuit 16 matches the impedance of the plasma discharge circuit in the processing chamber 2 and the high-frequency power supply unit 17 when the plasma is generated.
[0040]
Further, the lower electrode 3 is connected to a DC power supply unit 18 for electrostatic attraction via an RF filter 15. By driving the electrostatic attraction DC power supply unit 18, negative charges are accumulated on the surface of the lower electrode 3 as shown in FIG. In this state, as shown in FIG. 3B, when the high frequency power supply unit 17 is driven to generate plasma in the processing chamber 2 (see the dotted portion 31 in the figure), the protective sheet 30 is placed on the holding surface 3g. A direct current application circuit 32 that connects the semiconductor wafer 6 placed on the ground and the grounding portion 9 is formed via plasma in the processing chamber 2. As a result, a closed circuit is formed in which the lower electrode 3, the RF filter 15, the electrostatic attraction DC power supply unit 18, the ground unit 9, the plasma, and the semiconductor wafer 6 are sequentially connected, and positive charges are accumulated in the semiconductor wafer 6. .
[0041]
Then, between the negative charge accumulated on the holding surface 3g of the lower electrode 3 made of a conductor and the positive charge accumulated on the semiconductor wafer 6, a Coulomb is interposed via a protective sheet 30 including an insulating layer as a dielectric. A force acts, and the semiconductor wafer 6 is held by the lower electrode 3 by this Coulomb force. At this time, the RF filter 15 prevents the high frequency voltage of the high frequency power supply unit 17 from being directly applied to the electrostatic adsorption DC power supply unit 18. The polarity of the electrostatic attraction DC power supply unit 18 may be positive or negative.
[0042]
In the above configuration, the electrostatic adsorption DC power supply unit 18 acts between the semiconductor wafer 6 separated by the protective sheet 30 and the holding surface 3 g of the lower electrode 3 by applying a DC voltage to the lower electrode 3. DC voltage application means for electrostatically adsorbing the semiconductor wafer 6 by using Coulomb force is provided. That is, the holding means for holding the semiconductor wafer 6 on the lower electrode 3 includes a vacuum suction means for vacuum-sucking the protective sheet 30 through a plurality of suction holes 3e opened on the holding surface 3g, and the above-described DC voltage application means. Two types can be used properly.
[0043]
The upper electrode 4 is provided with a cooling coolant channel 4 d, and the coolant channel 4 d is connected to the cooling mechanism 10. By driving the cooling mechanism 10, a coolant such as cooling water circulates in the coolant channel 4 d, thereby cooling the upper electrode 4 whose temperature has been increased by heat generated during the plasma processing.
[0044]
An opening 1b for taking in and out the processing object is provided on the side surface of the processing chamber 2 (see FIG. 7). A door 25 that is moved up and down by a door opening / closing mechanism 26 is provided outside the opening 1b, and the opening 1b is opened and closed by moving the door 25 up and down. FIG. 7 shows a state in which the semiconductor wafer 6 is taken in and out with the door 25 lowered and the opening 1b opened.
[0045]
When the semiconductor wafer 6 is put in and out, the upper electrode 4 is raised by the electrode lifting mechanism 24 to secure a transfer space on the lower electrode 3. In this state, the suction head 27 holding the semiconductor wafer 6 is moved into the processing chamber 2 through the opening 1b by operating the arm 27a. As a result, the semiconductor wafer 6 is carried into the lower electrode 3 and the processed semiconductor wafer 6 (semiconductor device) is carried out.
[0046]
Next, the configuration of the control system of the plasma processing apparatus will be described with reference to FIG. In FIG. 4, a storage unit 34 for storing various data and processing programs is connected to the control unit 33, and the storage unit 34 stores a plasma processing condition 34a and a plasma processing operation program 34b. The operation / input unit 35 is an input means such as a keyboard, and inputs data such as plasma processing conditions and operation commands. The display unit 36 is a display device, and displays a guidance screen at the time of operation input.
[0047]
Here, the plasma processing condition 34a will be described with reference to the data table of FIG. As will be described later, the plasma processing condition 34a includes a first condition, a second condition, a second condition, and a plasma dicing process, an ashing process for removing a mask, and a plasma stress relief process for removing microcracks. Three conditions are included. As shown in FIG. 11, the plasma processing conditions are composed of items of RF power [W] indicating high-frequency power output, pressure [Pa], and distance between electrodes [mm]. Optimal condition data is stored in the storage unit 34.
[0048]
The allowable range for the condition data in plasma dicing is that the RF power is 500 to 3000 [W], the processing pressure is 5 to 300 [Pa], and the distance between the electrodes is 5 to 50 [mm]. A numerical value considered optimal is stored in the storage unit 34 as the first condition.
[0049]
The allowable range for the ashing condition data is RF power of 100 to 1000 [W], processing pressure of 5 to 100 [Pa], and interelectrode distance of 50 to 100 [mm]. A numerical value considered optimal is stored in the storage unit 34 as the second condition.
[0050]
The allowable range of the condition data in the plasma stress relief is that the RF power is 500 to 3000 [W], the processing pressure is 300 to 2000 [Pa], and the interelectrode distance is 5 to 20 [mm]. Is stored in the storage unit 34 as a third condition.
[0051]
In the case where the RF power is not changed in the plasma dicing process, the ashing process, and the plasma stress relief process, the RF power conditions may not be individually set as the first to third conditions.
[0052]
In the plasma processing operation executed based on the operation program 34b, the control unit 33 performs the gas switching valve 20, the gas flow rate adjusting unit 19, the gas line switching valve 11, the high frequency power supply unit 17, and the electrostatic adsorption DC power supply unit 18. , Exhaust switching valve 7, vacuum pump 8. The vacuum suction pump 12, the door opening / closing mechanism 26, and the electrode lifting / lowering mechanism 24 are controlled.
[0053]
At this time, the pressure is set by the control unit 33 controlling the gas flow rate adjusting unit 19 based on the pressure detection result of the pressure sensor 28 and the above-described plasma processing condition 34a. Similarly, the control unit 33 controls the high-frequency power supply unit 17 and the electrode lifting mechanism 24, whereby the interelectrode distance D and the high-frequency power output are set as plasma processing conditions.
[0054]
This plasma processing apparatus is configured as described above. A semiconductor device manufacturing method performed using this plasma processing apparatus and a plasma processing method executed in the course of this semiconductor device manufacturing method will be described with reference to FIG. A description will be given with reference to the drawings.
[0055]
First, in FIG. 5A, reference numeral 6 denotes a semiconductor wafer before the thinning process in which a plurality of semiconductor elements are formed. In this state, the thickness exceeds 100 μm. Prior to the thinning process, a protective sheet 30 that can be peeled off by an adhesive material is attached to the circuit forming surface (first surface) 6a of the semiconductor wafer 6 (sheet attaching step). At this time, the protective sheet 30 is formed in the same shape as the outer shape of the semiconductor wafer 6 so as to cover the entire surface of the circuit forming surface 6 a and not to protrude outward from the semiconductor wafer 6. Thereby, the protective sheet 30 is not exposed to the plasma in the plasma processing in the subsequent process, and damage to the protective sheet 30 due to plasma can be prevented.
[0056]
Next, as shown in FIG. 5B, the thickness t of the semiconductor wafer is reduced to 100 μm or less by scraping the back surface (second surface) opposite to the circuit formation surface by machining (thinning step). In this thinning step, the microcrack layer 6b is generated on the back machined surface. The microcrack layer 6b is removed in a subsequent process in order to reduce the bending strength of the semiconductor wafer 6.
[0057]
Next, a mask for defining a cutting line for dividing the semiconductor wafer 6 into individual semiconductor elements is formed on the back surface after the thinning process (mask forming process). First, as shown in FIG. 5C, a resist film 31 made of resin is formed on the back surface so as to cover the entire surface of the semiconductor wafer 6. Next, as shown in FIG. 5D, the resist film 31 is patterned by photolithography to remove only the portion corresponding to the cutting line 31b. As a result, a mask is formed on the back surface of the semiconductor wafer 6 in which the region excluding the portion of the cutting line 31b is covered with the resist film 31a, and the semiconductor wafer 6 with the mask in this state is a target of plasma processing.
[0058]
Hereinafter, the plasma processing method for the semiconductor wafer 6 with a mask will be described with reference to the drawings along the flow of FIG. First, as shown in FIG. 7, a semiconductor wafer 6 with a mask is carried into the processing chamber 2 (ST1). During this loading operation, the arm 27a is operated with the upper electrode 4 raised by the electrode lifting mechanism 24, and the semiconductor wafer 6 held on the mask forming surface side by the suction head 27 is removed from the opening 1b into the processing chamber. Then, the semiconductor wafer 6 is placed on the lower electrode 3.
[0059]
Next, the vacuum suction pump 12 is driven to perform vacuum suction from the suction hole 3e, thereby turning on the vacuum suction of the semiconductor wafer 6 and turning on the electrostatic suction DC power supply unit 18 (ST2). By this vacuum suction, the semiconductor wafer 6 is held by the lower electrode 3 in a state where the protective sheet 30 is in close contact with the holding surface 3g of the lower electrode 3 in the processing chamber 2 (wafer holding step).
[0060]
Thereafter, as shown in FIG. 8, the door 25 is closed, and the upper electrode 4 is lowered (ST3). Thereby, the interelectrode distance between the upper electrode 4 and the lower electrode 3 is set to the interelectrode distance D1 shown in the first condition of the plasma processing condition. Next, the vacuum pump 8 is operated to start depressurization in the processing chamber 2 (ST4). When the inside of the processing chamber 2 reaches a predetermined degree of vacuum, a plasma dicing gas (first plasma generating gas) made of a mixed gas of sulfur hexafluoride and helium from the first plasma generating gas supply unit 21. Is supplied (ST5).
[0061]
In the gas supply process, the gas pressure in the processing chamber 2 is detected and compared with the plasma processing conditions, and it is confirmed that the pressure has reached the pressure indicated by the first condition (ST6). That is, in (ST3) and (ST6), the inter-electrode distance D between the lower electrode 3 and the upper electrode 4 disposed opposite to the lower electrode 3 and the pressure in the processing chamber 2 are set as the plasma processing condition. The first condition is set (first condition setting step).
[0062]
When the condition setting is completed, the high frequency power supply unit 18 is driven to apply a high frequency voltage between the upper electrode 4 and the lower electrode 3 to start plasma discharge (ST7). Thereby, in the discharge space between the upper electrode 4 and the lower electrode 3, the first plasma generating gas containing the fluorine-based gas is shifted to the plasma state. Due to the generation of the plasma, a plasma of a fluorine-based gas such as sulfur hexafluoride is applied to the semiconductor wafer 6 from the mask side (resist film 31a side). By this plasma irradiation, only the portion of the cutting line 31b not covered with the resist film 31a in the silicon which is the main material of the semiconductor wafer 6 is plasma etched by the fluorine-based gas plasma.
[0063]
At the same time, a direct current application circuit is formed in the discharge space between the upper electrode 4 and the lower electrode 3 by the plasma (see FIG. 3). Thereby, an electrostatic adsorption force is generated between the lower electrode 3 and the semiconductor wafer 6, and the semiconductor wafer 6 is held by the lower electrode 3 by the electrostatic adsorption force. For this reason, the protective sheet 30 adheres well to the holding surface 3g of the lower electrode 3, the semiconductor wafer 6 is stably held in the plasma processing process, and the protective sheet 30 is good due to the cooling function provided in the lower electrode 3. And the heat damage caused by the heat generated by the plasma discharge is prevented.
[0064]
As the plasma etching proceeds, a cut groove 6d is formed only in the portion of the cutting line 31b in the semiconductor wafer 6 as shown in FIG. 5E, and the depth of the cut groove 6d is the depth of the semiconductor wafer 6. By reaching the total thickness, the semiconductor wafer 6 is divided into individual pieces of the semiconductor elements 6c as shown in FIG. 5E (plasma dicing step). The power of the high-frequency power source in this plasma dicing process is the first condition set in the range of 500 to 3000 [W]. When plasma dicing is completed after a predetermined plasma processing time has elapsed, plasma discharge is stopped (ST8).
[0065]
Thereafter, the distance between the electrodes for changing to the plasma ashing process is changed (ST9). That is, as shown in FIG. 9, the upper electrode 4 is raised and the interelectrode distance between the upper electrode 4 and the lower electrode 3 is set to the interelectrode distance D2 shown in the second condition of the plasma processing conditions. The inter-electrode distance D2 when removing the mask is set to be wider than the inter-electrode distance D1 in the above-mentioned plasma dicing and the inter-electrode distance D3 in the microcrack removal described below.
[0066]
Next, a plasma ashing gas (second plasma generating gas) is supplied from the second plasma generating gas supply unit 22 (ST10). In the gas supply process, the gas pressure in the processing chamber 2 is detected and compared with the plasma processing conditions, and it is confirmed that the pressure has reached the pressure indicated by the second condition (ST11). That is, in (ST9) and (ST11), the distance between the electrodes and the pressure in the processing chamber 2 are set to the second condition of the plasma processing condition (second condition setting step).
[0067]
When the condition setting is completed, the high frequency power supply unit 18 is driven to apply a high frequency voltage between the upper electrode 4 and the lower electrode 3, and plasma discharge is started (ST12). Thereby, in the discharge space between the upper electrode 4 and the lower electrode 3, the second plasma generating gas containing oxygen gas is shifted to the plasma state. The plasma generated in this way acts on the mask formation surface side (second surface side) of the semiconductor wafer 6, whereby the resist film 31 a made of an organic substance is ashed (ashed) by the oxygen gas plasma.
[0068]
As the ashing proceeds, the resist film 31a gradually disappears, and finally the mask is completely removed from the second surface side of the semiconductor wafer 6 as shown in FIG. ). The power of the high-frequency power source in this mask removal step is the second condition set in the range of 100 to 1000 [W]. Then, after the mask is completely removed, the plasma discharge is stopped (ST13).
[0069]
Thereafter, the inter-electrode distance change for shifting to the microcrack removing step is performed (ST14). That is, as shown in FIG. 10, the upper electrode 4 is lowered again, and the interelectrode distance between the upper electrode 4 and the lower electrode 3 is set to the interelectrode distance D3 shown in the third condition of the plasma processing condition. .
[0070]
Next, a plasma etching gas (third plasma generating gas) for removing microcracks is supplied from the third plasma generating gas supply unit 23 (ST15). Here, the same kind of gas as the plasma generating gas (first plasma generating gas) used in the plasma dicing process, that is, a mixed gas of sulfur hexafluoride and helium, which is a fluorine-based gas, is also used in the microcrack removing process. I use it in the same way. When the same type of gas as the first plasma generating gas is always used as the third plasma generating gas, the third plasma generating gas supply unit 23 is not provided and the first plasma generating gas is not provided. The gas supply unit 21 may be shared.
[0071]
In the gas supply process, the gas pressure in the processing chamber 2 is detected and compared with the plasma processing conditions, and it is confirmed that the pressure has reached the pressure indicated by the first condition (ST16). That is, in (ST14) and (ST16), the interelectrode distance and the pressure in the processing chamber 2 are set to the third condition of the plasma processing conditions (third condition setting step).
[0072]
When the condition setting is completed, the high frequency power supply unit 18 is driven to apply a high frequency voltage between the upper electrode 4 and the lower electrode 3, and plasma discharge is started (ST17).
[0073]
As a result, in the discharge space between the upper electrode 4 and the lower electrode 3, the third plasma generating gas containing the fluorine-based gas is shifted to the plasma state.
[0074]
By causing the plasma generated in this way to act on the semiconductor wafer 6, as shown in FIG. 5G, the surface of the semiconductor element 6c divided into pieces (second surface) on the mask removal side. The remaining microcrack layer 6b is removed by plasma etching (microcrack removal step). The power of the high-frequency power source in this microcrack removal step is the third condition set in the range of 50 to 3000 [W]. When a predetermined plasma processing time has elapsed, the plasma discharge is stopped (ST18).
[0075]
Thereafter, the operation of the vacuum pump 8 is stopped (ST19), and the exhaust switching valve 7 is switched to release the atmosphere (ST20). Thereby, the pressure in the processing chamber 2 returns to atmospheric pressure. Then, the vacuum suction is turned off and the electrostatic suction DC power supply is turned off (ST21). As a result, the suction holding of the semiconductor wafer 6 in a state where it is divided into pieces of the semiconductor elements 6c and held on the protective tape 30 is released.
[0076]
Thereafter, the semiconductor wafer 6 after the plasma processing is carried out (ST22). That is, the semiconductor wafer 6 is sucked and held by the suction head 27 while being blown with nitrogen gas from the suction holes 3 e and carried out of the processing chamber 2. Thereby, the plasma processing in which each process of plasma dicing, ashing, and plasma etching is continuously performed in the same plasma processing apparatus is completed.
[0077]
In this series of plasma treatments, the protective sheet 30 is entirely covered with the semiconductor wafer 6 as described above, and damage such as thermal deformation due to exposure to plasma does not occur. Therefore, the protective sheet 30 always adheres well to the holding surface 3g and the semiconductor wafer 6 and can function well as a protective sheet.
[0078]
And the semiconductor wafer 6 carried out with the protection sheet 30 is sent to a sheet | seat peeling process, and the protection sheet 30 is peeled from the circuit formation surface of the semiconductor device obtained by dividing | segmenting for every piece of the semiconductor element 6c ( Sheet peeling step). The sheet peeling is performed after the holding adhesive sheet 37 is attached to the second surface of the semiconductor element 6c and each semiconductor element 6c is held on the adhesive sheet 37 as shown in FIG. 5 (h).
[0079]
As described above, in the method of manufacturing a semiconductor device shown in the present embodiment, a cutting line for dividing a semiconductor wafer into individual semiconductor elements first after the semiconductor wafer is thinned by machining. Forming a mask. Then, three plasma processing processes with different purposes are executed on the semiconductor wafer on which the mask is formed.
[0080]
A plasma dicing process in which plasma is irradiated from the mask side and a portion of the cutting line is plasma etched to divide the semiconductor wafer into individual semiconductor elements; a mask removing process in which the mask is removed using plasma; The microcrack removing process for removing the microcracks generated in the thinning process is continuously performed in the above order by the same plasma processing apparatus.
[0081]
The plasma processing apparatus for performing the series of plasma processing includes a pressure control means for controlling the pressure in the processing chamber, and a plasma generating gas supply means for selectively supplying a plurality of types of plasma generating gases into the processing chamber. And inter-electrode distance changing means for changing the inter-electrode distance between the lower electrode and the upper electrode.
[0082]
This makes it possible to switch the plasma processing conditions in accordance with the processing purpose in the same apparatus, and a plasma dicing process for dividing the semiconductor wafer into individual semiconductor elements by plasma etching and removing the mask using plasma. The mask removing process and the microcrack removing process for removing the microcracks generated in the thinning process can be performed continuously and efficiently in the same plasma processing apparatus.
[0083]
Therefore, as shown in the prior art, it is possible to effectively solve various problems in the form in which the steps of stress relief, mask formation, and plasma dicing are sequentially performed.
[0084]
That is, after the plasma processing for stress relief is completed, the semiconductor wafer is taken out of the plasma processing apparatus, and carried into the plasma processing apparatus again after the mask formation, and the manufacturing line equipment costs associated therewith are increased. The semiconductor device can be manufactured without causing an increase or a decrease in production efficiency. Furthermore, it is possible to minimize breakage and damage of the semiconductor wafer due to transport and handling of the extremely thin semiconductor wafer after being thinned by machining between each process, and to improve the processing yield. It has become.
[0085]
In this embodiment, an example in which the plasma dicing process is performed using plasma of one kind of mixed gas containing a fluorine-based gas has been described. However, the plasma dicing process is performed while switching a plurality of kinds of gases step by step. You may go. For example, SiO of semiconductor wafer ₂ The structure and process of the gas supply means for plasma generation are changed so that the etching of the layer is performed with plasma of a fluorine-based gas having hydrogen bonds, and the protective film (passivation film) is etched with plasma of oxygen gas. May be.
[0086]
【The invention's effect】
According to the present invention, as a semiconductor wafer target on which a mask for defining a cutting line for dividing a semiconductor wafer into individual pieces of semiconductor elements is formed, plasma is irradiated from the mask side to plasma-etch the portion of the cutting line. The plasma dicing process for dividing the semiconductor wafer into individual pieces, the mask removal process for removing the mask using plasma, and the microcrack removal process for removing the microcracks generated in the thinning process are sequentially performed in the above order. As a result, the manufacturing process of the semiconductor device can be simplified to reduce the equipment cost and improve the production efficiency, and to reduce the damage to the semiconductor wafer during transportation and handling, thereby improving the processing yield. Can do.
[Brief description of the drawings]
FIG. 1 is a side sectional view of a plasma processing apparatus according to an embodiment of the present invention.
FIG. 2 is a partial cross-sectional view of a lower electrode of a plasma processing apparatus according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view of a plasma processing apparatus according to an embodiment of the present invention.
FIG. 4 is a block diagram showing a configuration of a control system of the plasma processing apparatus according to the embodiment of the present invention.
FIG. 5 is a process explanatory diagram of a method of manufacturing a semiconductor device according to an embodiment of the present invention.
FIG. 6 is a flowchart of a plasma processing method according to an embodiment of the present invention.
FIG. 7 is a side sectional view of a plasma processing apparatus according to an embodiment of the present invention.
FIG. 8 is a side sectional view of a plasma processing apparatus according to an embodiment of the present invention.
FIG. 9 is a side sectional view of a plasma processing apparatus according to an embodiment of the present invention.
FIG. 10 is a side sectional view of a plasma processing apparatus according to an embodiment of the present invention.
FIG. 11 is a data table showing plasma processing conditions in the plasma processing according to the embodiment of the present invention.
[Explanation of symbols]
1 Vacuum chamber
2 treatment room
3 Lower electrode
3g Holding surface
4 Upper electrode
6 Semiconductor wafer
6a Circuit forming surface
6c Semiconductor device
8 Vacuum pump
12 Vacuum suction pump
17 High frequency power supply
18 DC power supply for electrostatic adsorption
21 First gas generator for generating plasma
22 Second gas generator for generating plasma
23 Third gas generator for plasma generation
30 Protection sheet
31, 31a Resist film
31b cutting line
37 Adhesive sheet

Claims

A semiconductor device manufacturing method for obtaining a semiconductor device having a thickness of 100 μm or less by dividing a semiconductor wafer, on which a plurality of semiconductor elements are formed on a first surface, into individual pieces of semiconductor elements. A sheet attaching step for attaching a peelable protective sheet, a thinning step for reducing the thickness of the semiconductor wafer to 100 μm or less by scraping off the second surface opposite to the first surface by machining, and the second A mask forming step for forming a mask for defining a cutting line for dividing the semiconductor wafer into the individual pieces on the surface, and plasma etching is performed on the semiconductor wafer by irradiating the semiconductor wafer from the mask side. A plasma dicing step for dividing the semiconductor wafer into the individual pieces, a mask removal step for removing the mask using plasma, and the mask A microcrack removing step for removing microcracks generated on the second surface in the thinning step by performing plasma etching on the removed second surface, and a semiconductor device obtained by dividing each of the pieces A sheet peeling step for peeling off the protective sheet, and the plasma dicing step, the mask removing step, and the microcrack removing step are continuously performed in this order in the same plasma processing apparatus. Production method.

The method for manufacturing a semiconductor device according to claim 1, wherein the protective sheet is peeled off after an adhesive sheet is attached to the second surface after the microcrack removing step.

3. The method of manufacturing a semiconductor device according to claim 1, wherein a mixed gas containing at least a fluorine-based gas is used as a plasma generating gas used in the plasma dicing process.

4. The method of manufacturing a semiconductor device according to claim 1 , wherein a gas containing oxygen is used as the plasma generating gas used in the mask removing step.

Wherein as the plasma generating gas to be used in the microcrack removing step, according to any one of claims 1 to 4, characterized by using the plasma dicing process the same type of gas and the plasma generating gas to be used in Semiconductor device manufacturing method.