JP3962409B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3962409B2
JP3962409B2 JP2005037794A JP2005037794A JP3962409B2 JP 3962409 B2 JP3962409 B2 JP 3962409B2 JP 2005037794 A JP2005037794 A JP 2005037794A JP 2005037794 A JP2005037794 A JP 2005037794A JP 3962409 B2 JP3962409 B2 JP 3962409B2
Authority
JP
Japan
Prior art keywords
wiring
copper
insulating film
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005037794A
Other languages
English (en)
Other versions
JP2005328031A (ja
Inventor
英樹 大塚
伸一 今井
則茂 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005037794A priority Critical patent/JP3962409B2/ja
Publication of JP2005328031A publication Critical patent/JP2005328031A/ja
Application granted granted Critical
Publication of JP3962409B2 publication Critical patent/JP3962409B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/02068Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Description

本発明は、半導体装置の製造工程のうち、銅配線の形成工程における製造方法に関するものである。
近年、シリコン半導体製品の微細化及び高性能化に伴って、銅配線が多用されている。銅配線の形成方法としては、銅に対するドライエッチングが極めて困難であることから、絶縁膜に対するドライエッチングによって配線溝を形成する工程と、形成された配線溝にスパッタ法によってバリア膜を形成した後に電解メッキによって銅を埋め込む工程と、化学機械研磨によって配線溝の外側に存在する余剰なバリア膜及び銅膜を除去し表面を平坦化する工程とを行なう一連の工程(ダマシン法)が一般的に用いられている。
前述のダマシン法における化学機械研磨を行なう工程では、銅膜及びバリア膜に対して化学機械研磨を実施した後に、基板表面に残留する研磨剤等のパーティクル及び金属汚染を除去するための洗浄処理が実施され、その後基板を乾燥する処理が実施される。現在では、化学機械研磨、洗浄、及び乾燥の一連の処理を同一装置内で行なう方式、いわゆるドライイン・ドライアウト方式の装置が主流となっている。このような一貫処理を行なう化学機械研磨装置として、例えば特許文献1では、洗浄乾燥部の清浄度を保つ目的で、水流によって研磨部の雰囲気と洗浄乾燥部の雰囲気とが遮断されていることが特徴である研磨、洗浄、及び乾燥の一貫処理装置が提案されている。また、例えば特許文献2では、化学機械研磨装置のスループットを向上させる目的で、洗浄処理室の後段に2以上の乾燥室を設けて並列的に乾燥処理を行なえることが特徴である装置が提案されている。これら従来の一貫処理装置においては、乾燥機構として、スピン乾燥方式、乾燥ガス吹き付け方式、ランプ加熱方式、又はIPA乾燥方式が採用されている。
近年、前述した研磨及び洗浄処理後に基板上に残留する水分が、銅配線に対する信頼性に影響を及ぼすことが問題となってきている。すなわち、化学機械研磨後の銅配線間における絶縁膜の表面上に水分が存在した場合に、次工程が実施されるまでの間、一定時間以上の放置時間が経過すると、配線を構成する銅が水分によってマイグレーション(移動)を起こすことにより、絶縁膜上に薄い銅層が形成される。このようにして形成された薄い銅層は、半導体デバイスの使用中に配線に電流が流れることによって成長する。そして、成長した銅が隣の配線まで到達すると、配線間ショートを引き起こす可能性がある。
図7(a)〜(d)は、前述した配線間ショートを引き起こす不良発生のメカニズムを説明するための平面図である。なお、図7(a)〜(d)では、層間絶縁膜100中に形成されたバリア膜を備えた銅配線101が示されており、層間絶縁膜100における銅配線101間に存在する部分に水分が残留している状態が示されている。
図7(a)〜(d)に示すように、層間絶縁膜100における銅配線101間に存在する部分上に残留する水分102によって、銅配線101を構成する銅のマイグレーション103が発生する(図7(b)参照)。このマイグレーションが進行していくと(図7(c)参照)、そのうち配線間ショート不良104が発生する(図7(d)参照)。このような配線間ショート不良の発生は、半導体製品不良を発生させる可能性があるので、半導体製品の信頼性にとって大きな問題である。したがって、化学機械研磨後に基板上に残留する水分を十分に除去することが重要である。
ところで、前述したダマシン法における化学的機械研磨を行なった後は、図8(a)の平面図及び図8(b)の断面図に示すように、基板上の層間絶縁膜200中に形成されたバリア膜を備えた銅配線201の表面に銅腐食欠陥202が生じやすい。このように、層間絶縁膜200中に形成された銅配線201の表面に銅腐食欠陥202が生じやすいことから、次工程の成膜処理が実施されるまでの間に、銅配線201の表面が腐食しないような処理を施す必要がある。一般に、この腐食を防止する処理については、バリア膜の化学機械研磨に用いる研磨剤中に防食剤を添加することによって、バリア膜の化学的機械研磨中に、銅配線表面の防食処理を行なっている。防食剤としては、トリアゾール系化合物、それらの誘導体、又はそれらの混合物を含む水溶性剤が用いられている。なかでも、ベンゾトリアゾール(BTA)が最も一般的に用いられている。BTAは銅との間で安定した化合物Cu−BTAを形成し、形成されたCu−BTAが被膜となって銅配線の腐食を防止する。また、特許文献3では、化学的機械研磨後又は研磨中に、研磨剤を含めることなく防食剤を含んだ溶液を基板に加えて防食層を形成するステップを含む方法が提案されている。
特開2000−36477号公報 特開2003−51481号公報 特開2001−196379号公報
まず、前述した絶縁膜における銅配線間に存在する部分の表面上に水分が残留することに起因する問題に対しては、従来のスピン乾燥方式、乾燥ガス吹き付け方式、ランプ加熱方式、又はIPA乾燥方式等が採用された乾燥方法を用いた場合、いずれの方式の場合であってもその問題を解決することができない。すなわち、まず、スピン乾燥方式又は乾燥ガス吹き付け方式を用いる場合、基板表面に露出している層間絶縁膜は吸湿性があるので、吸湿された水分を短時間に十分に除去することは不可能である。また、ランプ加熱方式を用いる場合、加熱によって配線を構成する銅のマイグレーションが促進されるので、本方式を採用することはできない。また、IPA乾燥方式を用いる場合、乾燥後に有機成分が基板上にわずかに残留して配線ビア特性に悪影響を及ぼす可能性があるので、本方式もやはり使用することはできない。さらに、今後のデバイスの微細化に伴って、層間絶縁膜として、吸湿性のより高い低誘電率の絶縁膜が用いられるので、前述したいずれの乾燥方式を用いる場合であっても、化学機械研磨後の水分を十分に除去することは益々困難となってくる。
例えば、洗浄後の乾燥方式として現在主流となっているスピン乾燥方式を用いて、乾燥処理を行なった場合についての配線信頼性評価結果の一例を以下に説明する。なお、信頼性評価は、配線信頼性評価専用のTEGを使用すると共に、125℃/2Vの条件下で36時間の高温動作による信頼性試験を実施した場合に、不良が発生したチップ数で評価する。また、評価チップ数は1スライス当たり576個である。
スピン乾燥方式を用いて乾燥処理を実施した後、次工程の処理が実施されるまでの放置時間が1時間である場合及び24時間である場合の基板に対して前述した評価方法を実施した。その結果、放置時間が1時間である場合には発生した不良チップ数は1個であったのに対して、放置時間が24時間である場合には発生した不良チップ数は8個であった。通常、本評価における判定基準は不良チップ数が3個以下であると設定されており、スピン乾燥方式を用いて乾燥処理を行なった場合、次工程が実施されるまでに24時間放置されると、配線の信頼性が大きく低下する結果が得られた。このように、従来の乾燥方法を用いた装置では、化学機械研磨後に基板上に残留する水分を十分に除去することができないので、残留水分による銅のマイグレーションが発生することにより、銅配線の信頼性にとって大きな問題となっている。
また、従来のバリア膜の研磨時に防食剤を添加する又は研磨後に防食剤を含む溶液を加えることによって銅配線の表面に防食被膜を形成する方法では、防食被膜が基板上で均一に形成されないという問題がある。このように防食被膜が均一に形成されない理由は、バリア膜の研磨中における基板上の研磨液に含まれる防食剤の濃度が、基板面内において均一でないためであると考えられる。また、バリア膜の研磨後に、研磨剤を含めることなく防食剤を含む溶液を加えるステップを実施する場合であっても、バリア膜の研磨後の研磨液及び研磨屑が十分に除去されていないので、銅配線の表面に均一で且つ清浄な防食被膜を形成することは困難である。さらに、研磨後の基板洗浄工程におけるアルカリ及び酸による洗浄並びに純水による洗浄によって、バリア膜の研磨中に形成された防食被膜が部分的に除去されることも、銅配線の表面に均一な防食被膜を形成することができない更なる要因であると考えられる。
銅配線表面に防食被膜が均一に形成されているか否かを確認する目的で、従来のバリア膜研磨剤に添加剤を添加する方法によって研磨処理を施した後、その基板を3日間大気中に放置した。そこで、光学式欠陥検査装置を用いて基板表面を検査したところ、例えば前述した図8(a)及び(b)に示すような銅配線上における腐食欠陥が1000個以上検出された。このような腐食欠陥が発生する理由は、前述したように、防食被膜が銅配線上に部分的に形成されて十分に形成されていないから発生したと考えられる。このような腐食欠陥は、銅配線の断線を発生させる原因となるので、半導体製品の信頼性にとって大きな問題であるが、前述したように、従来の方法では、銅配線表面に均一で且つ清浄な防食被膜を形成することは困難である。
前記に鑑み、本発明は、前述の問題を一挙に解決可能とするものであり、その目的とするところは、銅膜に対する化学機械研磨後に基板上に残留する水分を除去すること、さらには、銅配線上に均一且つ清浄な防食被膜を形成することである。
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、基板上の絶縁膜に配線溝を形成する工程と、絶縁膜の上に配線溝を埋め込むように銅膜を形成する工程と、銅膜における配線溝の外部に存在する部分を研磨して配線を形成する工程と、配線を形成した後の基板に対して洗浄処理を施す工程と、洗浄処理後に、絶縁膜における配線間に露出している部分の近傍に残留する水分を除去する工程とを備えることを特徴とする。
本発明に係る半導体装置の製造方法によると、銅膜を研磨して配線を形成し、洗浄処理を施した後に、絶縁膜における配線間に露出している部分の近傍に残留する水分を除去するので、研磨後に絶縁膜上に残留する水分によって発生する絶縁膜上への銅のマイグレーションを防止することができる。これにより、配線間ショートの発生を抑制して、配線の信頼性を向上させることができる。
本発明に係る半導体装置の製造方法において、水分を除去する工程は、真空中において、絶縁膜に吸着した水分子を脱離させる工程を含むことが好ましい。
このように、チャンバー内を真空にすることにより、絶縁膜に吸着した水分子を脱離させることができる。
本発明に係る半導体装置の製造方法において、水分を除去する工程の後に、配線の表面に防食剤を塗布する工程をさらに備えることが好ましい。
このように、絶縁膜における配線間に露出している部分の近傍に残留する水分を除去してから、配線の表面に防食剤を塗布するので、配線の表面に防食被膜を均一且つ清浄に形成することができる。これにより、銅配線の腐食を防止すると共に銅配線の断線の発生を防止して、配線の信頼性を向上させることができる。
本発明に係る半導体装置の製造方法において、防食剤を塗布する工程の後に、真空中において、絶縁膜における配線間に露出している部分の近傍に残留する水分を除去する工程をさらに備えることが好ましい。
このようにすると、防食剤の塗布後に絶縁膜上に残留するわずかな水分を完全に除去することができるので、絶縁膜上への銅のマイグレーションを完全に抑制して、配線ショートを完全に防止することができる。
本発明に係る半導体装置の製造方法によると、絶縁膜における配線間に露出している部分の近傍に残留する水分を除去することにより、研磨後に絶縁膜上に残留する水分によって発生する絶縁膜上への銅のマイグレーションを防止して、配線間ショートの発生を抑制することができる。これにより、配線の信頼性を向上させることができる。また、絶縁膜における配線間に露出している部分の近傍に残留する水分を除去した後に防食剤を塗布することにより、配線の表面に防食被膜を均一且つ清浄に形成することができる。これにより、銅配線の腐食を防止すると共に銅配線の断線の発生を防止して、配線の信頼性を向上させることができる。
以下、本発明の各実施形態について図面を参照しながら説明する。
(第1の実施形態)
本発明の第1の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。具体的には、本発明の第1の実施形態に係る半導体装置の製造方法について、図1における本発明の第1の実施形態に係る半導体装置の製造方法を示すフロー図に沿って、図2における本発明の第1の実施形態に係る半導体装置の製造方法に用いられる半導体製造装置の概略構成図を参照しながら、以下に説明する。
まず、図1に示す工程S1について説明する。ドライエッチングにより、図示していない半導体基板上の層間絶縁膜中に配線溝を形成した後に、スパッタリングにより、配線溝を含む層間絶縁膜上にバリア膜及び銅シード膜をこの順に形成する。続いて、図1に示すように、電解メッキにより、半導体基板上に、配線溝を埋め込むように銅膜を形成した後に、形成された銅膜に対してアニール処理を実施する。
次に、工程S1の後に実施される図1に示す工程S2について説明する。工程S1において銅膜が堆積された半導体基板は、図2に示すロードアンロード部1を構成するドライロボット12により、ロードポート11から化学機械研磨部2に搬送されて研磨ヘッド13に装着される。そして、銅膜研磨部21において、銅膜の下地のバリア膜が露出するまで、研磨ヘッド13に装着された半導体基板上に形成されている銅膜に対して研磨を行なう。
次に、工程S2の後に実施される図1に示す工程S3について説明する。銅膜に対する研磨の後に、半導体基板を装着した研磨ヘッド13はバリア膜研磨部22に移動する。そして、バリア膜研磨部22において、バリア膜の下地の層間絶縁膜が露出するまで、半導体基板上のバリア膜に対して研磨を行なう。その後、洗浄部3を構成するウェットロボット14により、半導体基板は研磨ヘッド13から洗浄部3を構成する洗浄槽15内に搬送される。
次に、工程S3の後に実施される図1に示す工程S4について説明する。洗浄部3を構成する洗浄槽15において、薬液及びブラシ洗浄により、半導体基板上に存在している研磨剤等のパーティクル及び金属等の汚染物質を除去する。
次に、工程S4の後に実施される図1に示す工程S5について説明する。工程S4における洗浄の後に、スピン乾燥を行なう。なお、従来の方法では、このスピン乾燥の後、ドライロボット12により、半導体基板はロードポート11に搬送されていた。
本発明に係る半導体装置の製造方法では、工程S5の後に図1に示す工程S6を実施する。すなわち、洗浄部3におけるスピン乾燥の後に、水分除去部4において半導体基板上に形成された層間絶縁膜上に存在する水分を除去する。具体的には、工程S5においてスピン乾燥された半導体基板は、水分除去部ロボット16により、複数設置されている真空チャンバー17のうちのいずれか一つの真空チャンバー17内に搬送されて、半導体基板支持台の上に保持される。この真空チャンバー17は、真空ポンプにより109 Pa以下に真空引きが可能である。続いて、真空ポンプによって真空チャンバー17内の雰囲気を真空にすることにより、層間絶縁膜上に吸着している水分(水分子)を層間絶縁膜から脱離して排気するので、層間絶縁膜の表面付近に存在する水分が除去される。真空チャンバー17には真空チャンバー17内の水分濃度を測定する水分濃度測定器18、例えば四極子型質量分析計が取り付けられており、この水分濃度測定器18により、真空チャンバー17内の水分濃度を計測し、計測された水分濃度が一定の濃度以下例えば1ppm以下になると水分を除去する処理を終了させる。この後、ドライロボット12により、半導体基板はロードポート11にアンロードされる。以上のようにして、図2に示した半導体製造装置内における一連の処理が終了する。
次に、工程S6の後に実施される図1に示す工程S7について説明する。工程S6における水分除去工程の後、配線上に層間絶縁膜を形成し、さらに、上層に配線を形成する。
以下に、本発明の第1の実施形態に係る半導体装置の製造方法を用いることにより、配線の信頼性が向上した否かについて、図3を参照しながら説明する。
まず、配線の信頼性が向上したか否かを評価する方法としては、配線信頼性評価専用のTEGを使用し、125℃/2Vの条件下で36時間の高温動作による信頼性試験を実施した場合に、不良が発生したチップ数で評価する。なお、評価チップ数は1スライス当たり576個である。前述した評価専用のTEGを使用して、化学機械研磨を実施した後に、従来方式であるスピン乾燥方式による乾燥処理を実施した場合と、本発明による水分除去処理を実施した場合とについて比較評価を実施した。なお、従来方式の乾燥処理後又は本発明による水分除去処理後、次工程の処理が実施されるまでの放置時間を24時間と設定している。
本発明による水分除去処理を実施した後、次工程の処理が実施されるまで24時間放置した場合の配線信頼性評価専用のTEGを用いて高温動作による試験を実施した結果を図3に示している。なお、図3には、従来方式のスピン乾燥方式による乾燥処理を実施した場合についても同様に試験した結果を示している。さらに、従来方式のスピン乾燥方式による乾燥処理を実施した後、次工程の処理が実施されるまで1時間放置した場合についても同様にその結果を示している。
図3に示すように、スピン乾燥方式による乾燥処理を実施して次工程まで24時間放置した場合における不良発生チップ数は8個であったのに対して、本発明による水分除去処理を実施して次工程まで24時間放置した場合における不良発生チップ数は0個であった。通常、本信頼性評価における信頼性合格基準は、不良発生チップ数が3個以下と設定されており、図3から明らかなように、スピン乾燥方式による乾燥処理を用いた場合には信頼性合格基準を満足しないが、本発明による水分除去処理を用いた場合には信頼性合格基準を満足する結果となり、本発明による水分除去処理を用いた場合には、配線の信頼性が大幅に向上したことが分かる。このような結果が得られた理由は、本発明による水分除去処理によって、前述した工程S2及び工程S3における化学機械研磨後に、半導体基板上に形成された層間絶縁膜上に残留する水分を除去することができるので、化学機械研磨後に残留する水分によって発生する層間絶縁膜上への銅のマイグレーションが防止されて、配線ショートの発生が抑制されたからである。
以上説明したように、本発明の第1の実施形態に係る半導体装置の製造方法によると、化学機械研磨後に半導体基板上の層間絶縁膜上に残留する水分を除去することができるので、銅配線の信頼性を向上させることができる。
(第2の実施形態)
本発明の第2の実施形態に係る半導体装置の製造方法について、図面を参照しながら説明する。具体的には、本発明の第2の実施形態に係る半導体装置の製造方法について、図4における本発明の第2の実施形態に係る半導体装置の製造方法を示すフロー図に沿って、図5における本発明の第2の実施形態に係る半導体装置の製造方法に用いられる半導体製造装置の概略構成図を参照しながら、以下に説明する。但し、本発明の第2の実施形態に係る半導体装置の製造方法と、本発明の第1の実施形態に係る半導体装置の製造方法とは、図4に示すように、図1に示すフローに工程S11が追加された点で異なり、その他は同様であるので、以下では、その異なる点を中心に説明する。また、その異なる点に伴って、本発明の第2の実施形態に係る半導体装置の製造方法に用いる半導体製造装置は、図2に示した本発明の第1の実施形態に係る半導体装置の製造方法に用いる半導体製造装置を構成する水分除去部4の代わりに、図5に示すように、防食剤塗布部4aを備えており、防食剤塗布部4aは、防食剤塗布ロボット16a、真空チャンバー17a、及び防食剤塗布槽19を備えている。
まず、図4に示す工程S1〜工程S5については、前述した第1の実施形態における図1及び図2を用いた説明と同様に行なわれる。なお、従来の方法では、第1の実施形態でも説明したように、工程S5の後、ドライロボット12によって半導体基板はロードポート11に搬送されていた。
本発明の第2の実施形態に係る半導体装置の製造方法では、第1の実施形態と同様の工程である半導体基板上に形成された層間絶縁膜上に残留している水分を除去する工程S6を実施した後に、半導体基板上に防食剤を塗布する工程S11を実施する。
ここで、図4に示す工程S6について説明する。すなわち、洗浄部3におけるスピン乾燥(工程S5)の後に、防食剤塗布部4aにおいて半導体基板上に形成された層間絶縁膜上に残留する水分を除去する。具体的には、工程S5においてスピン乾燥された半導体基板は、防食剤塗布ロボット16aにより、複数設置されている真空チャンバー17aのうちのいずれか一つの真空チャンバー17a内に搬送されて、半導体基板支持台の上に保持される。この真空チャンバー17aは、真空ポンプにより109 Pa以下に真空引きが可能である。続いて、真空ポンプによって真空チャンバー17a内の雰囲気を真空にすることにより、層間絶縁膜上に吸着している水分(水分子)を層間絶縁膜から脱離して排気するので、層間絶縁膜の表面付近に存在する水分が除去される。真空チャンバー17aには真空チャンバー17a内の水分濃度を測定する水分濃度測定器18a、例えば四極子型質量分析計が取り付けられており、この水分濃度測定器18aにより、真空チャンバー17a内の水分濃度を計測し、計測された水分濃度が一定の濃度以下例えば1ppm以下になると水分を除去する処理を終了させる。この後、防食剤塗布ロボット16aにより、半導体基板は防食剤塗布槽19内に搬送される。
次に、図4に示す工程11について説明する。
防食剤塗布槽19は、その内部に、回転可能な基板保持機構、半導体基板上に防食剤を供給するノズル、及び半導体基板上に純水を供給するノズルを有している。ここで、防食剤を供給するノズルは、半導体基板に対して半径方向に移動(振動)することができる。防食剤塗布槽19内に搬送された半導体基板は、基板保持機構によって保持されて且つ500rpmで回転している状態で、防食剤を供給するノズルから防食剤を30sec間供給されることにより、半導体基板表面の銅膜上に防食被膜を形成する。ここで、防食剤としてはBTA1%を含む溶液が用いられており、1リットル/minで半導体基板上に供給される。また、防食剤を供給するノズルは、2.5cm/secの速度にて、半導体基板に対して半径方向に往復運動することにより、基板面内で均一性の良い防食被膜を半導体基板上に形成することができる。続いて、純水を供給するノズルから半導体基板上に純水を供給することにより、余剰な防食剤を除去した後に、半導体基板を1500rpmにて回転させることにより、スピン乾燥を実施する。この後、ドライロボット12により、半導体基板はロードポート11にアンロードされる。以上のようにして、図5に示した半導体製造装置内における一連の処理が終了する。
次に、工程S11の後に実施される図4に示す工程S7について説明する。工程S11における防食剤塗布工程の後、配線上に層間絶縁膜を形成し、さらに、上層に配線を形成する。
以下に、本発明の第2の実施形態に係る半導体装置の製造方法を適用した場合における配線の表面状態の評価について、図6を参照しながら説明する。
まず、本評価では、0.2μm幅の銅配線及び1.0μm幅の銅配線を有する銅配線パターンを備えたTEGウエハを用いて評価する。前述したTEGウエハに対して、従来例で説明した防食処理を実施した場合と、本実施形態での防食処理を実施した場合とについて、それぞれの処理後に3日間大気中に放置した後に、光学式欠陥検査装置を用いて、TEGウエハの表面状態の比較評価を実施した。
図6から明らかなように、従来例による処理の場合では、銅配線における腐食欠陥が1000個以上発生したのに対して、本実施形態による処理の場合では、銅配線における腐食欠陥が10個以下であった。このような結果が得られた理由は、本実施形態による処理によって、前述した工程S2及び工程S3における化学機械研磨後に半導体基板上に残留する水分を除去した後に、防食被膜を形成することにより、銅配線の表面に均一な防食被膜を形成することができ、その結果、大気中に半導体基板が長時間放置される場合であっても銅配線の表面における腐食の進行が抑制されるからである。
以上説明したように、本発明の第2の実施形態に係る半導体装置の製造方法によると、化学機械研磨後に半導体基板上に形成された層間絶縁膜上に残留する水分を除去した後に防食被膜を形成するので、第1の実施形態と同様に、水分を除去して配線間ショートの発生を抑制できる上に、銅配線上に防食被膜を均一に形成できるので、銅配線の腐食欠陥の発生を防止すると共に銅配線の断線を防止して銅配線の信頼性をさらに向上させることができる。
なお、図4に示した防食剤を塗布する工程S11を実施した後に、図5に示した真空チャンバー17a内に半導体基板を搬送して、半導体基板上に形成された層間絶縁膜上に残留する水分を除去する処理を再び実施することもできる。このようにすると、防食剤を塗布する工程S11の後に、半導体基板上に形成された層間絶縁膜上に残留するわずかな水分を完全に除去することができる。このため、半導体基板上に防食被膜を均一に形成することができることに加えて、層間絶縁膜上への銅のマイグレーションも併せて防止することが可能となる。その結果、配線の断線及び配線間ショート不良を防止できるので、配線の信頼性を大幅に向上させることができる。
本発明に係る半導体装置製造方法は、銅配線の信頼性を向上することができるので、多層配線を有する高性能な半導体装置の製造にとって有用である。
本発明の第1の実施形態に係る半導体装置の製造方法を示すフロー図である。 本発明の第1の実施形態に係る半導体装置の製造方法に用いる半導体製造装置の構成図である。 本発明の第1の実施形態に係る半導体装置の製造方法を用いた場合の銅配線の信頼性評価結果を示すグラフである。 本発明の第2の実施形態に係る半導体装置の製造方法を示すフロー図である。 本発明の第2の実施形態に係る半導体装置の製造方法に用いる半導体製造装置の構成図である。 本発明の第2の実施形態に係る半導体装置の製造方法に用いた場合の銅配線の腐食欠陥評価結果を示すグラフである。 (a)〜(d)は銅配線における不良発生のメカニズムを説明する平面図である。 (a)は銅配線における腐食欠陥を説明するための平面図であり、(b)は銅配線における腐食欠陥を説明するための断面図である。
符号の説明
1 ロードアンロード部
2 化学機械研磨部
3 洗浄部
4 水分除去部
4a 防食剤塗布部
11 ロードポート
12 ドライロボット
13 研磨ヘッド
14 ウェットロボット
15 洗浄槽
16 水分除去部ロボット
16a 防食剤塗布ロボット
17、17a 真空チャンバー
18、18a 水分濃度測定器
19 防食剤塗布槽
21 銅膜研磨部
22 バリア膜研磨部
100 層間絶縁膜
101 銅配線
102 水分
103 銅マイグレーション
104 配線ショート不良

Claims (2)

  1. 基板上の絶縁膜に配線溝を形成する工程(a)と、
    前記絶縁膜の上に前記配線溝を埋め込むように銅膜を形成する工程(b)と、
    前記銅膜における前記配線溝の外部に存在する部分を研磨して配線を形成する工程(c)と、
    前記工程(c)のに、前記基板に対して洗浄処理を施す工程(d)と、
    前記工程(d)の後に、前記絶縁膜における前記配線間に露出している部分の近傍に残留する水分を除去する工程(e)
    前記工程(e)の後に、前記配線の表面に防食剤を塗布する工程(f)とを備え
    前記工程(e)は、真空中で前記絶縁膜に吸着した水分子を脱離させることを特徴とする半導体装置の製造方法。
  2. 前記工程(f)の後に、真空中において、前記絶縁膜における前記配線間に露出している部分の近傍に残留する水分を除去する工程をさらに備えることを特徴とする請求項に記載の半導体装置の製造方法。
JP2005037794A 2004-02-24 2005-02-15 半導体装置の製造方法 Expired - Fee Related JP3962409B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005037794A JP3962409B2 (ja) 2004-02-24 2005-02-15 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004047284 2004-02-24
JP2004121582 2004-04-16
JP2005037794A JP3962409B2 (ja) 2004-02-24 2005-02-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005328031A JP2005328031A (ja) 2005-11-24
JP3962409B2 true JP3962409B2 (ja) 2007-08-22

Family

ID=35474096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005037794A Expired - Fee Related JP3962409B2 (ja) 2004-02-24 2005-02-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3962409B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796513B1 (ko) * 2006-08-22 2008-01-21 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
JP2005328031A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
US7559823B2 (en) Substrate processing apparatus and substrate processing method
TWI288175B (en) Post-CMP washing liquid composition
JP5423992B2 (ja) 銅配線表面保護液および半導体回路の製造方法
KR102113995B1 (ko) 화학적 기계적 연마 후 반도체 디바이스 기판 세정용 세정 조성물 및 방법
JP3705724B2 (ja) 半導体装置の製造方法
JP3962409B2 (ja) 半導体装置の製造方法
US7067015B2 (en) Modified clean chemistry and megasonic nozzle for removing backside CMP slurries
US7700477B2 (en) Method for fabricating semiconductor device
KR100554515B1 (ko) 세정액 및 이를 이용한 기판의 세정방법
JP2010087338A (ja) 半導体装置の製造方法および半導体製造装置
US7368383B2 (en) Hillock reduction in copper films
KR101576701B1 (ko) 구리 배선 표면 보호액 및 반도체 회로 소자의 제조 방법
Kim et al. Effect of brush cleaning on defect generation in post copper CMP
JP2008541467A (ja) 選択エッチング後の表面処理
JP2008004615A (ja) 配線形成方法及び配線形成装置
JP2020509597A (ja) 化学的機械的研磨後の洗浄用組成物
JP5789614B2 (ja) めっき処理中の基板表面をウェットに維持するプロセス
US20070017902A1 (en) Method for the chemical treatment of copper surfaces for the removal of carbonaceous residues
US6589356B1 (en) Method for cleaning a silicon-based substrate without NH4OH vapor damage
JP2006147655A (ja) 半導体装置の製造方法
JP2006278587A (ja) 半導体装置の製造方法および製造装置
KR100861360B1 (ko) 질화막이 노출된 반도체웨이퍼에 대한 습식세정방법
JP2007123779A (ja) Cu配線膜構造およびCu配線膜構造の形成方法
JP2009140978A (ja) フラックスの洗浄方法
JP2010087257A (ja) 半導体デバイス用洗浄剤及びそれを用いた半導体デバイスの洗浄方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070424

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110525

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120525

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130525

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees