JP3959389B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3959389B2 JP3959389B2 JP2003430970A JP2003430970A JP3959389B2 JP 3959389 B2 JP3959389 B2 JP 3959389B2 JP 2003430970 A JP2003430970 A JP 2003430970A JP 2003430970 A JP2003430970 A JP 2003430970A JP 3959389 B2 JP3959389 B2 JP 3959389B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- insulating film
- metal
- additive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1乃至図6は、本発明の第1の実施の形態に係る多層メタル配線を有する半導体装置の製造プロセスにおける主要な工程での半導体装置の断面を示している。
図8乃至図14は、本発明の第2の実施の形態に係る多層メタル配線を有する半導体装置の製造プロセスにおける主要な工程での半導体装置の断面を示している。
この実施の形態も、第1および第2の実施の形態と同様に、シングルダマシン(Single-Damascene)プロセスを用いて埋め込み型のCu配線を形成する例に言及している。そして、この実施の形態では、ビアコンタクト17およびその上側配線層(第2の配線層22)および下側配線層(第1の配線層12)に同一の添加物がそれぞれ含まれており、ビアコンタクトでの添加物の濃度が配線層での添加物の濃度よりも高い。前記同一の添加物としては例えばSnでよい。
この実施の形態も、シングルダマシン(Single-Damascene)プロセスを用いて埋め込み型のCu配線を形成する例に言及している。この実施の形態では、上側配線層(第2の配線層22)および下側配線層(第1の配線層12)には少なくとも1種類の添加物が含まれており、ビアコンタクトには上側配線層および下側配線層の添加物と同一のものを含む少なくとも2種類の添加物が含まれており、上側配線層および下側配線層およびビアコンタクトに共通に含まれる1種類の添加物に関してはビアコンタクトでの濃度が前記上側配線層および下側配線層での濃度よりも高い。
さらにこの実施例では、上述したように、第1の配線層12および第2の配線層22の形成工程それぞれにおけるシードメタル(seed-metal)としてのCu中に添加されるSnは第2,3の実施の形態と同様に例えば1%添加としたのに対し、ビアコンタクト17の形成工程におけるシードメタル(seed-metal)としてのCu中に添加されるSnは2%添加とされている。第1配線層の形成工程および第2の配線層の形成工程それぞれにおけるシードメタル(seed-metal)に添加されたSn(1%)は第1の配線層および第2の配線層それそれの形成時に第1の配線層および第2の配線層に拡散され、また、ビアコンタクト17の形成工程におけるシードメタル(seed-metal)に添加された添加されたSn(2%)はビアコンタクト17の形成時にビアコンタクト17に拡散される。それにより、ビアコンタクト17のSnの添加濃度が第1の配線層および第2の配線層のSnの添加濃度よりも高く設定されている。
この実施の形態も、シングルダマシン(Single-Damascene)プロセスを用いて埋め込み型のCu配線を形成する例に言及している。この実施の形態では、形成工程において、ビアコンタクト形成膜上に添加金属膜201を形成する。
前述した第1乃至第5の実施の形態では、配線層22を形成する際にダマシン法による埋め込み配線法を用いたが、この第6の実施の形態では、配線層22を形成する際に選択ドライエッチング法を用いる。また、第1および第2の配線層への添加物の濃度に比べてビアコンタクトへの添加物の濃度を高くする。
前述した第1の実施の形態ないし第6の実施の形態では、シングルダマシン法による配線埋め込みを用いたが、この第7の実施の形態では、デュアルダマシーン(Dual-Damascene)プロセスを用いた配線埋め込みの例を示す。また、第1および第2の配線層での添加物の濃度に比べてビアコンタクトでの添加物の濃度を高くする。
Claims (15)
- Cuから成る少なくとも2層の配線層と、
前記少なくとも2層の配線層間に形成され、Cuから成るビアコンタクトとを具備し、
前記ビアコンタクトには前記少なくとも2層の配線層に含まれていない添加物が含まれており、前記添加物はSn、Rh、Zn、Al、Ru、Cr、Pd、In、Mg、Co、Zr、Ti、Ag、Ir、Ni、Ge、Nb、B、Hfのいずれかであることを特徴とする半導体装置。 - Alから成る少なくとも2層の配線層と、
前記少なくとも2層の配線層間に形成され、Alから成るビアコンタクトとを具備し、
前記ビアコンタクトには前記少なくとも2層の配線層に含まれていない添加物が含まれており、前記添加物はCuおよびSiのいずれかであることを特徴とする半導体装置。 - Agから成る少なくとも2層の配線層と、
前記少なくとも2層の配線層間に形成され、Agから成るビアコンタクトとを具備し、
前記ビアコンタクトには前記少なくとも2層の配線層に含まれていない添加物が含まれており、前記添加物はCuであることを特徴とする半導体装置。 - 前記少なくとも2層の配線層と前記ビアコンタクトとには共通の添加物が含まれていることを特徴とする請求項1または2項に記載の半導体装置。
- Cuから成る少なくとも2層の配線層と、
前記少なくとも2層の配線層間に形成され、Cuから成るビアコンタクトとを具備し、
前記少なくとも2層の配線層および前記ビアコンタクトには同一の添加物が含まれており、前記同一の添加物はSn、Rh、Zn、Al、Ru、Cr、Pd、In、Mg、Co、Zr、Ti、Ag、Ir、Ni、Ge、Nb、B、Hfのいずれかであり、前記添加物の濃度は前記ビアコンタクトのほうが前記少なくとも2層の配線層よりも高いことを特徴とする半導体装置。 - Alから成る少なくとも2層の配線層と、
前記少なくとも2層の配線層間に形成され、Alから成るビアコンタクトとを具備し、
前記少なくとも2層の配線層および前記ビアコンタクトには同一の添加物が含まれており、前記同一の添加物はCuおよびSiのいずれかであり、前記添加物の濃度は前記ビアコンタクトのほうが前記少なくとも2層の配線層よりも高いことを特徴とする半導体装置。 - Agから成る少なくとも2層の配線層と、
前記少なくとも2層の配線層間に形成され、Agから成るビアコンタクトとを具備し、
前記少なくとも2層の配線層および前記ビアコンタクトには同一の添加物が含まれており、前記同一の添加物はCuであり、前記添加物の濃度は前記ビアコンタクトのほうが前記少なくとも2層の配線層よりも高いことを特徴とする半導体装置。 - 前記少なくとも2層の配線層と前記ビアコンタクトとには共通の添加物が含まれていることを特徴とする請求項5ないし7項のいずれかに記載の半導体装置。
- 半導体基板上の第1の絶縁膜層に形成された第1の配線溝内に埋め込まれた、Cuから成る第1のメタル配線と、
前記メタル配線が埋め込まれた第1の絶縁膜層上に形成された第2の絶縁膜層と、
前記第2の絶縁膜層に形成されたビアホール内に埋め込まれ、前記第1のメタル配線には含まれていない、Sn、Rh、Zn、Al、Ru、Cr、Pd、In、Mg、Co、Zr、Ti、Ag、Ir、Ni、Ge、Nb、B、Hfのいずれかである添加物が添加されているCuから成るビアコンタクトと、
前記ビアコンタクトが埋め込まれた第2の絶縁膜層上に形成された第3の絶縁膜層と、
前記第3の絶縁膜層に形成された第2の配線溝内に埋め込まれた、Cuから成る第2のメタル配線とを具備することを特徴とする半導体装置。 - 半導体基板上の第1の絶縁膜層に形成された第1の配線溝内に埋め込まれた、Alから成る第1のメタル配線と、
前記メタル配線が埋め込まれた第1の絶縁膜層上に形成された第2の絶縁膜層と、
前記第2の絶縁膜層に形成されたビアホール内に埋め込まれ、前記第1のメタル配線には含まれていない、CuおよびSiのいずれかである添加物が添加されているAlから成るビアコンタクトと、
前記ビアコンタクトが埋め込まれた第2の絶縁膜層上に形成された第3の絶縁膜層と、
前記第3の絶縁膜層に形成された第2の配線溝内に埋め込まれた、Alから成る第2のメタル配線とを具備することを特徴とする半導体装置。 - 半導体基板上の第1の絶縁膜層に形成された第1の配線溝内に埋め込まれた、Agから成る第1のメタル配線と、
前記メタル配線が埋め込まれた第1の絶縁膜層上に形成された第2の絶縁膜層と、
前記第2の絶縁膜層に形成されたビアホール内に埋め込まれ、前記第1のメタル配線には含まれていない、Cuである添加物が添加されているAgから成るビアコンタクトと、
前記ビアコンタクトが埋め込まれた第2の絶縁膜層上に形成された第3の絶縁膜層と、
前記第3の絶縁膜層に形成された第2の配線溝内に埋め込まれた、Agから成る第2のメタル配線とを具備することを特徴とする半導体装置。 - 前記少なくとも2層の配線層と前記ビアコンタクトとには共通の添加物が含まれていることを特徴とする請求項9または10項に記載の半導体装置。
- 半導体基板上の第1の絶縁膜層に形成された第1の配線溝内に形成された、添加物が添加された、Cuから成る第1のメタル配線と、
前記メタル配線が埋め込まれた第1の絶縁膜層上に形成された第2の絶縁膜層と、
前記第2の絶縁膜層に形成されたビアホール内に埋め込まれ、前記添加物が添加された、Cuから成るビアコンタクトと、
前記ビアコンタクトが埋め込まれた第2の絶縁膜層上に形成された第3の絶縁膜層と、
前記第3の絶縁膜層に形成された第2の配線溝内に埋め込まれ、前記添加物が添加された、Cuから成る第2のメタル配線とを具備し、
前記添加物の濃度は、前記ビアコンタクトのほうが前記第1のメタル層および前記第2のメタル配線よりも高濃度であることを特徴とする半導体装置。 - 半導体基板上の第1の絶縁膜層に形成された第1の配線溝内に形成された、添加物が添加された、Alから成る第1のメタル配線と、
前記メタル配線が埋め込まれた第1の絶縁膜層上に形成された第2の絶縁膜層と、
前記第2の絶縁膜層に形成されたビアホール内に埋め込まれ、前記添加物が添加された、Alから成るビアコンタクトと、
前記ビアコンタクトが埋め込まれた第2の絶縁膜層上に形成された第3の絶縁膜層と、
前記第3の絶縁膜層に形成された第2の配線溝内に埋め込まれ、前記添加物が添加された、Alから成る第2のメタル配線とを具備し、
前記添加物の濃度は、前記ビアコンタクトのほうが前記第1のメタル層および前記第2のメタル配線よりも高濃度であることを特徴とする半導体装置。 - 半導体基板上の第1の絶縁膜層に形成された第1の配線溝内に形成された、添加物が添加された、Agから成る第1のメタル配線と、
前記メタル配線が埋め込まれた第1の絶縁膜層上に形成された第2の絶縁膜層と、
前記第2の絶縁膜層に形成されたビアホール内に埋め込まれ、前記添加物が添加された、Agから成るビアコンタクトと、
前記ビアコンタクトが埋め込まれた第2の絶縁膜層上に形成された第3の絶縁膜層と、
前記第3の絶縁膜層に形成された第2の配線溝内に埋め込まれ、前記添加物が添加された、Agから成る第2のメタル配線とを具備し、
前記添加物の濃度は、前記ビアコンタクトのほうが前記第1のメタル層および前記第2のメタル配線よりも高濃度であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003430970A JP3959389B2 (ja) | 2003-01-07 | 2003-12-25 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003001486 | 2003-01-07 | ||
JP2003430970A JP3959389B2 (ja) | 2003-01-07 | 2003-12-25 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004235620A JP2004235620A (ja) | 2004-08-19 |
JP3959389B2 true JP3959389B2 (ja) | 2007-08-15 |
Family
ID=32964598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003430970A Expired - Fee Related JP3959389B2 (ja) | 2003-01-07 | 2003-12-25 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3959389B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4940950B2 (ja) * | 2004-08-12 | 2012-05-30 | 日本電気株式会社 | 半導体装置の製造方法 |
JP5374111B2 (ja) * | 2007-10-24 | 2013-12-25 | 株式会社神戸製鋼所 | 表示装置およびこれに用いるCu合金膜 |
JP5212246B2 (ja) * | 2009-04-24 | 2013-06-19 | ソニー株式会社 | 固体撮像素子及び固体撮像素子の製造方法 |
US8524599B2 (en) | 2011-03-17 | 2013-09-03 | Micron Technology, Inc. | Methods of forming at least one conductive element and methods of forming a semiconductor structure |
-
2003
- 2003-12-25 JP JP2003430970A patent/JP3959389B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004235620A (ja) | 2004-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4478038B2 (ja) | 半導体装置及びその製造方法 | |
US7417321B2 (en) | Via structure and process for forming the same | |
EP2020027B1 (en) | Structure and method for creating reliable via contacts for interconnect applications | |
US7651943B2 (en) | Forming diffusion barriers by annealing copper alloy layers | |
US6951809B2 (en) | Method for manufacturing semiconductor device | |
US8354751B2 (en) | Interconnect structure for electromigration enhancement | |
US7834457B2 (en) | Bilayer metal capping layer for interconnect applications | |
US20070126121A1 (en) | Via structure with improved reliability | |
US20100176511A1 (en) | Semiconductor device with a line and method of fabrication thereof | |
US20060289999A1 (en) | Selective copper alloy interconnections in semiconductor devices and methods of forming the same | |
US20090079077A1 (en) | Interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric and method of fabricating same | |
US8021974B2 (en) | Structure and method for back end of the line integration | |
US20150076695A1 (en) | Selective passivation of vias | |
JP2008047719A (ja) | 半導体装置の製造方法 | |
US7651941B2 (en) | Method of manufacturing a semiconductor device that includes forming a via hole through a reaction layer formed between a conductive barrier and a wiring | |
WO2010042263A1 (en) | Surface repair structure and process for interconnect applications | |
JP3959389B2 (ja) | 半導体装置 | |
US8623758B1 (en) | Subtractive metal multi-layer barrier layer for interconnect structure | |
JP2008060431A (ja) | 半導体装置の製造方法 | |
US7682967B2 (en) | Method of forming metal wire in semiconductor device | |
US20040155349A1 (en) | Semiconductor device and method of fabricating the same | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
CN109216265B (zh) | 一种形成金属扩散阻挡层的方法 | |
JP4786680B2 (ja) | 半導体装置の製造方法 | |
JP2006270080A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070514 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 3959389 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |