JP3958294B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP3958294B2 JP3958294B2 JP2004068714A JP2004068714A JP3958294B2 JP 3958294 B2 JP3958294 B2 JP 3958294B2 JP 2004068714 A JP2004068714 A JP 2004068714A JP 2004068714 A JP2004068714 A JP 2004068714A JP 3958294 B2 JP3958294 B2 JP 3958294B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- chamber
- semiconductor device
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Description
(1)珪素膜のみを選択的に制御性よく、しかも再現性よくエッチングすることのできる適当がエッチャントがない。
(2)エチャントの温度管理やエッチング条件が微妙である。というような諸問題がある。
フッ化ハロゲンガスを電離またはプラズマ化させずに前記フッ化ハロゲンガスを用いたエッチング処理が行われるチャンバーを有することを特徴とする。
エッチングが行われる第1のチャンバーと、
基板を多数枚収納する第2のチャンバーと、
前記第1のチャンバーと第2のチャンバーとの間に配置された基板を搬送する手段を有した減圧可能な第3のチャンバーと、
を有し、
前記第1のチャンバーにおいては、フッ化ハロゲンガスを電離またはプラズマ化させずに前記フッ化ハロゲンガスを用いたエッチング処理が行われることを特徴とする。
フッ化ハロゲンガスを導入する手段を有したチャンバーを有し、
前記チャンバー内においては、フッ化ハロゲンガスを電離またはプラズマ化させずに前記フッ化ハロゲンガスを用いたエッチング処理が行われ、
前記チャンバーには、被エッチング材料を透過する光を計測し、エッチング状態を検出する手段が配置されていることを特徴とする。
基板搬入室と、
該基板搬入室に連結された第1の基板搬送室と、
該第1の基板搬送室に連結されたエッチング室と、
該エッチング室に連結された第2の基板搬送室と、
該第2の基板の搬送室に連結された基板搬出室と、
を有し、
前記基板搬入室と基板搬出室とは、多数枚の基板を収納する機能を有し、
前記第1の搬送室と第2の搬送室とは、基板を搬送する手段を有し、
前記エッチング室ではエッチングガスとしてフッ化ハロゲンガスを電離またはプラズマ化させずにエッチングを行う機能を有し、
ていることを特徴とする。
フッ化ハロゲンガスを電離またはプラズマ化させずに前記フッ化ハロゲンガスを用いたエッチング処理が行われる第1のチャンバーと、
レジストを剥離する第2のチャンバーと、
前記第1のチャンバーと前記第2のチャンバーとに接続された基板を搬送する手段が備えられたチャンバーと、
を含むことを特徴とする。
図1に本実施の形態で示すエッチング装置の概略断面図を示す。図1に示すエッチング装置は、多数枚の基板(試料)を1枚づつ連続的に処理することができる。図1に示すエッチング装置は、基板搬入室702内のカセット712に収納された多数枚の基板711を1枚づつエッチング室800でエッチング処理し、エッチング処理の終了した基板は、基板搬出室830内のカセット835に収納することを特徴とする。即ち、多数枚の基板を1枚づつ連続的にエッチング処理することを特徴とする。なお図10が図1の上面図である。
エッチング処理を行うための基板(試料)711は、カセット712に多数枚が収納された状態で基板搬入室702に外部より搬入される。基板711としては、エッチングされるべき珪素半導体層が成膜されたガラス基板や石英基板が用いられる。基板搬入室702は、窒素ガス(または不活性ガス)の導入手段(図示せず)と排出手段(図示せず)とが配置されており、必要に応じて窒素ガスによってパージすることができる構成となっている。基板搬入室内は特に減圧状態とする構成とはなっていない。
以下にエッチングを行う場合の動作の例を説明する。
本実施の形態は、ガラス基板上に薄膜トランジスタを作製する際において、本明細書で開示する発明を利用する場合の例を示す。図2に本実施の形態で示す薄膜トランジスタの作製工程を示す。まずガラス基板(コーニング1737ガラス基板またはコーニング7059ガラス基板)101上に下地膜として酸化珪素膜102をプラズマCVD法または減圧熱CVD法で、3000Åの厚さに成膜する。この酸化珪素膜102は、ガラス基板101からの不純物の拡散防止やガラス基板101と後に形成される活性層との間の応力を緩和させるためのものである。
エッチングガス ClF3
反応圧力 0.4 Torr
反応温度 常温
エッチングレート 500Å/分
マスク フォトレジスト
本実施の形態はアクティブマトリクス型の液晶表示装置を作製する際に利用されるプロセスを示す。本実施の形態では、アクティブマトリクス領域に形成される薄膜トランジスタ(画素トランジスタ)と、アクティブマトリクス領域に配置された薄膜トランジスタを駆動するための周辺ドライバー回路の薄膜トランジスタとを同時に作製する工程を示す。
エッチングガス ClF3
反応圧力 2Torr
反応温度 常温
エッチングレート 1000Å/分
マスク フォトレジスト
本実施の形態は、アクティブマトリクス型の液晶表示装置のマトリクス状に配置された画素領域の個々に少なくとの一つ配置される薄膜トランジスタの構成に関する。
図8に本明細書で開示するエッチング装置の一例を示す。図8に示すエッチング装置は、エッチング室902、基板(試料)の搬送室900、基板搬入室903、基板搬出室904を備えた基本構成を有している。エッチング室902には、エッチングされるべき基板(試料)を配置するためのステージ910が設置されている。このステージ910は、基板を所定の温度±5℃以内に制御するための加熱冷却機構を備えている。
図9に示すのは、基板の搬入室1002と搬出室1006、少なくも一つがエッチング室である室1003〜1005、共通の基板搬送室1001、基板搬送室1001と各室をつなぐゲイトバルブ1007〜1011を備えたエッチング装置である。
711、822 基板(試料)
702 基板搬入室
754、833 ステージ
753、832 エレベータ
706、801、814 ゲイトバルブ
828
701、820 基板搬送室
710、821 ロボットアーム
794、812、813 ガス導入系
827
793、790、810 バルブ
811、826、825
808
791、809、823 真空排気ポンプ
101、601 ガラス基板
102、603 下地膜(酸化珪素膜)
602 下地膜(窒化珪素膜)
103、 結晶性珪素膜
100 レジストマスク
104 活性層
105 ゲイト絶縁膜(酸化珪素膜)
106 アルミニウムを主成分とするゲイト電極
107 陽極酸化物層
108 ソース領域
109 チャネル形成領域
110 ドレイン領域
111 オフセットゲイト領域
112 層間絶縁膜(酸化珪素膜)
113 ソース電極
115 ドレイン電極
300 活性層の側面
301 チャネルを移動するキャリアのルート
302 チャネルの側面を経由して移動するキャリアのルート
401、402 レジストマスク
403 周辺駆動回路領域に配置される薄膜トランジスタの活性層
404 画素領域に配置される薄膜トランジスタの活性層
405、406 アルミニウムを主成分とするゲイト電極
407、408 陽極酸化物層
409、413 ソース領域
410、414 オフセットゲイト領域
411、415 チャネル形成領域
412、416 ドレイン領域
501、505 層間絶縁膜(酸化珪素膜)
502、504 ソース電極
503 ドレイン電極
506 画素電極(ITO電極)
604 非晶質珪素膜
605 酸化珪素膜でなるマスク
606 ニッケルの膜またはニッケルを含有する膜
607 結晶成長した領域
608 ニッケルを直接導入されたニッケル元素濃度の高い領域
609、610 結晶成長の終点
600 結晶成長の進行方向
611 活性層
612 ゲイト絶縁膜(酸化珪素膜)
613 アルミニウムを主成分とするゲイト電極
614 レジストマスク
615 ポーラス状の陽極酸化物層
616 緻密なバリア型の陽極酸化物層
612’ 残存したゲイト絶縁膜
622 オフセット領域
617 ソース/ドレイン領域となる不純物領域
618 層間絶縁膜(酸化珪素膜)
619 ソース電極
620 層間絶縁膜(窒化珪素膜)
621 画素電極(ITO電極)
Claims (15)
- 励起していないフッ化ハロゲンガスにより珪素膜のエッチングを行い、
前記珪素膜を透過する透過光を計測して前記珪素膜のエッチング状態を検出し、
前記透過光の強度が急激に変化したとき、前記フッ化ハロゲンガスの流入を停止するとともに、不活性ガスを流入させることを特徴とする半導体装置の作製方法。 - 請求項1において、前記透過光の光量を計測することを特徴とする半導体装置の作製方法。
- 励起していないフッ化ハロゲンガスにより珪素膜のエッチングを行い、
前記珪素膜で反射する反射光を計測して前記珪素膜のエッチング状態を検出し、
前記反射光の強度が急激に変化したとき、前記フッ化ハロゲンガスの流入を停止するとともに、不活性ガスを流入させることを特徴とする半導体装置の作製方法。 - 請求項3において、前記反射光の光量を計測することを特徴とする半導体装置の作製方法。
- 請求項3において、前記反射光の反射の干渉縞の変化を計測することを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項5のいずれか一において、0.01〜1Torrの圧力で前記エッチングを行うことを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項5のいずれか一において、0.001〜100Torrの圧力で前記エッチングを行うことを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項7のいずれか一において、イオン化させないように前記フッ化ハロゲンガスを加熱して、前記エッチングを行うことを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項8のいずれか一において、所定の温度に保って前記エッチングを行うことを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項7のいずれか一において、常温で前記エッチングを行うことを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項10のいずれか一において、前記珪素膜は多結晶珪素膜または微結晶珪素膜であることを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項11のいずれか一において、前記珪素膜を用いて活性層を形成することを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項12のいずれか一において、前記エッチングは等方性のエッチングであることを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項13のいずれか一において、前記フッ化ハロゲンガスは希釈ガスで希釈されていることを特徴とする半導体装置の作製方法。
- 請求項1乃至請求項14のいずれか一において、前記フッ化ハロゲンガスは、ClF3,ClF,BrF3,IF3,BrF,BrF5,IF5から選ばれた一種または複数種類のガスであることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004068714A JP3958294B2 (ja) | 2004-03-11 | 2004-03-11 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004068714A JP3958294B2 (ja) | 2004-03-11 | 2004-03-11 | 半導体装置の作製方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6315473A Division JPH08153711A (ja) | 1994-11-26 | 1994-11-26 | エッチング装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221612A JP2004221612A (ja) | 2004-08-05 |
JP3958294B2 true JP3958294B2 (ja) | 2007-08-15 |
Family
ID=32906226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004068714A Expired - Fee Related JP3958294B2 (ja) | 2004-03-11 | 2004-03-11 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3958294B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005031602A1 (de) * | 2005-07-06 | 2007-01-11 | Robert Bosch Gmbh | Reaktor zur Durchführung eines Ätzverfahrens für einen Stapel von maskierten Wafern und Ätzverfahren |
-
2004
- 2004-03-11 JP JP2004068714A patent/JP3958294B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004221612A (ja) | 2004-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5550070A (en) | Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same | |
JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
US6465287B1 (en) | Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization | |
US6337232B1 (en) | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region | |
JP5129730B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
JP3977455B2 (ja) | 半導体装置の作製方法 | |
US20040142543A1 (en) | Method of fabricating a semiconductor device utilizing a catalyst material solution | |
JPH09213630A (ja) | 半導体装置の作製方法 | |
JPH07192998A (ja) | 半導体装置の製造方法 | |
KR100313386B1 (ko) | 에칭장치 | |
KR101377990B1 (ko) | Ldd 구조를 갖는 박막 트랜지스터의 제조방법 | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
JP3958294B2 (ja) | 半導体装置の作製方法 | |
JPH08339960A (ja) | 半導体装置の作製方法 | |
JP4001906B2 (ja) | 半導体装置の作製方法 | |
US6211535B1 (en) | Method of manufacturing a semiconductor device | |
JP3804881B2 (ja) | 半導体装置の作製装置および半導体装置の作製方法 | |
JPH0799323A (ja) | 半導体装置の作製方法 | |
KR100685421B1 (ko) | 박막트랜지스터 및 그 제조 방법 | |
JP4417327B2 (ja) | 半導体装置の作製方法 | |
JPH08274344A (ja) | ドーピング方法および半導体装置の作製方法 | |
JP3804945B2 (ja) | 薄膜トランジスタの作製方法 | |
KR100669714B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 이를 구비한 평판표시장치 | |
JP4402070B2 (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070509 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |