JP3957312B2 - FM transmitter - Google Patents

FM transmitter Download PDF

Info

Publication number
JP3957312B2
JP3957312B2 JP2005351227A JP2005351227A JP3957312B2 JP 3957312 B2 JP3957312 B2 JP 3957312B2 JP 2005351227 A JP2005351227 A JP 2005351227A JP 2005351227 A JP2005351227 A JP 2005351227A JP 3957312 B2 JP3957312 B2 JP 3957312B2
Authority
JP
Japan
Prior art keywords
frequency
circuit
oscillation
signal
khz
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005351227A
Other languages
Japanese (ja)
Other versions
JP2006115541A (en
Inventor
保 鈴木
浩行 蘆田
正敏 辻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005351227A priority Critical patent/JP3957312B2/en
Publication of JP2006115541A publication Critical patent/JP2006115541A/en
Application granted granted Critical
Publication of JP3957312B2 publication Critical patent/JP3957312B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、音声信号をFMステレオ変調し、無線送信するためのFM送信機に関する。   The present invention relates to an FM transmitter for FM-stereo modulating an audio signal and transmitting it wirelessly.

従来より、音声信号をFMステレオ変調し無線送信するためのFM送信機が、開発され利用されてきている。従来のFM送信機の構成を図2に示す。   Conventionally, FM transmitters have been developed and used for FM stereo modulation and wireless transmission of audio signals. The configuration of a conventional FM transmitter is shown in FIG.

図2において、FM送信機は、次のように構成されている。すなわち、プリエンファシス回路11,ボリューム12,リミッタ13,ローパスフィルタ14,ミュート回路15からなる右音声用のオーディオ部10と、プリエンファシス回路21,ボリューム22,リミッタ23,ローパスフィルタ24,ミュート回路25からなる左音声用のオーディオ部20と、オーディオ部10からの音声信号とオーディオ部20からの音声信号を増幅する音声増幅回路31,外部の水晶振動子Xosc1(基本振動周波数38KHz)が結合され38KHzの周波数信号を発振出力する発振回路32,発振回路32からの38KHzの発振出力で音声増幅回路31の増幅された左右の音声信号を切り換えるマルチプレクサ33,RF(無線周波数)増幅回路34とからなるステレオ変調部30と、マルチプレクサ33の出力レベルを調整する変調レベル調整回路41と、発振回路32の1/2分周された18KHzのパイロット信号のレベルを調整するパイロットレベル調整回路42と、変調レベル調整回路41とパイロットレベル調整回路42のレベル調整された出力を受けコンポジット信号を出力する混合回路43と、外部の水晶振動子Xosc2(基本振動周波数7.2MHz)が結合されるとともにRF増幅回路34のRF出力が入力されて、周波数制御信号を出力するPLL周波数シンセサイザ44と、PLL周波数シンセサイザ44の出力を低域濾波するローパスフィルタ45、このPLL周波数シンセサイザ44の信号と混合回路43からのコンポジット信号を受け発振変調信号を出力する混合回路46とからなる発振制御部47と、発振制御部47の出力信号により制御される発振変調回路48と、RF増幅回路34のRF出力をレベル調整して出力するRF出力レベル調整回路49と、からFM送信機が構成されている。   In FIG. 2, the FM transmitter is configured as follows. That is, from the audio unit 10 for the right audio including the pre-emphasis circuit 11, the volume 12, the limiter 13, the low-pass filter 14, and the mute circuit 15, the pre-emphasis circuit 21, the volume 22, the limiter 23, the low-pass filter 24, and the mute circuit 25. The left audio unit 20, the audio signal 31 from the audio unit 10, the audio amplifier circuit 31 that amplifies the audio signal from the audio unit 20, and the external crystal oscillator Xosc 1 (basic vibration frequency 38 KHz) are combined. Stereo modulation comprising an oscillating circuit 32 for oscillating and outputting a frequency signal, a multiplexer 33 for switching the left and right audio signals amplified by the audio amplifying circuit 31 with an oscillation output of 38 KHz from the oscillating circuit 32, and an RF (radio frequency) amplifying circuit 34 Part 30 and multiplex 33, a modulation level adjustment circuit 41 that adjusts the output level of the oscillator 33, a pilot level adjustment circuit 42 that adjusts the level of the 18 KHz pilot signal divided by half of the oscillation circuit 32, a modulation level adjustment circuit 41, and a pilot level adjustment. The mixing circuit 43 that receives the level-adjusted output of the circuit 42 and outputs a composite signal is coupled to the external crystal resonator Xosc2 (basic vibration frequency 7.2 MHz) and the RF output of the RF amplifier circuit 34 is input. A PLL frequency synthesizer 44 for outputting a frequency control signal, a low pass filter 45 for low-pass filtering the output of the PLL frequency synthesizer 44, and a composite signal from the signal of the PLL frequency synthesizer 44 and the mixing circuit 43 to output an oscillation modulation signal. An oscillation control unit 47 comprising a mixing circuit 46 that performs An oscillation modulating circuit 48 which is controlled by the output signal of the oscillation control unit 47, an RF output level adjusting circuit 49 and outputting the level adjusted the RF output of the RF amplifier circuit 34, FM transmitter and a.

ここで、ステレオ変調部30及びPLL周波数シンセサイザ44はそれ自体で集積回路化されている。また、PLL周波数シンセサイザ44は、図中では単一のブロックで示されているが、実際には、分周回路、位相比較器、プログラムカウンタなどで構成されている。そして、外部の水晶振動子Xosc2(基本振動周波数7.2MHz)が結合される発振回路から出力される7.2MHzの発振周波数を種々の周波数に分周し、この分周された周波数信号を基準周波数信号として位相比較器の一方の入力とする。また、発振変調回路48で発振されたRF周波数信号をプログラムカウンタなどで適宜分周し、この分周されたRF周波数信号を比較周波数信号として位相比較器の他方の入力とする。そして、この位相比較器の位相比較出力が、発振制御部47に供給されて、プログラムカウンタなどでの分周比と、基準周波数信号とに応じて、RF周波数が決定されている。   Here, the stereo modulation unit 30 and the PLL frequency synthesizer 44 are integrated into an integrated circuit. The PLL frequency synthesizer 44 is shown as a single block in the figure, but actually includes a frequency divider, a phase comparator, a program counter, and the like. Then, the 7.2 MHz oscillation frequency output from the oscillation circuit to which the external crystal resonator Xosc2 (basic oscillation frequency 7.2 MHz) is coupled is divided into various frequencies, and the frequency signal thus divided is used as a reference. One input of the phase comparator is used as a frequency signal. Further, the RF frequency signal oscillated by the oscillation modulation circuit 48 is appropriately divided by a program counter or the like, and this divided RF frequency signal is used as the comparison frequency signal and the other input of the phase comparator. Then, the phase comparison output of this phase comparator is supplied to the oscillation control unit 47, and the RF frequency is determined according to the frequency division ratio in the program counter or the like and the reference frequency signal.

このPLL周波数シンセサイザ44は、ラジオ用などに用いられ、その基準周波数として、例えば100KHz、50KHz、25KHz、10KHz、9KHz、5KHz、1KHzなどの種々の周波数信号を分周して出力する必要があることから、外部の水晶振動子Xosc2としては基本振動周波数7.2MHzのものが採用されている。   This PLL frequency synthesizer 44 is used for radio and the like, and it is necessary to divide and output various frequency signals such as 100 KHz, 50 KHz, 25 KHz, 10 KHz, 9 KHz, 5 KHz, 1 KHz, etc. as a reference frequency. Therefore, an external crystal resonator Xosc2 having a fundamental vibration frequency of 7.2 MHz is employed.

以上のように、従来のFM送信機は、オーディオ部10,オーディオ部20、ステレオ変調部30,PLL周波数シンセサイザ44,発振制御部47,発振変調回路48などに、それぞれ分離されており、またその中でもステレオ変調部30及びPLL周波数シンセサイザ44は集積回路化されるなど、種々の形態の各構成要素の集合体として構成されていた。   As described above, the conventional FM transmitter is separated into the audio unit 10, the audio unit 20, the stereo modulation unit 30, the PLL frequency synthesizer 44, the oscillation control unit 47, the oscillation modulation circuit 48, and the like. In particular, the stereo modulation unit 30 and the PLL frequency synthesizer 44 are configured as an assembly of various components such as an integrated circuit.

このため、FM送信機として一体化する際に、各構成要素間の信号線や制御線のやりとりが多くなり、各構成要素の配置や配線が複雑となってしまい、またこれに伴いセットとしての所要面積が大きなものとなってしまっていた。   For this reason, when integrating as an FM transmitter, the exchange of signal lines and control lines between each component increases, and the arrangement and wiring of each component become complicated. The required area has become large.

また、ステレオ変調部30及びPLL周波数シンセサイザ44は集積回路とされており、更に、それぞれの回路で必要とされる異なる周波数を得るために、ステレオ変調用の水晶振動子Xosc1は基本振動周波数38KHzのものが、一方PLL周波数シンセサイザの水晶振動子Xosc2は基本振動周波数7.2MHzのものが、別々に用意され使用されていたため、高価なものとなっていた。   Further, the stereo modulation unit 30 and the PLL frequency synthesizer 44 are integrated circuits. Further, in order to obtain different frequencies required for the respective circuits, the crystal resonator Xosc1 for stereo modulation has a fundamental vibration frequency of 38 KHz. On the other hand, the crystal oscillator Xosc2 of the PLL frequency synthesizer has a fundamental vibration frequency of 7.2 MHz and is separately prepared and used.

本発明は、従来のFM送信機の問題点に鑑み、高価な水晶振動子などの部品点数を削減すると共に、コストを低減し、実装面積を小さくしたFM送信機を提供することを目的とする。   SUMMARY OF THE INVENTION In view of the problems of conventional FM transmitters, an object of the present invention is to provide an FM transmitter that reduces the number of components such as an expensive crystal resonator, reduces costs, and reduces the mounting area. .

請求項1のFM送信機は、水晶振動子と、該水晶振動子に結合され、固定の基本振動周波数を出力する基本振動周波数発振回路と、リアクトルと、該リアクトルに結合され、発振周波数が制御されるFM放送波発振回路と、該FM放送波発振回路の発振周波数を可変分周するプログラムカウンタ、基本振動周波数を分周する基準周波数分周回路、前記プログラムカウンタの出力と前記基準周波数分周回路の出力とを比較して前記FM放送波発振回路の発振制御用の信号を出力する位相比較回路からなるPLL周波数シンセサイザと、左右2系統の音声信号を前記基本振動周波数から生成されるクロックを用いてステレオ変調し、前記FM放送波発振回路の発振制御用の信号を出力するステレオ変調回路と、を備え、前記基本振動周波数は、1.9MHz、3.8MHzまたは7.6MHzの整数倍であり、前記基準周波数分周回路の出力周波数を100kHz又は50kHzとし、前記PLL周波数シンセサイザはCMOS回路で形成されていることを特徴とする。 The FM transmitter according to claim 1 is coupled to a crystal resonator, a fundamental vibration frequency oscillation circuit that outputs a fixed fundamental vibration frequency coupled to the crystal resonator, a reactor, and the reactor, and the oscillation frequency is controlled. FM broadcast wave oscillating circuit, a program counter for variably dividing the oscillation frequency of the FM broadcast wave oscillating circuit, a reference frequency dividing circuit for dividing the fundamental vibration frequency, an output of the program counter and the reference frequency dividing A PLL frequency synthesizer comprising a phase comparison circuit that compares the output of the circuit and outputs a signal for oscillation control of the FM broadcast wave oscillation circuit, and a clock generated from the fundamental vibration frequency for two left and right audio signals. And a stereo modulation circuit that outputs a signal for oscillation control of the FM broadcast wave oscillation circuit, wherein the fundamental vibration frequency is 1 9 MHz, an integer multiple of 3.8MHz or 7.6 MHz, the output frequency of the reference frequency divider and 100kHz or 50 kHz, the PLL frequency synthesizer is characterized in that it is formed by a CMOS circuit.

本発明の請求項1の構成によれば、ステレオ変調用の周波数信号とPLL周波数シンセサイザの周波数信号について検討し、前者については分周化を採用し、後者については必要な周波数区分の見直しを行い、1.9MHz、3.8MHzまたは7.6MHzの整数倍の周波数を基準周波数とし、前記PLL周波数シンセサイザはCMOS回路で形成されていることで、従来は、周波数毎に別々に必要とされていた発振器及びこれに用いられる振動子を単一にすることができる。 According to the configuration of claim 1 of the present invention, the frequency signal for stereo modulation and the frequency signal of the PLL frequency synthesizer are examined, frequency division is adopted for the former, and necessary frequency classification is reviewed for the latter. Since the PLL frequency synthesizer is formed of a CMOS circuit with a frequency that is an integral multiple of 1.9 MHz, 3.8 MHz , or 7.6 MHz as a reference frequency, conventionally, the PLL frequency synthesizer has been separately required for each frequency. The oscillator and the vibrator used therefor can be made single.

また、FM送信機を構成する各構成要素の配置や配線が統一して整理され信頼性が向上し、部品点数が大幅に削減でき、また実効面積が小さくできる。   In addition, the arrangement and wiring of each component constituting the FM transmitter are unified and arranged to improve reliability, the number of parts can be greatly reduced, and the effective area can be reduced.

本発明の実施例について、図1を参照して説明する。図1は、本発明の実施例に係るFM送信機の構成を示す図である。   An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a diagram illustrating a configuration of an FM transmitter according to an embodiment of the present invention.

図1において、FM送信機は、FM送信機用半導体集積回路装置100と水晶振動子Xoscなど一部の外付け部品とから構成されている。   In FIG. 1, the FM transmitter includes an FM transmitter semiconductor integrated circuit device 100 and some external components such as a crystal resonator Xosc.

さて、図1で、右音声入力Rが入力され、ボリューム51,プリエンファシス回路52,リミッタ53,ローパスフィルタ54からなるオーディオ部50を通ってマルチプレクサ71の一方入力とされる。同様に左音声入力Lが入力され、ボリューム61,プリエンファシス回路62,リミッタ63,ローパスフィルタ64からなるオーディオ部60を通ってマルチプレクサ71の他方入力とされる。   In FIG. 1, the right audio input R is input and passed through the audio unit 50 including the volume 51, the pre-emphasis circuit 52, the limiter 53, and the low-pass filter 54 and is input to the multiplexer 71. Similarly, the left audio input L is input and passed through the audio unit 60 including the volume 61, the pre-emphasis circuit 62, the limiter 63, and the low-pass filter 64, and is used as the other input of the multiplexer 71.

このマルチプレクサ71の2つの入力は、基準周波数発振部80−1から供給される38KHzの副搬送波である切換信号によって切り換えられ、ステレオ変調レベル調整回路73に入力される。ステレオ変調レベル調整回路73では、基準周波数発振部80−1から38KHzを更に1/2に分周した19KHzの周波数信号をセパレーション調整用の可変コンデンサ72を通して与えられるパイロット信号とマルチプレクサ71からの信号とがステレオ変調レベル調整され、この出力がFM変調レベル調整回路74でFM変調レベル調整されて、FM変調信号として出力される。   The two inputs of the multiplexer 71 are switched by a switching signal which is a 38 KHz subcarrier supplied from the reference frequency oscillating unit 80-1 and input to the stereo modulation level adjusting circuit 73. In the stereo modulation level adjusting circuit 73, a 19 KHz frequency signal obtained by further dividing the 38 KHz frequency from the reference frequency oscillating unit 80-1 by 1/2 is supplied to the pilot signal supplied from the variable capacitor 72 for separation adjustment and the signal from the multiplexer 71. Are adjusted in stereo modulation level, and the FM modulation level is adjusted by the FM modulation level adjustment circuit 74 and output as an FM modulation signal.

なお、FM変調レベル調整回路74では外部からのミュート信号により出力をオフできるようになっている。また、セパレーション調整用の可変コンデンサ72は、マルチプレクサ71の信号切換と19KHzのパイロット信号との位相が一致するように調整するものである。これらマルチプレクサ71,可変コンデンサ72,ステレオ変調レベル調整回路73,FM変調レベル調整回路74でステレオ変調部70が構成されている。   The FM modulation level adjustment circuit 74 can turn off the output by an external mute signal. Further, the separation adjusting variable capacitor 72 adjusts the phase of the signal switching of the multiplexer 71 and the phase of the 19 KHz pilot signal. These multiplexer 71, variable capacitor 72, stereo modulation level adjustment circuit 73, and FM modulation level adjustment circuit 74 constitute a stereo modulation unit 70.

次に、位相比較部80−2においては、位相比較回路87の基準周波数入力端子には、基準周波数発振部80−1から供給される50KHzの一定周波数の信号が与えられる。この一定周波数の50KHzはステレオ変調部70における38KHz、19KHzとは異なり送信機として必要に応じて選定される周波数である。他方、無線周波数出力信号がプログラムカウンタ86に供給され、プログラムカウンタ86に設定されている分周比で分周され、位相比較回路87の比較周波数入力端子に比較周波数信号として供給される。位相比較回路87ではこれらの2入力の位相を比較し、その比較結果がローパスフィルタ88を介して、発振信号として出力される。これらプログラムカウンタ86,位相比較回路87,ローパスフィルタ88で位相比較部80−2が構成されている。   Next, in the phase comparison unit 80-2, a signal having a constant frequency of 50 KHz supplied from the reference frequency oscillation unit 80-1 is given to the reference frequency input terminal of the phase comparison circuit 87. Unlike the 38 KHz and 19 KHz in the stereo modulation unit 70, this constant frequency of 50 KHz is a frequency selected as necessary as a transmitter. On the other hand, the radio frequency output signal is supplied to the program counter 86, divided by the division ratio set in the program counter 86, and supplied as a comparison frequency signal to the comparison frequency input terminal of the phase comparison circuit 87. The phase comparison circuit 87 compares the phases of these two inputs, and the comparison result is output as an oscillation signal via the low-pass filter 88. The program counter 86, the phase comparison circuit 87, and the low-pass filter 88 constitute a phase comparison unit 80-2.

次に、基準周波数発振部80−1においては、外付けの水晶振動子Xosc(基本振動周波数7.6MHz)およびコンデンサC6,C7が発振回路81に結合され、発振回路81から7.6MHzの発振周波数が出力される。この発振周波数が分周回路83で1/200に分周されて38KHzとなり、マルチプレクサ71に供給され、さらに分周回路84で1/2に分周されて可変コンデンサ72に供給される。   Next, in the reference frequency oscillating unit 80-1, an external crystal resonator Xosc (basic vibration frequency 7.6 MHz) and capacitors C6 and C7 are coupled to the oscillation circuit 81, and oscillation from the oscillation circuit 81 to 7.6 MHz. The frequency is output. This oscillation frequency is divided by 1/200 by the frequency divider circuit 83 to 38 KHz, supplied to the multiplexer 71, further divided by 1/2 by the frequency divider circuit 84, and supplied to the variable capacitor 72.

また、この発振周波数が分周回路82で1/76に、分周回路85で1/2に分周されて位相比較回路87の基準周波数入力端子に供給されるようになっている。なお、この分周回路85の分周比は、出力される無線周波数及びプログラムカウンタ86の分周比との
関係で適宜設定されるものだあり、1/2に限るものではない。
The oscillation frequency is divided by 1/76 by the frequency dividing circuit 82 and by 1/2 by the frequency dividing circuit 85, and is supplied to the reference frequency input terminal of the phase comparison circuit 87. The frequency dividing ratio of the frequency dividing circuit 85 is appropriately set in relation to the output radio frequency and the frequency dividing ratio of the program counter 86, and is not limited to 1/2.

これらの分周回路はCMOSロジック回路を使用してT型フリップフロップ回路として構成され、正確にデューティ比50%のクロックが供給される。従って、可変コンデンサ72で調整するセパレーションの調整範囲が少なくなる。また、このデューティは温度に影響されないため変調部は良好な温度特性を持つことになり、無調整とすることも可能である。   These frequency dividing circuits are configured as T-type flip-flop circuits using CMOS logic circuits, and are accurately supplied with a clock having a duty ratio of 50%. Therefore, the separation adjustment range adjusted by the variable capacitor 72 is reduced. Further, since this duty is not affected by the temperature, the modulation section has a good temperature characteristic, and it is possible to make no adjustment.

これら水晶振動子Xosc、コンデンサC6,C7、発振回路81,分周回路82,分周回路83,分周回路84,分周回路85で基準周波数発振部80−1が構成され、基準周波数発振部80−1と位相比較部80−2とで、PLL周波数シンセサイザ80が構成される。   The crystal oscillator Xosc, capacitors C6 and C7, oscillation circuit 81, frequency divider circuit 82, frequency divider circuit 83, frequency divider circuit 84, and frequency divider circuit 85 constitute a reference frequency oscillator 80-1, and a reference frequency oscillator The PLL frequency synthesizer 80 is configured by the 80-1 and the phase comparator 80-2.

このように本発明では、基本振動周波数7.6MHzの水晶振動子Xoscを使用して、従来、位相比較用の基準周波数信号(基本振動周波数7.2MHzの水晶振動子Xosc2)及びステレオ変調用の周波数信号(基本振動周波数38KHzの水晶振動子Xosc1)にそれぞれ別々の水晶振動子が必要とされていたのを、1つの水晶振動子で共用できるように構成している。   As described above, in the present invention, the crystal resonator Xosc having the fundamental vibration frequency of 7.6 MHz is used, and conventionally, the reference frequency signal for phase comparison (the crystal resonator Xosc2 having the fundamental vibration frequency of 7.2 MHz) and the stereo modulation are used. A separate crystal resonator is required for each frequency signal (crystal resonator Xosc1 having a fundamental vibration frequency of 38 kHz) so that it can be shared by one crystal resonator.

このように共用可能とするために、本発明では、ステレオ変調用の周波数信号として分周周波数の利用も含め基本振動周波数38KHzの水晶振動子を専用に配置することを見直すこと、また位相比較用の基準周波数信号用として、ラジオ用などのために例えば100KHz、50KHz、25KHz、10KHz、9KHz、5KHz、1KHzなどの種々の周波数信号を分周して出力する必要があることから水晶振動子として基本振動周波数7.2MHzのものが採用されている事情を考慮してFM送信機に必要な位相比較用基準周波数を見直すことにより、初めて基本振動周波数7.6MHzの水晶振動子が共用できる水晶振動子として認識できたものである。そして、本発明で使用する水晶振動子としては、周波数範囲及び周波数の整数関係から、基本振動周波数が7.6MHzの他、1.9MHz、3.8MHz、15.2MHz、22.8MHzのものが好適に利用可能となる。   In order to make it possible to share the above, in the present invention, it is necessary to review the dedicated arrangement of a crystal resonator having a fundamental vibration frequency of 38 KHz including the use of a divided frequency as a frequency signal for stereo modulation, and for phase comparison. Since it is necessary to divide and output various frequency signals such as 100 KHz, 50 KHz, 25 KHz, 10 KHz, 9 KHz, 5 KHz, 1 KHz, etc. for radio, etc. Considering the fact that a vibration frequency of 7.2 MHz is adopted, by reexamining the reference frequency for phase comparison required for the FM transmitter, a crystal resonator that can share a crystal resonator with a basic vibration frequency of 7.6 MHz for the first time It can be recognized as. As the crystal resonator used in the present invention, those having a fundamental vibration frequency of 1.9 MHz, 3.8 MHz, 15.2 MHz, and 22.8 MHz in addition to the integer range of the frequency range and frequency are 7.6 MHz. It becomes possible to use suitably.

次に、ステレオ変調部70からの変調信号が抵抗r1を介して、また位相比較部80−2からの発振信号が抵抗r2を介して発振変調回路90に入力され、この入力信号に応じて発振回路90からRF周波数信号が出力され、RF増幅回路102,RF増幅回路103で増幅されて、外部にRF出力として供給される。発振変調回路90は、電圧可変コンデンサVc1,Vc2,コンデンサC1〜C4、リアクトルLと、トランジスタ回路を用いた発振回路91で構成され、発振変調されたRF信号を発生する。   Next, the modulation signal from the stereo modulation unit 70 is input to the oscillation modulation circuit 90 via the resistor r1, and the oscillation signal from the phase comparison unit 80-2 is input to the oscillation modulation circuit 90 via the resistor r2, and oscillates according to this input signal. An RF frequency signal is output from the circuit 90, amplified by the RF amplifier circuit 102 and the RF amplifier circuit 103, and supplied to the outside as an RF output. The oscillation modulation circuit 90 includes voltage variable capacitors Vc1 and Vc2, capacitors C1 to C4, a reactor L, and an oscillation circuit 91 using a transistor circuit, and generates an oscillation-modulated RF signal.

そして、シフトレジスタ101は、外部からチップイネーブル信号CE,クロック信号CK,制御データDAを受けて、ボリューム51,ボリューム61,ステレオ変調レベル調整回路73,FM変調レベル調整回路74,プログラムカウンタ86,RF増幅回路103にそれぞれディジタル信号形式で制御信号或いは指令信号を供給する。なお、電圧Vrefは抵抗r3,r4,コンデンサC5、オペアンプOP1で形成される、参照電圧である。   The shift register 101 receives the chip enable signal CE, the clock signal CK, and the control data DA from the outside, and receives the volume 51, volume 61, stereo modulation level adjustment circuit 73, FM modulation level adjustment circuit 74, program counter 86, RF A control signal or a command signal is supplied to the amplifier circuit 103 in the form of a digital signal. The voltage Vref is a reference voltage formed by the resistors r3, r4, the capacitor C5, and the operational amplifier OP1.

また、図1で外付けとしている、抵抗r1,r2,コンデンサC5,C6,C7などは、FM送信機用半導体集積回路装置100に内蔵させることが可能である。また、図示省略しているが、電源端子、接地端子など必要な端子が付加される。   Further, the resistors r1, r2, capacitors C5, C6, C7, etc., which are externally attached in FIG. 1, can be incorporated in the FM transmitter semiconductor integrated circuit device 100. Although not shown, necessary terminals such as a power supply terminal and a ground terminal are added.

本発明のFM送信機は、水晶振動子Xoscや発振変調素子など一部を除いて、すべての構成要素が単一の半導体に集積されている。そして、各構成要素はBiCMOSプロセスを用いて形成されるが、アナログ信号系であるオーディオ部50,オーディオ部60,ステレオ変調部70,発振変調回路90、RF増幅回路102,RF増幅回路103はバイポーラ回路で形成し、またパルス系、ディジタル系であるPLL周波数シンセサイザ80,シフトレジスタ101は、主としてCMOS回路で形成する。   In the FM transmitter according to the present invention, all the components are integrated in a single semiconductor except for a part such as a crystal resonator Xosc and an oscillation modulation element. Each component is formed using a BiCMOS process. The audio unit 50, the audio unit 60, the stereo modulation unit 70, the oscillation modulation circuit 90, the RF amplification circuit 102, and the RF amplification circuit 103, which are analog signal systems, are bipolar. The PLL frequency synthesizer 80 and the shift register 101, which are formed of a circuit and are pulsed or digital, are mainly formed of a CMOS circuit.

以上のように、本発明においては、ステレオ変調用の周波数信号である38KHz、19KHzとPLL周波数シンセサイザの周波数信号の必要なステップについて検討し、前者については分周化を採用し、後者については必要な周波数区分の見直しを行った。この結果、PLL周波数シンセサイザの基本振動周波数を7.6MHz(あるいはこの周波数の整数倍、又は整数分の周波数)を採用すれば、従来周波数毎に別々に必要とされていた水晶発振回路を共用できることに着目し、本発明をなしたものであり、これにより、水晶発振器及びこれに用いられる水晶振動子を単一にすることができる。   As described above, in the present invention, the necessary steps of the frequency signal of the frequency signal for stereo modulation, 38 KHz and 19 KHz, and the PLL frequency synthesizer are examined, frequency division is adopted for the former, and the latter is necessary. The frequency classification was reviewed. As a result, if the fundamental vibration frequency of the PLL frequency synthesizer is 7.6 MHz (or an integer multiple of this frequency, or a frequency corresponding to an integer), the crystal oscillation circuit that has been separately required for each frequency can be shared. The present invention has been made by paying attention to the above, and this makes it possible to use a single crystal oscillator and a single crystal resonator.

また、FM送信機の構成部品を、水晶振動子Xosc、発振変調素子Vc1,Vc2などの一部の外付け部品を除いて、単一の半導体装置に集積しているから、各構成要素の配置や配線が統一して整理され信頼性が向上し、部品点数が大幅に削減でき、また実効面積が小さくできる。   Further, since the components of the FM transmitter are integrated in a single semiconductor device except for some external components such as the crystal resonator Xosc and the oscillation modulation elements Vc1 and Vc2, the arrangement of each component And wiring are unified and arranged to improve reliability, the number of parts can be greatly reduced, and the effective area can be reduced.

更に、FM送信機の半導体集積化に際して、全体をBiCMOS回路で形成することと、その構成要素をアナログ信号系要素とパルス系、ディジタル系要素とに区分した。そして、アナログ信号系であるオーディオ部50,オーディオ部60,ステレオ変調部70,発振変調回路90、RF増幅回路102,RF増幅回路103はバイポーラ回路で形成すると共に、パルス系、ディジタル系であるPLL周波数シンセサイザ80,シフトレジスタ101は、主としてCMOS回路で形成したから、各構成要素の特徴にあった回路が構成できる。   Further, when the FM transmitter is integrated into a semiconductor, the whole is formed by a BiCMOS circuit, and its constituent elements are divided into an analog signal system element, a pulse system, and a digital system element. The audio unit 50, the audio unit 60, the stereo modulation unit 70, the oscillation modulation circuit 90, the RF amplification circuit 102, and the RF amplification circuit 103, which are analog signal systems, are formed of bipolar circuits, and are pulse systems and digital PLLs. Since the frequency synthesizer 80 and the shift register 101 are mainly formed of a CMOS circuit, a circuit suitable for the characteristics of each component can be configured.

本発明の実施例に係るFM送信機の構成を示す図。The figure which shows the structure of the FM transmitter based on the Example of this invention. 従来のFM送信機の構成を示す図。The figure which shows the structure of the conventional FM transmitter.

符号の説明Explanation of symbols

50 オーディオ部
60 オーディオ部
70 ステレオ変調部
80 PLL周波数シンセサイザ
80−1 基準周波数発振部
80−2 位相比較部
90 発振変調回路
100 FM送信機用半導体集積回路装置
DESCRIPTION OF SYMBOLS 50 Audio part 60 Audio part 70 Stereo modulation part 80 PLL frequency synthesizer 80-1 Reference frequency oscillation part 80-2 Phase comparison part 90 Oscillation modulation circuit 100 Semiconductor integrated circuit device for FM transmitter

Claims (1)

水晶振動子と、
該水晶振動子に結合され、固定の基本振動周波数を出力する基本振動周波数発振回路と、
リアクトルと、
該リアクトルに結合され、発振周波数が制御されるFM放送波発振回路と、
該FM放送波発振回路の発振周波数を可変分周するプログラムカウンタ、基本振動周波数を分周する基準周波数分周回路、前記プログラムカウンタの出力と前記基準周波数分周回路の出力とを比較して前記FM放送波発振回路の発振制御用の信号を出力する位相比較回路からなるPLL周波数シンセサイザと、
左右2系統の音声信号を前記基本振動周波数から生成されるクロックを用いてステレオ変調し、前記FM放送波発振回路の発振制御用の信号を出力するステレオ変調回路と、を備え、
前記基本振動周波数は、1.9MHz、3.8MHzまたは7.6MHzの整数倍であり、前記基準周波数分周回路の出力周波数を100kHz又は50kHzとし、前記PLL周波数シンセサイザはCMOS回路で形成されていることを特徴とするFM送信機。
A crystal unit,
A fundamental oscillation frequency oscillation circuit coupled to the crystal unit and outputting a fixed fundamental oscillation frequency;
Reactor,
An FM broadcast wave oscillation circuit coupled to the reactor and controlled in oscillation frequency;
A program counter for variably dividing the oscillation frequency of the FM broadcast wave oscillation circuit, a reference frequency divider for dividing the fundamental vibration frequency, and comparing the output of the program counter with the output of the reference frequency divider A PLL frequency synthesizer comprising a phase comparison circuit that outputs a signal for oscillation control of an FM broadcast wave oscillation circuit;
A stereo modulation circuit that stereo-modulates two left and right audio signals using a clock generated from the fundamental vibration frequency, and outputs a signal for oscillation control of the FM broadcast wave oscillation circuit;
The fundamental vibration frequency is an integral multiple of 1.9 MHz, 3.8 MHz, or 7.6 MHz, the output frequency of the reference frequency divider circuit is 100 kHz or 50 kHz, and the PLL frequency synthesizer is formed of a CMOS circuit. FM transmitter characterized by the above.
JP2005351227A 2005-12-05 2005-12-05 FM transmitter Expired - Fee Related JP3957312B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005351227A JP3957312B2 (en) 2005-12-05 2005-12-05 FM transmitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005351227A JP3957312B2 (en) 2005-12-05 2005-12-05 FM transmitter

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11028870A Division JP2000228635A (en) 1999-02-05 1999-02-05 Fm transmitter

Publications (2)

Publication Number Publication Date
JP2006115541A JP2006115541A (en) 2006-04-27
JP3957312B2 true JP3957312B2 (en) 2007-08-15

Family

ID=36383566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005351227A Expired - Fee Related JP3957312B2 (en) 2005-12-05 2005-12-05 FM transmitter

Country Status (1)

Country Link
JP (1) JP3957312B2 (en)

Also Published As

Publication number Publication date
JP2006115541A (en) 2006-04-27

Similar Documents

Publication Publication Date Title
US20090128240A1 (en) Oscillator, pll circuit, receiver and transmitter
US20100213916A1 (en) Frequency modulator and fm transmission circuit using the same
JP2000228635A (en) Fm transmitter
DE60336832D1 (en) PRESET CIRCUIT FOR A VOLTAGE-CONTROLLED OSCILLATOR
JP3854912B2 (en) Oscillator circuit
JP3957311B2 (en) FM transmitter
US8125255B2 (en) PLL circuit
JP3957312B2 (en) FM transmitter
JPS60177728A (en) Low noise signal generator
JP3957314B2 (en) FM transmitter
JP3957313B2 (en) FM transmitter
JP3957315B2 (en) FM transmitter
US20070237333A1 (en) FM transmitter using switched capacitor filter
KR100282193B1 (en) Stereo signal demodulation circuit and stereo signal demodulation device using the same
JP5719541B2 (en) Receiver circuit for radio clock
JP4076558B2 (en) AM / FM radio receiver and local oscillation circuit used therefor
JP2007104355A (en) Mixer/oscillator apparatus for tuner
JP4699402B2 (en) Oscillator and frequency synthesizer
JPH09186587A (en) Pll circuit
KR101874105B1 (en) Multiband Hybrid Frequency Synthesizer
JP2007221558A (en) Fm transmitter and small-sized electronic device using the same
JP3786558B2 (en) Semiconductor integrated circuit and wireless communication device
JP2000165277A (en) Local oscillation circuit
JP2579260B2 (en) PLL frequency synthesizer and tuner
KR20220070726A (en) Phase locked loop apparatus with different output frequency signals

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060214

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060214

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20060301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070507

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees