JP3957311B2 - FM transmitter - Google Patents
FM transmitter Download PDFInfo
- Publication number
- JP3957311B2 JP3957311B2 JP2005351226A JP2005351226A JP3957311B2 JP 3957311 B2 JP3957311 B2 JP 3957311B2 JP 2005351226 A JP2005351226 A JP 2005351226A JP 2005351226 A JP2005351226 A JP 2005351226A JP 3957311 B2 JP3957311 B2 JP 3957311B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- oscillation
- signal
- khz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、音声信号をFMステレオ変調し、無線送信するためのFM送信機に関する。 The present invention relates to an FM transmitter for FM-stereo modulating an audio signal and transmitting it wirelessly.
従来より、音声信号をFMステレオ変調し無線送信するためのFM送信機が、開発され利用されてきている。従来のFM送信機の構成を図2に示す。 Conventionally, FM transmitters have been developed and used for FM stereo modulation and wireless transmission of audio signals. The configuration of a conventional FM transmitter is shown in FIG.
図2において、FM送信機は、次のように構成されている。すなわち、プリエンファシス回路11,ボリューム12,リミッタ13,ローパスフィルタ14,ミュート回路15からなる右音声用のオーディオ部10と、プリエンファシス回路21,ボリューム22,リミッタ23,ローパスフィルタ24,ミュート回路25からなる左音声用のオーディオ部20と、オーディオ部10からの音声信号とオーディオ部20からの音声信号を増幅する音声増幅回路31,外部の水晶振動子Xosc1(基本振動周波数38KHz)が結合され38KHzの周波数信号を発振出力する発振回路32,発振回路32からの38KHzの発振出力で音声増幅回路31の増幅された左右の音声信号を切り換えるマルチプレクサ33,RF(無線周波数)増幅回路34とからなるステレオ変調部30と、マルチプレクサ33の出力レベルを調整する変調レベル調整回路41と、発振回路32の1/2分周された18KHzのパイロット信号のレベルを調整するパイロットレベル調整回路42と、変調レベル調整回路41とパイロットレベル調整回路42のレベル調整された出力を受けコンポジット信号を出力する混合回路43と、外部の水晶振動子Xosc2(基本振動周波数7.2MHz)が結合されるとともにRF増幅回路34のRF出力が入力されて、周波数制御信号を出力するPLL周波数シンセサイザ44と、PLL周波数シンセサイザ44の出力を低域濾波するローパスフィルタ45、このPLL周波数シンセサイザ44の信号と混合回路43からのコンポジット信号を受け発振変調信号を出力する混合回路46とからなる発振制御部47と、発振制御部47の出力信号により制御される発振変調回路48と、RF増幅回路34のRF出力をレベル調整して出力するRF出力レベル調整回路49と、からFM送信機が構成されている。
In FIG. 2, the FM transmitter is configured as follows. That is, from the
ここで、ステレオ変調部30及びPLL周波数シンセサイザ44はそれ自体で集積回路化されている。また、PLL周波数シンセサイザ44は、図中では単一のブロックで示されているが、実際には、分周回路、位相比較器、プログラムカウンタなどで構成されている。そして、外部の水晶振動子Xosc2(基本振動周波数7.2MHz)が結合される発振回路から出力される7.2MHzの発振周波数を種々の周波数に分周し、この分周された周波数信号を基準周波数信号として位相比較器の一方の入力とする。また、発振変調回路48で発振されたRF周波数信号をプログラムカウンタなどで適宜分周し、この分周されたRF周波数信号を比較周波数信号として位相比較器の他方の入力とする。そして、この位相比較器の位相比較出力が、発振制御部47に供給されて、プログラムカウンタなどでの分周比と、基準周波数信号とに応じて、RF周波数が決定されている。
Here, the
このPLL周波数シンセサイザ44は、ラジオ用などに用いられ、その基準周波数として、例えば100KHz、50KHz、25KHz、10KHz、9KHz、5KHz、1KHzなどの種々の周波数信号を分周して出力する必要があることから、外部の水晶振動子Xosc2としては基本振動周波数7.2MHzのものが採用されている。
This
以上のように、従来のFM送信機は、オーディオ部10,オーディオ部20、ステレオ変調部30,PLL周波数シンセサイザ44,発振制御部47,発振変調回路48などに、それぞれ分離されており、またその中でもステレオ変調部30及びPLL周波数シンセサイザ44は集積回路化されるなど、種々の形態の各構成要素の集合体として構成されていた。
As described above, the conventional FM transmitter is separated into the
このため、FM送信機として一体化する際に、各構成要素間の信号線や制御線のやりとりが多くなり、各構成要素の配置や配線が複雑となってしまい、またこれに伴いセットとしての所要面積が大きなものとなってしまっていた。 For this reason, when integrating as an FM transmitter, the exchange of signal lines and control lines between each component increases, and the arrangement and wiring of each component become complicated. The required area has become large.
また、ステレオ変調部30及びPLL周波数シンセサイザ44は集積回路とされており、更に、それぞれの回路で必要とされる異なる周波数を得るために、ステレオ変調用の水晶振動子Xosc1は基本振動周波数38KHzのものが、一方PLL周波数シンセサイザの水晶振動子Xosc2は基本振動周波数7.2MHzのものが、別々に用意され使用されていたため、高価なものとなっていた。
Further, the
本発明は、従来のFM送信機の問題点に鑑み、高価な水晶振動子などの部品点数を削減すると共に、コストを低減し、実装面積を小さくしたFM送信機を提供することを目的とする。 SUMMARY OF THE INVENTION In view of the problems of conventional FM transmitters, an object of the present invention is to provide an FM transmitter that reduces the number of components such as an expensive crystal resonator, reduces costs, and reduces the mounting area. .
請求項1のFM送信機は、水晶振動子と、該水晶振動子に結合され、固定の基本振動周波数を出力する基本振動周波数発振回路と、リアクトルと、該リアクトルに結合され、発振周波数が制御されるFM放送波発振回路と、該FM放送波発振回路の発振周波数を可変分周するプログラムカウンタ、基本振動周波数を分周する基準周波数分周回路、前記プログラムカウンタの出力と前記基準周波数分周回路の出力とを比較して前記FM放送波発振回路の発振制御用の信号を出力する位相比較回路からなるPLL周波数シンセサイザと、左右2系統の音声信号を前記基本振動周波数から生成されるクロックを用いてステレオ変調し、前記FM放送波発振回路の発振制御用の信号を出力するステレオ変調回路と、を備え、前記基本振動周波数は、1.9MHz、3.8MHzまたは7.6MHzの整数倍であり、前記基準周波数分周回路の出力周波数を100kHz又は50kHzとし、前記ステレオ変調回路にはその出力をオフするように外部からミュート信号が入力されていることを特徴とする。 The FM transmitter according to claim 1 is coupled to a crystal resonator, a fundamental vibration frequency oscillation circuit that outputs a fixed fundamental vibration frequency coupled to the crystal resonator, a reactor, and the reactor, and the oscillation frequency is controlled. FM broadcast wave oscillating circuit, a program counter for variably dividing the oscillation frequency of the FM broadcast wave oscillating circuit, a reference frequency dividing circuit for dividing the fundamental vibration frequency, an output of the program counter and the reference frequency dividing A PLL frequency synthesizer comprising a phase comparison circuit that compares the output of the circuit and outputs a signal for oscillation control of the FM broadcast wave oscillation circuit, and a clock generated from the fundamental vibration frequency for two left and right audio signals. And a stereo modulation circuit that outputs a signal for oscillation control of the FM broadcast wave oscillation circuit, wherein the fundamental vibration frequency is 1 9 MHz, an integer multiple of 3.8MHz or 7.6 MHz, the output frequency of the reference frequency divider and 100kHz or 50 kHz, is input from outside mute signal to turn off its output to the stereo modulation circuit It is characterized by.
本発明の請求項1の構成によれば、ステレオ変調用の周波数信号とPLL周波数シンセサイザの周波数信号について検討し、前者については分周化を採用し、後者については必要な周波数区分の見直しを行い、1.9MHz、3.8MHzまたは7.6MHzの整数倍の周波数を基準周波数とし、前記ステレオ変調回路にその出力をオフするように外部からミュート信号を入力することで、従来は、周波数毎に別々に必要とされていた発振器及びこれに用いられる振動子を単一にすることができる。 According to the configuration of claim 1 of the present invention, the frequency signal for stereo modulation and the frequency signal of the PLL frequency synthesizer are examined, frequency division is adopted for the former, and necessary frequency classification is reviewed for the latter. 1.9 MHz, 3.8 MHz , or 7.6 MHz , which is an integer multiple of a reference frequency, and a mute signal is input from the outside to turn off the output to the stereo modulation circuit. It is possible to make a single oscillator and a vibrator used for this separately required.
また、FM送信機を構成する各構成要素の配置や配線が統一して整理され信頼性が向上し、部品点数が大幅に削減でき、また実効面積が小さくできる。 In addition, the arrangement and wiring of each component constituting the FM transmitter are unified and arranged to improve reliability, the number of parts can be greatly reduced, and the effective area can be reduced.
本発明の実施例について、図1を参照して説明する。図1は、本発明の実施例に係るFM送信機の構成を示す図である。 An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a diagram illustrating a configuration of an FM transmitter according to an embodiment of the present invention.
図1において、FM送信機は、FM送信機用半導体集積回路装置100と水晶振動子Xoscなど一部の外付け部品とから構成されている。
In FIG. 1, the FM transmitter includes an FM transmitter semiconductor integrated
さて、図1で、右音声入力Rが入力され、ボリューム51,プリエンファシス回路52,リミッタ53,ローパスフィルタ54からなるオーディオ部50を通ってマルチプレクサ71の一方入力とされる。同様に左音声入力Lが入力され、ボリューム61,プリエンファシス回路62,リミッタ63,ローパスフィルタ64からなるオーディオ部60を通ってマルチプレクサ71の他方入力とされる。
In FIG. 1, the right audio input R is input and passed through the
このマルチプレクサ71の2つの入力は、基準周波数発振部80−1から供給される38KHzの副搬送波である切換信号によって切り換えられ、ステレオ変調レベル調整回路73に入力される。ステレオ変調レベル調整回路73では、基準周波数発振部80−1から38KHzを更に1/2に分周した19KHzの周波数信号をセパレーション調整用の可変コンデンサ72を通して与えられるパイロット信号とマルチプレクサ71からの信号とがステレオ変調レベル調整され、この出力がFM変調レベル調整回路74でFM変調レベル調整されて、FM変調信号として出力される。
The two inputs of the
なお、FM変調レベル調整回路74では外部からのミュート信号により出力をオフできるようになっている。また、セパレーション調整用の可変コンデンサ72は、マルチプレクサ71の信号切換と19KHzのパイロット信号との位相が一致するように調整するものである。これらマルチプレクサ71,可変コンデンサ72,ステレオ変調レベル調整回路73,FM変調レベル調整回路74でステレオ変調部70が構成されている。
The FM modulation
次に、位相比較部80−2においては、位相比較回路87の基準周波数入力端子には、基準周波数発振部80−1から供給される50KHzの一定周波数の信号が与えられる。この一定周波数の50KHzはステレオ変調部70における38KHz、19KHzとは異なり送信機として必要に応じて選定される周波数である。他方、無線周波数出力信号がプログラムカウンタ86に供給され、プログラムカウンタ86に設定されている分周比で分周され、位相比較回路87の比較周波数入力端子に比較周波数信号として供給される。位相比較回路87ではこれらの2入力の位相を比較し、その比較結果がローパスフィルタ88を介して、発振信号として出力される。これらプログラムカウンタ86,位相比較回路87,ローパスフィルタ88で位相比較部80−2が構成されている。
Next, in the phase comparison unit 80-2, a signal having a constant frequency of 50 KHz supplied from the reference frequency oscillation unit 80-1 is given to the reference frequency input terminal of the
次に、基準周波数発振部80−1においては、外付けの水晶振動子Xosc(基本振動周波数7.6MHz)およびコンデンサC6,C7が発振回路81に結合され、発振回路81から7.6MHzの発振周波数が出力される。この発振周波数が分周回路83で1/200に分周されて38KHzとなり、マルチプレクサ71に供給され、さらに分周回路84で1/2に分周されて可変コンデンサ72に供給される。
Next, in the reference frequency oscillating unit 80-1, an external crystal resonator Xosc (basic vibration frequency 7.6 MHz) and capacitors C6 and C7 are coupled to the
また、この発振周波数が分周回路82で1/76に、分周回路85で1/2に分周されて位相比較回路87の基準周波数入力端子に供給されるようになっている。なお、この分周回路85の分周比は、出力される無線周波数及びプログラムカウンタ86の分周比との
関係で適宜設定されるものだあり、1/2に限るものではない。
The oscillation frequency is divided by 1/76 by the
これらの分周回路はCMOSロジック回路を使用してT型フリップフロップ回路として構成され、正確にデューティ比50%のクロックが供給される。従って、可変コンデンサ72で調整するセパレーションの調整範囲が少なくなる。また、このデューティは温度に影響されないため変調部は良好な温度特性を持つことになり、無調整とすることも可能である。
These frequency dividing circuits are configured as T-type flip-flop circuits using CMOS logic circuits, and are accurately supplied with a clock having a duty ratio of 50%. Therefore, the separation adjustment range adjusted by the
これら水晶振動子Xosc、コンデンサC6,C7、発振回路81,分周回路82,分周回路83,分周回路84,分周回路85で基準周波数発振部80−1が構成され、基準周波数発振部80−1と位相比較部80−2とで、PLL周波数シンセサイザ80が構成される。
The crystal oscillator Xosc, capacitors C6 and C7,
このように本発明では、基本振動周波数7.6MHzの水晶振動子Xoscを使用して、従来、位相比較用の基準周波数信号(基本振動周波数7.2MHzの水晶振動子Xosc2)及びステレオ変調用の周波数信号(基本振動周波数38KHzの水晶振動子Xosc1)にそれぞれ別々の水晶振動子が必要とされていたのを、1つの水晶振動子で共用できるように構成している。 As described above, in the present invention, the crystal resonator Xosc having the fundamental vibration frequency of 7.6 MHz is used, and conventionally, the reference frequency signal for phase comparison (the crystal resonator Xosc2 having the fundamental vibration frequency of 7.2 MHz) and the stereo modulation are used. A separate crystal resonator is required for each frequency signal (crystal resonator Xosc1 having a fundamental vibration frequency of 38 kHz) so that it can be shared by one crystal resonator.
このように共用可能とするために、本発明では、ステレオ変調用の周波数信号として分周周波数の利用も含め基本振動周波数38KHzの水晶振動子を専用に配置することを見直すこと、また位相比較用の基準周波数信号用として、ラジオ用などのために例えば100KHz、50KHz、25KHz、10KHz、9KHz、5KHz、1KHzなどの種々の周波数信号を分周して出力する必要があることから水晶振動子として基本振動周波数7.2MHzのものが採用されている事情を考慮してFM送信機に必要な位相比較用基準周波数を見直すことにより、初めて基本振動周波数7.6MHzの水晶振動子が共用できる水晶振動子として認識できたものである。そして、本発明で使用する水晶振動子としては、周波数範囲及び周波数の整数関係から、基本振動周波数が7.6MHzの他、1.9MHz、3.8MHz、15.2MHz、22.8MHzのものが好適に利用可能となる。 In order to make it possible to share the above, in the present invention, it is necessary to review the dedicated arrangement of a crystal resonator having a fundamental vibration frequency of 38 KHz including the use of a divided frequency as a frequency signal for stereo modulation, and for phase comparison. Since it is necessary to divide and output various frequency signals such as 100 KHz, 50 KHz, 25 KHz, 10 KHz, 9 KHz, 5 KHz, 1 KHz, etc. for radio, etc. Considering the fact that a vibration frequency of 7.2 MHz is adopted, by reexamining the reference frequency for phase comparison required for the FM transmitter, a crystal resonator that can share a crystal resonator with a basic vibration frequency of 7.6 MHz for the first time It can be recognized as. As the crystal resonator used in the present invention, those having a fundamental vibration frequency of 1.9 MHz, 3.8 MHz, 15.2 MHz, and 22.8 MHz in addition to the integer range of the frequency range and frequency are 7.6 MHz. It can be suitably used.
次に、ステレオ変調部70からの変調信号が抵抗r1を介して、また位相比較部80−2からの発振信号が抵抗r2を介して発振変調回路90に入力され、この入力信号に応じて発振回路90からRF周波数信号が出力され、RF増幅回路102,RF増幅回路103で増幅されて、外部にRF出力として供給される。発振変調回路90は、電圧可変コンデンサVc1,Vc2,コンデンサC1〜C4、リアクトルLと、トランジスタ回路を用いた発振回路91で構成され、発振変調されたRF信号を発生する。
Next, the modulation signal from the
そして、シフトレジスタ101は、外部からチップイネーブル信号CE,クロック信号CK,制御データDAを受けて、ボリューム51,ボリューム61,ステレオ変調レベル調整回路73,FM変調レベル調整回路74,プログラムカウンタ86,RF増幅回路103にそれぞれディジタル信号形式で制御信号或いは指令信号を供給する。なお、電圧Vrefは抵抗r3,r4,コンデンサC5、オペアンプOP1で形成される、参照電圧である。
The
また、図1で外付けとしている、抵抗r1,r2,コンデンサC5,C6,C7などは、FM送信機用半導体集積回路装置100に内蔵させることが可能である。また、図示省略しているが、電源端子、接地端子など必要な端子が付加される。
Further, the resistors r1, r2, capacitors C5, C6, C7, etc., which are externally attached in FIG. 1, can be incorporated in the FM transmitter semiconductor integrated
本発明のFM送信機は、水晶振動子Xoscや発振変調素子など一部を除いて、すべての構成要素が単一の半導体に集積されている。そして、各構成要素はBiCMOSプロセスを用いて形成されるが、アナログ信号系であるオーディオ部50,オーディオ部60,ステレオ変調部70,発振変調回路90、RF増幅回路102,RF増幅回路103はバイポーラ回路で形成し、またパルス系、ディジタル系であるPLL周波数シンセサイザ80,シフトレジスタ101は、主としてCMOS回路で形成する。
In the FM transmitter according to the present invention, all the components are integrated in a single semiconductor except for a part such as a crystal resonator Xosc and an oscillation modulation element. Each component is formed using a BiCMOS process. The
以上のように、本発明においては、ステレオ変調用の周波数信号である38KHz、19KHzとPLL周波数シンセサイザの周波数信号の必要なステップについて検討し、前者については分周化を採用し、後者については必要な周波数区分の見直しを行った。この結果、PLL周波数シンセサイザの基本振動周波数を7.6MHz(あるいはこの周波数の整数倍、又は整数分の周波数)を採用すれば、従来周波数毎に別々に必要とされていた水晶発振回路を共用できることに着目し、本発明をなしたものであり、これにより、水晶発振器及びこれに用いられる水晶振動子を単一にすることができる。 As described above, in the present invention, the necessary steps of the frequency signal of the frequency signal for stereo modulation, 38 KHz and 19 KHz, and the PLL frequency synthesizer are examined, frequency division is adopted for the former, and the latter is necessary. The frequency classification was reviewed. As a result, if the fundamental vibration frequency of the PLL frequency synthesizer is 7.6 MHz (or an integer multiple of this frequency, or a frequency corresponding to an integer), the crystal oscillation circuit that has been separately required for each frequency can be shared. The present invention has been made by paying attention to the above, and this makes it possible to use a single crystal oscillator and a single crystal resonator.
また、FM送信機の構成部品を、水晶振動子Xosc、発振変調素子Vc1,Vc2などの一部の外付け部品を除いて、単一の半導体装置に集積しているから、各構成要素の配置や配線が統一して整理され信頼性が向上し、部品点数が大幅に削減でき、また実効面積が小さくできる。 Further, since the components of the FM transmitter are integrated in a single semiconductor device except for some external components such as the crystal resonator Xosc and the oscillation modulation elements Vc1 and Vc2, the arrangement of each component And wiring are unified and arranged to improve reliability, the number of parts can be greatly reduced, and the effective area can be reduced.
更に、FM送信機の半導体集積化に際して、全体をBiCMOS回路で形成することと、その構成要素をアナログ信号系要素とパルス系、ディジタル系要素とに区分した。そして、アナログ信号系であるオーディオ部50,オーディオ部60,ステレオ変調部70,発振変調回路90、RF増幅回路102,RF増幅回路103はバイポーラ回路で形成すると共に、パルス系、ディジタル系であるPLL周波数シンセサイザ80,シフトレジスタ101は、主としてCMOS回路で形成したから、各構成要素の特徴にあった回路が構成できる。
Further, when the FM transmitter is integrated into a semiconductor, the whole is formed by a BiCMOS circuit, and its constituent elements are divided into an analog signal system element, a pulse system, and a digital system element. The
50 オーディオ部
60 オーディオ部
70 ステレオ変調部
80 PLL周波数シンセサイザ
80−1 基準周波数発振部
80−2 位相比較部
90 発振変調回路
100 FM送信機用半導体集積回路装置
DESCRIPTION OF
Claims (1)
該水晶振動子に結合され、固定の基本振動周波数を出力する基本振動周波数発振回路と、
リアクトルと、
該リアクトルに結合され、発振周波数が制御されるFM放送波発振回路と、
該FM放送波発振回路の発振周波数を可変分周するプログラムカウンタ、基本振動周波数を分周する基準周波数分周回路、前記プログラムカウンタの出力と前記基準周波数分周回路の出力とを比較して前記FM放送波発振回路の発振制御用の信号を出力する位相比較回路からなるPLL周波数シンセサイザと、
左右2系統の音声信号を前記基本振動周波数から生成されるクロックを用いてステレオ変調し、前記FM放送波発振回路の発振制御用の信号を出力するステレオ変調回路と、を備え、
前記基本振動周波数は、1.9MHz、3.8MHzまたは7.6MHzの整数倍であり、前記基準周波数分周回路の出力周波数を100kHz又は50kHzとし、前記ステレオ変調回路にはその出力をオフするように外部からミュート信号が入力されていることを特徴とするFM送信機。 A crystal unit,
A fundamental oscillation frequency oscillation circuit coupled to the crystal unit and outputting a fixed fundamental oscillation frequency;
Reactor,
An FM broadcast wave oscillation circuit coupled to the reactor and controlled in oscillation frequency;
A program counter for variably dividing the oscillation frequency of the FM broadcast wave oscillation circuit, a reference frequency divider for dividing the fundamental vibration frequency, and comparing the output of the program counter with the output of the reference frequency divider A PLL frequency synthesizer comprising a phase comparison circuit that outputs a signal for oscillation control of an FM broadcast wave oscillation circuit;
A stereo modulation circuit that stereo-modulates two left and right audio signals using a clock generated from the fundamental vibration frequency and outputs a signal for oscillation control of the FM broadcast wave oscillation circuit;
The fundamental vibration frequency is an integral multiple of 1.9 MHz, 3.8 MHz, or 7.6 MHz, the output frequency of the reference frequency divider circuit is set to 100 kHz or 50 kHz, and the output is turned off to the stereo modulation circuit. An FM transmitter characterized in that a mute signal is input from the outside.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351226A JP3957311B2 (en) | 2005-12-05 | 2005-12-05 | FM transmitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005351226A JP3957311B2 (en) | 2005-12-05 | 2005-12-05 | FM transmitter |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11028870A Division JP2000228635A (en) | 1999-02-05 | 1999-02-05 | Fm transmitter |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006081227A JP2006081227A (en) | 2006-03-23 |
JP2006081227A5 JP2006081227A5 (en) | 2006-05-11 |
JP3957311B2 true JP3957311B2 (en) | 2007-08-15 |
Family
ID=36160235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005351226A Expired - Fee Related JP3957311B2 (en) | 2005-12-05 | 2005-12-05 | FM transmitter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3957311B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102457274A (en) * | 2010-10-21 | 2012-05-16 | 钰宝科技股份有限公司 | Digital frequency synthesizer having phase-locking loop |
-
2005
- 2005-12-05 JP JP2005351226A patent/JP3957311B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102457274A (en) * | 2010-10-21 | 2012-05-16 | 钰宝科技股份有限公司 | Digital frequency synthesizer having phase-locking loop |
Also Published As
Publication number | Publication date |
---|---|
JP2006081227A (en) | 2006-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090128240A1 (en) | Oscillator, pll circuit, receiver and transmitter | |
US20100213916A1 (en) | Frequency modulator and fm transmission circuit using the same | |
JP2000228635A (en) | Fm transmitter | |
DE60336832D1 (en) | PRESET CIRCUIT FOR A VOLTAGE-CONTROLLED OSCILLATOR | |
JP3854912B2 (en) | Oscillator circuit | |
JP3957311B2 (en) | FM transmitter | |
US8125255B2 (en) | PLL circuit | |
JP3957312B2 (en) | FM transmitter | |
JP3957314B2 (en) | FM transmitter | |
JPS60177728A (en) | Low noise signal generator | |
JP3957315B2 (en) | FM transmitter | |
JP3957313B2 (en) | FM transmitter | |
US20070237333A1 (en) | FM transmitter using switched capacitor filter | |
KR100282193B1 (en) | Stereo signal demodulation circuit and stereo signal demodulation device using the same | |
JP5719541B2 (en) | Receiver circuit for radio clock | |
JP4076558B2 (en) | AM / FM radio receiver and local oscillation circuit used therefor | |
JP2007104355A (en) | Mixer/oscillator apparatus for tuner | |
JP4699402B2 (en) | Oscillator and frequency synthesizer | |
JPH09186587A (en) | Pll circuit | |
KR101874105B1 (en) | Multiband Hybrid Frequency Synthesizer | |
JP3786558B2 (en) | Semiconductor integrated circuit and wireless communication device | |
JP2000165277A (en) | Local oscillation circuit | |
JP2579260B2 (en) | PLL frequency synthesizer and tuner | |
KR20220070726A (en) | Phase locked loop apparatus with different output frequency signals | |
JP2004096470A (en) | Phase-locked loop circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060104 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060104 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20060214 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20060301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060628 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070507 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100518 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |