JP2579260B2 - PLL frequency synthesizer and tuner - Google Patents

PLL frequency synthesizer and tuner

Info

Publication number
JP2579260B2
JP2579260B2 JP3319982A JP31998291A JP2579260B2 JP 2579260 B2 JP2579260 B2 JP 2579260B2 JP 3319982 A JP3319982 A JP 3319982A JP 31998291 A JP31998291 A JP 31998291A JP 2579260 B2 JP2579260 B2 JP 2579260B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
frequency
terminal
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3319982A
Other languages
Japanese (ja)
Other versions
JPH05129950A (en
Inventor
保 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3319982A priority Critical patent/JP2579260B2/en
Publication of JPH05129950A publication Critical patent/JPH05129950A/en
Application granted granted Critical
Publication of JP2579260B2 publication Critical patent/JP2579260B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、PLL周波数シンセ
サイザおよびこれを有するチューナに関し、詳しくは、
ミニコンポ,ラジカセ等の音響機器、テレビ,CAT
等の映像機器、有線放送,無線等の受信装置などに用い
られる電子同調用チューナのためのIC化されたPLL
周波数シンセサイザに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL frequency synthesizer and a tuner having the same.
Audio equipment such as mini-components and boombox, televisions, CATV
PLL for electronic tuning tuner used for video equipment such as TV, cable broadcasting, wireless receiver etc.
It relates to a frequency synthesizer.

【0002】[0002]

【従来の技術】正確な周波数の発振信号を発生する発振
回路には、通常、水晶発振器が用いられる。しかし、水
晶発振器は高価なうえにサイズが大きい。したがって、
必要とする発振信号の種類が少ない場合はよいが、多数
要る場合には、その発振信号の数だけ発振回路を並べる
のはコストやサイズの面から制約を受ける。そのような
場合であっても、全ての発振信号を同時に用いる場合は
少なく、大抵の場合には選択された小数の発振信号が用
いられるものである。例えば、電子同調用チューナの周
波数混合回路用の局所発振周波数信号の生成等において
は、周波数の異なる数十以上の多数の正確な発振信号が
必要とされるが、一時期に用いられるのはその中の1つ
である。
2. Description of the Related Art Generally, a crystal oscillator is used for an oscillation circuit for generating an oscillation signal having an accurate frequency. However, crystal oscillators are expensive and large in size. Therefore,
It is preferable that the number of required oscillating signals is small, but if a large number of oscillating signals are required, arranging the oscillating circuits by the number of the oscillating signals is limited by cost and size. Even in such a case, there are few cases where all oscillation signals are used at the same time, and in most cases, a selected small number of oscillation signals are used. For example, in the generation of a local oscillation frequency signal for a frequency mixing circuit of an electronic tuning tuner, a large number of accurate oscillation signals of several tens or more having different frequencies are required. It is one of.

【0003】ここで、PLL周波数シンセサイザは、1
つの基本周波数信号から原理的には任意の有理数倍の周
波数を持つ発振信号を生成することができるものなの
で、このような局所発振周波数信号の生成等にはよく用
いられて、上述の如き制約を伴う水晶発振器を要する多
数の発振回路を代替する。このことを、以下、図を参照
しながら具体例をもって説明する。図4は、従来の構成
のPLL周波数シンセサイザを用いた電子同調回路、い
わゆるチューナ部のブロック図を示したものである。1
は高周波回路、2は基本発振回路、3はシンセサイザ回
路、4はローパスフィルタ(以下、LPFと略記)、5
は電圧制御発振回路(以下、VCOと略記)、6はマイ
クロコンピュータ回路(以下、MPUと略記)である。
Here, the PLL frequency synthesizer has 1
Since an oscillation signal having an arbitrary rational multiple of frequency can be generated in principle from the two fundamental frequency signals, it is often used for generating such a local oscillation frequency signal, and the above-described restrictions are imposed. Substitutes a large number of oscillation circuits that require a crystal oscillator. This will be described below with a specific example with reference to the drawings. Figure 4 is an electronic tuning circuit using a PLL frequency synthesizer of conventional construction, have
FIG. 3 shows a block diagram of a so-called tuner section . 1
Is a high-frequency circuit, 2 is a basic oscillation circuit, 3 is a synthesizer circuit, 4 is a low-pass filter (hereinafter abbreviated as LPF), 5
Denotes a voltage controlled oscillation circuit (hereinafter abbreviated as VCO), and 6 denotes a microcomputer circuit (hereinafter abbreviated as MPU).

【0004】高周波回路1は、高周波増幅回路1a、周
波数混合回路1bを具備して、アンテナが受信したAM
波やFM波等の高周波に局所発振周波数信号FSを混合
することで選択された特定の周波数の中間周波信号を出
力する。ただし、後半部は図示せず。基本発振回路2
は、水晶発振器を用いて構成されて、正確な周期を有す
る基本周波数信号FBを発生する。シンセサイザ回路3
は、可変分周回路3a,可変分周回路3bと、これらに
より分周された信号の位相及び周期を比較する位相比較
回路3cとを具備する。さらに、シンセサイザ制御回路
を具備して、外部のMPU6からの制御パラメータ等を
受け、それに従って前記の分周回路における分周比等を
定める。
The high-frequency circuit 1 includes a high-frequency amplifier circuit 1a and a frequency mixing circuit 1b.
By mixing the local oscillation frequency signal FS with a high frequency such as a wave or an FM wave, an intermediate frequency signal of a selected specific frequency is output. However, the latter half is not shown. Basic oscillation circuit 2
Is configured using a crystal oscillator to generate a fundamental frequency signal FB having an accurate period. Synthesizer circuit 3
Comprises a variable frequency dividing circuit 3a, a variable frequency dividing circuit 3b, and a phase comparing circuit 3c for comparing the phase and the period of the signal divided by these. Further, a synthesizer control circuit is provided to receive a control parameter or the like from an external MPU 6 and determine a frequency division ratio or the like in the frequency divider circuit according to the control parameter or the like.

【0005】LPF4,VCO5は、可変分周回路3
b,位相比較回路3cとともにフィードバックループを
構成する。そして、位相比較回路3cからの比較結果の
信号を受け、基本周波数信号FBの分周された信号と局
所発振周波数信号FSの分周された信号との比較結果が
等しくなるように、自身の出力信号である局所発振周波
数信号FSの周波数を増減する。MPU6は、図では詳
細構成が省略されているが、通常マイクロコンピュータ
及びインターフェイス等を具備し、必要な制御パラメー
タをシンセサイザ回路3へ設定したり、その状態を監視
したりする。
The LPF 4 and VCO 5 are provided with a variable frequency divider 3
b, constitutes a feedback loop together with the phase comparison circuit 3c. Then, it receives the signal of the comparison result from the phase comparison circuit 3c, and outputs its own output so that the comparison result between the divided signal of the fundamental frequency signal FB and the divided signal of the local oscillation frequency signal FS becomes equal. The frequency of the local oscillation frequency signal FS, which is a signal, is increased or decreased. Although the detailed configuration is omitted in the figure, the MPU 6 normally includes a microcomputer, an interface, and the like, and sets necessary control parameters to the synthesizer circuit 3 and monitors its state.

【0006】このような構成の下で、この電子同調回路
は、MPU6において同調周波数が1つ選択されて決め
られると、これに応じるパラメータを受けた上述のフィ
ードバックループすなわちPLL(フェイズロックルー
プ)の働きにより、1つの正確な周波数の基本周波数信
号FBから、その選択に対応する正確な周波数の局所発
振周波数信号FSを発生する。このようにしてVCO5
から出力された局所発振周波数信号FSは、周波数混合
回路1bに送られ、そこで中間周波数信号を選択するた
めに用いられる。
[0006] Under such a configuration, when one tuning frequency is selected and determined in the MPU 6, the electronic tuning circuit of the above-described feedback loop, that is, a PLL (phase lock loop) receiving a parameter corresponding to the tuning frequency. By operation, a local oscillation frequency signal FS having an accurate frequency corresponding to the selection is generated from one basic frequency signal FB having an accurate frequency. In this way, VCO5
Is sent to the frequency mixing circuit 1b, where it is used to select an intermediate frequency signal.

【0007】基本周波数信号FBから局所発振周波数信
号FSを生成するPLL周波数シンセサイザは、前述の
如く電子同調チューナ等に多用され需要も大きいので、
IC化されて一般に供給されている。このIC化の対象
部分は、基本発振回路2,シンセサイザ回路3,LPF
4,VCO5等からなるPLL周波数シンセサイザの回
路である。ただし、水晶発振器,容量の大きいコンデン
サ,高速大駆動能力のドライブ用トランジスタ等はIC
化できないので外付けされることとなる。なお、図4の
例では、さらに、高周波回路1の一部である周波数混合
回路1bをも、同一IC内に集積した場合の電子同調P
LL周波数シンセサイザIC7を、破線をもって示して
いる。
A PLL frequency synthesizer that generates a local oscillation frequency signal FS from the fundamental frequency signal FB is frequently used in electronic tuning tuners and the like as described above, and is in great demand.
It is generally supplied in the form of an IC. The target part of this IC conversion is a basic oscillator circuit 2, a synthesizer circuit 3, an LPF
4, a PLL frequency synthesizer circuit composed of a VCO 5 and the like. However, a crystal oscillator, a capacitor with a large capacity, a driving transistor with a high speed and a large driving capacity, etc. are IC
Since it cannot be changed, it will be attached externally. In addition, in the example of FIG. 4, the frequency tuning circuit 1b, which is a part of the high frequency circuit 1, is also integrated in the same IC.
The LL frequency synthesizer IC7 is indicated by a broken line.

【0008】[0008]

【発明が解決しようとする課題】ところで、このような
構成の回路では、高周波回路1及びVCO5は、高速性
及び耐雑音性を要求されるため、比較的高めの電源電圧
HFVccを必要とする。この電源電圧HFVccが低い
と、感度やダイナミックレンジが低下し、選択度も落ち
て混信しやすくなるため、例えば9V,12V等が用い
られる。一方、シンセサイザ回路3は、デジタル回路で
あり、外部のMPU6との整合等の関係もあって、通
常、MPU6用の電源電圧MPUVccと同じ5V程度の
電圧の電源電圧SVccが用いられる。
By the way, in the circuit having such a configuration, since the high-frequency circuit 1 and the VCO 5 are required to have high speed and noise resistance, a relatively high power supply voltage HFVcc is required. If the power supply voltage HFVcc is low, the sensitivity and the dynamic range are reduced, the selectivity is reduced, and interference is likely to occur. For example, 9 V, 12 V, or the like is used. On the other hand, the synthesizer circuit 3 is a digital circuit, and usually has a power supply voltage SVcc of about 5 V, which is the same as the power supply voltage MPUVcc for the MPU 6, because of the matching with the external MPU 6.

【0009】このため、電子同調PLL周波数シンセサ
イザIC7には2つの電源端子7a,7bが設けられて
いる。そして、電子同調PLL周波数シンセサイザIC
7は、端子7aを介して外部から電源電圧HFVccを受
け、それをVCO5及び周波数混合回路1bに供給し、
さらに、端子7bを介して外部から電源電圧SVccを受
け、それを基本発振回路2及びシンセサイザ回路3に供
給することで動作する。しかし、PLL周波数シンセサ
イザと高周波回路は、密接に関連しあって協動するの
で、また、高周波回路内の信号及び局所発振周波数信号
FSを長い配線により伝搬するのは耐雑音性等の観点か
らも困難なので、これらは、必然的に近接して配置さ
れ、場合によっては上述の説明の如く一部混在して構成
されることもある。
For this reason, the electronic tuning PLL frequency synthesizer IC 7 is provided with two power supply terminals 7a and 7b. And an electronically tuned PLL frequency synthesizer IC
7 receives a power supply voltage HFVcc from the outside via a terminal 7a and supplies it to the VCO 5 and the frequency mixing circuit 1b,
Further, it operates by receiving a power supply voltage SVcc from the outside via the terminal 7b and supplying it to the basic oscillation circuit 2 and the synthesizer circuit 3. However, since the PLL frequency synthesizer and the high-frequency circuit cooperate closely and cooperate with each other, the propagation of the signal in the high-frequency circuit and the local oscillation frequency signal FS through long wiring is also required from the viewpoint of noise resistance and the like. Due to the difficulty, they are necessarily arranged close to each other, and in some cases, they may be partially mixed as described above.

【0010】このため、輻射や回り込み等による不所望
な影響を相互に与えやすく、特に、高速で急峻にスイッ
チングする基本発振回路からの高調波成分による妨害波
の高周波回路への影響は大きく、電子同調チューナ開発
設計工数の増大や装置の性能,信頼性の低下等を招くた
め、問題である。この発明の目的は、このような従来技
術の問題点を解決するものであって、高周波回路への影
響が小さいPLL周波数シンセサイザの回路構成を実現
し、高性能な電子同調PLL周波数シンセサイザIC
よびこれを用いたチューナを提供することである。
For this reason, undesirable influences due to radiation, sneak path, and the like are likely to be exerted on each other. In particular, the influence of a harmonic component from a fundamental oscillation circuit that switches at high speed and steepness on a high-frequency circuit is large. This is a problem because it leads to an increase in the number of man-hours for tuning tuner development and design and a decrease in the performance and reliability of the apparatus. An object of the present invention is to solve such a problem of the prior art, and realizes a circuit configuration of a PLL frequency synthesizer having a small influence on a high-frequency circuit, and realizes a high-performance electronically tuned PLL frequency synthesizer IC or IC .
And a tuner using the same .

【0011】[0011]

【課題を解決するための手段】このような目的を達成す
るこの発明のチューナおよびそのPLL周波数シンセサ
イザの特徴は、PLLを構成する基本発振回路,可変分
周回路,位相比較回路,ローパスフィルタ,電圧制御発
振回路をIC内に集積して、第1,第2,第3の端子を
備え、基本発振回路の発生する基本周波数信号を外部か
ら設定された第1の分周比で分周し、電圧制御発振回路
の発生する局所発振周波数信号を外部から設定された第
2の分周比で分周し、これらの分周された信号を位相比
較回路で比較し、その比較結果が等しくなるように前記
電圧制御発振回路を制御するPLLにより、高周波回路
用の前記局所発振周波数信号を発生し、第1の端子を介
する外部からの第1の電源電圧を前記電圧制御発振回路
(又は、前記電圧制御発振回路及び前記高周波回路)に
供給し、第2の端子を介する外部からの第2の電源電圧
を前記位相比較回路に供給し、第3の端子を介する外部
からの第3の電源電圧を前記基本発振回路に供給し、前
記位相比較回路の動作電圧が前記電圧制御発振回路の動
作電圧と前記基本発振回路の動作電圧との中間の動作電
圧で動作するものである。
The tuner of the present invention and the PLL frequency synthesizer of the present invention that achieve the above objects are characterized by a basic oscillation circuit, a variable frequency divider, a phase comparator, a low-pass filter, A control oscillation circuit is integrated in an IC, and first, second, and third terminals are provided, and a basic frequency signal generated by the basic oscillation circuit is frequency-divided by a first frequency division ratio set from outside; The local oscillation frequency signal generated by the voltage controlled oscillation circuit is divided by a second division ratio set from the outside, and these divided signals are compared by a phase comparison circuit so that the comparison result becomes equal. The local oscillation frequency signal for a high-frequency circuit is generated by a PLL that controls the voltage-controlled oscillation circuit, and a first power supply voltage from the outside via a first terminal is supplied to the voltage-controlled oscillation circuit (or the voltage-controlled oscillation circuit). Control circuit and the high-frequency circuit), a second external power supply voltage via a second terminal to the phase comparison circuit, and a third external power supply voltage via a third terminal. Supply to the basic oscillation circuit,
The operating voltage of the phase comparison circuit is the operating voltage of the voltage controlled oscillation circuit.
Operating voltage between the operating voltage and the operating voltage of the basic oscillation circuit.
It works with pressure .

【0012】また、この発明の他の構成のチューナおよ
びそのPLL周波数シンセサイザの特徴は、PLLを構
成する基本発振回路,可変分周回路,位相比較回路,ロ
ーパスフィルタおよび電圧制御発振回路をIC内に集積
して、第1,第2,第3の端子を備え、基本発振回路の
発生する基本周波数信号を外部から設定された第1の分
周比で分周し、電圧制御発振回路の発生する局所発振周
波数信号を外部から設定された第2の分周比で分周し、
これらの分周された信号を位相比較回路で比較し、その
比較結果が等しくなるように前記電圧制御発振回路を制
御するPLLにより、高周波回路用の前記局所発振周波
数信号を発生し、第1の端子を介する外部からの第1の
電源電圧を前記電圧制御発振回路(又は、前記電圧制御
発振回路及び前記高周波回路)に供給し、第2の端子を
介する外部からの第2の電源電圧を前記位相比較回路に
供給し、第2,第3の端子間に降圧回路を接続し、第3
の端子を介して外部に平滑回路接続され、第3の端子
の電圧を第3の電源電圧として前記基本発振回路に供給
し、前記位相比較回路の動作電圧が前記電圧制御発振回
路の動作電圧と前記基本発振回路の動作電圧との中間の
動作電圧で動作するものである。
A tuner and a tuner having another configuration according to the present invention.
The characteristic of the PLL frequency synthesizer is that a basic oscillation circuit, a variable frequency dividing circuit, a phase comparison circuit, a low-pass filter, and a voltage controlled oscillation circuit which constitute the PLL are integrated in an IC, and the first, second, and third terminals are integrated. And divides a basic frequency signal generated by the basic oscillation circuit by a first frequency division ratio set from the outside, and converts a local oscillation frequency signal generated by the voltage controlled oscillation circuit into a second division frequency set from the outside. Divide by the circumference ratio,
These frequency-divided signals are compared by a phase comparison circuit, and the local oscillation frequency signal for a high-frequency circuit is generated by a PLL that controls the voltage-controlled oscillation circuit so that the comparison result becomes equal. A first external power supply voltage via a terminal is supplied to the voltage-controlled oscillation circuit (or the voltage-controlled oscillation circuit and the high-frequency circuit), and a second external power supply voltage via a second terminal is supplied to the voltage-controlled oscillation circuit. The voltage is supplied to the phase comparison circuit, and a step-down circuit is connected between the second and third terminals.
A smoothing circuit is connected to the outside through the terminal of the third oscillator, and the voltage of the third terminal is supplied to the basic oscillation circuit as a third power supply voltage.
The operating voltage of the phase comparison circuit is
Between the operating voltage of the circuit and the operating voltage of the basic oscillation circuit.
It operates at the operating voltage .

【0013】さらに、この発明の別の構成のチューナお
よびそのPLL周波数シンセサイザの特徴は、PLLを
構成する基本発振回路,可変分周回路,位相比較回路,
ローパスフィルタおよび電圧制御発振回路をIC内に集
積して、第1,第2,第3の端子を備え、基本発振回路
の発生する基本周波数信号を外部から設定された第1の
分周比で分周し、電圧制御発振回路の発生する局所発振
周波数信号を外部から設定された第2の分周比で分周
し、これらの分周された信号を位相比較回路で比較し、
その比較結果が等しくなるように前記電圧制御発振回路
を制御するPLLにより、高周波回路用の前記局所発振
周波数信号を発生し、第1の端子を介する外部からの第
1の電源電圧を前記電圧制御発振回路(又は、前記電圧
制御発振回路及び前記高周波回路)に供給し、第1,第
2の端子間に第1の降圧回路を接続し第2の端子を介し
て外部に第1の平滑回路接続され第2の端子の電圧を
第2の電源電圧としてを前記位相比較回路に供給し、第
2,第3の端子間に第2の降圧回路を接続し第3の端子
を介して外部に第2の平滑回路接続され第3の端子の
電圧を第3の電源電圧として前記基本発振回路に供給
し、前記位相比較回路の動作電圧が前記電圧制御発振回
路の動作電圧と前記基本発振回路の動作電圧との中間の
動作電圧で動作するものである。ただし、これらの何れ
の構成にあっても、水晶発振器,容量の大きいコンデン
サ,高速大駆動能力のドライブ用トランジスタ等はIC
内には集積できないので外付けされる。
The tuner of another configuration of the present invention and its PLL frequency synthesizer are characterized by a basic oscillation circuit, a variable frequency dividing circuit, a phase comparison circuit,
A low-pass filter and a voltage-controlled oscillation circuit are integrated in an IC, and first, second, and third terminals are provided, and a basic frequency signal generated by the basic oscillation circuit is converted at an externally set first division ratio. Frequency dividing, dividing a local oscillation frequency signal generated by the voltage controlled oscillation circuit by a second dividing ratio set from outside, and comparing these divided signals by a phase comparing circuit;
The local oscillation frequency signal for a high-frequency circuit is generated by a PLL that controls the voltage-controlled oscillation circuit so that the comparison result becomes equal, and a first power supply voltage from outside via a first terminal is controlled by the voltage control. An oscillator circuit (or the voltage-controlled oscillator circuit and the high-frequency circuit), a first step-down circuit is connected between the first and second terminals, and a first smoothing circuit is externally connected via the second terminal. Is supplied to the phase comparator circuit using the voltage of the second terminal as a second power supply voltage, a second step-down circuit is connected between the second and third terminals, and an external circuit is connected via the third terminal. supplied to the fundamental oscillation circuit voltage of the second third terminal smoothing circuit is connected as a third power supply voltage
The operating voltage of the phase comparison circuit is
Between the operating voltage of the circuit and the operating voltage of the basic oscillation circuit.
It operates at the operating voltage . However, in any of these configurations, a crystal oscillator, a capacitor having a large capacity, a driving transistor having a high speed and a large driving capacity, etc.
Since it cannot be integrated inside, it is attached externally.

【0014】[0014]

【作用】このような構成の、この発明のチューナおよび
PLL周波数シンセサイザにあっては、3つの端子に、
それぞれ異なる電源電圧が供給され又は降圧により発生
する。そして、これらの電圧は、1つの端子におけるも
のが高周波回路用の比較的高い例えば9〜12Vであっ
て電圧制御発振回路に供給され、他の端子におけるもの
がそれより低くて例えば5V程度であって位相比較回路
等に供給され、別の端子におけるものがさらにそれより
低くて例えば3V程度であって基本発振回路に供給され
る。このように、位相比較回路が電圧制御発振回路の動
作電圧と基本発振回路の動作電圧の中間電圧で動作する
ことで、たとえ基本発振回路を低い電圧にしたとしても
位相比較回路が両者回路の媒介を果たし、両者との間の
電圧差が等価的に小さくなり、回路全体は協動して動作
することができる。
According to the tuner and the PLL frequency synthesizer of the present invention having the above-described configurations, three terminals are provided.
Different power supply voltages are supplied or generated by step-down. The voltage at one terminal is supplied to the voltage-controlled oscillator circuit, which is relatively high, for example, 9 to 12 V for a high-frequency circuit, and the voltage at the other terminal is lower, for example, about 5 V. The voltage at another terminal is lower than that, for example, about 3 V, and is supplied to the basic oscillation circuit. In this way, the phase comparison circuit operates the voltage-controlled oscillation circuit.
Operates at an intermediate voltage between the operating voltage and the operating voltage of the basic oscillation circuit
Therefore, even if the basic oscillation circuit is set to a low voltage,
The phase comparison circuit acts as an intermediary between the two circuits,
The voltage difference becomes smaller equivalently, and the whole circuit operates in cooperation
can do.

【0015】したがって、高周波回路と同じ電源電圧で
動作する電圧制御発振回路の出力する局所発振周波数信
号は高周波回路との整合性がよく、また、位相比較回路
を含むシンセサイザ回路は通常のデジタル回路用の電源
電圧で動作するので外部の制御等を司るデジタル回路と
の整合性がよく、しかもシンセサイザ回路の電源電圧と
電圧制御発振回路のそれとの電圧差が大きくはないので
ローパスフィルタおよび電圧制御発振回路を駆動するこ
ともできる。さらに、基本発振回路は従来より低い電圧
の電源電圧のもとで発振するので、スイッチング時に放
散する妨害波のエネルギーレベルが小さく、しかも、シ
ンセサイザ回路との電源電圧差が大きくはないので基本
発振回路はシンセサイザ回路と協動することが可能であ
る。つまり、この発明のIC化されたPLL周波数シン
セサイザは、従来通りの作動が可能であって、なおか
つ、高周波回路に対して与える不所望な影響が小さいも
のである。
Therefore, the local oscillation frequency signal output from the voltage-controlled oscillation circuit operating at the same power supply voltage as the high-frequency circuit has good compatibility with the high-frequency circuit, and the synthesizer circuit including the phase comparison circuit is used for ordinary digital circuits. It operates with the power supply voltage of, so it has good consistency with the digital circuit that controls external control, etc. In addition, since the voltage difference between the power supply voltage of the synthesizer circuit and that of the voltage-controlled oscillation circuit is not large, a low-pass filter and a voltage-controlled oscillation circuit Can also be driven. Furthermore, since the basic oscillation circuit oscillates at a lower power supply voltage than before, the energy level of the disturbing wave radiated during switching is low, and the power supply voltage difference from the synthesizer circuit is not large, so the basic oscillation circuit Can work with a synthesizer circuit. That is, the PLL frequency synthesizer integrated into an IC according to the present invention can operate in a conventional manner, and has a small undesired effect on the high-frequency circuit.

【0016】[0016]

【実施例】以下、この発明のチューナにおけるPLL周
波数シンセサイザの一実施例を説明する。図1は、その
PLL周波数シンセサイザを応用した実施例としての電
子同調回路のブロック図であり、従来例の図4に対応す
るものである。ここで、1は高周波回路、2は基本発振
回路、3はシンセサイザ回路、4はローパスフィルタ
(LPF)、5は電圧制御発振回路(VCO)、6はマ
イクロコンピュータ回路(MPU)である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a PLL frequency synthesizer in a tuner according to the present invention will be described below. FIG. 1 is a block diagram of an electronic tuning circuit as an embodiment to which the PLL frequency synthesizer is applied, and corresponds to FIG. 4 of a conventional example. Here, 1 is a high-frequency circuit, 2 is a basic oscillation circuit, 3 is a synthesizer circuit, 4 is a low-pass filter (LPF), 5 is a voltage controlled oscillation circuit (VCO), and 6 is a microcomputer circuit (MPU).

【0017】また、破線をもって示される電子同調PL
L周波数シンセサイザIC70は、基本発振回路2,シ
ンセサイザ回路3,LPF4,VCO5等からなるPL
L周波数シンセサイザの回路を1つのIC内に具備する
ものである。ただし、水晶発振器,容量の大きいコンデ
ンサ,高速大駆動能力のドライブ用トランジスタ等はI
C化できないので外付けされている(図では代表例とし
てコンデンサを表示している)。なお、図1の例では、
従来例と同様、さらに、高周波回路1の一部である周波
数混合回路1bをも、同一IC内に集積している。しか
し、ICの電源用端子の数は増えており、外部から供給
される3種類の電源電圧HFVcc,SVcc,OSCVcc
を受けるために、3つの端子70a,70b,70cを
具備している。
The electronic tuning PL indicated by a broken line
The L frequency synthesizer IC 70 includes a PL including a basic oscillation circuit 2, a synthesizer circuit 3, an LPF 4, a VCO 5, and the like.
The circuit of the L frequency synthesizer is provided in one IC. However, a crystal oscillator, a capacitor having a large capacity, a driving transistor having a high speed and a large driving capacity, etc.
Since it cannot be converted to C, it is externally attached (a capacitor is shown as a typical example in the figure). In the example of FIG. 1,
As in the conventional example, a frequency mixing circuit 1b, which is a part of the high-frequency circuit 1, is also integrated in the same IC. However, the number of power supply terminals of the IC is increasing, and three kinds of power supply voltages HFVcc, SVcc, and OSCVcc supplied from outside are provided.
In order to receive the signals, three terminals 70a, 70b and 70c are provided.

【0018】高周波回路1は、アンテナが受信したAM
波やFM波等の高周波を受け選択された周波数の中間周
波信号を出力するものであるが、そのために、その高周
波を増幅する高周波増幅回路1a、中間周波信号を選択
するため高周波増幅回路1aの出力に局所発振周波数信
号FSを混合する周波数混合回路1bを具備する。そし
て、電源電圧としては、通常9V〜12Vの電源電圧H
FVccを受けて動作する。基本発振回路2は、水晶発振
器を用いて構成され、その働きによって温度変化や経時
変化の影響をほとんど受けない正確な周期を有する基本
周波数信号FBを発生する。この基本発振回路2は、電
源電圧として、通常3V程度の電源電圧OSCVccを受
けて動作するので、スイッチング時の雑音エネルギーが
小さくて、高周波回路1に与える妨害が少なくて済む。
The high frequency circuit 1 is configured to receive the AM signal received by the antenna.
It receives a high frequency such as a wave or an FM wave and outputs an intermediate frequency signal of a selected frequency. For this purpose, a high frequency amplifier circuit 1a for amplifying the high frequency and a high frequency amplifier circuit 1a for selecting the intermediate frequency signal are provided. A frequency mixing circuit 1b for mixing the local oscillation frequency signal FS with the output is provided. The power supply voltage is typically 9V to 12V.
It operates in response to FVcc. The basic oscillation circuit 2 is configured using a crystal oscillator, and generates a basic frequency signal FB having an accurate period that is hardly affected by a change in temperature or a change with time due to its operation. Since the basic oscillation circuit 2 operates by receiving a power supply voltage OSCVcc of about 3 V as a power supply voltage, noise energy at the time of switching is small and interference with the high-frequency circuit 1 can be reduced.

【0019】シンセサイザ回路3は、基本周波数信号F
Bを分周する可変分周回路3aと、局所発振周波数信号
FSを分周する可変分周回路3bと、これらの分周され
た信号の位相及び周期を比較する位相比較回路3cとを
具備する。さらに、シンセサイザ制御回路を具備して、
外部のMPU6からの制御パラメータ等を受け、それに
従って前記の分周回路3a,3bにおける分周比等を定
める。電源電圧としては、通常5V程度の電源電圧SV
ccを受けて動作するので、同程度の電源電圧MPUVcc
の供給を受けるMPU6との整合がよい、また、電源電
圧HFVccと電源電圧OSCVccとの中間の電圧なの
で、それらの電圧との差が少なく、基本発振回路2及び
LPF4,VCO5とも協動できる。
The synthesizer circuit 3 generates the fundamental frequency signal F
A variable frequency dividing circuit 3a for frequency dividing B, a variable frequency dividing circuit 3b for frequency dividing the local oscillation frequency signal FS, and a phase comparing circuit 3c for comparing phases and periods of these frequency divided signals are provided. . Furthermore, a synthesizer control circuit is provided,
A control parameter or the like from the external MPU 6 is received, and a frequency division ratio or the like in the frequency dividing circuits 3a and 3b is determined accordingly. The power supply voltage is usually about 5 V
, which operates at the same power supply voltage MPUVcc
And the voltage between the power supply voltage HFVcc and the power supply voltage OSCVcc is small, so that the difference between these voltages is small and the basic oscillation circuit 2 and the LPF 4 and VCO 5 can cooperate.

【0020】LPF4は、位相比較回路3cからの比較
結果の信号を受け、これから不所望な高周波側の成分を
取り除いて、電圧制御発振回路5への制御信号を発生す
る。VCO5は、LPF4からの制御信号に従って、す
なわち、基本周波数信号FBの分周された信号と局所発
振周波数信号FSの分周された信号との比較結果に応じ
て、自身の出力信号である局所発振周波数信号FSの周
波数を増減して、その比較結果が等しくなるように制御
する。電源電圧としては、高周波回路1と同じ電源電圧
HFVccを受けて動作するので、高周波回路1との整合
性がよく、そのため、高周波回路の性能を低下させるこ
とがない。
The LPF 4 receives the signal of the comparison result from the phase comparison circuit 3c, removes undesired components on the high frequency side, and generates a control signal to the voltage control oscillation circuit 5. The VCO 5 outputs its own local oscillation signal according to the control signal from the LPF 4, that is, according to the comparison result between the divided signal of the fundamental frequency signal FB and the divided signal of the local oscillation frequency signal FS. The frequency of the frequency signal FS is increased / decreased and controlled so that the comparison result becomes equal. As the power supply voltage operates in response to the same power supply voltage HFVcc as the high-frequency circuit 1, the matching with the high-frequency circuit 1 is good, so that the performance of the high-frequency circuit does not deteriorate.

【0021】MPU6は、図では詳細構成が省略されて
いるが、通常マイクロコンピュータ等を具備し、装置の
操作による入力や表示のための出力等も行い、それに応
じて必要な制御パラメータ例えば分周比等をシンセサイ
ザ回路3へ設定したり、その状態例えばPLLがロック
したか否か等を監視したりする。電源電圧としては、通
常電源電圧SVccと同じ5V程度の電源電圧MPUVcc
を受けて動作する。
Although the detailed configuration is omitted in the figure, the MPU 6 usually includes a microcomputer and the like, and also performs input and output for display by operation of the apparatus, and controls necessary control parameters such as frequency division in response thereto. The ratio and the like are set in the synthesizer circuit 3 and the state thereof, for example, whether or not the PLL is locked is monitored. As the power supply voltage, a power supply voltage MPUVcc of about 5 V which is the same as the normal power supply voltage SVcc
It operates in response to it.

【0022】このような構成の下で、この電子同調回路
は、MPU6において同調周波数が選択されると、1つ
の正確な周波数の基本周波数信号FBから、その選択に
対応する正確な周波数の局所発振周波数信号FSを発生
することができる。詳述すると、MPU6において同調
周波数が選択されて1つの周波数が決定されると、それ
に対応した制御パラメータがシンセサイザ回路3に設定
される。これによって、可変分周回路3a,3bにおけ
る分周比が定まる。この状態で、可変分周回路3b、位
相比較回路3c、LPF4、VCO5が構成するフィー
ドバックループにより局所発振周波数信号FSの周波数
が制御されて、正確な周波数の基本周波数信号FBから
分周比の比に正確に従う周波数の局所発振周波数信号F
Sが生成される。基本周波数信号FBが10.24MH
zとして具体的な数値例をあげると、局所発振周波数信
号FSに16.27MHzが欲しいときは可変分周回路
3a,3bにそれぞれ分周比2048と3254を設定
し、16.725MHzが欲しいときは可変分周回路3
a,3bにそれぞれ分周比2048と3345を設定す
ればよい。
Under such a configuration, when a tuning frequency is selected in the MPU 6, the electronic tuning circuit converts a local oscillation signal having an accurate frequency corresponding to the selection from the fundamental frequency signal FB having one accurate frequency. A frequency signal FS can be generated. More specifically, when a tuning frequency is selected in the MPU 6 and one frequency is determined, a corresponding control parameter is set in the synthesizer circuit 3. Thereby, the frequency division ratio in the variable frequency dividing circuits 3a and 3b is determined. In this state, the frequency of the local oscillation frequency signal FS is controlled by the feedback loop formed by the variable frequency dividing circuit 3b, the phase comparing circuit 3c, the LPF 4, and the VCO 5, and the ratio of the dividing ratio to the basic frequency signal FB having the correct frequency is obtained. Local oscillation frequency signal F having a frequency that exactly follows
S is generated. The fundamental frequency signal FB is 10.24 MH
As a specific numerical example of z, when 16.27 MHz is desired for the local oscillation frequency signal FS, the dividing ratios 2048 and 3254 are set for the variable frequency dividing circuits 3a and 3b, respectively, and when 16.725 MHz is desired. Variable frequency divider 3
The frequency division ratios 2048 and 3345 may be set for a and 3b, respectively.

【0023】このようにしてVCO5から出力された局
所発振周波数信号FSは、周波数混合回路1bに送ら
れ、そこで増幅された高周波と混合されて、中間周波信
号を選択するために用いられる。したがって、この発明
の構成の電子同調PLL周波数シンセサイザIC70を
用いた電子同調回路は、従来と同様の信号処理を行うこ
とが可能であり、しかも、基本発振回路2からの高周波
回路1に対する妨害波が減少した分だけ、性能が向上し
ている。なお、シンセサイザ回路3の全ての要素を電源
電圧SVccで動作させる必要はなく、例えば、可変分周
回路3a等は基本発振回路2と同じ電源電圧OSCVcc
で動作させても同様の作用効果である。
The local oscillation frequency signal FS output from the VCO 5 in this manner is sent to the frequency mixing circuit 1b, where it is mixed with the amplified high frequency and used to select an intermediate frequency signal. Therefore, the electronic tuning circuit using the electronic tuning PLL frequency synthesizer IC 70 having the configuration of the present invention can perform the same signal processing as the conventional one, and furthermore, the interference wave from the basic oscillation circuit 2 to the high frequency circuit 1 is reduced. The performance is improved by the reduced amount. It is not necessary to operate all elements of the synthesizer circuit 3 with the power supply voltage SVcc. For example, the variable frequency dividing circuit 3a and the like use the same power supply voltage OSCVcc as the basic oscillation circuit 2.
The same operation and effect can be obtained by operating the device.

【0024】また、この発明の他の構成の実施例を、図
2に示すが、図1の実施例との相違は、端子70cを介
して外部にコンデンサCc等からなる平滑回路が接続さ
れることと、端子70bと端子70cとの間でIC内に
抵抗Rc等からなる降圧回路を有することである。この
ような構成により、図1の実施例における電源電圧OS
CVccと同等の電源電圧が、端子70cを介して基本発
振回路2等に供給されるので、その作用効果は上述の実
施例におけるものと全く同様である。
FIG. 2 shows another embodiment of the present invention. The difference from the embodiment of FIG. 1 is that a smoothing circuit including a capacitor Cc and the like is connected to the outside via a terminal 70c. That is, a step-down circuit including a resistor Rc and the like is provided in the IC between the terminal 70b and the terminal 70c. With such a configuration, the power supply voltage OS in the embodiment of FIG.
Since a power supply voltage equivalent to CVcc is supplied to the basic oscillation circuit 2 and the like via the terminal 70c, the operation and effect are exactly the same as those in the above-described embodiment.

【0025】また、この発明の別の構成の実施例を、図
3に示すが、図1の実施例との相違は、端子70bを介
して外部にコンデンサCb等からなる平滑回路が接続さ
れることと、端子70cを介して外部にコンデンサCc
等からなる平滑回路が接続されることと、端子70aと
端子70bとの間でIC内に抵抗Rb等からなる降圧回
路を有することと、端子70bと端子70cとの間でI
C内に抵抗Rc等からなる降圧回路を有することであ
る。
FIG. 3 shows another embodiment of the present invention. The difference from the embodiment of FIG. 1 is that a smoothing circuit including a capacitor Cb and the like is connected to the outside via a terminal 70b. And that the capacitor Cc is externally connected through the terminal 70c.
A smoothing circuit composed of a resistor Rb or the like in the IC between the terminal 70a and the terminal 70b, and an IC between the terminal 70b and the terminal 70c.
C has a step-down circuit including a resistor Rc and the like.

【0026】このような構成により、図1の実施例にお
ける電源電圧SVccと同等の電源電圧が端子70bを介
してシンセサイザ回路3等に供給され、さらに電源電圧
OSCVccと同等の電源電圧が端子70cを介して基本
発振回路2等に供給されるので、その作用効果は上述の
実施例におけるものと全く同様である。なお、上述の他
の構成,別の構成の実施例における内蔵の降圧回路又は
外部の平滑回路に並列に、ツェナーダイオード等からな
る基準電圧発生回路が、IC内に内蔵され又は端子70
b,70cを介して外部に接続されていてもよい。
With such a configuration, a power supply voltage equivalent to the power supply voltage SVcc in the embodiment of FIG. 1 is supplied to the synthesizer circuit 3 and the like via the terminal 70b, and a power supply voltage equivalent to the power supply voltage OSCVcc is supplied to the terminal 70c. Since it is supplied to the basic oscillation circuit 2 and the like via the element, its operation and effect are exactly the same as those in the above-described embodiment. Note that a reference voltage generating circuit including a zener diode or the like is built in the IC or connected to the terminal 70 in parallel with the built-in step-down circuit or the external smoothing circuit in the above-described other configuration or another configuration of the embodiment.
b and 70c may be connected to the outside.

【0027】[0027]

【発明の効果】以上の説明から明らかなように、この発
明の構成のPLL周波数シンセサイザにあっては、高速
で急峻にスイッチングする基本発振回路の電源電圧を下
げてその動作レベルを下げ、輻射や回り込み等による不
所望な影響の原因となる高調波成分による妨害波を抑制
することができる。その結果、高周波回路への影響が小
さいPLL周波数シンセサイザを実現し高性能な電子同
調PLL周波数シンセサイザICを提供することがで
き、電子同調チューナ開発設計工数の短縮や装置の性
能,信頼性の向上にも貢献することができる。
As is apparent from the above description, in the PLL frequency synthesizer having the configuration of the present invention, the power supply voltage of the basic oscillation circuit that switches at high speed and steepness is lowered to lower its operation level, thereby reducing the radiation level. It is possible to suppress an interfering wave caused by a harmonic component which causes an undesired influence due to a wraparound or the like. As a result, a PLL frequency synthesizer with a small effect on high-frequency circuits can be realized, and a high-performance electronically tuned PLL frequency synthesizer IC can be provided. This reduces the number of electronic tuning tuner development design man-hours and improves the performance and reliability of the device. Can also contribute.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明のチューナにおけるPLL周波数シン
セサイザを用いた一実施例としての電子同調回路のブロ
ック図である。
FIG. 1 is a block diagram of an electronic tuning circuit as an embodiment using a PLL frequency synthesizer in a tuner of the present invention.

【図2】この発明の他の構成のPLL周波数シンセサイ
ザを用いた他の実施例としての電子同調回路のブロック
図である。
FIG. 2 is a block diagram of an electronic tuning circuit as another embodiment using a PLL frequency synthesizer having another configuration of the present invention.

【図3】この発明の別の構成のPLL周波数シンセサイ
ザを用いた別の実施例としての電子同調回路のブロック
図である。
FIG. 3 is a block diagram of an electronic tuning circuit as another embodiment using a PLL frequency synthesizer having another configuration of the present invention.

【図4】従来のチューナにおけるPLL周波数シンセサ
イザを用いた電子同調回路のブロック図である。
FIG. 4 is a block diagram of an electronic tuning circuit using a PLL frequency synthesizer in a conventional tuner .

【符号の説明】[Explanation of symbols]

1…高周波回路 2…基本発振回路 3…シンセサイザ回路 4…ローパスフィルタ回路 5…電圧制御発振回路 6…マイクロコンピュータ回路 7…電子同調PLL周波数シンセサイザIC 70…電子同調PLL周波数シンセサイザIC FB…基本周波数信号 FS…局所発振周波数信号 REFERENCE SIGNS LIST 1 high-frequency circuit 2 basic oscillator circuit 3 synthesizer circuit 4 low-pass filter circuit 5 voltage-controlled oscillator circuit 6 microcomputer circuit 7 electronic-tuned PLL frequency synthesizer IC 70 electronic-tuned PLL frequency synthesizer IC FB basic frequency signal FS: Local oscillation frequency signal

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】基本発振回路の発生する基本周波数信号を
外部から設定された第1の分周比で分周し、電圧制御発
振回路の発生する局所発振周波数信号を外部から設定さ
れた第2の分周比で分周し、これらの分周された信号を
位相比較回路で比較し、その比較結果が等しくなるよう
に前記電圧制御発振回路を制御するPLLにより、高周
波回路用の前記局所発振周波数信号を発生する、IC化
されたPLL周波数シンセサイザにおいて、 第1,第2,第3の端子を備え、第1の端子を介する外
部からの第1の電源電圧を前記電圧制御発振回路(又
は、前記電圧制御発振回路及び前記高周波回路)に供給
し、第1の電源電圧より低い、第2の端子を介する外部
からの第2の電源電圧を前記位相比較回路に供給し、第
1の電源電圧より低い、第3の端子を介する外部からの
第3の電源電圧を前記基本発振回路に供給し、前記位相
比較回路の動作電圧が前記電圧制御発振回路の動作電圧
と前記基本発振回路の動作電圧との中間の動作電圧で動
することを特徴とするPLL周波数シンセサイザ。
A frequency division circuit divides a fundamental frequency signal generated by a basic oscillation circuit by an externally set first division ratio, and converts a local oscillation frequency signal generated by a voltage controlled oscillation circuit to an externally set second oscillation frequency. The divided signals are compared by a phase comparison circuit, and the PLL that controls the voltage-controlled oscillation circuit so that the comparison results are equalized. An integrated circuit PLL frequency synthesizer for generating a frequency signal, comprising first, second, and third terminals, wherein a first power supply voltage from the outside via a first terminal is supplied to the voltage-controlled oscillator circuit (or And a second power supply voltage from the outside via a second terminal, which is lower than the first power supply voltage, is supplied to the phase comparison circuit. Third, lower than voltage Supplying a third power supply voltage from an external via the terminal to the fundamental oscillation circuit, said phase
The operating voltage of the comparison circuit is equal to the operating voltage of the voltage-controlled oscillation circuit.
Operating at an operating voltage intermediate between the operating voltage of the
PLL frequency synthesizer which is characterized in that work.
【請求項2】基本発振回路の発生する基本周波数信号を
外部から設定された第1の分周比で分周し、電圧制御発
振回路の発生する局所発振周波数信号を外部から設定さ
れた第2の分周比で分周し、これらの分周された信号を
位相比較回路で比較し、その比較結果が等しくなるよう
に前記電圧制御発振回路を制御するPLLにより、高周
波回路用の前記局所発振周波数信号を発生する、IC化
されたPLL周波数シンセサイザを備えるチューナにお
いて、 第1,第2,第3の端子を備え、第1の端子を介する外
部からの第1の電源電圧を前記電圧制御発振回路(又
は、前記電圧制御発振回路及び前記高周波回路)に供給
し、第1の電源電圧より低い、第2の端子を介する外部
からの第2の電源電圧を前記位相比較回路に供給し、第
2,第3の端子間に降圧回路を接続し、第3の端子を介
して外部に平滑回路接続され、第3の端子の電圧を第
3の電源電圧として前記基本発振回路に供給し、前記位
相比較回路の動作電圧が前記電圧制御発振回路の動作電
圧と前記基本発振回路の動作電圧との中間の動作電圧で
動作することを特徴とするPLL周波数シンセサイザを
有するチューナ。
2. The method of claim 1, further comprising: dividing a fundamental frequency signal generated by the basic oscillation circuit by an externally set first frequency division ratio; The divided signals are compared by a phase comparison circuit, and the PLL that controls the voltage-controlled oscillation circuit so that the comparison results are equalized. A tuner including an integrated PLL frequency synthesizer for generating a frequency signal, comprising: a first terminal, a second terminal, and a third terminal, wherein a first power supply voltage from outside via a first terminal is supplied to the voltage-controlled oscillator. Supplying a second power supply voltage from the outside via a second terminal, which is lower than the first power supply voltage, to the phase comparator circuit (or the voltage-controlled oscillation circuit and the high-frequency circuit); 2, the third end A step-down circuit is connected between the terminals, a smoothing circuit is connected to the outside via a third terminal, and the voltage of the third terminal is supplied to the basic oscillation circuit as a third power supply voltage.
The operating voltage of the phase comparison circuit is the operating voltage of the voltage controlled oscillator.
Voltage and the operating voltage of the basic oscillation circuit.
A tuner having a PLL frequency synthesizer operable .
【請求項3】基本発振回路の発生する基本周波数信号を
外部から設定された第1の分周比で分周し、電圧制御発
振回路の発生する局所発振周波数信号を外部から設定さ
れた第2の分周比で分周し、これらの分周された信号を
位相比較回路で比較し、その比較結果が等しくなるよう
に前記電圧制御発振回路を制御するPLLにより、高周
波回路用の前記局所発振周波数信号を発生する、IC化
されたPLL周波数シンセサイザを備えるチューナにお
いて、 第1,第2,第3の端子を備え、第1の端子を介する外
部からの第1の電源電圧を前記電圧制御発振回路(又
は、前記電圧制御発振回路及び前記高周波回路)に供給
し、第1,第2の端子間に第1の降圧回路を接続し第2
の端子を介して外部に第1の平滑回路接続され第2の
端子の電圧を第2の電源電圧として前記位相比較回路に
供給し、第2,第3の端子間に第2の降圧回路を接続
第3の端子を介して外部に第2の平滑回路接続され第
3の端子の電圧を第3の電源電圧として前記基本発振回
路に供給し、前記位相比較回路の動作電圧が前記電圧制
御発振回路の動作電圧と前記基本発振回路の動作電圧と
の中間の動作電圧で動作することを特徴とするPLL周
波数シンセサイザを有するチューナ。
3. The method of claim 1, further comprising: dividing a fundamental frequency signal generated by the basic oscillation circuit by an externally set first frequency division ratio; The divided signals are compared by a phase comparison circuit, and the PLL that controls the voltage-controlled oscillation circuit so that the comparison results are equalized. A tuner including an integrated PLL frequency synthesizer for generating a frequency signal, comprising: a first terminal, a second terminal, and a third terminal, wherein a first power supply voltage from outside via a first terminal is supplied to the voltage-controlled oscillator. Circuit (or the voltage-controlled oscillation circuit and the high-frequency circuit), and a first step-down circuit is connected between the first and second terminals.
A first smoothing circuit is connected to the outside via a terminal of the second stage, and the voltage of the second terminal is supplied to the phase comparison circuit as a second power supply voltage, and a second step-down circuit is provided between the second and third terminals. And a second smoothing circuit is externally connected via a third terminal to supply the voltage of the third terminal as a third power supply voltage to the basic oscillation circuit, and the operating voltage of the phase comparison circuit is Voltage regulation
Operating voltage of the control oscillation circuit and the operating voltage of the basic oscillation circuit.
A tuner having a PLL frequency synthesizer, wherein the tuner operates at an intermediate operating voltage .
JP3319982A 1991-11-07 1991-11-07 PLL frequency synthesizer and tuner Expired - Fee Related JP2579260B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3319982A JP2579260B2 (en) 1991-11-07 1991-11-07 PLL frequency synthesizer and tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3319982A JP2579260B2 (en) 1991-11-07 1991-11-07 PLL frequency synthesizer and tuner

Publications (2)

Publication Number Publication Date
JPH05129950A JPH05129950A (en) 1993-05-25
JP2579260B2 true JP2579260B2 (en) 1997-02-05

Family

ID=18116425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3319982A Expired - Fee Related JP2579260B2 (en) 1991-11-07 1991-11-07 PLL frequency synthesizer and tuner

Country Status (1)

Country Link
JP (1) JP2579260B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015128220A (en) * 2013-12-27 2015-07-09 セイコーエプソン株式会社 Oscillator circuit, oscillator, electronic apparatus, movable body and frequency adjustment method of oscillator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5052950A (en) * 1973-09-10 1975-05-10
JPH033421A (en) * 1989-05-31 1991-01-09 Hitachi Ltd Semiconductor integrated circuit device

Also Published As

Publication number Publication date
JPH05129950A (en) 1993-05-25

Similar Documents

Publication Publication Date Title
JP2002280901A (en) Method for adjusting oscillator, and adjustable oscillator
JPH038129B2 (en)
US7551906B2 (en) AM/FM radio receiver and local oscillator circuit used therein
CA2020387C (en) Station selecting apparatus
JP2559005B2 (en) Double super tuner
JP2579260B2 (en) PLL frequency synthesizer and tuner
US4249138A (en) Citizens band transceiver frequency synthesizer with single offset and reference oscillator
US20060072276A1 (en) Tunable tracking filter
JPH09186587A (en) Pll circuit
US20090079880A1 (en) Television Tuner
US20040106390A1 (en) Device for generating wide tunable frequency using frequency divider
JP3326286B2 (en) PLL frequency synthesizer circuit
US20020024393A1 (en) Electronic circuit for and a method of controlling the output frequency of a frequency synthesizer
JP3092540B2 (en) High frequency receiving circuit
JPS5852374B2 (en) frequency synthesizer receiver
JP3053838B2 (en) Video intermediate frequency circuit
JPH05227052A (en) Synthesizer receiver
JP2944019B2 (en) AFT circuit and electronic tuning tuner using the same
JPH08330998A (en) Tuner device
JP2000165277A (en) Local oscillation circuit
JP2790121B2 (en) Receiving machine
JPH055207B2 (en)
JPH0815251B2 (en) Electronic tuning receiver
JPH0519850B2 (en)
JPH0630452B2 (en) Microwave receiver

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees