JPH05129950A - Pll frequency synthesizer - Google Patents

Pll frequency synthesizer

Info

Publication number
JPH05129950A
JPH05129950A JP3319982A JP31998291A JPH05129950A JP H05129950 A JPH05129950 A JP H05129950A JP 3319982 A JP3319982 A JP 3319982A JP 31998291 A JP31998291 A JP 31998291A JP H05129950 A JPH05129950 A JP H05129950A
Authority
JP
Japan
Prior art keywords
circuit
frequency
power supply
terminal
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3319982A
Other languages
Japanese (ja)
Other versions
JP2579260B2 (en
Inventor
Tamotsu Suzuki
保 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP3319982A priority Critical patent/JP2579260B2/en
Publication of JPH05129950A publication Critical patent/JPH05129950A/en
Application granted granted Critical
Publication of JP2579260B2 publication Critical patent/JP2579260B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To realize an integrated PLL frequency synthesizer with the circuit configuration giving less effect onto a high frequency circuit. CONSTITUTION:The synthesizer is provided with a terminal 70a through which the high frequency circuit power supply voltage HFVcc of a comparatively high voltage is received and it is applied to a VCO 5, a terminal 70b through which a digital circuit power supply voltage SVcc is received and it is applied to a phase comparator circuit 3c or the like and a terminal 70c. Then the power supply voltage OSCVcc of a low voltage is received through the terminal 70c and fed to a basic oscillation circuit 2, etc., to attain a conventional operation, while undesired effect on a high frequency circuit 1 is suppressed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、PLL周波数シンセ
サイザに関し、詳しくは、ミニコンポ,ラジカセ等の音
響機器、テレビ,CATT・TV等の映像機器、有線放
送,無線等の受信装置などに用いられる電子同調用チュ
ーナのためのIC化されたPLL周波数シンセサイザに
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PLL frequency synthesizer, and more particularly to an electronic device used in audio equipment such as mini-components, radio-cassettes, televisions, video equipment such as CATT / TV, receiving devices such as cable broadcasting and radio. The present invention relates to an integrated PLL frequency synthesizer for a tuning tuner.

【0002】[0002]

【従来の技術】正確な周波数の発振信号を発生する発振
回路には、通常、水晶発振器が用いられる。しかし、水
晶発振器は高価なうえにサイズが大きい。したがって、
必要とする発振信号の種類が少ない場合はよいが、多数
要る場合には、その発振信号の数だけ発振回路を並べる
のはコストやサイズの面から制約を受ける。そのような
場合であっても、全ての発振信号を同時に用いる場合は
少なく、大抵の場合には選択された小数の発振信号が用
いられるものである。例えば、電子同調用チューナの周
波数混合回路用の局所発振周波数信号の生成等において
は、周波数の異なる数十以上の多数の正確な発振信号が
必要とされるが、一時期に用いられるのはその中の1つ
である。
2. Description of the Related Art A crystal oscillator is usually used for an oscillation circuit which generates an oscillation signal of an accurate frequency. However, the crystal oscillator is expensive and large in size. Therefore,
It is preferable that the number of types of oscillation signals required is small, but if a large number of oscillation signals are required, arranging the oscillation circuits by the number of oscillation signals is restricted in terms of cost and size. Even in such a case, it is rare that all the oscillation signals are used at the same time, and in most cases, a selected small number of oscillation signals are used. For example, in the generation of a local oscillation frequency signal for a frequency mixing circuit of an electronic tuning tuner, a large number of accurate oscillation signals of several tens or more different in frequency are required. Is one of.

【0003】ここで、PLL周波数シンセサイザは、1
つの基本周波数信号から原理的には任意の有理数倍の周
波数を持つ発振信号を生成することができるものなの
で、このような局所発振周波数信号の生成等にはよく用
いられて、上述の如き制約を伴う水晶発振器を要する多
数の発振回路を代替する。このことを、以下、図を参照
しながら具体例をもって説明する。図4は、従来の構成
のPLL周波数シンセサイザを用いた電子同調回路のブ
ロック図を示したものである。1は高周波回路、2は基
本発振回路、3はシンセサイザ回路、4はローパスフィ
ルタ(以下、LPFと略記)、5は電圧制御発振回路
(以下、VCOと略記)、6はマイクロコンピュータ回
路(以下、MPUと略記)である。
Here, the PLL frequency synthesizer has one
In principle, it is possible to generate an oscillation signal having an arbitrary rational multiple frequency from two fundamental frequency signals. Therefore, it is often used for generation of such a local oscillation frequency signal, and the above-mentioned constraint is applied. It replaces the numerous oscillator circuits that require the accompanying crystal oscillator. This will be described below with reference to a specific example with reference to the drawings. FIG. 4 is a block diagram of an electronic tuning circuit using a conventional PLL frequency synthesizer. 1 is a high frequency circuit, 2 is a basic oscillation circuit, 3 is a synthesizer circuit, 4 is a low pass filter (hereinafter abbreviated as LPF), 5 is a voltage controlled oscillation circuit (hereinafter abbreviated as VCO), 6 is a microcomputer circuit (hereinafter, (Abbreviated as MPU).

【0004】高周波回路1は、高周波増幅回路1a、周
波数混合回路1bを具備して、アンテナが受信したAM
波やFM波等の高周波に局所発振周波数信号FSを混合
することで選択された特定の周波数の中間周波信号を出
力する。ただし、後半部は図示せず。基本発振回路2
は、水晶発振器を用いて構成されて、正確な周期を有す
る基本周波数信号FBを発生する。シンセサイザ回路3
は、可変分周回路3a,可変分周回路3bと、これらに
より分周された信号の位相及び周期を比較する位相比較
回路3cとを具備する。さらに、シンセサイザ制御回路
を具備して、外部のMPU6からの制御パラメータ等を
受け、それに従って前記の分周回路における分周比等を
定める。
The high frequency circuit 1 comprises a high frequency amplifier circuit 1a and a frequency mixing circuit 1b, and the AM received by the antenna is received.
An intermediate frequency signal of a specific frequency selected by mixing the local oscillation frequency signal FS with a high frequency wave such as a wave or FM wave is output. However, the latter half is not shown. Basic oscillator circuit 2
Is constructed using a crystal oscillator to generate a fundamental frequency signal FB having an accurate period. Synthesizer circuit 3
Includes a variable frequency dividing circuit 3a, a variable frequency dividing circuit 3b, and a phase comparison circuit 3c for comparing the phase and period of the signals frequency-divided by these. Further, a synthesizer control circuit is provided to receive control parameters and the like from the external MPU 6 and determine the frequency division ratio and the like in the frequency divider circuit according to the control parameters and the like.

【0005】LPF4,VCO5は、可変分周回路3
b,位相比較回路3cとともにフィードバックループを
構成する。そして、位相比較回路3cからの比較結果の
信号を受け、基本周波数信号FBの分周された信号と局
所発振周波数信号FSの分周された信号との比較結果が
等しくなるように、自身の出力信号である局所発振周波
数信号FSの周波数を増減する。MPU6は、図では詳
細構成が省略されているが、通常マイクロコンピュータ
及びインターフェイス等を具備し、必要な制御パラメー
タをシンセサイザ回路3へ設定したり、その状態を監視
したりする。
The LPF4 and VCO5 are variable frequency divider 3
b, together with the phase comparison circuit 3c, form a feedback loop. Then, it receives the signal of the comparison result from the phase comparison circuit 3c and outputs its own so that the comparison result of the frequency-divided signal of the basic frequency signal FB and the frequency-divided signal of the local oscillation frequency signal FS becomes equal. The frequency of the local oscillation frequency signal FS which is a signal is increased or decreased. Although detailed configuration is omitted in the figure, the MPU 6 usually includes a microcomputer, an interface, etc., and sets necessary control parameters to the synthesizer circuit 3 and monitors the state thereof.

【0006】このような構成の下で、この電子同調回路
は、MPU6において同調周波数が1つ選択されて決め
られると、これに応じるパラメータを受けた上述のフィ
ードバックループすなわちPLL(フェイズロックルー
プ)の働きにより、1つの正確な周波数の基本周波数信
号FBから、その選択に対応する正確な周波数の局所発
振周波数信号FSを発生する。このようにしてVCO5
から出力された局所発振周波数信号FSは、周波数混合
回路1bに送られ、そこで中間周波数信号を選択するた
めに用いられる。
Under such a configuration, when the MPU 6 selects and determines one tuning frequency, the electronic tuning circuit of the above-mentioned feedback loop, that is, the PLL (phase lock loop), receives a parameter according to the selected tuning frequency. By the function, the local oscillation frequency signal FS having the correct frequency corresponding to the selection is generated from the fundamental frequency signal FB having the one correct frequency. In this way VCO5
The local oscillation frequency signal FS output from is sent to the frequency mixing circuit 1b, where it is used to select an intermediate frequency signal.

【0007】基本周波数信号FBから局所発振周波数信
号FSを生成するPLL周波数シンセサイザは、前述の
如く電子同調チューナ等に多用され需要も大きいので、
IC化されて一般に供給されている。このIC化の対象
部分は、基本発振回路2,シンセサイザ回路3,LPF
4,VCO5等からなるPLL周波数シンセサイザの回
路である。ただし、水晶発振器,容量の大きいコンデン
サ,高速大駆動能力のドライブ用トランジスタ等はIC
化できないので外付けされることとなる。なお、図4の
例では、さらに、高周波回路1の一部である周波数混合
回路1bをも、同一IC内に集積した場合の電子同調P
LL周波数シンセサイザIC7を、破線をもって示して
いる。
Since the PLL frequency synthesizer for generating the local oscillation frequency signal FS from the basic frequency signal FB is widely used in the electronic tuning tuner and the like as described above, the demand thereof is also great.
It is made into an IC and generally supplied. The target part of this IC is the basic oscillator circuit 2, the synthesizer circuit 3, the LPF.
4, a PLL frequency synthesizer circuit including VCO 5 and the like. However, crystal oscillators, capacitors with large capacitance, drive transistors with high-speed and large-drive capacity are ICs.
Since it cannot be converted, it will be externally attached. In the example of FIG. 4, electronic tuning P when the frequency mixing circuit 1b which is a part of the high frequency circuit 1 is further integrated in the same IC.
The LL frequency synthesizer IC7 is indicated by a broken line.

【0008】[0008]

【発明が解決しようとする課題】ところで、このような
構成の回路では、高周波回路1及びVCO5は、高速性
及び耐雑音性を要求されるため、比較的高めの電源電圧
HFVccを必要とする。この電源電圧HFVccが低い
と、感度やダイナミックレンジが低下し、選択度も落ち
て混信しやすくなるため、例えば9V,12V等が用い
られる。一方、シンセサイザ回路3は、デジタル回路で
あり、外部のMPU6との整合等の関係もあって、通
常、MPU6用の電源電圧MPUVccと同じ5V程度の
電圧の電源電圧SVccが用いられる。
In the circuit having such a configuration, the high frequency circuit 1 and the VCO 5 are required to have high speed and noise resistance, and thus require a relatively high power supply voltage HFVcc. If the power supply voltage HFVcc is low, the sensitivity and dynamic range are lowered, the selectivity is lowered, and interference easily occurs, so that 9V, 12V or the like is used. On the other hand, the synthesizer circuit 3 is a digital circuit, and usually has a power supply voltage SVcc of about 5V, which is the same as the power supply voltage MPUVcc for the MPU 6, due to the relationship such as matching with the external MPU 6.

【0009】このため、電子同調PLL周波数シンセサ
イザIC7には2つの電源端子7a,7bが設けられて
いる。そして、電子同調PLL周波数シンセサイザIC
7は、端子7aを介して外部から電源電圧HFVccを受
け、それをVCO5及び周波数混合回路1bに供給し、
さらに、端子7bを介して外部から電源電圧SVccを受
け、それを基本発振回路2及びシンセサイザ回路3に供
給することで動作する。しかし、PLL周波数シンセサ
イザと高周波回路は、密接に関連しあって協動するの
で、また、高周波回路内の信号及び局所発振周波数信号
FSを長い配線により伝搬するのは耐雑音性等の観点か
らも困難なので、これらは、必然的に近接して配置さ
れ、場合によっては上述の説明の如く一部混在して構成
されることもある。
Therefore, the electronic tuning PLL frequency synthesizer IC7 is provided with two power supply terminals 7a and 7b. And an electronically tuned PLL frequency synthesizer IC
7 receives the power supply voltage HFVcc from the outside through the terminal 7a and supplies it to the VCO 5 and the frequency mixing circuit 1b,
Further, it operates by receiving a power supply voltage SVcc from the outside through the terminal 7b and supplying it to the basic oscillation circuit 2 and the synthesizer circuit 3. However, since the PLL frequency synthesizer and the high frequency circuit are closely related to each other, the signal in the high frequency circuit and the local oscillation frequency signal FS are propagated through a long wiring from the viewpoint of noise resistance and the like. Since they are difficult, they are necessarily arranged close to each other, and in some cases, they may be partially mixed as described above.

【0010】このため、輻射や回り込み等による不所望
な影響を相互に与えやすく、特に、高速で急峻にスイッ
チングする基本発振回路からの高調波成分による妨害波
の高周波回路への影響は大きく、電子同調チューナ開発
設計工数の増大や装置の性能,信頼性の低下等を招くた
め、問題である。この発明の目的は、このような従来技
術の問題点を解決するものであって、高周波回路への影
響が小さいPLL周波数シンセサイザの回路構成を実現
し、高性能な電子同調PLL周波数シンセサイザICを
提供することである。
Therefore, undesired influences due to radiation, sneaking, and the like are likely to be exerted on each other, and in particular, harmonic components from a fundamental oscillator circuit that rapidly and rapidly switches have a large influence on a high-frequency circuit. This is a problem because it causes an increase in tuning tuner development and design man-hours and a decrease in device performance and reliability. An object of the present invention is to solve the above-mentioned problems of the prior art, to realize a circuit configuration of a PLL frequency synthesizer having a small influence on a high frequency circuit, and to provide a high-performance electronic tuning PLL frequency synthesizer IC. It is to be.

【0011】[0011]

【課題を解決するための手段】このような目的を達成す
るこの発明の構成のPLL周波数シンセサイザは、PL
Lを構成する基本発振回路,可変分周回路,位相比較回
路,ローパスフィルタ,電圧制御発振回路をIC内に集
積して、第1,第2,第3の端子を備え、基本発振回路
の発生する基本周波数信号を外部から設定された第1の
分周比で分周し、電圧制御発振回路の発生する局所発振
周波数信号を外部から設定された第2の分周比で分周
し、これらの分周された信号を位相比較回路で比較し、
その比較結果が等しくなるように前記電圧制御発振回路
を制御するPLLにより、高周波回路用の前記局所発振
周波数信号を発生し、第1の端子を介する外部からの第
1の電源電圧を前記電圧制御発振回路(又は、前記電圧
制御発振回路及び前記高周波回路)に供給し、第2の端
子を介する外部からの第2の電源電圧を前記位相比較回
路に供給し、第3の端子を介する外部からの第3の電源
電圧を前記基本発振回路に供給するものである。
A PLL frequency synthesizer having the structure of the present invention that achieves the above object is a PL frequency synthesizer.
A basic oscillator circuit that constitutes L, a variable frequency divider circuit, a phase comparator circuit, a low-pass filter, and a voltage-controlled oscillator circuit are integrated in the IC, and the first, second, and third terminals are provided to generate the basic oscillator circuit. The fundamental frequency signal is divided by a first dividing ratio set externally, and the local oscillation frequency signal generated by the voltage controlled oscillator circuit is divided by a second dividing ratio set externally. Compare the frequency-divided signals of in the phase comparison circuit,
The local oscillation frequency signal for the high frequency circuit is generated by the PLL that controls the voltage controlled oscillation circuit so that the comparison results are equal, and the first power supply voltage from the outside via the first terminal is voltage controlled. An oscillator circuit (or the voltage-controlled oscillator circuit and the high-frequency circuit) is supplied, a second power supply voltage from the outside via a second terminal is supplied to the phase comparison circuit, and an external source via the third terminal is supplied. The third power supply voltage is supplied to the basic oscillation circuit.

【0012】また、この発明の他の構成のPLL周波数
シンセサイザは、PLLを構成する基本発振回路,可変
分周回路,位相比較回路,ローパスフィルタおよび電圧
制御発振回路をIC内に集積して、第1,第2,第3の
端子を備え、基本発振回路の発生する基本周波数信号を
外部から設定された第1の分周比で分周し、電圧制御発
振回路の発生する局所発振周波数信号を外部から設定さ
れた第2の分周比で分周し、これらの分周された信号を
位相比較回路で比較し、その比較結果が等しくなるよう
に前記電圧制御発振回路を制御するPLLにより、高周
波回路用の前記局所発振周波数信号を発生し、第1の端
子を介する外部からの第1の電源電圧を前記電圧制御発
振回路(又は、前記電圧制御発振回路及び前記高周波回
路)に供給し、第2の端子を介する外部からの第2の電
源電圧を前記位相比較回路に供給し、第2,第3の端子
間に降圧回路を内蔵し、第3の端子を介して外部に平滑
回路を接続され、第3の端子の電圧を第3の電源電圧と
して前記基本発振回路に供給するものである。
A PLL frequency synthesizer having another structure of the present invention has a basic oscillator circuit, a variable frequency divider circuit, a phase comparator circuit, a low-pass filter and a voltage controlled oscillator circuit, which compose the PLL, integrated in an IC. The first oscillation frequency signal generated by the fundamental oscillation circuit is divided by the externally set first frequency division ratio to provide the local oscillation frequency signal generated by the voltage controlled oscillation circuit. A PLL that divides by a second dividing ratio set from the outside, compares these divided signals by a phase comparison circuit, and controls the voltage controlled oscillation circuit so that the comparison results are equal, The local oscillation frequency signal for a high frequency circuit is generated, and a first power supply voltage from the outside through a first terminal is supplied to the voltage controlled oscillation circuit (or the voltage controlled oscillation circuit and the high frequency circuit), First A second power supply voltage from the outside via the terminal of is supplied to the phase comparison circuit, a step-down circuit is built in between the second and third terminals, and a smoothing circuit is connected to the outside via the third terminal. , The voltage of the third terminal is supplied to the basic oscillation circuit as a third power supply voltage.

【0013】さらに、この発明の別の構成のPLL周波
数シンセサイザは、PLLを構成する基本発振回路,可
変分周回路,位相比較回路,ローパスフィルタおよび電
圧制御発振回路をIC内に集積して、第1,第2,第3
の端子を備え、基本発振回路の発生する基本周波数信号
を外部から設定された第1の分周比で分周し、電圧制御
発振回路の発生する局所発振周波数信号を外部から設定
された第2の分周比で分周し、これらの分周された信号
を位相比較回路で比較し、その比較結果が等しくなるよ
うに前記電圧制御発振回路を制御するPLLにより、高
周波回路用の前記局所発振周波数信号を発生し、第1の
端子を介する外部からの第1の電源電圧を前記電圧制御
発振回路(又は、前記電圧制御発振回路及び前記高周波
回路)に供給し、第1,第2の端子間に第1の降圧回路
を内蔵し第2の端子を介して外部に第1の平滑回路を接
続され第2の端子の電圧を第2の電源電圧としてを前記
位相比較回路に供給し、第2,第3の端子間に第2の降
圧回路を内蔵し第3の端子を介して外部に第2の平滑回
路を接続され第3の端子の電圧を第3の電源電圧として
前記基本発振回路に供給するものである。ただし、これ
らの何れの構成にあっても、水晶発振器,容量の大きい
コンデンサ,高速大駆動能力のドライブ用トランジスタ
等はIC内には集積できないので外付けされる。
Further, a PLL frequency synthesizer having another structure of the present invention is such that a basic oscillating circuit, a variable frequency dividing circuit, a phase comparing circuit, a low-pass filter and a voltage controlled oscillating circuit which compose the PLL are integrated in an IC. First, second, third
And dividing the basic frequency signal generated by the basic oscillation circuit by a first frequency division ratio set from the outside, and the local oscillation frequency signal generated by the voltage controlled oscillation circuit from the second frequency ratio set from the outside. The local oscillation for the high frequency circuit is performed by a PLL that divides the divided signal by a frequency division ratio, compares the divided signals by a phase comparison circuit, and controls the voltage controlled oscillation circuit so that the comparison results become equal. A frequency signal is generated and a first power supply voltage from the outside via a first terminal is supplied to the voltage controlled oscillator circuit (or the voltage controlled oscillator circuit and the high frequency circuit), and first and second terminals are provided. A first smoothing circuit is connected to the outside via a second terminal and a first step-down circuit is provided between the first smoothing circuit and the second smoothing circuit. The second step-down voltage circuit is built in between the second and third terminals. To the outside through the terminal and supplies to the fundamental oscillation circuit voltage of the second third terminal is connected to the smoothing circuit as the third power supply voltage. However, in any of these configurations, the crystal oscillator, the capacitor having a large capacitance, the driving transistor having a high speed and a large driving capability, and the like cannot be integrated in the IC and are therefore externally attached.

【0014】[0014]

【作用】このような構成の、この発明のPLL周波数シ
ンセサイザにあっては、3つの端子に、それぞれ異なる
電源電圧が供給され又は降圧により発生する。そして、
これらの電圧は、1つの端子におけるものが高周波回路
用の比較的高い例えば9〜12Vであって電圧制御発振
回路に供給され、他の端子におけるものがそれより低く
て例えば5V程度であって位相比較回路等に供給され、
別の端子におけるものがさらにそれより低くて例えば3
V程度であって基本発振回路に供給される。
In the PLL frequency synthesizer of the present invention having such a configuration, different power supply voltages are supplied to the three terminals or generated by stepping down. And
These voltages are supplied to the voltage controlled oscillator circuit at one terminal being relatively high, for example, 9 to 12V for the high frequency circuit, and those at the other terminals are lower than that, for example, about 5V, and the phase It is supplied to the comparison circuit,
At another terminal is even lower, for example 3
It is about V and is supplied to the basic oscillation circuit.

【0015】したがって、高周波回路と同じ電源電圧で
動作する電圧制御発振回路の出力する局所発振周波数信
号は高周波回路との整合性がよく、また、位相比較回路
を含むシンセサイザ回路は通常のデジタル回路用の電源
電圧で動作するので外部の制御等を司るデジタル回路と
の整合性がよく、しかもシンセサイザ回路の電源電圧と
電圧制御発振回路のそれとの電圧差が大きくはないので
ローパスフィルタおよび電圧制御発振回路を駆動するこ
ともできる。さらに、基本発振回路は従来より低い電圧
の電源電圧のもとで発振するので、スイッチング時に放
散する妨害波のエネルギーレベルが小さく、しかも、シ
ンセサイザ回路との電源電圧差が大きくはないので基本
発振回路はシンセサイザ回路と協動することが可能であ
る。つまり、この発明のIC化されたPLL周波数シン
セサイザは、従来通りの作動が可能であって、なおか
つ、高周波回路に対して与える不所望な影響が小さいも
のである。
Therefore, the local oscillation frequency signal output from the voltage controlled oscillator operating at the same power supply voltage as that of the high frequency circuit has good matching with the high frequency circuit, and the synthesizer circuit including the phase comparison circuit is for a normal digital circuit. Since it operates with the power supply voltage of the low-pass filter and the voltage-controlled oscillation circuit, it has good compatibility with the digital circuit that controls external control, and the voltage difference between the power-supply voltage of the synthesizer circuit and that of the voltage-controlled oscillation circuit is not large. Can also be driven. Furthermore, since the basic oscillator circuit oscillates under a power supply voltage that is lower than conventional ones, the energy level of the interfering waves dissipated during switching is small, and the power supply voltage difference with the synthesizer circuit is not large, so the basic oscillator circuit Is capable of working with synthesizer circuits. That is, the integrated-circuit PLL frequency synthesizer of the present invention can operate in the conventional manner and has a small undesired effect on the high frequency circuit.

【0016】[0016]

【実施例】以下、この発明の構成のPLL周波数シンセ
サイザの一実施例を説明する。図1は、そのPLL周波
数シンセサイザを応用した実施例としての電子同調回路
のブロック図であり、従来例の図4に対応するものであ
る。ここで、1は高周波回路、2は基本発振回路、3は
シンセサイザ回路、4はローパスフィルタ(LPF)、
5は電圧制御発振回路(VCO)、6はマイクロコンピ
ュータ回路(MPU)である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the PLL frequency synthesizer having the structure of the present invention will be described below. FIG. 1 is a block diagram of an electronic tuning circuit as an embodiment to which the PLL frequency synthesizer is applied, and corresponds to FIG. 4 of a conventional example. Here, 1 is a high frequency circuit, 2 is a basic oscillation circuit, 3 is a synthesizer circuit, 4 is a low pass filter (LPF),
Reference numeral 5 is a voltage controlled oscillator (VCO), and 6 is a microcomputer circuit (MPU).

【0017】また、破線をもって示される電子同調PL
L周波数シンセサイザIC70は、基本発振回路2,シ
ンセサイザ回路3,LPF4,VCO5等からなるPL
L周波数シンセサイザの回路を1つのIC内に具備する
ものである。ただし、水晶発振器,容量の大きいコンデ
ンサ,高速大駆動能力のドライブ用トランジスタ等はI
C化できないので外付けされている(図では代表例とし
てコンデンサを表示している)。なお、図1の例では、
従来例と同様、さらに、高周波回路1の一部である周波
数混合回路1bをも、同一IC内に集積している。しか
し、ICの電源用端子の数は増えており、外部から供給
される3種類の電源電圧HFVcc,SVcc,OSCVcc
を受けるために、3つの端子70a,70b,70cを
具備している。
Further, an electronic tuning PL shown by a broken line
The L frequency synthesizer IC 70 is a PL including a basic oscillator circuit 2, a synthesizer circuit 3, an LPF 4, and a VCO 5.
The L frequency synthesizer circuit is provided in one IC. However, crystal oscillators, high-capacity capacitors, high-speed, high-driving drive transistors, etc.
Since it cannot be converted to C, it is externally attached (in the figure, a capacitor is shown as a typical example). In addition, in the example of FIG.
Similar to the conventional example, the frequency mixing circuit 1b which is a part of the high frequency circuit 1 is also integrated in the same IC. However, the number of power supply terminals of the IC is increasing, and there are three kinds of power supply voltages HFVcc, SVcc, OSCVcc supplied from the outside.
It is provided with three terminals 70a, 70b, 70c for receiving.

【0018】高周波回路1は、アンテナが受信したAM
波やFM波等の高周波を受け選択された周波数の中間周
波信号を出力するものであるが、そのために、その高周
波を増幅する高周波増幅回路1a、中間周波信号を選択
するため高周波増幅回路1aの出力に局所発振周波数信
号FSを混合する周波数混合回路1bを具備する。そし
て、電源電圧としては、通常9V〜12Vの電源電圧H
FVccを受けて動作する。基本発振回路2は、水晶発振
器を用いて構成され、その働きによって温度変化や経時
変化の影響をほとんど受けない正確な周期を有する基本
周波数信号FBを発生する。この基本発振回路2は、電
源電圧として、通常3V程度の電源電圧OSCVccを受
けて動作するので、スイッチング時の雑音エネルギーが
小さくて、高周波回路1に与える妨害が少なくて済む。
The high frequency circuit 1 has an AM received by the antenna.
Of the high frequency amplifier circuit 1a for amplifying the high frequency and the high frequency amplifier circuit 1a for selecting the intermediate frequency signal. The frequency mixing circuit 1b that mixes the local oscillation frequency signal FS with the output is provided. Then, as the power supply voltage, a power supply voltage H of usually 9 V to 12 V is used.
It operates by receiving FVcc. The basic oscillating circuit 2 is configured by using a crystal oscillator, and generates a basic frequency signal FB having an accurate cycle which is hardly affected by temperature changes and aging changes due to its function. Since the basic oscillation circuit 2 operates by receiving the power supply voltage OSCVcc of about 3V as a power supply voltage, noise energy at the time of switching is small and interference to the high frequency circuit 1 is small.

【0019】シンセサイザ回路3は、基本周波数信号F
Bを分周する可変分周回路3aと、局所発振周波数信号
FSを分周する可変分周回路3bと、これらの分周され
た信号の位相及び周期を比較する位相比較回路3cとを
具備する。さらに、シンセサイザ制御回路を具備して、
外部のMPU6からの制御パラメータ等を受け、それに
従って前記の分周回路3a,3bにおける分周比等を定
める。電源電圧としては、通常5V程度の電源電圧SV
ccを受けて動作するので、同程度の電源電圧MPUVcc
の供給を受けるMPU6との整合がよい、また、電源電
圧HFVccと電源電圧OSCVccとの中間の電圧なの
で、それらの電圧との差が少なく、基本発振回路2及び
LPF4,VCO5とも協動できる。
The synthesizer circuit 3 has a fundamental frequency signal F
A variable frequency dividing circuit 3a for frequency-dividing B, a variable frequency dividing circuit 3b for frequency-dividing the local oscillation frequency signal FS, and a phase comparison circuit 3c for comparing the phase and period of these frequency-divided signals are provided. .. Furthermore, with a synthesizer control circuit,
The control parameters and the like from the external MPU 6 are received, and the frequency division ratios and the like in the frequency dividing circuits 3a and 3b are determined accordingly. The power supply voltage is usually about 5V
Since it operates by receiving cc, it has the same power supply voltage MPUVcc
Of the power supply voltage HFVcc and the power supply voltage OSCVcc, the difference between these voltages is small and the basic oscillator circuit 2 and the LPF4 and VCO5 can cooperate with each other.

【0020】LPF4は、位相比較回路3cからの比較
結果の信号を受け、これから不所望な高周波側の成分を
取り除いて、電圧制御発振回路5への制御信号を発生す
る。VCO5は、LPF4からの制御信号に従って、す
なわち、基本周波数信号FBの分周された信号と局所発
振周波数信号FSの分周された信号との比較結果に応じ
て、自身の出力信号である局所発振周波数信号FSの周
波数を増減して、その比較結果が等しくなるように制御
する。電源電圧としては、高周波回路1と同じ電源電圧
HFVccを受けて動作するので、高周波回路1との整合
性がよく、そのため、高周波回路の性能を低下させるこ
とがない。
The LPF 4 receives the comparison result signal from the phase comparison circuit 3c, removes undesired components on the high frequency side, and generates a control signal to the voltage controlled oscillation circuit 5. The VCO 5 outputs its own local oscillation signal according to the control signal from the LPF 4, that is, according to the comparison result of the frequency-divided signal of the fundamental frequency signal FB and the frequency-divided signal of the local oscillation frequency signal FS. The frequency of the frequency signal FS is increased or decreased so that the comparison results are equal. As a power supply voltage, the high-frequency circuit 1 receives the same power-supply voltage HFVcc as the power-supply voltage and operates, so that it has good compatibility with the high-frequency circuit 1 and therefore does not deteriorate the performance of the high-frequency circuit.

【0021】MPU6は、図では詳細構成が省略されて
いるが、通常マイクロコンピュータ等を具備し、装置の
操作による入力や表示のための出力等も行い、それに応
じて必要な制御パラメータ例えば分周比等をシンセサイ
ザ回路3へ設定したり、その状態例えばPLLがロック
したか否か等を監視したりする。電源電圧としては、通
常電源電圧SVccと同じ5V程度の電源電圧MPUVcc
を受けて動作する。
Although the detailed structure of the MPU 6 is omitted in the figure, it is usually equipped with a microcomputer and the like, and also performs input by the operation of the device and output for display, etc. The ratio or the like is set in the synthesizer circuit 3, and its state, for example, whether or not the PLL is locked is monitored. As the power supply voltage, the power supply voltage MPUVcc of about 5V which is the same as the normal power supply voltage SVcc
Receives and operates.

【0022】このような構成の下で、この電子同調回路
は、MPU6において同調周波数が選択されると、1つ
の正確な周波数の基本周波数信号FBから、その選択に
対応する正確な周波数の局所発振周波数信号FSを発生
することができる。詳述すると、MPU6において同調
周波数が選択されて1つの周波数が決定されると、それ
に対応した制御パラメータがシンセサイザ回路3に設定
される。これによって、可変分周回路3a,3bにおけ
る分周比が定まる。この状態で、可変分周回路3b、位
相比較回路3c、LPF4、VCO5が構成するフィー
ドバックループにより局所発振周波数信号FSの周波数
が制御されて、正確な周波数の基本周波数信号FBから
分周比の比に正確に従う周波数の局所発振周波数信号F
Sが生成される。基本周波数信号FBが10.24MH
zとして具体的な数値例をあげると、局所発振周波数信
号FSに16.27MHzが欲しいときは可変分周回路
3a,3bにそれぞれ分周比2048と3254を設定
し、16.725MHzが欲しいときは可変分周回路3
a,3bにそれぞれ分周比2048と3345を設定す
ればよい。
Under such a structure, when the tuning frequency is selected in the MPU 6, the electronic tuning circuit starts from the fundamental frequency signal FB having one accurate frequency and locally oscillates at the correct frequency corresponding to the selection. The frequency signal FS can be generated. More specifically, when the tuning frequency is selected in the MPU 6 and one frequency is determined, the control parameter corresponding to the selected frequency is set in the synthesizer circuit 3. As a result, the frequency division ratios of the variable frequency dividing circuits 3a and 3b are determined. In this state, the frequency of the local oscillation frequency signal FS is controlled by the feedback loop formed by the variable frequency dividing circuit 3b, the phase comparison circuit 3c, the LPF 4, and the VCO 5, and the ratio of the frequency division ratio from the fundamental frequency signal FB of the accurate frequency is controlled. Local oscillation frequency signal F having a frequency that exactly follows
S is generated. Basic frequency signal FB is 10.24 MH
As a specific numerical example of z, when 16.27 MHz is desired for the local oscillation frequency signal FS, frequency division ratios 2048 and 3254 are set in the variable frequency dividing circuits 3a and 3b, respectively, and when 16.725 MHz is desired. Variable frequency divider 3
The frequency division ratios 2048 and 3345 may be set to a and 3b, respectively.

【0023】このようにしてVCO5から出力された局
所発振周波数信号FSは、周波数混合回路1bに送ら
れ、そこで増幅された高周波と混合されて、中間周波信
号を選択するために用いられる。したがって、この発明
の構成の電子同調PLL周波数シンセサイザIC70を
用いた電子同調回路は、従来と同様の信号処理を行うこ
とが可能であり、しかも、基本発振回路2からの高周波
回路1に対する妨害波が減少した分だけ、性能が向上し
ている。なお、シンセサイザ回路3の全ての要素を電源
電圧SVccで動作させる必要はなく、例えば、可変分周
回路3a等は基本発振回路2と同じ電源電圧OSCVcc
で動作させても同様の作用効果である。
The local oscillation frequency signal FS thus output from the VCO 5 is sent to the frequency mixing circuit 1b, mixed with the amplified high frequency therein, and used for selecting the intermediate frequency signal. Therefore, the electronic tuning circuit using the electronic tuning PLL frequency synthesizer IC 70 of the present invention can perform the same signal processing as the conventional one, and moreover, the interference wave from the basic oscillation circuit 2 to the high frequency circuit 1 is generated. The performance is improved by the reduced amount. It is not necessary to operate all the elements of the synthesizer circuit 3 at the power supply voltage SVcc. For example, the variable frequency dividing circuit 3a and the like have the same power supply voltage OSCVcc as the basic oscillation circuit 2.
The same effect can be obtained by operating with.

【0024】また、この発明の他の構成の実施例を、図
2に示すが、図1の実施例との相違は、端子70cを介
して外部にコンデンサCc等からなる平滑回路が接続さ
れることと、端子70bと端子70cとの間でIC内に
抵抗Rc等からなる降圧回路を有することである。この
ような構成により、図1の実施例における電源電圧OS
CVccと同等の電源電圧が、端子70cを介して基本発
振回路2等に供給されるので、その作用効果は上述の実
施例におけるものと全く同様である。
An embodiment of another structure of the present invention is shown in FIG. 2. The difference from the embodiment of FIG. 1 is that a smoothing circuit composed of a capacitor Cc or the like is externally connected via a terminal 70c. That is, the IC has a step-down circuit including a resistor Rc and the like between the terminals 70b and 70c. With such a configuration, the power supply voltage OS in the embodiment of FIG.
Since a power supply voltage equivalent to CVcc is supplied to the basic oscillation circuit 2 and the like via the terminal 70c, its function and effect are exactly the same as those in the above-mentioned embodiment.

【0025】また、この発明の別の構成の実施例を、図
3に示すが、図1の実施例との相違は、端子70bを介
して外部にコンデンサCb等からなる平滑回路が接続さ
れることと、端子70cを介して外部にコンデンサCc
等からなる平滑回路が接続されることと、端子70aと
端子70bとの間でIC内に抵抗Rb等からなる降圧回
路を有することと、端子70bと端子70cとの間でI
C内に抵抗Rc等からなる降圧回路を有することであ
る。
An embodiment of another structure of the present invention is shown in FIG. 3, but the difference from the embodiment of FIG. 1 is that a smoothing circuit composed of a capacitor Cb or the like is externally connected via a terminal 70b. And a capacitor Cc to the outside through the terminal 70c.
Is connected between the terminals 70a and 70b, a step-down circuit including a resistor Rb is provided in the IC between the terminals 70a and 70b, and I is connected between the terminals 70b and 70c.
It is to have a step-down circuit composed of a resistor Rc and the like in C.

【0026】このような構成により、図1の実施例にお
ける電源電圧SVccと同等の電源電圧が端子70bを介
してシンセサイザ回路3等に供給され、さらに電源電圧
OSCVccと同等の電源電圧が端子70cを介して基本
発振回路2等に供給されるので、その作用効果は上述の
実施例におけるものと全く同様である。なお、上述の他
の構成,別の構成の実施例における内蔵の降圧回路又は
外部の平滑回路に並列に、ツェナーダイオード等からな
る基準電圧発生回路が、IC内に内蔵され又は端子70
b,70cを介して外部に接続されていてもよい。
With such a configuration, a power supply voltage equivalent to the power supply voltage SVcc in the embodiment of FIG. 1 is supplied to the synthesizer circuit 3 etc. via the terminal 70b, and a power supply voltage equivalent to the power supply voltage OSCVcc is applied to the terminal 70c. Since it is supplied to the basic oscillation circuit 2 and the like via the same, the effects are the same as those in the above-described embodiment. It should be noted that a reference voltage generating circuit composed of a Zener diode or the like is built in the IC in parallel with the built-in step-down circuit or the external smoothing circuit in the above-described other configuration or another configuration example, or at the terminal 70.
It may be connected to the outside via b and 70c.

【0027】[0027]

【発明の効果】以上の説明から明らかなように、この発
明の構成のPLL周波数シンセサイザにあっては、高速
で急峻にスイッチングする基本発振回路の電源電圧を下
げてその動作レベルを下げ、輻射や回り込み等による不
所望な影響の原因となる高調波成分による妨害波を抑制
することができる。その結果、高周波回路への影響が小
さいPLL周波数シンセサイザを実現し高性能な電子同
調PLL周波数シンセサイザICを提供することがで
き、電子同調チューナ開発設計工数の短縮や装置の性
能,信頼性の向上にも貢献することができる。
As is apparent from the above description, in the PLL frequency synthesizer of the present invention, the power supply voltage of the basic oscillation circuit that switches at high speed and steeply is lowered to lower its operation level to reduce radiation and radiation. It is possible to suppress an interfering wave due to a harmonic component that causes an undesired influence due to wraparound and the like. As a result, it is possible to provide a high-performance electronic tuning PLL frequency synthesizer IC by realizing a PLL frequency synthesizer with a small influence on the high frequency circuit, and to shorten the electronic tuning tuner development and design man-hours and improve the device performance and reliability. Can also contribute.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の構成のPLL周波数シンセサイザを
用いた一実施例としての電子同調回路のブロック図であ
る。
FIG. 1 is a block diagram of an electronic tuning circuit as an embodiment using a PLL frequency synthesizer having a configuration of the present invention.

【図2】この発明の他の構成のPLL周波数シンセサイ
ザを用いた他の実施例としての電子同調回路のブロック
図である。
FIG. 2 is a block diagram of an electronic tuning circuit as another embodiment using a PLL frequency synthesizer having another structure of the present invention.

【図3】この発明の別の構成のPLL周波数シンセサイ
ザを用いた別の実施例としての電子同調回路のブロック
図である。
FIG. 3 is a block diagram of an electronic tuning circuit as another embodiment using a PLL frequency synthesizer having another structure of the present invention.

【図4】従来の構成のPLL周波数シンセサイザを用い
た電子同調回路のブロック図である。
FIG. 4 is a block diagram of an electronic tuning circuit using a conventional PLL frequency synthesizer.

【符号の説明】 1…高周波回路 2…基本発振回路 3…シンセサイザ回路 4…ローパスフィルタ回路 5…電圧制御発振回路 6…マイクロコンピュータ回路 7…電子同調PLL周波数シンセサイザIC 70…電子同調PLL周波数シンセサイザIC FB…基本周波数信号 FS…局所発振周波数信号[Explanation of Codes] 1 ... High Frequency Circuit 2 ... Basic Oscillation Circuit 3 ... Synthesizer Circuit 4 ... Low Pass Filter Circuit 5 ... Voltage Control Oscillation Circuit 6 ... Microcomputer Circuit 7 ... Electronic Tuning PLL Frequency Synthesizer IC 70 ... Electronic Tuning PLL Frequency Synthesizer IC FB ... Basic frequency signal FS ... Local oscillation frequency signal

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】基本発振回路の発生する基本周波数信号を
外部から設定された第1の分周比で分周し、電圧制御発
振回路の発生する局所発振周波数信号を外部から設定さ
れた第2の分周比で分周し、これらの分周された信号を
位相比較回路で比較し、その比較結果が等しくなるよう
に前記電圧制御発振回路を制御するPLLにより、高周
波回路用の前記局所発振周波数信号を発生する、IC化
されたPLL周波数シンセサイザにおいて、 第1,第2,第3の端子を備え、第1の端子を介する外
部からの第1の電源電圧を前記電圧制御発振回路(又
は、前記電圧制御発振回路及び前記高周波回路)に供給
し、第1の電源電圧より低い、第2の端子を介する外部
からの第2の電源電圧を前記位相比較回路に供給し、第
1の電源電圧より低い、第3の端子を介する外部からの
第3の電源電圧を前記基本発振回路に供給することを特
徴とするPLL周波数シンセサイザ。
1. A basic frequency signal generated by a basic oscillator circuit is divided by a first frequency division ratio set externally, and a local oscillation frequency signal generated by a voltage controlled oscillator circuit is externally set by a second frequency divider. The local oscillation for the high frequency circuit is performed by a PLL that divides the divided signal by a frequency division ratio, compares the divided signals by a phase comparison circuit, and controls the voltage controlled oscillation circuit so that the comparison results become equal. In an integrated PLL frequency synthesizer that generates a frequency signal, the first, second, and third terminals are provided, and the first power supply voltage from the outside via the first terminal is applied to the voltage controlled oscillation circuit (or , The voltage controlled oscillator circuit and the high frequency circuit), and supplies a second power supply voltage from the outside through a second terminal, which is lower than the first power supply voltage, to the phase comparison circuit, Lower than voltage, third A PLL frequency synthesizer characterized by supplying a third power supply voltage from the outside via a terminal to the basic oscillation circuit.
【請求項2】基本発振回路の発生する基本周波数信号を
外部から設定された第1の分周比で分周し、電圧制御発
振回路の発生する局所発振周波数信号を外部から設定さ
れた第2の分周比で分周し、これらの分周された信号を
位相比較回路で比較し、その比較結果が等しくなるよう
に前記電圧制御発振回路を制御するPLLにより、高周
波回路用の前記局所発振周波数信号を発生する、IC化
されたPLL周波数シンセサイザにおいて、 第1,第2,第3の端子を備え、第1の端子を介する外
部からの第1の電源電圧を前記電圧制御発振回路(又
は、前記電圧制御発振回路及び前記高周波回路)に供給
し、第1の電源電圧より低い、第2の端子を介する外部
からの第2の電源電圧を前記位相比較回路に供給し、第
2,第3の端子間に降圧回路を内蔵し、第3の端子を介
して外部に平滑回路を接続され、第3の端子の電圧を第
3の電源電圧として前記基本発振回路に供給することを
特徴とするPLL周波数シンセサイザ。
2. A basic frequency signal generated by a basic oscillation circuit is divided by a first frequency division ratio externally set, and a local oscillation frequency signal generated by a voltage controlled oscillation circuit is second externally set. The local oscillation for the high frequency circuit is performed by a PLL that divides the divided signal by a frequency division ratio, compares the divided signals by a phase comparison circuit, and controls the voltage controlled oscillation circuit so that the comparison results become equal. In an integrated PLL frequency synthesizer that generates a frequency signal, the first, second, and third terminals are provided, and the first power supply voltage from the outside via the first terminal is applied to the voltage controlled oscillation circuit (or , The voltage controlled oscillator circuit and the high frequency circuit) and supplies a second power supply voltage from the outside through a second terminal, which is lower than the first power supply voltage, to the phase comparison circuit, A step-down circuit between the 3 terminals A PLL frequency synthesizer which is built-in, has a smoothing circuit connected to the outside through a third terminal, and supplies the voltage of the third terminal as a third power supply voltage to the basic oscillation circuit.
【請求項3】基本発振回路の発生する基本周波数信号を
外部から設定された第1の分周比で分周し、電圧制御発
振回路の発生する局所発振周波数信号を外部から設定さ
れた第2の分周比で分周し、これらの分周された信号を
位相比較回路で比較し、その比較結果が等しくなるよう
に前記電圧制御発振回路を制御するPLLにより、高周
波回路用の前記局所発振周波数信号を発生する、IC化
されたPLL周波数シンセサイザにおいて、 第1,第2,第3の端子を備え、第1の端子を介する外
部からの第1の電源電圧を前記電圧制御発振回路(又
は、前記電圧制御発振回路及び前記高周波回路)に供給
し、第1,第2の端子間に第1の降圧回路を内蔵し第2
の端子を介して外部に第1の平滑回路を接続され第2の
端子の電圧を第2の電源電圧として前記位相比較回路に
供給し、第2,第3の端子間に第2の降圧回路を内蔵し
第3の端子を介して外部に第2の平滑回路を接続され第
3の端子の電圧を第3の電源電圧として前記基本発振回
路に供給することを特徴とするPLL周波数シンセサイ
ザ。
3. A basic frequency signal generated by a basic oscillator circuit is divided by a first frequency division ratio externally set, and a local oscillation frequency signal generated by a voltage controlled oscillator circuit is second externally set. The local oscillation for the high frequency circuit is performed by a PLL that divides the divided signal by a frequency division ratio, compares the divided signals by a phase comparison circuit, and controls the voltage controlled oscillation circuit so that the comparison results become equal. In an integrated PLL frequency synthesizer that generates a frequency signal, the first, second, and third terminals are provided, and the first power supply voltage from the outside via the first terminal is applied to the voltage controlled oscillation circuit (or , The voltage-controlled oscillator circuit and the high-frequency circuit), and the first step-down circuit is built in between the first and second terminals.
The first smoothing circuit is connected to the outside through the terminal of the second terminal, the voltage of the second terminal is supplied to the phase comparator circuit as the second power supply voltage, and the second step-down circuit is provided between the second and third terminals. And a second smoothing circuit connected to the outside through a third terminal, and the voltage at the third terminal is supplied to the basic oscillation circuit as a third power supply voltage.
JP3319982A 1991-11-07 1991-11-07 PLL frequency synthesizer and tuner Expired - Fee Related JP2579260B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3319982A JP2579260B2 (en) 1991-11-07 1991-11-07 PLL frequency synthesizer and tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3319982A JP2579260B2 (en) 1991-11-07 1991-11-07 PLL frequency synthesizer and tuner

Publications (2)

Publication Number Publication Date
JPH05129950A true JPH05129950A (en) 1993-05-25
JP2579260B2 JP2579260B2 (en) 1997-02-05

Family

ID=18116425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3319982A Expired - Fee Related JP2579260B2 (en) 1991-11-07 1991-11-07 PLL frequency synthesizer and tuner

Country Status (1)

Country Link
JP (1) JP2579260B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104753529A (en) * 2013-12-27 2015-07-01 精工爱普生株式会社 Oscillation Circuit, Oscillator, Electronic Apparatus, Moving Object, And Frequency Adjustment Method Of Oscillator

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5052950A (en) * 1973-09-10 1975-05-10
JPH033421A (en) * 1989-05-31 1991-01-09 Hitachi Ltd Semiconductor integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5052950A (en) * 1973-09-10 1975-05-10
JPH033421A (en) * 1989-05-31 1991-01-09 Hitachi Ltd Semiconductor integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104753529A (en) * 2013-12-27 2015-07-01 精工爱普生株式会社 Oscillation Circuit, Oscillator, Electronic Apparatus, Moving Object, And Frequency Adjustment Method Of Oscillator
JP2015128220A (en) * 2013-12-27 2015-07-09 セイコーエプソン株式会社 Oscillator circuit, oscillator, electronic apparatus, movable body and frequency adjustment method of oscillator

Also Published As

Publication number Publication date
JP2579260B2 (en) 1997-02-05

Similar Documents

Publication Publication Date Title
US7689191B2 (en) Semiconductor integrated circuit having built-in PLL circuit
US6888580B2 (en) Integrated single and dual television tuner having improved fine tuning
GB2256103A (en) Multi-frequency signal source for transeiver circuits
US7120413B2 (en) Television tuner and method of processing a received RF signal
US7551906B2 (en) AM/FM radio receiver and local oscillator circuit used therein
JP2559005B2 (en) Double super tuner
US7432769B2 (en) Oscillator circuit
US7519342B2 (en) Tunable tracking filter
JP2579260B2 (en) PLL frequency synthesizer and tuner
US4249138A (en) Citizens band transceiver frequency synthesizer with single offset and reference oscillator
US20090079880A1 (en) Television Tuner
JPH09186587A (en) Pll circuit
US20020024393A1 (en) Electronic circuit for and a method of controlling the output frequency of a frequency synthesizer
JPH05227052A (en) Synthesizer receiver
JPH104350A (en) Pll-ic and pll module using same
KR100281111B1 (en) Singal generator
JP3251835B2 (en) Semiconductor device for tuner
JP2924846B2 (en) Semiconductor integrated circuit
JP2516355B2 (en) Tuning control voltage generator
JPH0815251B2 (en) Electronic tuning receiver
JP4277154B2 (en) Voltage controlled oscillator and synthesizer receiver
JP2924296B2 (en) Internal clock generation circuit
JPH08330998A (en) Tuner device
JPH055207B2 (en)
JPH0519850B2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081107

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees