JP3956274B2 - 液晶表示装置及びその製造方法 - Google Patents
液晶表示装置及びその製造方法 Download PDFInfo
- Publication number
- JP3956274B2 JP3956274B2 JP2001298911A JP2001298911A JP3956274B2 JP 3956274 B2 JP3956274 B2 JP 3956274B2 JP 2001298911 A JP2001298911 A JP 2001298911A JP 2001298911 A JP2001298911 A JP 2001298911A JP 3956274 B2 JP3956274 B2 JP 3956274B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- protective film
- region
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、液晶表示装置に係り、特に反射電極を有する薄膜トランジスタ(TFT)方式等のアクティブマトリクス型液晶表示装置及びその製造方法に関するものである。
【0002】
【従来の技術】
液晶表示装置はバックライトからの光の透過と遮断を液晶パネルで切り替えることにより画像の表示を行う透過型液晶表示装置と周囲から入射する光を反射して利用する反射型液晶表示装置とがある。
【0003】
透過型液晶表示装置はバックライトの消費電力が大きく、また外光により視認性を低下する欠点を有することから、屋外で主に使用する携帯情報端末用表示装置としては最善ではない。
【0004】
一方反射型液晶表示装置は低消費電力でありかつ薄型軽量の特徴を持つことから携帯情報端末用表示装置に広く利用されている。
【0005】
反射型液晶表示装置の反射電極表面には明るさとコントラストを向上させるために微細な凹凸を不規則に形成して外光の反射効率を高めるように構成されており、その技術は例えば特開平6−75238に開示されている。
【0006】
前記の微細な凹凸は形状制御のしやすさから反射電極下の樹脂で形成している。
【0007】
【発明が解決しようとする課題】
しかしながら樹脂と金属の密着性は弱く、部分的に反射電極が樹脂から剥がれ反射効率低下の問題を生じさせる。
【0008】
凹凸の密度を増やすことにより樹脂と金属の密着性の改善が見込めるが、入射光の散乱特性をよくするために凹凸を不規則に配置させなければならない制限があり密着性の強化に不充分である。
【0009】
本発明の目的は上記従来技術の問題を解消し、反射画素電極部における樹脂と金属の密着が強く、かつ外光を映りこみなく反射させる電極を用いた液晶表示装置とその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
本願が提供する課題を解決するための手段の代表的なものは次のようになる。
【0011】
(手段1)透明基板と、液晶層を挟んで前記透明基板と対向配置される他方の基板を有し、前記他方の基板上に複数の走査配線と、該走査配線と交差する方向に配線された複数の信号配線と、その各交差部近傍に設けられた薄膜トランジスタと、前記薄膜トランジスタおよび前記信号配線を覆うように形成された保護膜と、前記保護膜上部に形成され前記薄膜トランジスタのソース電極に電気的に接続された画素電極を有し前記画素電極が光反射性を有する材料から形成されている液晶表示装置において、前記保護膜の前記画素電極の下部の領域に、複数の細い線状の凹部または凸部が形成された第1の領域と、前記第1の領域間に配置され凹部または凸部が形成された第2の領域を有し、前記第1の領域での細い線状の凹部または凸部の幅はほぼ規則的であり、前記第2の領域の幅は前記規則的な幅より大きくする。
【0012】
(手段2)透明基板と、液晶層を挟んで前記透明基板と対向配置される他方の基板を有し、前記他方の基板上に複数の走査配線と、該走査配線と交差する方向に配線された複数の信号配線と、その各交差部近傍に設けられた薄膜トランジスタと、前記薄膜トランジスタおよび前記信号配線を覆うように形成された保護膜と、前記保護膜上部に形成され前記薄膜トランジスタのソース電極に電気的に接続された画素電極を有し前記画素電極が光反射性を有する材料から形成されている液晶表示装置において、前記保護膜の前記画素電極の下部の領域に、複数の細い線状の凹部または凸部が形成された第1の領域と、前記第1の領域間にまたがり凹部または凸部が形成された第2の領域を有し、前記第1の領域での細い線状の凹部または凸部の幅はほぼ規則的であり、前記第2の領域を不規則に配置する。
【0013】
(手段3)透明基板と、液晶層を挟んで前記透明基板と対向配置される他方の基板を有し、前記他方の基板上に複数の走査配線と、該走査配線と交差する方向に配線された複数の信号配線と、その各交差部近傍に設けられた薄膜トランジスタと、前記薄膜トランジスタおよび前記信号配線を覆うように形成された保護膜と、前記保護膜上部に形成され前記薄膜トランジスタのソース電極にコンタクトホールを介して電気的に接続された画素電極をする液晶表示装置において、前記コンタクトホールの少なくとも一部を平面的に見て波型形状とする。
【0014】
さらに、手段3において前記保護膜の前記画素電極の下部の領域にほぼ規則的に配置された複数の線状の凹部または凸部を有し、前記波型形状は前記複数の線状の凹部または凸部とほぼ同様の規則性を有するよう構成する。
【0015】
さらに、手段3あるいは4において前記波形形状は前記ほぼ規則的に配置された複数の線状の凹部または凸部の延長線上または隣接したところに形成する。
【0016】
さらに、手段1ないし5において前記ほぼ規則的に配置された線状の凹部または凸部の間隔は50%以内の誤差となるよう配置する。
【0017】
さらに、手段1ないし5において前記ほぼ規則的に配置された線状の凹部または凸部の間隔は10%以内の誤差となるよう配置する。
【0018】
さらに、手段1ないし5において前記ほぼ規則的に配置された線状の凹部または凸部の周期が1μm〜6μmとなるよう配置する。
【0019】
さらに、手段1ないし5において前記ほぼ規則的に配置された前記凹部の深さまたは前記凸部の高さが0.001μm〜1μmとなるよう配置する。
【0020】
(手段4)感光性樹脂を塗布し、線状の遮光パタンと線状の開口パタンを規則的に配置させたマスクを使用して前記樹脂を露光する工程と、ドットまたは帯状の遮光パタンを不規則に配置させたマスクを使用して前記樹脂を露光する工程とがあり、前記樹脂をアルカリ液により現像してパターンを形成する。
【0021】
(手段5)感光性樹脂を塗布し、規則的に配置された線状の遮光パタンおよび線状の開口パタンと不規則に配置されたドットまたは帯状の遮光パタンを有するマスクを使用して前記樹脂を露光し、その後前記樹脂をアルカリ液により現像してパターンを形成する。
【0022】
本発明によれば画素電極と保護膜の密着強度を向上し、信頼性が高く、反射率の高い液晶表示装置を実現できる。また規則性部と不規則性部を併せ持つことにより、さらに外光を映りこみなく反射させる電極を有する液晶表示装置を実現できる。
【0023】
またコンタクトホール部を波型としたことにより仮に応力でコンタクトホールの一辺に剥がれ応力が生じてもそれが辺全体に波及することを防止できるため、接続不良となる率を大幅に低減でき、高い信頼性を有する液晶表示装置を実現できる。
【0024】
本発明のさらなる手段に関しては以下の説明において明らかとなるであろう。
【0025】
【発明の実施の形態】
以下本発明による液晶表示装置及びその製造方法の実施例を図面を用いて説明する。
(実施例1)
図1は本発明による液晶表示装置の一実施例を示す全体等価回路図である。同図は等価回路であるが、実際の幾何学的配置に対応させて描いている。
【0026】
図1において、液晶を介して互いに対向配置される一対の透明基板SUB1、SUB2があり、該液晶は一方の透明基板SUB1に対する他方の透明基板SUB2の固定を兼ねるシール材SEによって封入されている。
【0027】
シール材SEによって囲まれた前記一方の透明基板SUB1の液晶側の面には、そのX方向に延在しY方向に併設されたゲート信号線GLとY方向に延在しX方向に併設されたドレイン信号線DLとが形成されている。
【0028】
各ゲート信号線GLと各ドレイン信号線DLとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ARを構成するようになっている。
【0029】
各画素領域には、その片側のゲート信号線GLからの走査信号によって作動される薄膜トランジスタTFTと、この薄膜トランジスタTFTを介して片側のドレイン信号線DLからの映像信号が供給される画素電極PX1が形成されている。
【0030】
この画素電極PX1は、透明基板SUB2上に形成された対向透明電極PX2との間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。
【0031】
前記ゲート信号線GLのそれぞれの一端は前記シール材SEを超えて延在され、その延在端は垂直信号駆動回路Vの出力端子が接続されている端子を構成するようになっている。
【0032】
また、前記垂直走査駆動回路Vの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
【0033】
垂直走査駆動回路Vは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線GLどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【0034】
同様に、前記ドレイン信号線DLのそれぞれの一端は前記シール材SEを超えて延在され、その延在端は映像信号駆動回路Heの出力端子が接続される端子を構成するようになっている。
【0035】
また、映像信号駆動回路Heの入力端子は液晶表示パネルの外部に配置されたプリント基板からの信号が入力されるようになっている。
【0036】
この映像信号駆動回路Heも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線DLどうしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。
【0037】
前記各ゲート信号線GLは、垂直走査回路Vからの走査信号によって、その一つが順次選択されるようになっている。
【0038】
また、前記各ドレイン信号線DLのそれぞれには、映像信号駆動回路Heによって、前記ゲート信号線GLの選択のタイミングにあわせて映像信号が供給されるようになっている。
【0039】
図2は、前記画素領域における構成を示した平面図(画素電極PX1表面の凹凸は図示していない)で、同図のA−A線における断面図を図3、B−B線における断面図を図4に示している。
【0040】
図3における領域RE1及び図4における領域RE2の断面構造は、図2に示した領域RE内であれば同様の断面構造が得られ、図2に示したA−A線またはB―B線における断面図に限るものではない。
【0041】
透明基板SUB1の液晶側の面に、まずX方向に延在しY方向に併設される一対(一方は図示せず)のゲート信号線GLが形成されている。
【0042】
これらゲート信号線GLは後述の一対(一方は図示せず)のドレイン信号線とともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【0043】
このようにゲート信号線GLが形成された透明基板のSUB表面には例えばSiNからなる絶縁膜GIが該ゲート信号線GLを覆って形成されている。
【0044】
この絶縁膜GIは、後述のドレイン信号線DLの形成領域においては前記ゲート信号線GLに対する層間絶縁膜としての機能を、後述の薄膜トランジスタTFTの形成領域においてはそのゲート絶縁膜としての機能を、後述の容量素子Caddの形成領域においてはその誘電体としての機能を有するようになっている。
【0045】
そして、この絶縁膜GIの表面であって、前記ゲート信号線GLの一部に重畳するようにして例えばアモルファスSiからなる半導体層ASが形成されている。
【0046】
また、前記半導体層ASは、多結晶Siであってもよい。
【0047】
この半導体層ASは、薄膜トランジスタTFTのそれであって、その上面にドレイン電極SD1及びソース電極SD2を形成することにより、ゲート信号線GLの一部をゲート電極とする逆スタガ構造のMIS型トランジスタを構成することができる。
【0048】
ここで、前記ドレイン電極SD1及びソース電極SD2はドレイン信号線DLの形成の際に同時に形成されるようになっている。
【0049】
すなわち、Y方向に延在されるドレイン信号線が形成され、その一部が前記半導体層ASの上面にまで延在されてドレイン電極SD1が形成され、また、このドレイン電極SD1と薄膜トランジスタTFTのチャネル長分だけ離間されてソース電極SD2が形成されている。
【0050】
このソース電極SD2は半導体層AS面から画素領域側の絶縁膜GIの上面に至るまで若干延在され、後述の画素電極PXとの接続を図るためのコンタクト部が形成されている。
【0051】
なお、半導体層ASとドレイン電極SD1及びソース電極SD2との界面には高濃度の不純物がドープされた薄い層が形成され、この層はコンタクト層として機能するようになっている。
【0052】
このコンタクト層は、例えば半導体AS層の形成時に、その表面にすでに高濃度の不純物層が形成されており、その上面に形成したドレイン電極SD1及びソース電極SD2のパターンをマスクとしてそれから露出された前記不純物をエッチングすることによって形成することができる。
【0053】
このように薄膜トランジスタTFT、ドレイン信号線DL、ドレイン電極SD1、及びソース電極SD2が形成された透明基板の表面には保護膜PCが形成されている。
【0054】
この場合保護膜PCは、薄膜トランジスタTFTの液晶LCとの直接の接触を回避させて該薄膜トランジスタTFTの特性劣化を防止する役割を果たしている。
【0055】
更に、薄膜トランジスタTFTの半導体層ASと前記保護膜PCの間に窒化シリコン(SiNx)からなる無機絶縁膜を形成することにより、薄膜トランジスタTFTの特性劣化防止の信頼性を向上させることができる。
【0056】
また、保護膜PCは、後述する画素電極PX1の下地であり、前記画素電極PX1の表面の凹凸を形成する層となる。
【0057】
また、本発明では、保護膜PCにポジ型の感光性高分子樹脂を用いているが、ネガ型の感光性高分子樹脂を用いても凹凸を形成することができる。
【0058】
図5は、本発明で使用した保護膜PC表面に凹凸を形成するためのマスク平面図で、同図のC−C線における断面図を図6、同図のD−D線における断面図を図7に示している。
【0059】
図6における領域RE3及び図7における領域RE4の断面構造は、図5に示した遮光パタンSH3で囲まれた領域内であれば同様の断面構造が得られ、図5に示したC−C線またはD―D線における断面図に限るものではない。
【0060】
図6において、遮光パタンSHはマスク基板QU上に光透過率が低い材料、例えばクロム(Cr)で形成されている。開口パタンKA1及び開口パタンCHXは、マスク基板QU上にクロムがない箇所を表している。
【0061】
マスクのある領域RE3では、線状の遮光パタンSH1の幅W1と線状の開口パタンKA1の幅D1の和LXの周期で規則的に配置されている。
【0062】
また、本実施例では、前記LXを2μmとしている。
【0063】
一方、図7において、マスク基板QU上に形成された遮光パタンSH2は、マスクのある領域RE4では不規則的に配置されている。
【0064】
この場合の遮光パタンSH2は、平面的にみて円形が好ましいが、四角形あるいは八角形といった多角形でもよい。
【0065】
また、マスク基板QU上に形成された開口パタンCHXは、後述する画素電極PX1と薄膜トランジスタTFTのソース電極SD2を電気的に接続するコンタクトホールCHを形成するためのパタンである。図中において、理解をしやすくするために、開口パタンCHXはハッチングされているが、開口パタンKA1同様に光が透過する領域である。
【0066】
上記のようなマスクを透過させ保護膜PCに照射した光の露光量は、開口パタンCHXの箇所では200mJ/cm2とし、開口パタンKA1の箇所では光の干渉と回折を利用し40mJ/cm2としている。
【0067】
上記のように露光した後、アルカリ液により現像して保護膜PCにパターンを形成している。
【0068】
また、必要に応じて、続いて保護膜PCの焼成処理をしてもよい。
【0069】
このように保護膜PCが形成された透明基板のSUB1表面には例えばアルミニウム(Al)からなる画素電極PX1が該保護膜PC上に形成されている。
【0070】
画素電極PX1は、入射光に対して光反射効率の高い材料であればよく、モリブデン(Mo)、チタン(Ti)、タンタル(Ta)、タングステン(W)、クロム(Cr)、銀(Ag)のような金属を使用してもよい。
【0071】
図示していないが、アクティブマトリクス基板の液晶LCと接する面(界面)には、液晶分子を初期配向させるための配向膜が成膜されている。
【0072】
上記のようにして形成して得られたSUB1上の表面には、領域RE1では周期Lで規則的に配置された凹凸CO1が形成され、また、領域RE2では不規則に配置された凹凸CO2が形成される。
【0073】
前記凹凸CO1の凹凸高さは、0.001μm〜1μmであればよく、本実施例では0.4μmとしている。
【0074】
前記凹凸CO1は、周期Lで規則的に形成されており、本実施例では2μmとしている。
【0075】
一方、不規則に配置された凹凸CO2の平均の高さは、図2の領域REにおいて、0.1〜2μmの範囲であれば入射光を散乱させることができ、本実施例では0.7μmとしている。
【0076】
また、隣接する前記凹凸CO2の頂点間の平均的な間隔は、10μmから30μmであればよく、本実施例では15μmとした。
【0077】
図14は、図2のコンタクトホールCHの近傍の領域Eの拡大図である。
【0078】
本実施例におけるコンタクトホールCHは四角形の形状で、厳密には角が丸くなった形状である。
【0079】
前記コンタクトホールCHは上述のような形状に限るものではなく、円形あるいは楕円形であってもよい。
【0080】
画素電極PX1と保護膜PCの密着は、保護膜PC表面の規則的な凹凸CO1の存在により表面積が増大し、アンカー効果によって強化される。
【0081】
図8は画素電極PX1と保護膜PCの密着強度を示した図である。同図の横軸に示した不規則に配置された凹凸の密度は、凸部の頂点の個数を画素面積で除した値を示すもので、例えば、画素面積16000μm2の中に不規則に配置された凸部の頂点が160個ある場合では、0、01個/μm2となる。実用範囲における不規則に配置された凹凸の密度は、入射光の拡散性を考慮し、0.005個/μm2から0.015個/μm2である。従って、規則的な凹凸CO1を有する本発明構造は、実用範囲において従来構造よりも画素電極PX1と保護膜PCの密着強度が強くなっていることを示している。
【0082】
また、不規則に配置された凹凸CO2が存在するため、外光の反射効率は高い。
(実施例2)
実施例2は、実施例1よりもコンタクトホールCHにおける画素電極PX1と保護膜PCの密着強度を強くしたものである。
【0083】
図15は図2のコンタクトホールCHの近傍の領域Eの拡大図を示している。
【0084】
コンタクトホールCHの一部の領域に平面的にみて波型形状が存在することにより、画素電極PX1と保護膜PCの接する面積が増大し、アンカー効果によってコンタクトホールCHの画素電極PX1と保護膜PCの密着が強くなる。
【0085】
従って、画素電極PX1の剥離による反射率の低下が防止される。
【0086】
またコンタクトホールの平面的に見た周囲長が増大する。これにより、周囲長の増大によりコンタクトホール部での断線確率を低減できるとともに、波型としたことにより仮に応力でコンタクトホールの一辺に剥がれ応力が生じてもそれが辺全体に波及することを防止できるため、接続不良となる率を大幅に低減でき、高い信頼性が実現できる。
(実施例3)
実施例3は、実施例1よりもコンタクトホールCHにおける画素電極PX1と保護膜PCの密着強度を強くしたものである。
【0087】
図16、図17は図2のコンタクトホールCHの近傍の領域Eの拡大図を示している。
【0088】
コンタクトホールCHの領域に平面的にみて波型形状が存在することにより、画素電極PX1と保護膜PCの接する面積が増大し、アンカー効果によってコンタクトホールCHの画素電極PX1と保護膜PCの密着が強くなる。
【0089】
従って、画素電極PX1の剥離による反射率の低下が防止される。
【0090】
またコンタクトホールの平面的に見た周囲長が増大する。これにより、周囲長の増大によりコンタクトホール部での断線確率を低減できるとともに、波型としたことにより仮に応力でコンタクトホールの一辺に剥がれ応力が生じてもそれが辺全体に波及することを防止できるため、接続不良となる率を大幅に低減でき、高い信頼性が実現できる。
(実施例4)
実施例4は実施例1よりも画素電極PX1と保護膜PCの密着を強化し外光の反射効率を高める為に、不規則に配置された凹凸上に線状の凹凸を規則的に配置した形状を形成したものである。
【0091】
図9は図2のA−A線における断面図で、図3に対応した図となっている。
【0092】
図9のような表面形状を得るために、薄膜トランジスタTFTのドレイン電極SD1、及びソース電極SD2が形成された後に感光性樹脂からなる保護膜PCを塗布し、後述する図11のマスクを利用し露光量200mJ/cm2で露光する工程と、後述する図12のマスクを利用し露光量40mJ/cm2で露光する工程を経て、アルカリ液で現像する。
【0093】
また、必要に応じて、続いて保護膜PCの焼成処理をしてもよい。
【0094】
この場合図10のマスクと図11のマスクの利用する順番を変えても、凹凸を形成することができる。
【0095】
図10及び図11は、本発明で使用した保護膜PC表面に凹凸を形成するためのマスク平面図で、図10のJ−J線における断面図を図12、図11のI−I線における断面図を図13に示している。
【0096】
図12における領域RE6の断面構造は、図10に示した遮光パタンSH3で囲まれた領域内であれば同様の断面構造が得られ、図10に示したJ−J線における断面図に限るものではない。同様に、図13における領域RE7の断面構造は、図11に示した遮光パタンSH6で囲まれた領域内であれば同様の断面構造が得られ、図11に示したI−I線における断面図に限るものではない。
【0097】
図12のマスクのある領域RE6には、線状の遮光パタンSH4と開口パタンKA2があり、遮光パタンSH4の幅WX1と開口パタンKA2の幅DX1の和XXの周期で規則的に配置されている。
【0098】
また、本実施例では、前記XXを2μmとしている。
【0099】
一方、図11のマスクにおいて、QU上に形成された遮光パタンSH5は、マスクのある領域RE7では不規則に配置されている。
【0100】
この場合の遮光パタンSH5は、平面的に見て円形が好ましいが、四角形あるいは八角形といった多角形でもよい。
【0101】
次に保護膜PCが形成された透明基板のSUB1表面には例えばアルミニウム(Al)からなる画素電極PX1が該保護膜PC上に形成されている。
【0102】
また、図示していないが、アクティブマトリクス基板の液晶LCと接する面(界面)には、液晶分子を初期配向させるための配向膜が成膜されている。
【0103】
上記のようにして形成して得られたSUB1上の表面は、領域RE6において、図中太い点線で描かれている不規則に配置された凹凸CO4上に線状の凹凸CO3が周期Xで規則的に配置された形状となっている。
【0104】
本実施例では、周期Xを2μmとしている
また、前記凹凸CO3の凹凸高さは、0.001μm〜1μmであればよく、本実施例では0.001μm〜1μmとしている。
【0105】
一方、不規則に配置された凹凸CO4の平均の高さは、図2の領域REにおいて、0.1〜2μmの範囲であれば入射光を散乱させることができ、本実施例では0.7μmとしている。
【0106】
また、コンタクトホールCHは平面的にみて波型形状である。
【0107】
図18は本実施例における画素電極PX1と保護膜PCの密着強度を示した図である。
【0108】
画素電極PX1と保護膜PCの密着は、保護膜PC表面の規則的な凹凸CO3の存在により表面積が増大し、アンカー効果によって強化される。
【0109】
同様に平面的にみて周期Sの波型形状のあるコンタクトホールCHにおいて、画素電極PX1と保護膜PCの密着は、表面積が増大し、アンカー効果によって強化される。
【0110】
また、不規則に配置された凹凸CO3が存在するため、外光の反射効率は高い。
【0111】
またコンタクトホールの平面的に見た周囲長が増大する。これにより、周囲長の増大によりコンタクトホール部での断線確率を低減できるとともに、波型としたことにより仮に応力でコンタクトホールの一辺に剥がれ応力が生じてもそれが辺全体に波及することを防止できるため、接続不良となる率を大幅に低減でき、高い信頼性が実現できる。
【0112】
【発明の効果】
以上説明したことから明らかとなるように、本発明によれば画素電極と保護膜の密着強度を向上し、信頼性が高く、反射率の高い液晶表示装置を実現できる。また規則性部と不規則性部を併せ持つことにより、さらに外光を映りこみなく反射させる電極を有する液晶表示装置を実現できる。またコンタクトホール部を波型としたことにより仮に応力でコンタクトホールの一辺に剥がれ応力が生じてもそれが辺全体に波及することを防止できるため、接続不良となる率を大幅に低減でき、高い信頼性を有する液晶表示装置を実現できる。また製造においては歩留まりの向上を図ることができる。
【図面の簡単な説明】
【図1】本発明による液晶表示装置の一実施例を示す全体等価回路である。
【図2】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図3】一実施例における図2のA−A線の断面図である。
【図4】一実施例における図2のB−B線の断面図である。
【図5】図3及び図4の画素電極表面形状を形成するためのホトマスクの説明図である。
【図6】図5のC−C線における断面図である。
【図7】図5のD−D線における断面図である。
【図8】画素電極と画素電極下地である樹脂の密着強度を本発明の一実施例と従来で比較したグラフである。
【図9】他の実施例における図2のA−A線の断面図である。
【図10】他の実施例における図9の画素電極表面形状を形成するためのホトマスクの説明図である。
【図11】他の実施例における図9の画素電極表面形状を形成するためのホトマスクの説明図である。
【図12】図10のJ−J線における断面図である。
【図13】図11のI−I線における断面図である。
【図14】一実施例における図2のE領域の拡大平面図である。
【図15】他の実施例における図2のE領域の拡大平面図である。
【図16】他の実施例における図2のE領域の拡大平面図である。
【図17】他の実施例における図2のE領域の拡大平面図である。
【図18】画素電極と画素電極下地である樹脂の密着強度を本発明の他の実施例と従来で比較したグラフである。
【記号の説明】
SUB…透明基板、GL…ゲート信号線、DL…ドレイン信号線、AS…半導体層、TFT…薄膜トランジスタ、PX…画素電極、GI…絶縁膜、PS…保護膜、LC…液晶、CH…コンタクトホール、QU…透明基板、KA…マスクにおける開口パタン、SH…マスクにおける遮光パタン、SD…ソース・ドレイン電極、CO…画素表面の凹凸形状。
Claims (1)
- 透明基板と、液晶層を挟んで前記透明基板と対向配置される他方の基板を有し、前記他方の基板上に複数の走査配線と、該走査配線と交差する方向に配線された複数の信号配線と、その各交差部近傍に設けられた薄膜トランジスタと、前記薄膜トランジスタおよび前記信号配線を覆うように形成された保護膜と、前記保護膜上部に形成され前記薄膜トランジスタのソース電極に電気的に接続された画素電極を有し、前記画素電極が光反射性を有する材料から形成されている液晶表示装置において、
前記保護膜に、前記走査配線に平行な方向において線状に規則的な間隔で形成される第1の凹凸形状と、前記信号配線に平行な方向において不規則的な間隔で形成される第2の凹凸形状とを有し、
前記第1の凹凸形状と前記第2の凹凸形状は、またがるように形成され、
前記第2の凹凸の凹凸高さは、前記第1の凹凸高さより大きいことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001298911A JP3956274B2 (ja) | 2001-09-28 | 2001-09-28 | 液晶表示装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001298911A JP3956274B2 (ja) | 2001-09-28 | 2001-09-28 | 液晶表示装置及びその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006036051A Division JP4565568B2 (ja) | 2006-02-14 | 2006-02-14 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003107455A JP2003107455A (ja) | 2003-04-09 |
JP3956274B2 true JP3956274B2 (ja) | 2007-08-08 |
Family
ID=19119742
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001298911A Expired - Fee Related JP3956274B2 (ja) | 2001-09-28 | 2001-09-28 | 液晶表示装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3956274B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4417072B2 (ja) * | 2003-03-28 | 2010-02-17 | シャープ株式会社 | 液晶表示装置用基板及びそれを用いた液晶表示装置 |
KR101337195B1 (ko) * | 2008-10-10 | 2013-12-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판 및 그의 제조방법, 이를 구비한액정표시장치 |
-
2001
- 2001-09-28 JP JP2001298911A patent/JP3956274B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003107455A (ja) | 2003-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7119871B2 (en) | Liquid crystal display having insulating film overlapping and extending in direction of drain signal line | |
US7480015B2 (en) | Method for manufacturing array substrate of translucent LCD | |
US6172728B1 (en) | Reflective LCD including address lines shaped to reduce parasitic capacitance | |
JP3768367B2 (ja) | 液晶表示装置 | |
KR100455557B1 (ko) | 액티브매트릭스형 액정표시장치 및 그 제조방법 | |
JP2007212969A (ja) | 反射板及び該反射板を備える液晶表示装置並びにその製造方法 | |
JP4646018B2 (ja) | 液晶表示装置およびその製造方法 | |
US6808868B2 (en) | Method for manufacturing a substrate for a display panel | |
JP2007114770A (ja) | アレイ基板及びその製造方法並びにそれを有する液晶表示装置 | |
KR101274685B1 (ko) | 액정표시장치 | |
JP2005148745A (ja) | アレイ基板、その製造方法及びこれを有する液晶表示装置 | |
US20080121885A1 (en) | Thin Film Transistor Array Panel of Active Liquid Crystal Display and Fabrication Method Thereof | |
JP3956274B2 (ja) | 液晶表示装置及びその製造方法 | |
JP4565568B2 (ja) | 液晶表示装置 | |
JP4334258B2 (ja) | 表示装置 | |
JP2002323704A (ja) | 液晶表示装置 | |
JP2000122096A (ja) | 反射型液晶表示装置およびその製造方法 | |
JP3929409B2 (ja) | 液晶表示装置 | |
KR100684867B1 (ko) | 박막트랜지스터 액정표시장치 | |
JP4078928B2 (ja) | 電気光学装置および電子機器 | |
JP3999501B2 (ja) | 液晶表示装置 | |
JP5247070B2 (ja) | 液晶表示パネル及びその製造方法 | |
KR100811642B1 (ko) | 블랙 매트릭스를 사용하지 않는 반사형 액정 표시장치 및 그의 제조 방법 | |
JP2003241222A (ja) | 反射型液晶表示装置 | |
KR100887642B1 (ko) | 효율적인 반사영역을 가지는 요철 구조의 반사-투과형액정 표시 패널 및 이의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061010 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061108 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070424 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3956274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110518 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120518 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130518 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140518 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |