JP3955723B2 - デバイスシミュレーション方法、デバイスシミュレーションシステム、およびシミュレーションプログラムを記録した記録媒体 - Google Patents
デバイスシミュレーション方法、デバイスシミュレーションシステム、およびシミュレーションプログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP3955723B2 JP3955723B2 JP2000299454A JP2000299454A JP3955723B2 JP 3955723 B2 JP3955723 B2 JP 3955723B2 JP 2000299454 A JP2000299454 A JP 2000299454A JP 2000299454 A JP2000299454 A JP 2000299454A JP 3955723 B2 JP3955723 B2 JP 3955723B2
- Authority
- JP
- Japan
- Prior art keywords
- ionization rate
- electrostatic potential
- rate
- impurities
- calculated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置内部での可動電荷密度、半導体装置内に注入される不純物のイオン化率、およびエネルギーバンドギャップを計算するデバイスデバイスシミュレーション方法、デバイスシミュレーションシステム、およびシミュレーションプログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
半導体デバイスの微細化に伴って、半導体のエネルギーバンドが減少する、いわゆるバンドギャップ・ナローウィング（ＢＧＮ）や、不純物のイオン化率の変化が、素子特性に大きな影響を与えるようになってきた。ＢＧＮや不純物のイオン化率の実験データを数値計算的に再現する物理モデルはすでに提案されているが、このモデルをデバイスシミュレータに導入すると、デバイスがオン状態のときに計算が収束しないという問題が生じる。その理由は、従来のＢＧＮモデルが、半導体デバイスの外部から伝達される電流や電位といった外部要因とは無関係に構築されていることと、半導体内部に電流が流れているような非平衡状態でＢＧＮや不純物のイオン化率を計算することが原理的に不可能であるように構築されていることが原因となる。
【０００３】
このため、制御係数の調整など、従来のデバイスシミュレータで用いられていた収束性向上の工夫がすべて無効になるという、これまで想定していなかった状況を生みだしている。
【０００４】
【発明が解決しようとする課題】
半導体デバイスの微細化とともに、ＢＧＮや不純物のイオン化率を計算する物理モデルは、実験データを再現するためだけに考案されたものであり、電極を通じて半導体デバイスの内部に伝えられる電流や電位に応じて、半導体内部のＢＧＮや不純物のイオン化率をセルフコンシステント（自己無撞着）に計算するものではなかった。
【０００５】
次世代回路用のデバイスシミュレーションに必要な技術は、半導体デバイスの電極から与えられる電流や電位を境界条件とする、電荷の輸送方程式およびポアソン方程式とセルフコンシステントに、ＢＧＮと不純物のイオン化率を計算する技術である。
【０００６】
本発明は、このような点に鑑みてなされたものであり、その目的は、精度が高く、収束性のよいデバイスシミュレーション方法、デバイスシミュレーション・システムおよびシミュレーションプログラムを記録した記録媒体を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一態様によれば、格子点ごとに、平衡状態における不純物のイオン化率を計算する第１のステップと、量子多体効果を考慮に入れて、前記第１のステップで計算されたイオン化率を用いて、平衡状態における不純物のイオン化率を再計算するとともに、電子および正孔の密度を計算する第２のステップと、前記第２のステップで計算されたイオン化率と、電荷の連続式およびポアソン方程式を解いて得られた電子密度、正孔密度および静電ポテンシャルとに基づいて、非平衡状態における不純物のイオン化率を計算する第３のステップと、前記第３のステップにより計算された静電ポテンシャルと不純物のイオン化率とが収束したか否かを判定する第４のステップと、前記第４のステップにより収束したと判定されると、最終的な静電ポテンシャルと不純物のイオン化率を出力する第５のステップと、前記第４のステップにより収束しないと判定されると、静電ポテンシャルに対する不純物のイオン化率の変化の割合に不純物濃度を乗じて得られる値を、静電ポテンシャルに対する電子濃度の変化の割合または静電ポテンシャルに対する正孔濃度の変化の割合の一部として加えることによりポアソン方程式をいて、電子密度、正孔密度および静電ポテンシャルを計算する第６のステップと、を備えることを特徴とするデバイスシミュレーション方法が提供される。
【００１０】
【発明の実施の形態】
以下、本発明に係るデバイスデバイスシミュレーション方法とデバイスシミュレーションシステムについて、図面を参照しながら具体的に説明する。
【００１１】
図１は本発明に係るデバイスデバイスシミュレーション方法の処理手順を示すフローチャートである。まず、多体効果のない平衡状態で、格子点ごとに不純物濃度と温度を与える（ステップＳ１）。次に、格子点ごとに、平衡状態で不純物のイオン化率を計算する（ステップＳ２）。
【００１２】
以下、このステップＳ２の処理を詳しく説明する。平衡状態での電荷の中性条件は、（１）式で表される。
Ｎ+ D−Ｎ+ A−ｐ0−ｎ0＝０ …（１）
【００１３】
フェルミ・ディラック統計によると、量子多体効果を無視した電子濃度ｎ0と正孔濃度ｐ0は、それぞれ（２）、（３）式で表される。
【数１】
ただし、Ｎcは有効伝導帯状態密度、Ｎvは有効価電子帯状態密度、Ｆ1/2はフェルミ・ディラック積分、ＥF00は量子多体効果を無視したフェルミ準位、ＥC00は量子多体効果を無視した伝導帯端、ＥV00は量子多体効果を無視した価電子帯端であり、量子多体効果を無視したエネルギーギャップＥＧintを用いると、（４）式が成り立つ。
ＥV00＝ＥC00−ＥＧint …（４）
【００１４】
ドナーイオン数Ｎ+ Dとアクセプターイオン数Ｎ- Aは、それぞれ（５）、（６）式で表される。
Ｎ+ D＝ｒD00×ＮD …（５）
Ｎ- A＝ｒA00×ＮA …（６）
ただし、ＮDはドナー濃度、ＮAはアクセプター濃度、ｒD00はドナーのイオン化率、ｒA00はアクセプターのイオン化率である。
【００１５】
ｒD00とｒA00は、フェルミ・ディラック統計に従って、それぞれ（７）、（８）式で表される。
【数２】
ただし、ＥDはドナー準位、ＥAはアクセプタ準位であり、ドナーのイオン化エネルギーεDと、アクセプタのイオン化エネルギーεAを用いると、（９）、（１０）式が成り立つ。
ＥD＝ＥC00−εD …（９）
ＥA＝ＥV00＋εA …（１０）
（２）〜（１０）式を用いて（１）式を解けば、フェルミエネルギー（ＥF00−ＥC00）が求まる。
【００１６】
次に、量子多体効果の影響を考慮に入れて、電子および正孔の密度（準粒子密度）とイオン化率を計算する（ステップＳ３）。
まず、量子多体効果の影響を（１１）、（１２）式を用いて導入する。
ＥF−ＥC＝ＥF00−ＥC00−Δe0(ef0) …（１１）
ＥV−ＥF＝ＥV00−ＥF00−Δh0(ef0) …（１２）
ただし、Δe0は電子の準粒子エネルギーシフト、Δh0は正孔の準粒子エネルギーシフトであり、量子多体効果によるフェルミ面のシフト(ef0)を変数にもつ形で書き表すことができる。この準粒子エネルギーシフトにより、量子補正された電子および正孔の密度（準粒子密度）は、（１３）、（１４）式で表される。
【数３】
（１３）、（１４）式より、ｎ0もｐ0もef0の関数であることがわかる。
【００１７】
同様に、平衡状態でのイオン化率も、（１５）、（１６）式のように量子補正を受ける。
【数４】
ＥF00−ＥC00が既知なので、（１１）〜（１６）式を（１）式に代入すると、（１）式がef0を一変数とする方程式になることがわかる。こうして、Δe/h0(ef0)が数値的に求められる。
【００１８】
実際のデバイスで電荷の中性条件が成り立つことは少ない。電荷の輸送があれば、メッシュで刻んだデバイスの各点で電荷の連続条件を満たすよう、電子濃度ｎと正孔濃度ｐは平衡状態での値ｎ0、ｐ0からそれぞれずれた局所平衡の値をもつ。
【００１９】
また、ポテンシャルΨの存在によっても平衡状態からずれるので、デバイスシミュレータのために実際的なアルゴリズムを得るには、これらに準粒子エネルギーシフトを含めるよう、上述した理論を拡張しなければならない。
【００２０】
次に、電荷の連続式とポアソン方程式を解いて、ポテンシャルΨ、電子密度ｎおよび正孔密度ｐを計算する（ステップＳ４）。
【００２１】
ここで、電荷の連続式（輸送方程式）は、（１７）、（１８）式で表される。
【数５】
【００２２】
一方、ポアソン方程式は、（１９）、（２０）式で表される。
【数６】
ρ＝Ｎ+ D(Ψ)−Ｎ- A(Ψ)＋ｐ(Ψ)−ｎ(Ψ) …（２０）
（１７）〜（２０）式を同時に満たすように数値的に計算されたｎ，ｐ，Ψが与えられる。ただし、Ｅは電界であり、ポテンシャルΨの傾きに比例している。εは半導体の誘電率で、μn/pは移動度、Ｄn/pは拡散係数、Ｇn/pはキャリアの生成率、Ｕn/pはキャリアの再結合率である。
【００２３】
こうして得られたｎ，ｐ，Ψをもとに、ポテンシャルが存在することによる準粒子エネルギーシフトへの付加項（２１）式を考慮に入れ、非平衡状態におけるイオン化率ｒ'D，ｒ'Aを計算する（ステップＳ５）。
δΔ1e/h(Ψ)＝Δe/h（ｎ，ｐ，Ｎ'+ D，Ｎ'- A）
−Δe/h（ｎ0，ｐ0，Ｎ+ D，Ｎ- A） （２１）
ただし、（２２）、（２３）式が成り立つため、非平衡状態におけるイオン化率ｒ'D，ｒ'Aの計算方法は、以下の通りである。
Ｎ'+ D＝ｒ'D×ＮD （２２）
Ｎ'- A＝ｒ'A×ＮA （２３）
【００２４】
まず、（２４）、（２５）式を解いて、Δ'nとΔ'pを数値的に演算する。
【数７】
【００２５】
ここで、（２６）、（２７）式として、（２８）、（２９）式を計算すればよい。
Δ'D＝Δ'n＋εD＋Δe0(ef0)＋ef0 （２６）
Δ'A＝Δ'p＋εA＋Δh0(ef0)−ef0 （２７）
【数８】
【００２６】
次に、ポテンシャルΨとイオン化率が収束したか否かを判定（ステップＳ６）し、収束すれば計算結果を出力し（ステップＳ７）、収束しなければ、以下の手順でポアソン方程式のＧ項を計算し（ステップＳ８）、再度ステップＳ４以降の処理を行う。
【００２７】
ここで、デバイスシミュレータにおけるポアソン方程式は、Ｙ＝０の２次元解析の場合には、（３０）式で表される。
【数９】
【００２８】
ところが、（３０）式を直接解くのはＣＰＵに負荷がかかりすぎるので現実的ではない。そこで、（３１）式のような微分形が用いられている。
【数１０】
【００２９】
ただし、（３１）式中のＧは、（３２）式で表される。
【数１１】
ここで、もしＧ＝０としたら、計算が収束しないことに注意しなければならない。図２はポアソン方程式の収束性を示す図である。
【００３０】
（３２）式に示したＧ項は、収束点方向を向く法線ベクトルである。もしこれをゼロに仮定すると、制御係数を導入してベクトルのサイズを調節するなどの工夫をしても、接線方向のベクトルの大きさが変更されるだけで収束点に近づくことはない。
【００３１】
このように、不純物のイオン化率がポテンシャルとともに変化する関数として扱うことが、非定常状態でポアソン方程式を収束させるために不可欠である。
【００３２】
以下、上述した計算手法によりＢＧＮを計算した結果を示す。
図３はシミュレーションに用いたnMOSFETの断面図である。Ｚ＝-2μｍからＺ＝０μｍに配置されたSi基板１には、イオン化エネルギー48.3meVのボロンが101 8cm-3だけドープされ、Ｚ＝０nmからＺ＝５nmの間に酸化膜２が形成されている。
【００３３】
拡散層３の不純物は、イオン化エネルギー45meVのリンで、濃度は最大1020cm-3から裾部で1018cm-3になるようにした。ゲートポリシリコン４には、拡散層３と同じく、リンをドープし、濃度は1020cm-3である。
【００３４】
図４は、ゲート中央で界面に垂直に切断した断面（Ｘ＝０μｍ）で見た、ＢＧＮのゲート電圧依存性を示す図である。
【００３５】
Ｚ＝0.005μｍ付近でＢＧＮがゲート電圧の印加に伴って減少しているのは、ゲート空乏化によってキャリア数が減少するのを反映している。逆に、基板界面（Ｚ＝０μｍ）近傍では、ゲート電圧印加に伴ってＢＧＮが増大している。これは、反転層ができることによって電子数が増大するのを反映している。
【００３６】
このように、本実施形態によるＢＧＮの計算結果は、キャリア数の変化に敏感である。これは、従来達成できなかったことである。
【００３７】
図５は図４と同じ断面で見たドナーイオン化率の計算結果を示す図である。Ｚ＝0.005μｍ付近でイオン化率がゲート電圧の印加に伴って増大しているのは、ゲート空乏化によってキャリア数が減少するのを反映している。
【００３８】
このように、ドナーのイオン化率は、ドナー周辺に電子が多数存在すると下がる傾向にある。逆に、基板界面（Ｚ＝０μｍ）近傍では、ゲート電圧の印加に伴ってイオン化率が急激に低減している。これは、反転層ができることによって、電子数が増大するのを反映している。
【００３９】
このように、本実施形態によるイオン化率の計算結果は、キャリア数の変化に敏感である。これは、従来技術では達成できなかったことである。
【００４０】
図６は図３に示すｎMOSFETの電流特性を表す図である。同図では、ドレイン電圧を0.05Ｖとし、酸化膜厚が２nmのものの計算結果も併せて掲載している。
【００４１】
膜厚５nmの場合、サブスレッショルド領域が0.5Ｖ付近に存在し、２nmの場合は0.2Ｖ付近に存在する。比較のため、ＢＧＮを無視した場合の計算結果（黒丸）と、従来の標準的なＢＧＮモデル（実線）の計算結果を掲載している。また、図７は図６の電気特性を片ログプロットで表したものである。
【００４２】
図７からわかるように、低バイアス領域で３本のドレイン電流Ｉ−ゲート電圧Ｖが平行な直線になっている。これら直線の横軸の差がしきい値電圧の差として見なせる。この部分を拡大したデータ（膜厚５nmとする）を図８に示す。
【００４３】
図８において、ＢＧＮを無視した場合（黒丸）に比べ、従来の標準的なＢＧＮモデルを採用した場合（黒実線）、しきい値電圧は30mV程度上昇していることがわかる。これは、ＢＧＮによって拡散層での伝導帯端が下降してpn接合の障壁が高くなることを反映しているが、本実施形態による計算結果（白丸）では、しきい値電圧はさらに30mVほど高くなっている。
【００４４】
これは、従来のＢＧＮモデルを用いた計算では、拡散層における不純物のイオン化率を「１」に仮定して、電子数を過剰に見積もっていたことが原因である。このイオン化率の不正確さによるしきい値電圧のずれを補正するため、イオン化率を調節パラメータとしてIV特性（ゲート電圧−ドレイン電流特性）をフィッティングしたとしても、イオン化率自体が定数になるため、（３２）式に示したＧ項はゼロになる。このとき、非平衡状態でポアソン方程式を収束させることはきわめて困難になる。
【００４５】
この困難を避けるため、与えられたバイアスや電流の条件下で平衡状態としてＢＧＮを計算し、ポアソン方程式を収束させたとしても、電極での電流や電位といった境界条件を変化させると、同じイオン化率でIV特性をフィッティングすることは不可能になる。これは、シミュレーションの信頼性を大きく損なうことになる。
【００４６】
このように、高濃度に不純物がドープされた半導体デバイスでは、ＢＧＮや不純物のイオン化率がシミュレーション精度に与える影響を無視できない。
【００４７】
一方、本実施形態では、（３２）式に示したＧ項を考慮に入れてポアソン方程式を解くため、電極での境界条件を任意に変化させながら、デバイスに電流が流れている状態でシミュレーションを行うことになり、ＢＧＮや不純物のイオン化率を正確に計算することができる。
【００４８】
上述したデバイスシミュレーション方法は、ハードウェアで実現してもソフトウェアで実現してもよい。例えば、図９は上述したデバイスシミュレーション方法をハードウェアで実現したデバイスシミュレーション・システムの概略構成を示すブロック図である。
【００４９】
図９のデバイスシミュレーション・システムは、量子多体効果を無視した平衡状態における半導体のバンドギャップ・ナローウィングと不純物のイオン化率とを計算する初期計算部１１と、半導体内部での電荷の輸送を担う可動電荷密度を計算する可動電荷密度計算部１２と、可動電荷密度計算部で計算された可動電荷密度に基づいて、ポテンシャルの存在による準粒子エネルギーシフトを考慮に入れて、非平衡状態におけるバンドギャップ・ナローウィングとイオン化率とを計算する非平衡状態計算部１３と、非平衡状態におけるイオン化率が収束したか否かを判定する判定部１４と、非平衡状態計算部の計算結果を出力する出力部１５とを備えている。
【００５０】
図９のデバイスシミュレーション・システムは、判定部により収束したと判定されると計算結果を出力部から出力し、判定部により収束していないと判定されると非平衡状態計算部の計算を繰り返し行う。
【００５１】
また、上述したデバイスシミュレーション方法をソフトウェアで実現する場合には、シミュレーションプログラムを、フロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させればよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。また、この種のシミュレーションプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、この種のシミュレーションプログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００５２】
【発明の効果】
以上詳細に説明したように、本発明によれば、半導体装置の内部に伝えられる電流や電位に応じて、半導体内部のバンドギャップ・ナローウィングや不純物のイオン化率を自己無撞着に計算するため、精度が高くて収束性のよいデバイスシミュレーションが可能になる。
【図面の簡単な説明】
【図１】本発明に係るデバイスデバイスシミュレーション方法の処理手順を示すフローチャート。
【図２】ポアソン方程式の収束性を示す図。
【図３】シミュレーションに用いたnMOSFETの断面図。
【図４】ゲート中央で界面に垂直に切断した断面で見た、ＢＧＮのゲート電圧依存性を示す図。
【図５】図４と同じ断面で見たドナーイオン化率の計算結果を示す図。
【図６】図３に示すｎMOSFETの電流特性を表す図。
【図７】図６の電気特性を片ログプロットで表した図。
【図８】図７の一部を拡大した図。
【図９】デバイスシミュレーション・システムの概略構成を示すブロック図。
【符号の説明】
１ Si基板
２ 酸化膜
３ 拡散層
４ ゲートポリシリコン
１１ 初期計算部
１２ 可動電荷密度計算部
１３ 非平衡状態計算部
１４ 判定部
１５ 出力部
【発明の属する技術分野】
本発明は、半導体装置内部での可動電荷密度、半導体装置内に注入される不純物のイオン化率、およびエネルギーバンドギャップを計算するデバイスデバイスシミュレーション方法、デバイスシミュレーションシステム、およびシミュレーションプログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
半導体デバイスの微細化に伴って、半導体のエネルギーバンドが減少する、いわゆるバンドギャップ・ナローウィング（ＢＧＮ）や、不純物のイオン化率の変化が、素子特性に大きな影響を与えるようになってきた。ＢＧＮや不純物のイオン化率の実験データを数値計算的に再現する物理モデルはすでに提案されているが、このモデルをデバイスシミュレータに導入すると、デバイスがオン状態のときに計算が収束しないという問題が生じる。その理由は、従来のＢＧＮモデルが、半導体デバイスの外部から伝達される電流や電位といった外部要因とは無関係に構築されていることと、半導体内部に電流が流れているような非平衡状態でＢＧＮや不純物のイオン化率を計算することが原理的に不可能であるように構築されていることが原因となる。
【０００３】
このため、制御係数の調整など、従来のデバイスシミュレータで用いられていた収束性向上の工夫がすべて無効になるという、これまで想定していなかった状況を生みだしている。
【０００４】
【発明が解決しようとする課題】
半導体デバイスの微細化とともに、ＢＧＮや不純物のイオン化率を計算する物理モデルは、実験データを再現するためだけに考案されたものであり、電極を通じて半導体デバイスの内部に伝えられる電流や電位に応じて、半導体内部のＢＧＮや不純物のイオン化率をセルフコンシステント（自己無撞着）に計算するものではなかった。
【０００５】
次世代回路用のデバイスシミュレーションに必要な技術は、半導体デバイスの電極から与えられる電流や電位を境界条件とする、電荷の輸送方程式およびポアソン方程式とセルフコンシステントに、ＢＧＮと不純物のイオン化率を計算する技術である。
【０００６】
本発明は、このような点に鑑みてなされたものであり、その目的は、精度が高く、収束性のよいデバイスシミュレーション方法、デバイスシミュレーション・システムおよびシミュレーションプログラムを記録した記録媒体を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の一態様によれば、格子点ごとに、平衡状態における不純物のイオン化率を計算する第１のステップと、量子多体効果を考慮に入れて、前記第１のステップで計算されたイオン化率を用いて、平衡状態における不純物のイオン化率を再計算するとともに、電子および正孔の密度を計算する第２のステップと、前記第２のステップで計算されたイオン化率と、電荷の連続式およびポアソン方程式を解いて得られた電子密度、正孔密度および静電ポテンシャルとに基づいて、非平衡状態における不純物のイオン化率を計算する第３のステップと、前記第３のステップにより計算された静電ポテンシャルと不純物のイオン化率とが収束したか否かを判定する第４のステップと、前記第４のステップにより収束したと判定されると、最終的な静電ポテンシャルと不純物のイオン化率を出力する第５のステップと、前記第４のステップにより収束しないと判定されると、静電ポテンシャルに対する不純物のイオン化率の変化の割合に不純物濃度を乗じて得られる値を、静電ポテンシャルに対する電子濃度の変化の割合または静電ポテンシャルに対する正孔濃度の変化の割合の一部として加えることによりポアソン方程式をいて、電子密度、正孔密度および静電ポテンシャルを計算する第６のステップと、を備えることを特徴とするデバイスシミュレーション方法が提供される。
【００１０】
【発明の実施の形態】
以下、本発明に係るデバイスデバイスシミュレーション方法とデバイスシミュレーションシステムについて、図面を参照しながら具体的に説明する。
【００１１】
図１は本発明に係るデバイスデバイスシミュレーション方法の処理手順を示すフローチャートである。まず、多体効果のない平衡状態で、格子点ごとに不純物濃度と温度を与える（ステップＳ１）。次に、格子点ごとに、平衡状態で不純物のイオン化率を計算する（ステップＳ２）。
【００１２】
以下、このステップＳ２の処理を詳しく説明する。平衡状態での電荷の中性条件は、（１）式で表される。
Ｎ+ D−Ｎ+ A−ｐ0−ｎ0＝０ …（１）
【００１３】
フェルミ・ディラック統計によると、量子多体効果を無視した電子濃度ｎ0と正孔濃度ｐ0は、それぞれ（２）、（３）式で表される。
【数１】
ＥV00＝ＥC00−ＥＧint …（４）
【００１４】
ドナーイオン数Ｎ+ Dとアクセプターイオン数Ｎ- Aは、それぞれ（５）、（６）式で表される。
Ｎ+ D＝ｒD00×ＮD …（５）
Ｎ- A＝ｒA00×ＮA …（６）
ただし、ＮDはドナー濃度、ＮAはアクセプター濃度、ｒD00はドナーのイオン化率、ｒA00はアクセプターのイオン化率である。
【００１５】
ｒD00とｒA00は、フェルミ・ディラック統計に従って、それぞれ（７）、（８）式で表される。
【数２】
ＥD＝ＥC00−εD …（９）
ＥA＝ＥV00＋εA …（１０）
（２）〜（１０）式を用いて（１）式を解けば、フェルミエネルギー（ＥF00−ＥC00）が求まる。
【００１６】
次に、量子多体効果の影響を考慮に入れて、電子および正孔の密度（準粒子密度）とイオン化率を計算する（ステップＳ３）。
まず、量子多体効果の影響を（１１）、（１２）式を用いて導入する。
ＥF−ＥC＝ＥF00−ＥC00−Δe0(ef0) …（１１）
ＥV−ＥF＝ＥV00−ＥF00−Δh0(ef0) …（１２）
ただし、Δe0は電子の準粒子エネルギーシフト、Δh0は正孔の準粒子エネルギーシフトであり、量子多体効果によるフェルミ面のシフト(ef0)を変数にもつ形で書き表すことができる。この準粒子エネルギーシフトにより、量子補正された電子および正孔の密度（準粒子密度）は、（１３）、（１４）式で表される。
【数３】
【００１７】
同様に、平衡状態でのイオン化率も、（１５）、（１６）式のように量子補正を受ける。
【数４】
【００１８】
実際のデバイスで電荷の中性条件が成り立つことは少ない。電荷の輸送があれば、メッシュで刻んだデバイスの各点で電荷の連続条件を満たすよう、電子濃度ｎと正孔濃度ｐは平衡状態での値ｎ0、ｐ0からそれぞれずれた局所平衡の値をもつ。
【００１９】
また、ポテンシャルΨの存在によっても平衡状態からずれるので、デバイスシミュレータのために実際的なアルゴリズムを得るには、これらに準粒子エネルギーシフトを含めるよう、上述した理論を拡張しなければならない。
【００２０】
次に、電荷の連続式とポアソン方程式を解いて、ポテンシャルΨ、電子密度ｎおよび正孔密度ｐを計算する（ステップＳ４）。
【００２１】
ここで、電荷の連続式（輸送方程式）は、（１７）、（１８）式で表される。
【数５】
一方、ポアソン方程式は、（１９）、（２０）式で表される。
【数６】
（１７）〜（２０）式を同時に満たすように数値的に計算されたｎ，ｐ，Ψが与えられる。ただし、Ｅは電界であり、ポテンシャルΨの傾きに比例している。εは半導体の誘電率で、μn/pは移動度、Ｄn/pは拡散係数、Ｇn/pはキャリアの生成率、Ｕn/pはキャリアの再結合率である。
【００２３】
こうして得られたｎ，ｐ，Ψをもとに、ポテンシャルが存在することによる準粒子エネルギーシフトへの付加項（２１）式を考慮に入れ、非平衡状態におけるイオン化率ｒ'D，ｒ'Aを計算する（ステップＳ５）。
δΔ1e/h(Ψ)＝Δe/h（ｎ，ｐ，Ｎ'+ D，Ｎ'- A）
−Δe/h（ｎ0，ｐ0，Ｎ+ D，Ｎ- A） （２１）
ただし、（２２）、（２３）式が成り立つため、非平衡状態におけるイオン化率ｒ'D，ｒ'Aの計算方法は、以下の通りである。
Ｎ'+ D＝ｒ'D×ＮD （２２）
Ｎ'- A＝ｒ'A×ＮA （２３）
【００２４】
まず、（２４）、（２５）式を解いて、Δ'nとΔ'pを数値的に演算する。
【数７】
ここで、（２６）、（２７）式として、（２８）、（２９）式を計算すればよい。
Δ'D＝Δ'n＋εD＋Δe0(ef0)＋ef0 （２６）
Δ'A＝Δ'p＋εA＋Δh0(ef0)−ef0 （２７）
【数８】
次に、ポテンシャルΨとイオン化率が収束したか否かを判定（ステップＳ６）し、収束すれば計算結果を出力し（ステップＳ７）、収束しなければ、以下の手順でポアソン方程式のＧ項を計算し（ステップＳ８）、再度ステップＳ４以降の処理を行う。
【００２７】
ここで、デバイスシミュレータにおけるポアソン方程式は、Ｙ＝０の２次元解析の場合には、（３０）式で表される。
【数９】
ところが、（３０）式を直接解くのはＣＰＵに負荷がかかりすぎるので現実的ではない。そこで、（３１）式のような微分形が用いられている。
【数１０】
ただし、（３１）式中のＧは、（３２）式で表される。
【数１１】
【００３０】
（３２）式に示したＧ項は、収束点方向を向く法線ベクトルである。もしこれをゼロに仮定すると、制御係数を導入してベクトルのサイズを調節するなどの工夫をしても、接線方向のベクトルの大きさが変更されるだけで収束点に近づくことはない。
【００３１】
このように、不純物のイオン化率がポテンシャルとともに変化する関数として扱うことが、非定常状態でポアソン方程式を収束させるために不可欠である。
【００３２】
以下、上述した計算手法によりＢＧＮを計算した結果を示す。
図３はシミュレーションに用いたnMOSFETの断面図である。Ｚ＝-2μｍからＺ＝０μｍに配置されたSi基板１には、イオン化エネルギー48.3meVのボロンが101 8cm-3だけドープされ、Ｚ＝０nmからＺ＝５nmの間に酸化膜２が形成されている。
【００３３】
拡散層３の不純物は、イオン化エネルギー45meVのリンで、濃度は最大1020cm-3から裾部で1018cm-3になるようにした。ゲートポリシリコン４には、拡散層３と同じく、リンをドープし、濃度は1020cm-3である。
【００３４】
図４は、ゲート中央で界面に垂直に切断した断面（Ｘ＝０μｍ）で見た、ＢＧＮのゲート電圧依存性を示す図である。
【００３５】
Ｚ＝0.005μｍ付近でＢＧＮがゲート電圧の印加に伴って減少しているのは、ゲート空乏化によってキャリア数が減少するのを反映している。逆に、基板界面（Ｚ＝０μｍ）近傍では、ゲート電圧印加に伴ってＢＧＮが増大している。これは、反転層ができることによって電子数が増大するのを反映している。
【００３６】
このように、本実施形態によるＢＧＮの計算結果は、キャリア数の変化に敏感である。これは、従来達成できなかったことである。
【００３７】
図５は図４と同じ断面で見たドナーイオン化率の計算結果を示す図である。Ｚ＝0.005μｍ付近でイオン化率がゲート電圧の印加に伴って増大しているのは、ゲート空乏化によってキャリア数が減少するのを反映している。
【００３８】
このように、ドナーのイオン化率は、ドナー周辺に電子が多数存在すると下がる傾向にある。逆に、基板界面（Ｚ＝０μｍ）近傍では、ゲート電圧の印加に伴ってイオン化率が急激に低減している。これは、反転層ができることによって、電子数が増大するのを反映している。
【００３９】
このように、本実施形態によるイオン化率の計算結果は、キャリア数の変化に敏感である。これは、従来技術では達成できなかったことである。
【００４０】
図６は図３に示すｎMOSFETの電流特性を表す図である。同図では、ドレイン電圧を0.05Ｖとし、酸化膜厚が２nmのものの計算結果も併せて掲載している。
【００４１】
膜厚５nmの場合、サブスレッショルド領域が0.5Ｖ付近に存在し、２nmの場合は0.2Ｖ付近に存在する。比較のため、ＢＧＮを無視した場合の計算結果（黒丸）と、従来の標準的なＢＧＮモデル（実線）の計算結果を掲載している。また、図７は図６の電気特性を片ログプロットで表したものである。
【００４２】
図７からわかるように、低バイアス領域で３本のドレイン電流Ｉ−ゲート電圧Ｖが平行な直線になっている。これら直線の横軸の差がしきい値電圧の差として見なせる。この部分を拡大したデータ（膜厚５nmとする）を図８に示す。
【００４３】
図８において、ＢＧＮを無視した場合（黒丸）に比べ、従来の標準的なＢＧＮモデルを採用した場合（黒実線）、しきい値電圧は30mV程度上昇していることがわかる。これは、ＢＧＮによって拡散層での伝導帯端が下降してpn接合の障壁が高くなることを反映しているが、本実施形態による計算結果（白丸）では、しきい値電圧はさらに30mVほど高くなっている。
【００４４】
これは、従来のＢＧＮモデルを用いた計算では、拡散層における不純物のイオン化率を「１」に仮定して、電子数を過剰に見積もっていたことが原因である。このイオン化率の不正確さによるしきい値電圧のずれを補正するため、イオン化率を調節パラメータとしてIV特性（ゲート電圧−ドレイン電流特性）をフィッティングしたとしても、イオン化率自体が定数になるため、（３２）式に示したＧ項はゼロになる。このとき、非平衡状態でポアソン方程式を収束させることはきわめて困難になる。
【００４５】
この困難を避けるため、与えられたバイアスや電流の条件下で平衡状態としてＢＧＮを計算し、ポアソン方程式を収束させたとしても、電極での電流や電位といった境界条件を変化させると、同じイオン化率でIV特性をフィッティングすることは不可能になる。これは、シミュレーションの信頼性を大きく損なうことになる。
【００４６】
このように、高濃度に不純物がドープされた半導体デバイスでは、ＢＧＮや不純物のイオン化率がシミュレーション精度に与える影響を無視できない。
【００４７】
一方、本実施形態では、（３２）式に示したＧ項を考慮に入れてポアソン方程式を解くため、電極での境界条件を任意に変化させながら、デバイスに電流が流れている状態でシミュレーションを行うことになり、ＢＧＮや不純物のイオン化率を正確に計算することができる。
【００４８】
上述したデバイスシミュレーション方法は、ハードウェアで実現してもソフトウェアで実現してもよい。例えば、図９は上述したデバイスシミュレーション方法をハードウェアで実現したデバイスシミュレーション・システムの概略構成を示すブロック図である。
【００４９】
図９のデバイスシミュレーション・システムは、量子多体効果を無視した平衡状態における半導体のバンドギャップ・ナローウィングと不純物のイオン化率とを計算する初期計算部１１と、半導体内部での電荷の輸送を担う可動電荷密度を計算する可動電荷密度計算部１２と、可動電荷密度計算部で計算された可動電荷密度に基づいて、ポテンシャルの存在による準粒子エネルギーシフトを考慮に入れて、非平衡状態におけるバンドギャップ・ナローウィングとイオン化率とを計算する非平衡状態計算部１３と、非平衡状態におけるイオン化率が収束したか否かを判定する判定部１４と、非平衡状態計算部の計算結果を出力する出力部１５とを備えている。
【００５０】
図９のデバイスシミュレーション・システムは、判定部により収束したと判定されると計算結果を出力部から出力し、判定部により収束していないと判定されると非平衡状態計算部の計算を繰り返し行う。
【００５１】
また、上述したデバイスシミュレーション方法をソフトウェアで実現する場合には、シミュレーションプログラムを、フロッピーディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させればよい。記録媒体は、磁気ディスクや光ディスク等の携帯可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。また、この種のシミュレーションプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、この種のシミュレーションプログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
【００５２】
【発明の効果】
以上詳細に説明したように、本発明によれば、半導体装置の内部に伝えられる電流や電位に応じて、半導体内部のバンドギャップ・ナローウィングや不純物のイオン化率を自己無撞着に計算するため、精度が高くて収束性のよいデバイスシミュレーションが可能になる。
【図面の簡単な説明】
【図１】本発明に係るデバイスデバイスシミュレーション方法の処理手順を示すフローチャート。
【図２】ポアソン方程式の収束性を示す図。
【図３】シミュレーションに用いたnMOSFETの断面図。
【図４】ゲート中央で界面に垂直に切断した断面で見た、ＢＧＮのゲート電圧依存性を示す図。
【図５】図４と同じ断面で見たドナーイオン化率の計算結果を示す図。
【図６】図３に示すｎMOSFETの電流特性を表す図。
【図７】図６の電気特性を片ログプロットで表した図。
【図８】図７の一部を拡大した図。
【図９】デバイスシミュレーション・システムの概略構成を示すブロック図。
【符号の説明】
１ Si基板
２ 酸化膜
３ 拡散層
４ ゲートポリシリコン
１１ 初期計算部
１２ 可動電荷密度計算部
１３ 非平衡状態計算部
１４ 判定部
１５ 出力部
Claims (4)
- 格子点ごとに、平衡状態における不純物のイオン化率を計算する第１のステップと、
量子多体効果を考慮に入れて、前記第１のステップで計算されたイオン化率を用いて、平衡状態における不純物のイオン化率を再計算するとともに、電子および正孔の密度を計算する第２のステップと、
前記第２のステップで計算されたイオン化率と、電荷の連続式およびポアソン方程式を解いて得られた電子密度、正孔密度および静電ポテンシャルとに基づいて、非平衡状態における不純物のイオン化率を計算する第３のステップと、
前記第３のステップにより計算された静電ポテンシャルと不純物のイオン化率とが収束したか否かを判定する第４のステップと、
前記第４のステップにより収束したと判定されると、最終的な静電ポテンシャルと不純物のイオン化率を出力する第５のステップと、
前記第４のステップにより収束しないと判定されると、静電ポテンシャルに対する不純物のイオン化率の変化の割合に不純物濃度を乗じて得られる値を、静電ポテンシャルに対する電子濃度の変化の割合または静電ポテンシャルに対する正孔濃度の変化の割合の一部として加えることによりポアソン方程式を解いて、電子密度、正孔密度および静電ポテンシャルを計算する第６のステップと、を備えることを特徴とするデバイスシミュレーション方法。 - 前記第３〜第６のステップの処理は、半導体に電流が流れている状態、あるいは半導体に電圧が印加されている状態にて実行されることを特徴とする請求項１に記載のデバイスシミュレーション方法。
- 格子点ごとに、平衡状態における不純物のイオン化率を計算する第１の処理部と、
量子多体効果を考慮に入れて、前記第１の処理部で計算されたイオン化率を用いて、平衡状態における不純物のイオン化率を再計算するとともに、電子および正孔の密度を計算する第２の処理部と、
前記第２の処理部で計算されたイオン化率と、電荷の連続式およびポアソン方程式を解いて得られた電子密度、正孔密度および静電ポテンシャルとに基づいて、非平衡状態における不純物のイオン化率を計算する第３の処理部と、
前記第３の処理部により計算された静電ポテンシャルと不純物のイオン化率とが収束したか否かを判定する第４の処理部と、
前記第４の処理部により収束したと判定されると、最終的な静電ポテンシャルと不純物のイオン化率を出力する第５の処理部と、
前記第４の処理部により収束しないと判定されると、静電ポテンシャルに対する不純物のイオン化率の変化の割合に不純物濃度を乗じて得られる値を、静電ポテンシャルに対する電子濃度の変化の割合または静電ポテンシャルに対する正孔濃度の変化の割合の一部として加えることによりポアソン方程式を解いて、電子密度、正孔密度および静電ポテンシャルを計算する第６の処理部と、を備えることを特徴とするデバイスシミュレーション・システム。 - 格子点ごとに、平衡状態における不純物のイオン化率を計算する第１のステップと、
量子多体効果を考慮に入れて、前記第１のステップで計算されたイオン化率を用いて、平衡状態における不純物のイオン化率を再計算するとともに、電子および正孔の密度を計算する第２のステップと、
前記第２のステップで計算されたイオン化率と、電荷の連続式およびポアソン方程式を解いて得られた電子密度、正孔密度および静電ポテンシャルとに基づいて、非平衡状態における不純物のイオン化率を計算する第３のステップと、
前記第３のステップにより計算された静電ポテンシャルと不純物のイオン化率とが収束したか否かを判定する第４のステップと、
前記第４のステップにより収束したと判定されると、最終的な静電ポテンシャルと不純物のイオン化率を出力する第５のステップと、
前記第４のステップにより収束しないと判定されると、静電ポテンシャルに対する不純物のイオン化率の変化の割合に不純物濃度を乗じて得られる値を、静電ポテンシャルに対する電子濃度の変化の割合または静電ポテンシャルに対する正孔濃度の変化の割合の一部として加えることによりポアソン方程式を解いて、電子密度、正孔密度および静電ポテンシャルを計算する第６のステップと、を備えるシミュレーション・プログラムを実行可能なコンピュータ読み取り可能な記録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299454A JP3955723B2 (ja) | 2000-09-29 | 2000-09-29 | デバイスシミュレーション方法、デバイスシミュレーションシステム、およびシミュレーションプログラムを記録した記録媒体 |
| US09/956,126 US6954723B2 (en) | 2000-09-29 | 2001-09-20 | Device simulation method, device simulation system and device simulation program |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299454A JP3955723B2 (ja) | 2000-09-29 | 2000-09-29 | デバイスシミュレーション方法、デバイスシミュレーションシステム、およびシミュレーションプログラムを記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110960A JP2002110960A (ja) | 2002-04-12 |
| JP3955723B2 true JP3955723B2 (ja) | 2007-08-08 |
Family
ID=18781258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000299454A Expired - Fee Related JP3955723B2 (ja) | 2000-09-29 | 2000-09-29 | デバイスシミュレーション方法、デバイスシミュレーションシステム、およびシミュレーションプログラムを記録した記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6954723B2 (ja) |
| JP (1) | JP3955723B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110313748A1 (en) * | 2010-06-16 | 2011-12-22 | Li Zhanming | Method of simulation and design of a semiconductor device |
| CN109411030B (zh) * | 2018-11-02 | 2021-04-20 | 大连理工大学 | 纳米金属氧化物能隙值的预测方法 |
| CN113312756B (zh) * | 2021-05-11 | 2022-12-16 | 华南理工大学 | 一种同步确定二极管边界电场与电流密度的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5684723A (en) * | 1987-11-16 | 1997-11-04 | Fujitsu Limited | Device simulation method and device simulator |
| GB9710062D0 (en) * | 1997-05-16 | 1997-07-09 | British Tech Group | Optical devices and methods of fabrication thereof |
-
2000
- 2000-09-29 JP JP2000299454A patent/JP3955723B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-20 US US09/956,126 patent/US6954723B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110960A (ja) | 2002-04-12 |
| US20020116162A1 (en) | 2002-08-22 |
| US6954723B2 (en) | 2005-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Houng et al. | Current transport mechanism in trapped oxides: A generalized trap-assisted tunneling model | |
| Nakhmanson | Frequency dependence of the photo-EMF of strongly inverted Ge and Si MIS structures—I. Theory | |
| Li et al. | Comparison of random-dopant-induced threshold voltage fluctuation in nanoscale single-, double-, and surrounding-gate field-effect transistors | |
| JP3955723B2 (ja) | デバイスシミュレーション方法、デバイスシミュレーションシステム、およびシミュレーションプログラムを記録した記録媒体 | |
| Franz et al. | Bambi--A Design Model for Power MOSFET's | |
| JP3382544B2 (ja) | Ｍｏｓｆｅｔのシミュレーション方法及び装置 | |
| JP5585646B2 (ja) | ノーマリーオフ型埋め込みゲート型炭化珪素静電誘導トランジスタの設計方法、ノーマリーオフ型埋め込みゲート型炭化珪素静電誘導トランジスタおよびその製造方法 | |
| Watanabe et al. | Scaling effects on gate leakage current | |
| Soares et al. | Modeling quantum confinement in multi-gate transistors with effective potential | |
| JP3926150B2 (ja) | デバイス・シミュレーション方法およびデバイス・シミュレーション装置 | |
| Mukherjee et al. | U shaped vertical gate bulk MOSFET for area minimization | |
| JP3993008B2 (ja) | デバイス・シミュレーション装置及びデバイス・シミュレーション方法 | |
| JP3930223B2 (ja) | 半導体デバイスのシミュレーション方法およびシミュレーションプログラムを記録した記録媒体 | |
| US8165852B2 (en) | Simulation apparatus for a semiconductor device | |
| Uno et al. | Analytical description of inversion-layer quantum effects using the density gradient model and singular perturbation theory | |
| JP3857482B2 (ja) | シミュレーション方法 | |
| Wu et al. | The effective conduction band edge method of quantum correction to the Monte Carlo device simulation | |
| Staniewski et al. | Compact DC model of a JVeSFET transistor with reduced number of empirical parameters | |
| JP2957641B2 (ja) | 電気特性評価方法 | |
| Gili et al. | On the applicability of the Natori formula to realistic multi-layer quantum well III–V FETs | |
| Daghighi et al. | Two-dimensional model for investigating body contact structures in PD SOI MOSFETs | |
| JP2800722B2 (ja) | 半導体シミュレーションにおける端子電流計算誤差評価方法 | |
| Zhu | Optimization of Insulated Gate Bipolar Transistors Using an Adjoint-space Method | |
| JPH0864821A (ja) | 半導体デバイスのシミュレーション方法 | |
| Mudanai et al. | Unique challenges in compact modeling |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070420 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |