JP3857482B2 - シミュレーション方法 - Google Patents
シミュレーション方法 Download PDFInfo
- Publication number
- JP3857482B2 JP3857482B2 JP37305899A JP37305899A JP3857482B2 JP 3857482 B2 JP3857482 B2 JP 3857482B2 JP 37305899 A JP37305899 A JP 37305899A JP 37305899 A JP37305899 A JP 37305899A JP 3857482 B2 JP3857482 B2 JP 3857482B2
- Authority
- JP
- Japan
- Prior art keywords
- width
- band gap
- band
- gap reduction
- ionization rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの開発に用いるシミュレーション方法に関する。
【０００２】
【従来の技術】
半導体デバイスの動作原理は、１９５０年代に既に確立されている。その基本公式は、
ｐ・ｎ＝ｎi 2 (1)
である。ここで、ｐは半導体中の正孔濃度、ｎは半導体中の電子濃度、ｎi は真性キャリア濃度である。半導体デバイスの動作を記述する関係式が、すべてこの式を満たすように定式化されている。
【０００３】
近年、微細化の進展によって量子多体効果が混入し、この基本公式からのずれが存在することが指摘され始めている。そこで、半導体中の不純物のイオン化率を１００％と仮定し、量子多体効果等によるバンドギャップ縮小効果（ＢＧＮ:Band Gap Narrowing）を考慮に入れて、
【０００４】
【数７】
【０００５】
なる式を、デバイスシミュレーションの基本公式として来た。ここで、ＮD は半導体中のドナー不純物濃度、ΔＥgはバンドギャップ縮小効果による縮小幅である。ここでは、ｎ型半導体を例に取って説明を進めている。
【０００６】
しかながら、シリコンに燐をドープした場合、不純物濃度が３Ｅ１９ｃｍ-3を超えるほど濃くなると、イオン化率が１００％よりずっと小さくなることが、最新の独自の計算から明らかになった。２１世紀初頭には、この影響はますます大きくなり、もはや、式（２）に頼った対処療法ではデバイスシミュレーションの信頼性を確保することが不可能になりつつある。
【０００７】
更に悪いことに、従来の理論物理学の枠組みでは、量子多体効果とイオン化率を同時に矛盾なく算出することが出来ていない。これは、従来の枠組みがあまりにコンピューターに負荷を掛けすぎる為である。このような状況から、量子多体効果を考慮に入れた上で、イオン化率を正しく、且つ高速に計算する、新しい枠組みの開発が危急の課題となっている。
【０００８】
【発明が解決しようとする課題】
上述した問題を抱える部位を、ＭＯＳＦＥＴを例に取って、具体的に示すと以下の通りである。
【０００９】
１）ゲートポリシリコン
２）拡散層の端に構成するエクステンション領域
３）基板表面の反転層、及び蓄積層
４）直接トンネリングによるゲートリークが無視できなくなるほど薄膜化が進んだＭＯＳＦＥＴ
これらは、ゲート電極容量を通じて閾電圧の評価の誤差として現れたり、トンネルゲートリークによるトランジスタ動作への補正という形で、デバイス設計に大きく影響してくる。
【００１０】
本発明の目的は、バンドギャップ縮小効果を組み込んだイオン化率を容易に算出し得るシミュレーション方法を提供することにある。
【００１１】
【課題を解決するための手段】
［構成］
本発明は、上記目的を達成するために以下のように構成されている。
【００１２】
（１）本発明（請求項１）のシミュレーション方法は、半導体デバイスのシミュレーションの基本公式として、
【００１３】
【数８】
【００１４】
（ｐは半導体中の正孔濃度、ｎは半導体中の電子濃度、ｎi は真性キャリア濃度、ΔＥgはバンドギャップ縮小効果によるバンドギャップの縮小幅、ｒは半導体中に含まれる不純物のイオン化率、ＮDは半導体中のドナー不純物濃度、ＮAは半導体中のアクセプタ不純物濃度、ｋBはボルツマン定数、Ｔは温度）
を用いることを特徴とする。
【００１５】
（２）本発明（請求項２）のシミュレーション方法は、半導体中に含まれる不純物のイオン化率と、前記不純物のイオン化率が１００％としたバンドギャップ縮小効果とを自己無撞着的に解いて前記不純物のイオン化率を考慮したバンドギャップ縮小効果を計算することを特徴とするシミュレーション方法。
【００１６】
（３）本発明（請求項３）のシミュレーション方法は、局所的バンドギャップ縮小効果を無視した表面ポテンシャルΨs を計算する第１のステップと、電子数の増大に応じて追加される多体量子効果による準粒子エネルギーシフトの増加分に相当する
【００１７】
【数９】
【００１８】
の右辺の計算結果を左辺に代入し、新たな伝導帯の下降幅ｅｃｓと価電子帯の上昇幅ｅｖｓを得る第２のステップと、表面電荷密度の釣り合いの式を解いて、表面ポテンシャルの多体効果補正δΨsを数値的に求める第３のステップと、Ψs＋δΨsを、電子数の増大に応じて追加される多体量子効果による準粒子エネルギーの増加分に相当する
【００１９】
【数１０】
【００２０】
のΨsに代入して新たな伝導帯の下降幅ｅｃｓと価電子帯の上昇幅ｅｖｓを求める第４のステップと、第２のステップから第４のステップを１回以上行って、所定の相対誤差以下に収束した伝導帯の下降幅ｅｃｓと価電子帯の上昇幅ｅｖｓ、多体効果補正δΨsを求めるステップとを含むことを特徴とする。
【００２１】
（４）本発明（請求項４）のシミュレーション方法は、不純物濃度と温度とを設定するステップと、バンドギャップ縮小効果を無視したフェルミエネルギーＥF00−ＥC00を求めるステップと、バンドギャップ縮小効果によるフェルミ準位のずれｅｆ，伝導帯端のずれｅｃを求めるステップと、求められたフェルミ準位のずれｅｆ，伝導帯端のずれｅｃから価電子帯端のずれｅｖを求めるステップと、前記フェルミ準位のずれｅｆからイオン化率を求めるステップと、前記価電子帯端のずれｅｖ及び伝導帯端のずれｅｃからバンドギャップ縮小効果によるバンドギャップの縮小幅ΔＥGを求めるステップとを含むことを特徴とする。
【００２２】
なお、方法に係わる本発明は装置に係わる発明としても成立する。
【００２３】
また、方法に係わる本発明は、コンピュータに当該発明に相当する機能を実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体としても成立する。
【００２４】
［作用］
本発明は、上記構成によって以下の作用・効果を有する。
【００２５】
（１）本発明（請求項１）のシミュレーション方法は、半導体デバイスのシミュレーションの基本公式として、
【００２６】
【数１１】
【００２７】
を用いることによって、シミュレーションが正確になる。
【００２８】
半導体中に含まれる不純物のイオン化率と、前記不純物のイオン化率が１００％としたバンドギャップ縮小効果とを自己無撞着的に解いて前記不純物のイオン化率を考慮したバンドギャップ縮小効果を計算することによって、前記不純物のイオン化率を考慮したバンドギャップ縮小効果が容易に計算することができる。
【００２９】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【００３０】
［第１実施形態］
従来の技術でも述べたように、半導体中の不純物のイオン化率は、必ずしも１００％ではない。即ち、ｎ型半導体を取り上げれば、バンドギャップ縮小効果（ＢＧＮ）を考慮に入れたとき、デバイスシミュレーションの基本公式である式（２）を以下のように書き直さねばならない。
【００３１】
【数１２】
【００３２】
なお、ｐは半導体中の正孔濃度、ｎは半導体中の電子濃度、ｎi は真性キャリア濃度、ΔＥgはバンドギャップ縮小効果、ｒは半導体中に含まれる不純物のイオン化率、半導体中の不純物濃度、ｋBはボルツマン定数、Ｔは温度である。
【００３３】
以下の実施形態の説明では、シリコンに燐をドープしてｎ型半導体を実現する場合を例に取り、ＢＧＮを無視した不純物のイオン化率と不純物のイオン化率を１００％としたＢＧＮを自己無撞着的に解いて、不純物のイオン化率を組み込んだＢＧＮを計算する方法を紹介する。ＢＧＮは、伝導帯端（ＥC ）を下げたり、価電子帯端（ＥV ）を上げたりしてシリコンのバンドギャップをΔＥG狭める効果である。
【００３４】
多体計算は、現在最も進んだ理論と考えられ、多体効果については準粒子エネルギーシフト（ＱＰＳ：Quasi Particle energy Shift）としてかなり詳細に取り入れられている。例えば、伝導帯端ＥC 付近の電子の準粒子エネルギーシフト（ＱＰＳe 、Δe ）は、ＥF −Ｅc の減少として、キャリア間交換相互作用及びクーロン相互作用と、キャリア−不純物イオン間クーロン相互作用を全て同時に計算することができる。なお、ＥF はフェルミ準位である。
【００３５】
また、価電子帯端ＥV 付近に対しては、ＥV −ＥF の増大として正孔の準粒子エネルギーシフト（ＱＰＳv 、Δh ）を計算する。簡単な計算から、両方の準粒子エネルギーシフトＱＰＳc ，ＱＰＳv を足しあわせてＢＧＮになることが判る。
【００３６】
バンド構造を決定する方法には、まず、イオン化率：
【数１３】
【００３７】
を計算しなければならない。
【００３８】
ＢＧＮを無視した場合のフェルミ準位ＥF をＥF00 、伝導帯端をＥC00 、価電子端をＥV00 、ドナー準位をＥD ＝ＥC00 −０．０４５ｅＶとする。これらは、理想的な状態密度を仮定すればフェルミ・ディラック統計に従って一意に解かれる。なお、０．０４５ｅＶは、燐原子に引きつけられている電子のエネルギーである。
【００３９】
次に、ＢＧＮを考慮に入れた場合のそれぞれのエネルギーを
【００４０】
【数１４】
【００４１】
と書く。
【００４２】
このとき、式（４）は、
【００４３】
【数１５】
【００４４】
と書き直せる。
【００４５】
このイオン化率にドナー濃度を掛けたものが準粒子密度だから、
【００４６】
【数１６】
【００４７】
なる方程式が成り立たなければならない。ここで、Ｎｃは伝導体に対する有効状態密度、Ｆ 1/2 はフェルミ−ディラック積分を示している。
【００４８】
ここで、上の方程式中のｅｆｃには、量子多体計算から求められた準粒子エネルギーシフト（Δe ）を、
【００４９】
【数１７】
【００５０】
の形で導入する。ただし、ｒ（ef）×Ｎdは、Δe の引数である。この式（８）がＢＧＮのモデルを決定する。
【００５１】
具体的には、既に公知である、イオン化率１００％を仮定して求められた多体公式を用いれば十分であるが、独自に導き出したり適当な修正を施したり、或いは多体計算の結果のフィッティング関数を或いは多体公式のフィッティング関数から導き出したものであっても構わない。
【００５２】
従来の多体計算では、コンピュータの能力の限界から、イオン化率ｒと準粒子エネルギーシフトＱＰＳを同時に計算することが不可能であったが、こうした従来の公式を用いても、本発明により、イオン化率を再計算することが可能となるのである。
【００５３】
式（６）よりイオン化率ｒはｅｆの関数であるから、式（７）と式（８）を数値的に解けばフェルミレベルの下降幅ｅｆと伝導帯端の下降幅ｅｃが数値的に求まる。この値を式（６）に代入すれば、イオン化率も数値的に求まる。
【００５４】
価電子帯端のずれｅｖは、
【００５５】
【数１８】
【００５６】
の関係から簡単に計算できる。
【００５７】
ＢＧＮは、最後にｅｃ＋ｅｖ（＝−Δe −Δh ）を計算すれば良い。ｐ型半導体についても同様の計算を実行すれば良い。
【００５８】
図１に、この例題における計算結果を示す。不純物が燐である、ｎ型のシリコンにおいて、不純物濃度が３Ｅ１９ｃｍ-3を超えたところで、イオン化率（点線）が急激に下がることが判る。また、この影響は、ＢＧＮの上昇を押さえるという形で、多体効果にも現れている。図１において、破線はシェンク（A. Schenk, J. Appl. Phys. 84, 3684(1998)）が発表している、イオン化率が１００％であることを前提にした多体公式によるＢＧＮの計算結果である。一方、実線は、本発明により、イオン化率を計算し直して得られたＢＧＮの計算結果である。
【００５９】
ちょうど不純物濃度が３Ｅ１９ｃｍ-3を超えたところで、ＢＧＮの上昇が抑えられているのが判る。このことから、３Ｅ１９ｃｍ-3を超えるほど不純物濃度の高い領域、即ち、ポリシリコンゲート、拡散層のエクステンション領域、或いは、不純物濃度が高い場合と同じような多体効果の増大を招く反転層や蓄積層において、不純物のイオン化率が１００％でないことによる影響が出てくるものと予想される。これらの効果は、すべて半導体デバイスの動作に重要な変調をもたらすのである。
【００６０】
［第２の実施形態］
次に、ポテンシャルによって増大した量子多体効果の影響を見積もる為の枠組みについて説明する。キャリア間の多体効果によりシリコンのバンドギャップが縮小するのは、これまでに見てきた通りである。従って、バンドベンディングによりシリコン界面に誘起されたキャリアが、新たにシリコンのバンドギャップを縮小させると考えるのは自然である。このように、ポテンシャルによって誘起されるＢＧＮを、局所的バンドギャップ縮小効果（ＬＢＧＮ：Local Band Gap Narrowing）と呼ぶ。
【００６１】
以下、図２に描いたＭＯＳＦＥＴの界面付近のエネルギーバンドを用いて、具体的に説明する。図２（ａ）はＬＢＧＮがない場合のエネルギーバンドであり、図２（ｂ）がＬＢＧＮを考慮に入れた場合のエネルギーバンドである。ｅｃｓは界面での伝導帯の下降幅、ｅｖｓは価電子帯の上昇幅である。
【００６２】
ここで注意すべきことは、ＬＢＧＮによってＭＯＳＦＥＴの表面電荷密度が変化することである。即ち、ＬＢＧＮを導入すると、表面電荷密度の釣り合いが満たされなくなってしまうのである。
【００６３】
そこで、表面電荷密度の釣り合いを考慮に入れて、表面ポテンシャルを再計算したのが図２（ｃ）である。実際の計算には、ポアッソン方程式を解き直せば良い。このとき、表面ポテンシャルは−δΨs だけ上昇する。（図２では、δΨsは負になっている。）
次に、図２の手順に従い、ｎ型シリコンを例にとってＬＢＧＮ（伝導帯の下降幅ｅｃｓ，価電子帯の上昇幅ｅｖｓの計算方法を説明する。なお、ｐ型シリコンについても、同様の手法を用いることが出来る。
【００６４】
（１） ＬＢＧＮを無視して表面ポテンシャルΨs を計算する。（ｅｃｓ＝ｅｖｓ＝０）
（２） 次式：
【００６５】
【数１９】
【００６６】
の右辺の計算結果を左辺に代入し、新たな伝導帯の下降幅ｅｃｓと価電子帯の上昇幅ｅｖｓを得る。ただし、δe XCは、電子数の増大に応じて追加される多体量子効果による準粒子エネルギーシフトＱＰＳeの増加分に相当する。Δh XCは、正孔数の増大に応じて追加される多体量子効果による準粒子エネルギーシフトＱＰＳvの増加分に相当する。
【００６７】
簡単のため、交換相互作用部分のみ抜き出して書き下せば、
【００６８】
【数２０】
【００６９】
となる。
【００７０】
ここで、Ψ＞０なら、電子間交換相互作用の増大により伝導帯の下降に寄与し、逆にΨ＜０なら、伝導帯を下降させていた交換相互作用の減少による伝導帯の上昇に寄与する。
【００７１】
同様に、正孔に対しては、
【００７２】
【数２１】
【００７３】
と書き下すことができる。
【００７４】
式（１２），（１３）をどう選ぶかによって、ＬＢＧＮの素因子をどう取り込むかが決定する。クーロン相互作用部分も入れれば、より完全な公式を得る。ここでは、最も簡単に交換相互作用の計算公式のみ紹介した。
【００７５】
手順（１），（２）を基板とゲート両方に同時に実施すれば、ＬＢＧＮを無視して計算したΨssub ，Ψspolyに対して、基板のＬＢＧＮ（ｅｃｓsub ，ｅｖｓsub ）、及びゲートのＬＢＧＮ（ｅｃｓpoly，ｅｖｓpoly）が数値的に求められる。
【００７６】
（３） 表面電荷密度の釣り合いの式：
【００７７】
【数２２】
【００７８】
を解いて、基板及びゲートの表面ポテンシャルの多体効果補正δΨssub ，δΨspolyを数値的に求めるか、或いはδΨspoly，δΨssubをそれぞれΨspoly，Ψssubの中に逐次代入しながらポアッソン方程式を解き直して、表面電荷密度のつり合いを回復する。
【００７９】
ただし、
【００８０】
【数２３】
【００８１】
である。
【００８２】
但し、
【００８３】
【数２４】
【００８４】
ＮAはアクセプタ濃度、ＮDはドナー濃度、ｐ0はΨ＝０の時の正孔濃度、ｎ0はΨ＝０の時の電子濃度、ＥAはアクセプタ準位、ＥDはドナー準位、ＥFはフェルミ準位である。
【００８５】
（４）Ψssub ＋δΨssub をΨssubにΨspoly＋δΨspolyをΨspolyに代入して手順（２）に戻る。これを数回繰り返し、相対誤差が１Ｅ−５以下に収束したら結果として、ｅｃｓsub ，ｅｖｓsub ，ｅｃｓpoly，ｅｖｓpoly，Ψssub ，Ψspolyを返す。こうして、ＬＢＧＮを考慮に入れ、更に表面電荷密度の釣り合いを満たす解を得ることが出来る。
【００８６】
ｎ+ ｐｏｌｙ−Ｓｉ／ＳｉＯ2 ／ｎ型Ｓｉ基板を例に取り、上記手順で計算した表面素電荷密度Ｎs に対するＬＢＧＮの結果を図３（ＶＧ＞０）、及び図４（ＶＧ＜０）に示す。基板を空乏化させた図３では、ゲートの価電子帯は不変であるが、伝導帯が表面素電荷密度Ｎs と共に上昇している。前者はドナー濃度が高くキャリアの反転がないためであり、後者はゲート界面の表面ポテンシャルが電子を掃き出すことによって、伝導帯を下げていた多体効果が減少することを反映している。一方、基板の伝導帯は下降し、価電子帯は若干下がる。前者は、電子が蓄積して伝導帯を下げている交換相互作用が増大することを反映し、後者は、正孔が掃き出されて価電子帯を押し上げていた正孔の交換相互作用が減少することから来る。ただし、正孔密度が低い為、元々の多体相互作用も小さく、価電子帯の下降幅も２〜３［ｍｅＶ］程度に押さえられる。
【００８７】
ゲートを蓄積化した図４では、ゲートの伝導帯が下降し、価電子帯は不変である。前者は、電子が蓄積して伝導帯を下げる多体効果が増大することを反映し、後者は、正孔濃度が極めて低くほとんど影響しないことからくる。一方の基板では、価電子帯が上昇し、伝導帯は不変である。これは誘起された正孔による多体相互作用の増大によるものである。
【００８８】
ここで、本発明の有用性をより明白にするため、ＢＧＮを計算する際に導入した不純物のイオン化率について考える。イオン化率を１００％とか、１／３とか、ある特定の値に固定したままＬＢＧＮを数値的に求めようとすると、ある表面ポテンシャルＶoxの付近で、キンクが出現する。図５には、イオン化率１／３の場合の結果を実線で示した。これに対し、上述した方法でイオン化率を計算してからＬＢＧＮを数値的に求めた結果を図５の丸印で示すと、キンクは消滅した。
【００８９】
キンクの位置は不純物濃度に依存しており、従って、不純物濃度ごとに適当なイオン化率を選べばキンクは発生しなくなるはずである。ということは、イオン化率をセルフコンシステントに計算した結果が、たまたまその値を与えるとは考え難いだろう。
【００９０】
こうして、上述した方法を用いてイオン化率をきちんと計算しなければ、ポテンシャルを正確に求めることが出来ないということが判る。このように、従来通りイオン化率１００％を前提にしたやり方では、量子多体効果もポテンシャルをもきちんと考慮に入れることが出来ないのである。図６は、ＬＢＧＮの有無による、表面ポテンシャルの計算結果である。高電界領域において、数十ｍＶの差があることが判る。
【００９１】
［第３の実施形態］
図７に、上述した計算の枠組みを具現化する方法を示す。これは、ｎ型シリコンに燐をドープした場合に相当する。本発明は、該アルゴリズムを記憶し、保持する記憶装置と、該記憶装置を含み、該記憶装置に随時アクセスする計算システム全体に関わる、ハードウェア及びソフトウェアに関するものである。
【００９２】
まず、半導体中のドナー不純物濃度ＮD と温度Ｔ［Ｋ］を入力する（ステップＳ１）。次いで、ＢＧＮを無視してフェルミエネルギー、ＥF00−ＥC00を求める（ステップＳ２）。
【００９３】
実際には、
【００９４】
【数２５】
【００９５】
を計算する。
【００９６】
式（１７）の左辺は、（ＢＧＮを無視した）理想的な状態密度を仮定したとき予想される電子密度であり、右辺は、不純物濃度に、ＢＧＮを無視したときのイオン化率ｒ0 を掛け合わせた物である。ｎ型なので、正孔の影響は無視できる。式（１８）の第１式は、ショックレーの教科書にも登場する関係式で、ＢＧＮを無視した場合に、フェルミ・ディラック統計に基づいて不純物のイオン化率を厳密に与える式である。式（１８）の第２式は、不純物が燐である場合にドナーレベルを与える式である。この式（１７）と式（１８）を使って、ＢＧＮを無視した場合のフェルミエネルギーを厳密に計算した結果として、ＥF00 −ＥC00 を得る。添え字の00は、平衡状態であり、且つ、ＢＧＮを考慮に入れていないことを意味している。ここまでは、既知の計算方法である。
【００９７】
次いで、フェルミ準位の上昇幅ｅｆと伝導帯端の下降幅ｅｃとを求める（ステップＳ３）。なお、本発明の枠組は、フェルミ準位の上昇幅ｅｆと伝導帯端の下降幅ｅｃとを求めるという目的を満たす限り、以下で説明する通りの方法でなくても構わない。
【００９８】
ＢＧＮを考慮に入れた場合の、式（１７），（１８）からのずれを計算する。まず、不純物準位が不変であることを前提とし、ＢＧＮによるフェルミ準位の下降幅ｅｆ、を用いてイオン化率ｒ(ef)を次式で定義する。
【００９９】
【数２６】
【０１００】
更に、伝導帯端の下降幅ｅｃと合せると、ＢＧＮを考慮に入れたときの電子数を計算する公式と、イオン化率ｒ(ef)に不純物濃度を掛けたものとが等しくなることから次式が得られる。
【０１０１】
【数２７】
【０１０２】
ここで、式（１９）と式（２０）とを合せて、一つの非線型方程式をなしているのだが、フェルミ準位の上昇幅ｅｆ及び伝導帯端の下降幅ｅｃと変数が二つ存在している。
【０１０３】
そこで、定義から伝導帯端の下降幅ｅｃとフェルミ準位の上昇幅ｅｆの和が、準粒子シフトに負号をつけた物であること利用し、多体理論の結果として得られる準粒子シフトの計算公式Δe を用いて、次の方程式が得られる。
【０１０４】
【数２８】
【０１０５】
式（１９），（２０），（２１）からなる連立非線型方程式を数値的に解くことによって、フェルミ準位の上昇幅ｅｆと伝導帯端の下降幅ｅｃを得ることが出来る。
【０１０６】
ここで、Δe の精度を上げれば、図７に示したアルゴリズムによる数値的予測の精度を上げることが出来ることを断わっておく。即ち、Δe に用いる計算公式は、既に、公知のものであっても良いし、目的に合せてユーザーがそれを修正したり、或いは、ユーザーが最初から独自に作り直したりしたものであっても良い。計算時間を節約するのか、精度の向上取るのか、ユーザーが目的に合せて選択出来るように、インターフェースを準備しておくことも可能である。しかしながら、どのような計算公式をΔe に用いるにせよ、以上説明した機能を持つ、一連のプログラムは、本発明によるものである。
【０１０７】
次に、フェルミ準位の上昇幅ｅｆと伝導帯端の下降幅ｅｃとから価電子帯の上昇幅ｅｖを得る（ステップＳ４）。具体的には、価電子帯側の準粒子シフト、即ち、ホールに対する量子多体相互作用の影響を考慮した非線型方程式である、
【０１０８】
【数２９】
【０１０９】
に、式（１９）〜式（２１）の非線型方程式を解いて得られたｅｆを代入して、価電子帯の上昇幅ｅｖを数値的に得る。
【０１１０】
続いて、ｒ(ef)を計算してＢＧＮを考慮した場合のイオン化率が得られ、これに不純物濃度を掛けて電子密度が得られ、伝導帯帯の下降幅ｅｃと価電子帯の上昇幅ｅｖを足しあわせてＢＧＮが得られる（ステップＳ４）。
【０１１１】
これらの結果を用いて、トンネル電流、ゲート電極容量、閾電圧等の、半導体デバイスの動作を決定する基本的ファクターを数値的に得ることができるようになる。
【０１１２】
更に、ポテンシャルを含む場合、上述したアルゴリズムを実行した後に、式（１１）から（１６）を用いて説明したアルゴリズムを適用し、ＬＢＧＮを計算する必要がある。この部分も、本発明の第二の中心部分である。尚、本発明をデバイスシミュレータに組み込む場合、近接する離散化格子点に囲まれる空間中の不純物濃度や温度といったインプットパラメータを定数と見なせるようなメッシュの切り方が、シミュレーション精度向上を実現する上で重要である。また、ｐ型半導体や、シリコン以外の半導体を用いた場合にも、上述したのと同様な枠組が適用できる。本発明は、量子多体効果等を含むＢＧＮ及びＬＢＧＮの影響、或いはもっと一般的な言い方をすれば、原因はなんであれ、理想的な状態密度からのずれを考慮に入れたデバイスシミュレーションを可能とする概念そのものに関する。
【０１１３】
以上、本発明の実施形態について説明してきたが、以上の各機能は、ハードウェアを用いても、或いはソフトウェアを用いても実現可能である。
【０１１４】
また、本実施形態は、コンピュータに所定の機能を実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体として実施することもできる。
【０１１５】
なお、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【０１１６】
【発明の効果】
以上説明したように本発明によれば、
半導体中の不純物のイオン化率を、量子多体効果と自己無撞着的に計算することを可能とし、半導体デバイスシミュレーションの信頼性向上に大いに役立つ。
【図面の簡単な説明】
【図１】イオン化率とバンドギャップ縮小効果とを自己無撞着的に計算した結果を示す図。
【図２】局所的バンドギャップ縮小効果を概念的に説明するためのエネルギーバンドを示す図。
【図３】ゲート電圧が正の場合の表面電荷密度に対する局所的バンドキャップ縮小効果によるエネルギーバンドの補正幅を示す図。
【図４】ゲート電圧が負の場合の表面電荷密度に対する局所的バンドキャップ縮小効果によるエネルギーバンドの補正幅を示す図。
【図５】酸化膜電圧に対する表面ポテンシャルを示す図。
【図６】酸化膜電圧に対する表面ポテンシャルを示す図。
【図７】バンドギャップ縮小効果によるエネルギーバンドの補正幅及び不純物のイオン化率、キャリア濃度バンドギャップ縮小効果を求める方法を示すフローチャート。
【発明の属する技術分野】
本発明は、半導体デバイスの開発に用いるシミュレーション方法に関する。
【０００２】
【従来の技術】
半導体デバイスの動作原理は、１９５０年代に既に確立されている。その基本公式は、
ｐ・ｎ＝ｎi 2 (1)
である。ここで、ｐは半導体中の正孔濃度、ｎは半導体中の電子濃度、ｎi は真性キャリア濃度である。半導体デバイスの動作を記述する関係式が、すべてこの式を満たすように定式化されている。
【０００３】
近年、微細化の進展によって量子多体効果が混入し、この基本公式からのずれが存在することが指摘され始めている。そこで、半導体中の不純物のイオン化率を１００％と仮定し、量子多体効果等によるバンドギャップ縮小効果（ＢＧＮ:Band Gap Narrowing）を考慮に入れて、
【０００４】
【数７】
なる式を、デバイスシミュレーションの基本公式として来た。ここで、ＮD は半導体中のドナー不純物濃度、ΔＥgはバンドギャップ縮小効果による縮小幅である。ここでは、ｎ型半導体を例に取って説明を進めている。
【０００６】
しかながら、シリコンに燐をドープした場合、不純物濃度が３Ｅ１９ｃｍ-3を超えるほど濃くなると、イオン化率が１００％よりずっと小さくなることが、最新の独自の計算から明らかになった。２１世紀初頭には、この影響はますます大きくなり、もはや、式（２）に頼った対処療法ではデバイスシミュレーションの信頼性を確保することが不可能になりつつある。
【０００７】
更に悪いことに、従来の理論物理学の枠組みでは、量子多体効果とイオン化率を同時に矛盾なく算出することが出来ていない。これは、従来の枠組みがあまりにコンピューターに負荷を掛けすぎる為である。このような状況から、量子多体効果を考慮に入れた上で、イオン化率を正しく、且つ高速に計算する、新しい枠組みの開発が危急の課題となっている。
【０００８】
【発明が解決しようとする課題】
上述した問題を抱える部位を、ＭＯＳＦＥＴを例に取って、具体的に示すと以下の通りである。
【０００９】
１）ゲートポリシリコン
２）拡散層の端に構成するエクステンション領域
３）基板表面の反転層、及び蓄積層
４）直接トンネリングによるゲートリークが無視できなくなるほど薄膜化が進んだＭＯＳＦＥＴ
これらは、ゲート電極容量を通じて閾電圧の評価の誤差として現れたり、トンネルゲートリークによるトランジスタ動作への補正という形で、デバイス設計に大きく影響してくる。
【００１０】
本発明の目的は、バンドギャップ縮小効果を組み込んだイオン化率を容易に算出し得るシミュレーション方法を提供することにある。
【００１１】
【課題を解決するための手段】
［構成］
本発明は、上記目的を達成するために以下のように構成されている。
【００１２】
（１）本発明（請求項１）のシミュレーション方法は、半導体デバイスのシミュレーションの基本公式として、
【００１３】
【数８】
（ｐは半導体中の正孔濃度、ｎは半導体中の電子濃度、ｎi は真性キャリア濃度、ΔＥgはバンドギャップ縮小効果によるバンドギャップの縮小幅、ｒは半導体中に含まれる不純物のイオン化率、ＮDは半導体中のドナー不純物濃度、ＮAは半導体中のアクセプタ不純物濃度、ｋBはボルツマン定数、Ｔは温度）
を用いることを特徴とする。
【００１５】
（２）本発明（請求項２）のシミュレーション方法は、半導体中に含まれる不純物のイオン化率と、前記不純物のイオン化率が１００％としたバンドギャップ縮小効果とを自己無撞着的に解いて前記不純物のイオン化率を考慮したバンドギャップ縮小効果を計算することを特徴とするシミュレーション方法。
【００１６】
（３）本発明（請求項３）のシミュレーション方法は、局所的バンドギャップ縮小効果を無視した表面ポテンシャルΨs を計算する第１のステップと、電子数の増大に応じて追加される多体量子効果による準粒子エネルギーシフトの増加分に相当する
【００１７】
【数９】
の右辺の計算結果を左辺に代入し、新たな伝導帯の下降幅ｅｃｓと価電子帯の上昇幅ｅｖｓを得る第２のステップと、表面電荷密度の釣り合いの式を解いて、表面ポテンシャルの多体効果補正δΨsを数値的に求める第３のステップと、Ψs＋δΨsを、電子数の増大に応じて追加される多体量子効果による準粒子エネルギーの増加分に相当する
【００１９】
【数１０】
のΨsに代入して新たな伝導帯の下降幅ｅｃｓと価電子帯の上昇幅ｅｖｓを求める第４のステップと、第２のステップから第４のステップを１回以上行って、所定の相対誤差以下に収束した伝導帯の下降幅ｅｃｓと価電子帯の上昇幅ｅｖｓ、多体効果補正δΨsを求めるステップとを含むことを特徴とする。
【００２１】
（４）本発明（請求項４）のシミュレーション方法は、不純物濃度と温度とを設定するステップと、バンドギャップ縮小効果を無視したフェルミエネルギーＥF00−ＥC00を求めるステップと、バンドギャップ縮小効果によるフェルミ準位のずれｅｆ，伝導帯端のずれｅｃを求めるステップと、求められたフェルミ準位のずれｅｆ，伝導帯端のずれｅｃから価電子帯端のずれｅｖを求めるステップと、前記フェルミ準位のずれｅｆからイオン化率を求めるステップと、前記価電子帯端のずれｅｖ及び伝導帯端のずれｅｃからバンドギャップ縮小効果によるバンドギャップの縮小幅ΔＥGを求めるステップとを含むことを特徴とする。
【００２２】
なお、方法に係わる本発明は装置に係わる発明としても成立する。
【００２３】
また、方法に係わる本発明は、コンピュータに当該発明に相当する機能を実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体としても成立する。
【００２４】
［作用］
本発明は、上記構成によって以下の作用・効果を有する。
【００２５】
（１）本発明（請求項１）のシミュレーション方法は、半導体デバイスのシミュレーションの基本公式として、
【００２６】
【数１１】
を用いることによって、シミュレーションが正確になる。
【００２８】
半導体中に含まれる不純物のイオン化率と、前記不純物のイオン化率が１００％としたバンドギャップ縮小効果とを自己無撞着的に解いて前記不純物のイオン化率を考慮したバンドギャップ縮小効果を計算することによって、前記不純物のイオン化率を考慮したバンドギャップ縮小効果が容易に計算することができる。
【００２９】
【発明の実施の形態】
本発明の実施の形態を以下に図面を参照して説明する。
【００３０】
［第１実施形態］
従来の技術でも述べたように、半導体中の不純物のイオン化率は、必ずしも１００％ではない。即ち、ｎ型半導体を取り上げれば、バンドギャップ縮小効果（ＢＧＮ）を考慮に入れたとき、デバイスシミュレーションの基本公式である式（２）を以下のように書き直さねばならない。
【００３１】
【数１２】
なお、ｐは半導体中の正孔濃度、ｎは半導体中の電子濃度、ｎi は真性キャリア濃度、ΔＥgはバンドギャップ縮小効果、ｒは半導体中に含まれる不純物のイオン化率、半導体中の不純物濃度、ｋBはボルツマン定数、Ｔは温度である。
【００３３】
以下の実施形態の説明では、シリコンに燐をドープしてｎ型半導体を実現する場合を例に取り、ＢＧＮを無視した不純物のイオン化率と不純物のイオン化率を１００％としたＢＧＮを自己無撞着的に解いて、不純物のイオン化率を組み込んだＢＧＮを計算する方法を紹介する。ＢＧＮは、伝導帯端（ＥC ）を下げたり、価電子帯端（ＥV ）を上げたりしてシリコンのバンドギャップをΔＥG狭める効果である。
【００３４】
多体計算は、現在最も進んだ理論と考えられ、多体効果については準粒子エネルギーシフト（ＱＰＳ：Quasi Particle energy Shift）としてかなり詳細に取り入れられている。例えば、伝導帯端ＥC 付近の電子の準粒子エネルギーシフト（ＱＰＳe 、Δe ）は、ＥF −Ｅc の減少として、キャリア間交換相互作用及びクーロン相互作用と、キャリア−不純物イオン間クーロン相互作用を全て同時に計算することができる。なお、ＥF はフェルミ準位である。
【００３５】
また、価電子帯端ＥV 付近に対しては、ＥV −ＥF の増大として正孔の準粒子エネルギーシフト（ＱＰＳv 、Δh ）を計算する。簡単な計算から、両方の準粒子エネルギーシフトＱＰＳc ，ＱＰＳv を足しあわせてＢＧＮになることが判る。
【００３６】
バンド構造を決定する方法には、まず、イオン化率：
【数１３】
を計算しなければならない。
【００３８】
ＢＧＮを無視した場合のフェルミ準位ＥF をＥF00 、伝導帯端をＥC00 、価電子端をＥV00 、ドナー準位をＥD ＝ＥC00 −０．０４５ｅＶとする。これらは、理想的な状態密度を仮定すればフェルミ・ディラック統計に従って一意に解かれる。なお、０．０４５ｅＶは、燐原子に引きつけられている電子のエネルギーである。
【００３９】
次に、ＢＧＮを考慮に入れた場合のそれぞれのエネルギーを
【００４０】
【数１４】
と書く。
【００４２】
このとき、式（４）は、
【００４３】
【数１５】
と書き直せる。
【００４５】
このイオン化率にドナー濃度を掛けたものが準粒子密度だから、
【００４６】
【数１６】
なる方程式が成り立たなければならない。ここで、Ｎｃは伝導体に対する有効状態密度、Ｆ 1/2 はフェルミ−ディラック積分を示している。
【００４８】
ここで、上の方程式中のｅｆｃには、量子多体計算から求められた準粒子エネルギーシフト（Δe ）を、
【００４９】
【数１７】
の形で導入する。ただし、ｒ（ef）×Ｎdは、Δe の引数である。この式（８）がＢＧＮのモデルを決定する。
【００５１】
具体的には、既に公知である、イオン化率１００％を仮定して求められた多体公式を用いれば十分であるが、独自に導き出したり適当な修正を施したり、或いは多体計算の結果のフィッティング関数を或いは多体公式のフィッティング関数から導き出したものであっても構わない。
【００５２】
従来の多体計算では、コンピュータの能力の限界から、イオン化率ｒと準粒子エネルギーシフトＱＰＳを同時に計算することが不可能であったが、こうした従来の公式を用いても、本発明により、イオン化率を再計算することが可能となるのである。
【００５３】
式（６）よりイオン化率ｒはｅｆの関数であるから、式（７）と式（８）を数値的に解けばフェルミレベルの下降幅ｅｆと伝導帯端の下降幅ｅｃが数値的に求まる。この値を式（６）に代入すれば、イオン化率も数値的に求まる。
【００５４】
価電子帯端のずれｅｖは、
【００５５】
【数１８】
の関係から簡単に計算できる。
【００５７】
ＢＧＮは、最後にｅｃ＋ｅｖ（＝−Δe −Δh ）を計算すれば良い。ｐ型半導体についても同様の計算を実行すれば良い。
【００５８】
図１に、この例題における計算結果を示す。不純物が燐である、ｎ型のシリコンにおいて、不純物濃度が３Ｅ１９ｃｍ-3を超えたところで、イオン化率（点線）が急激に下がることが判る。また、この影響は、ＢＧＮの上昇を押さえるという形で、多体効果にも現れている。図１において、破線はシェンク（A. Schenk, J. Appl. Phys. 84, 3684(1998)）が発表している、イオン化率が１００％であることを前提にした多体公式によるＢＧＮの計算結果である。一方、実線は、本発明により、イオン化率を計算し直して得られたＢＧＮの計算結果である。
【００５９】
ちょうど不純物濃度が３Ｅ１９ｃｍ-3を超えたところで、ＢＧＮの上昇が抑えられているのが判る。このことから、３Ｅ１９ｃｍ-3を超えるほど不純物濃度の高い領域、即ち、ポリシリコンゲート、拡散層のエクステンション領域、或いは、不純物濃度が高い場合と同じような多体効果の増大を招く反転層や蓄積層において、不純物のイオン化率が１００％でないことによる影響が出てくるものと予想される。これらの効果は、すべて半導体デバイスの動作に重要な変調をもたらすのである。
【００６０】
［第２の実施形態］
次に、ポテンシャルによって増大した量子多体効果の影響を見積もる為の枠組みについて説明する。キャリア間の多体効果によりシリコンのバンドギャップが縮小するのは、これまでに見てきた通りである。従って、バンドベンディングによりシリコン界面に誘起されたキャリアが、新たにシリコンのバンドギャップを縮小させると考えるのは自然である。このように、ポテンシャルによって誘起されるＢＧＮを、局所的バンドギャップ縮小効果（ＬＢＧＮ：Local Band Gap Narrowing）と呼ぶ。
【００６１】
以下、図２に描いたＭＯＳＦＥＴの界面付近のエネルギーバンドを用いて、具体的に説明する。図２（ａ）はＬＢＧＮがない場合のエネルギーバンドであり、図２（ｂ）がＬＢＧＮを考慮に入れた場合のエネルギーバンドである。ｅｃｓは界面での伝導帯の下降幅、ｅｖｓは価電子帯の上昇幅である。
【００６２】
ここで注意すべきことは、ＬＢＧＮによってＭＯＳＦＥＴの表面電荷密度が変化することである。即ち、ＬＢＧＮを導入すると、表面電荷密度の釣り合いが満たされなくなってしまうのである。
【００６３】
そこで、表面電荷密度の釣り合いを考慮に入れて、表面ポテンシャルを再計算したのが図２（ｃ）である。実際の計算には、ポアッソン方程式を解き直せば良い。このとき、表面ポテンシャルは−δΨs だけ上昇する。（図２では、δΨsは負になっている。）
次に、図２の手順に従い、ｎ型シリコンを例にとってＬＢＧＮ（伝導帯の下降幅ｅｃｓ，価電子帯の上昇幅ｅｖｓの計算方法を説明する。なお、ｐ型シリコンについても、同様の手法を用いることが出来る。
【００６４】
（１） ＬＢＧＮを無視して表面ポテンシャルΨs を計算する。（ｅｃｓ＝ｅｖｓ＝０）
（２） 次式：
【００６５】
【数１９】
の右辺の計算結果を左辺に代入し、新たな伝導帯の下降幅ｅｃｓと価電子帯の上昇幅ｅｖｓを得る。ただし、δe XCは、電子数の増大に応じて追加される多体量子効果による準粒子エネルギーシフトＱＰＳeの増加分に相当する。Δh XCは、正孔数の増大に応じて追加される多体量子効果による準粒子エネルギーシフトＱＰＳvの増加分に相当する。
【００６７】
簡単のため、交換相互作用部分のみ抜き出して書き下せば、
【００６８】
【数２０】
となる。
【００７０】
ここで、Ψ＞０なら、電子間交換相互作用の増大により伝導帯の下降に寄与し、逆にΨ＜０なら、伝導帯を下降させていた交換相互作用の減少による伝導帯の上昇に寄与する。
【００７１】
同様に、正孔に対しては、
【００７２】
【数２１】
と書き下すことができる。
【００７４】
式（１２），（１３）をどう選ぶかによって、ＬＢＧＮの素因子をどう取り込むかが決定する。クーロン相互作用部分も入れれば、より完全な公式を得る。ここでは、最も簡単に交換相互作用の計算公式のみ紹介した。
【００７５】
手順（１），（２）を基板とゲート両方に同時に実施すれば、ＬＢＧＮを無視して計算したΨssub ，Ψspolyに対して、基板のＬＢＧＮ（ｅｃｓsub ，ｅｖｓsub ）、及びゲートのＬＢＧＮ（ｅｃｓpoly，ｅｖｓpoly）が数値的に求められる。
【００７６】
（３） 表面電荷密度の釣り合いの式：
【００７７】
【数２２】
を解いて、基板及びゲートの表面ポテンシャルの多体効果補正δΨssub ，δΨspolyを数値的に求めるか、或いはδΨspoly，δΨssubをそれぞれΨspoly，Ψssubの中に逐次代入しながらポアッソン方程式を解き直して、表面電荷密度のつり合いを回復する。
【００７９】
ただし、
【００８０】
【数２３】
である。
【００８２】
但し、
【００８３】
【数２４】
ＮAはアクセプタ濃度、ＮDはドナー濃度、ｐ0はΨ＝０の時の正孔濃度、ｎ0はΨ＝０の時の電子濃度、ＥAはアクセプタ準位、ＥDはドナー準位、ＥFはフェルミ準位である。
【００８５】
（４）Ψssub ＋δΨssub をΨssubにΨspoly＋δΨspolyをΨspolyに代入して手順（２）に戻る。これを数回繰り返し、相対誤差が１Ｅ−５以下に収束したら結果として、ｅｃｓsub ，ｅｖｓsub ，ｅｃｓpoly，ｅｖｓpoly，Ψssub ，Ψspolyを返す。こうして、ＬＢＧＮを考慮に入れ、更に表面電荷密度の釣り合いを満たす解を得ることが出来る。
【００８６】
ｎ+ ｐｏｌｙ−Ｓｉ／ＳｉＯ2 ／ｎ型Ｓｉ基板を例に取り、上記手順で計算した表面素電荷密度Ｎs に対するＬＢＧＮの結果を図３（ＶＧ＞０）、及び図４（ＶＧ＜０）に示す。基板を空乏化させた図３では、ゲートの価電子帯は不変であるが、伝導帯が表面素電荷密度Ｎs と共に上昇している。前者はドナー濃度が高くキャリアの反転がないためであり、後者はゲート界面の表面ポテンシャルが電子を掃き出すことによって、伝導帯を下げていた多体効果が減少することを反映している。一方、基板の伝導帯は下降し、価電子帯は若干下がる。前者は、電子が蓄積して伝導帯を下げている交換相互作用が増大することを反映し、後者は、正孔が掃き出されて価電子帯を押し上げていた正孔の交換相互作用が減少することから来る。ただし、正孔密度が低い為、元々の多体相互作用も小さく、価電子帯の下降幅も２〜３［ｍｅＶ］程度に押さえられる。
【００８７】
ゲートを蓄積化した図４では、ゲートの伝導帯が下降し、価電子帯は不変である。前者は、電子が蓄積して伝導帯を下げる多体効果が増大することを反映し、後者は、正孔濃度が極めて低くほとんど影響しないことからくる。一方の基板では、価電子帯が上昇し、伝導帯は不変である。これは誘起された正孔による多体相互作用の増大によるものである。
【００８８】
ここで、本発明の有用性をより明白にするため、ＢＧＮを計算する際に導入した不純物のイオン化率について考える。イオン化率を１００％とか、１／３とか、ある特定の値に固定したままＬＢＧＮを数値的に求めようとすると、ある表面ポテンシャルＶoxの付近で、キンクが出現する。図５には、イオン化率１／３の場合の結果を実線で示した。これに対し、上述した方法でイオン化率を計算してからＬＢＧＮを数値的に求めた結果を図５の丸印で示すと、キンクは消滅した。
【００８９】
キンクの位置は不純物濃度に依存しており、従って、不純物濃度ごとに適当なイオン化率を選べばキンクは発生しなくなるはずである。ということは、イオン化率をセルフコンシステントに計算した結果が、たまたまその値を与えるとは考え難いだろう。
【００９０】
こうして、上述した方法を用いてイオン化率をきちんと計算しなければ、ポテンシャルを正確に求めることが出来ないということが判る。このように、従来通りイオン化率１００％を前提にしたやり方では、量子多体効果もポテンシャルをもきちんと考慮に入れることが出来ないのである。図６は、ＬＢＧＮの有無による、表面ポテンシャルの計算結果である。高電界領域において、数十ｍＶの差があることが判る。
【００９１】
［第３の実施形態］
図７に、上述した計算の枠組みを具現化する方法を示す。これは、ｎ型シリコンに燐をドープした場合に相当する。本発明は、該アルゴリズムを記憶し、保持する記憶装置と、該記憶装置を含み、該記憶装置に随時アクセスする計算システム全体に関わる、ハードウェア及びソフトウェアに関するものである。
【００９２】
まず、半導体中のドナー不純物濃度ＮD と温度Ｔ［Ｋ］を入力する（ステップＳ１）。次いで、ＢＧＮを無視してフェルミエネルギー、ＥF00−ＥC00を求める（ステップＳ２）。
【００９３】
実際には、
【００９４】
【数２５】
を計算する。
【００９６】
式（１７）の左辺は、（ＢＧＮを無視した）理想的な状態密度を仮定したとき予想される電子密度であり、右辺は、不純物濃度に、ＢＧＮを無視したときのイオン化率ｒ0 を掛け合わせた物である。ｎ型なので、正孔の影響は無視できる。式（１８）の第１式は、ショックレーの教科書にも登場する関係式で、ＢＧＮを無視した場合に、フェルミ・ディラック統計に基づいて不純物のイオン化率を厳密に与える式である。式（１８）の第２式は、不純物が燐である場合にドナーレベルを与える式である。この式（１７）と式（１８）を使って、ＢＧＮを無視した場合のフェルミエネルギーを厳密に計算した結果として、ＥF00 −ＥC00 を得る。添え字の00は、平衡状態であり、且つ、ＢＧＮを考慮に入れていないことを意味している。ここまでは、既知の計算方法である。
【００９７】
次いで、フェルミ準位の上昇幅ｅｆと伝導帯端の下降幅ｅｃとを求める（ステップＳ３）。なお、本発明の枠組は、フェルミ準位の上昇幅ｅｆと伝導帯端の下降幅ｅｃとを求めるという目的を満たす限り、以下で説明する通りの方法でなくても構わない。
【００９８】
ＢＧＮを考慮に入れた場合の、式（１７），（１８）からのずれを計算する。まず、不純物準位が不変であることを前提とし、ＢＧＮによるフェルミ準位の下降幅ｅｆ、を用いてイオン化率ｒ(ef)を次式で定義する。
【００９９】
【数２６】
更に、伝導帯端の下降幅ｅｃと合せると、ＢＧＮを考慮に入れたときの電子数を計算する公式と、イオン化率ｒ(ef)に不純物濃度を掛けたものとが等しくなることから次式が得られる。
【０１０１】
【数２７】
ここで、式（１９）と式（２０）とを合せて、一つの非線型方程式をなしているのだが、フェルミ準位の上昇幅ｅｆ及び伝導帯端の下降幅ｅｃと変数が二つ存在している。
【０１０３】
そこで、定義から伝導帯端の下降幅ｅｃとフェルミ準位の上昇幅ｅｆの和が、準粒子シフトに負号をつけた物であること利用し、多体理論の結果として得られる準粒子シフトの計算公式Δe を用いて、次の方程式が得られる。
【０１０４】
【数２８】
式（１９），（２０），（２１）からなる連立非線型方程式を数値的に解くことによって、フェルミ準位の上昇幅ｅｆと伝導帯端の下降幅ｅｃを得ることが出来る。
【０１０６】
ここで、Δe の精度を上げれば、図７に示したアルゴリズムによる数値的予測の精度を上げることが出来ることを断わっておく。即ち、Δe に用いる計算公式は、既に、公知のものであっても良いし、目的に合せてユーザーがそれを修正したり、或いは、ユーザーが最初から独自に作り直したりしたものであっても良い。計算時間を節約するのか、精度の向上取るのか、ユーザーが目的に合せて選択出来るように、インターフェースを準備しておくことも可能である。しかしながら、どのような計算公式をΔe に用いるにせよ、以上説明した機能を持つ、一連のプログラムは、本発明によるものである。
【０１０７】
次に、フェルミ準位の上昇幅ｅｆと伝導帯端の下降幅ｅｃとから価電子帯の上昇幅ｅｖを得る（ステップＳ４）。具体的には、価電子帯側の準粒子シフト、即ち、ホールに対する量子多体相互作用の影響を考慮した非線型方程式である、
【０１０８】
【数２９】
に、式（１９）〜式（２１）の非線型方程式を解いて得られたｅｆを代入して、価電子帯の上昇幅ｅｖを数値的に得る。
【０１１０】
続いて、ｒ(ef)を計算してＢＧＮを考慮した場合のイオン化率が得られ、これに不純物濃度を掛けて電子密度が得られ、伝導帯帯の下降幅ｅｃと価電子帯の上昇幅ｅｖを足しあわせてＢＧＮが得られる（ステップＳ４）。
【０１１１】
これらの結果を用いて、トンネル電流、ゲート電極容量、閾電圧等の、半導体デバイスの動作を決定する基本的ファクターを数値的に得ることができるようになる。
【０１１２】
更に、ポテンシャルを含む場合、上述したアルゴリズムを実行した後に、式（１１）から（１６）を用いて説明したアルゴリズムを適用し、ＬＢＧＮを計算する必要がある。この部分も、本発明の第二の中心部分である。尚、本発明をデバイスシミュレータに組み込む場合、近接する離散化格子点に囲まれる空間中の不純物濃度や温度といったインプットパラメータを定数と見なせるようなメッシュの切り方が、シミュレーション精度向上を実現する上で重要である。また、ｐ型半導体や、シリコン以外の半導体を用いた場合にも、上述したのと同様な枠組が適用できる。本発明は、量子多体効果等を含むＢＧＮ及びＬＢＧＮの影響、或いはもっと一般的な言い方をすれば、原因はなんであれ、理想的な状態密度からのずれを考慮に入れたデバイスシミュレーションを可能とする概念そのものに関する。
【０１１３】
以上、本発明の実施形態について説明してきたが、以上の各機能は、ハードウェアを用いても、或いはソフトウェアを用いても実現可能である。
【０１１４】
また、本実施形態は、コンピュータに所定の機能を実現させるためのプログラムを記録したコンピュータ読み取り可能な記録媒体として実施することもできる。
【０１１５】
なお、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々変形して実施することが可能である。
【０１１６】
【発明の効果】
以上説明したように本発明によれば、
半導体中の不純物のイオン化率を、量子多体効果と自己無撞着的に計算することを可能とし、半導体デバイスシミュレーションの信頼性向上に大いに役立つ。
【図面の簡単な説明】
【図１】イオン化率とバンドギャップ縮小効果とを自己無撞着的に計算した結果を示す図。
【図２】局所的バンドギャップ縮小効果を概念的に説明するためのエネルギーバンドを示す図。
【図３】ゲート電圧が正の場合の表面電荷密度に対する局所的バンドキャップ縮小効果によるエネルギーバンドの補正幅を示す図。
【図４】ゲート電圧が負の場合の表面電荷密度に対する局所的バンドキャップ縮小効果によるエネルギーバンドの補正幅を示す図。
【図５】酸化膜電圧に対する表面ポテンシャルを示す図。
【図６】酸化膜電圧に対する表面ポテンシャルを示す図。
【図７】バンドギャップ縮小効果によるエネルギーバンドの補正幅及び不純物のイオン化率、キャリア濃度バンドギャップ縮小効果を求める方法を示すフローチャート。
Claims (5)
- 半導体デバイスのシミュレーションの基本公式として、
バンドギャップ縮小効果を考慮したイオン化率の式
- 局所的バンドギャップ縮小効果を無視した表面ポテンシャルΨs を計算する第１のステップと、電子数及び正孔数の増大に応じて追加される多体量子効果による準粒子エネルギーシフトの増加分に相当する伝導帯の下降幅ｅｃｓ及び価電子帯の上昇幅ｅｖｓを、
- プログラムが記録されたコンピュータ読み取り可能な記録媒体であって、半導体デバイスのシミュレーションの基本公式として、
バンドギャップ縮小効果を考慮したイオン化率の式
- プログラムが記録されたコンピュータ読み取り可能な記録媒体であって、局所的バンドギャップ縮小効果を無視した表面ポテンシャルΨs を計算する第１の機能と、電子数及び正孔数の増大に応じて追加される多体量子効果による準粒子エネルギーシフトの増加分に相当する伝導帯の下降幅ｅｃｓ及び価電子帯の上昇幅ｅｖｓを、
- 不純物濃度と温度とを設定する第１のステップと、
バンドギャップ縮小効果を無視したフェルミエネルギーＥF00−ＥC00を求める第２のステップと、
求められたフェルミ準位のずれｅｆを前記（１）式に代入してイオン化率を求める第４のステップと、
前記フェルミ準位のずれｅｆと前記イオン化率を
前記価電子帯端のずれｅｖ及び伝導帯端のずれｅｃからバンドギャップ縮小効果によるバンドギャップの縮小幅ΔＥGを求める第６のステップと、
を含むことを特徴とするシミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37305899A JP3857482B2 (ja) | 1999-12-28 | 1999-12-28 | シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37305899A JP3857482B2 (ja) | 1999-12-28 | 1999-12-28 | シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001189446A JP2001189446A (ja) | 2001-07-10 |
| JP3857482B2 true JP3857482B2 (ja) | 2006-12-13 |
Family
ID=18501508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37305899A Expired - Fee Related JP3857482B2 (ja) | 1999-12-28 | 1999-12-28 | シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3857482B2 (ja) |
-
1999
- 1999-12-28 JP JP37305899A patent/JP3857482B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001189446A (ja) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Biswas et al. | TCAD simulation of SOI TFETs and calibration of non-local band-to-band tunneling model | |
| Inokawa et al. | A compact analytical model for asymmetric single-electron tunneling transistors | |
| Rana et al. | Self‐consistent modeling of accumulation layers and tunneling currents through very thin oxides | |
| Lundstrom et al. | Numerical analysis of heterostructure semiconductor devices | |
| Odanaka | Multidimensional discretization of the stationary quantum drift-diffusion model for ultrasmall MOSFET structures | |
| Laux | A simulation study of the switching times of 22-and 17-nm gate-length SOI nFETs on high mobility substrates and Si | |
| Schenk et al. | III–V-based hetero tunnel FETs: A simulation study with focus on non-ideality effects | |
| US20070101301A1 (en) | Simulation appartus, simulation method, and semiconductor device | |
| JP3857482B2 (ja) | シミュレーション方法 | |
| Yadav et al. | A simple analytical model for the resonant tunneling diode based on the transmission peak and scattering effect | |
| Zekry et al. | A comprehensive semi-analytical model of the polysilicon emitter contact in bipolar transistors | |
| Suñé et al. | Temperature dependence of Fowler-Nordheim injection from accumulated n-type silicon into silicon dioxide | |
| US6195790B1 (en) | Electrical parameter evaluation system, electrical parameter evaluation method, and computer-readable recording medium for recording electrical parameter evaluation program | |
| Quddus et al. | Unified model for QBD prediction for thin gate oxide MOS devices with constant voltage and current stress | |
| Anam et al. | Undoped vertical dual-bilayer TFET with a super-steep sub-threshold swing: proposal and performance comparative analysis | |
| Rideau et al. | Characterization & modeling of low electric field gate-induced-drain-leakage [MOSFET] | |
| Xu et al. | Analytical modeling on the drain current characteristics of gate-all-around TFET with the incorporation of short-channel effects | |
| Shaker et al. | Role of Quasi-Fermi potential in modeling III-V TFETs: InAs as a case study | |
| US6954723B2 (en) | Device simulation method, device simulation system and device simulation program | |
| Chim et al. | Modeling of charge quantization and wave function penetration effects in a metal–oxide–semiconductor system with ultrathin gate oxide | |
| Gehring et al. | Design optimization of multi-barrier tunneling devices using the transfer-matrix method | |
| Koley | Review of Numerical Methods for Technology Computer Aided Design (TCAD) | |
| WO2023100432A1 (ja) | 設計条件計算システム、及び半導体装置の製造方法 | |
| Kevkić et al. | Inversion charge density of MOS transistor with generalized logistic functions | |
| JP2962346B2 (ja) | 電界効果型トランジスタの解析方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060509 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |