JP3953344B2 - 階段状コレクタ・インプラント及びその形成方法 - Google Patents
階段状コレクタ・インプラント及びその形成方法 Download PDFInfo
- Publication number
- JP3953344B2 JP3953344B2 JP2002075491A JP2002075491A JP3953344B2 JP 3953344 B2 JP3953344 B2 JP 3953344B2 JP 2002075491 A JP2002075491 A JP 2002075491A JP 2002075491 A JP2002075491 A JP 2002075491A JP 3953344 B2 JP3953344 B2 JP 3953344B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- implant
- collector
- base
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000007943 implant Substances 0.000 title claims description 110
- 238000000034 method Methods 0.000 title claims description 46
- 239000010410 layer Substances 0.000 claims description 96
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 34
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 31
- 238000002955 isolation Methods 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 239000004065 semiconductor Substances 0.000 claims description 21
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 7
- 239000013078 crystal Substances 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 235000012431 wafers Nutrition 0.000 description 43
- 239000002019 doping agent Substances 0.000 description 36
- 230000000903 blocking effect Effects 0.000 description 23
- 230000003071 parasitic effect Effects 0.000 description 15
- 238000002513 implantation Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000000059 patterning Methods 0.000 description 4
- 238000007792 addition Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910008486 TiSix Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は一般に半導体形成の分野に関し、特に、改善された高い周波数応答を有するトランジスタを形成する方法に関する。
【０００２】
【従来の技術】
半導体素子の形成において、コスト及び性能面での競争力を維持する必要性により、集積回路の素子密度及び素子性能の向上が常に求められ続けている。素子密度の増加を容易にするために、これらの半導体素子の形状の小型化を可能にする一方、素子性能を向上させるための新たな技術が常に求められている。
【０００３】
トランジスタ性能は、バイポーラ・トランジスタの設計において、特に重要である。バイポーラ・トランジスタは、一般にアナログ素子として使用され、そこでは動作速度が最も重要である。高性能バイポーラ・トランジスタの設計において、多くの異なる重要なフィーチャが存在する。それらには、バイポーラ・トランジスタの垂直寸法、コレクタ・ドーピング、コレクタ・ベース間及びベース・エミッタ間キャパシタンス、或いは、コレクタ及びベース抵抗などが含まれる。高性能を達成するためには、一般にトランジスタの垂直寸法を低減することが望ましく、それにより通過時間が低減され、従って性能が向上する。また、コレクタ・ドーピング濃度を増加させることが一般に望ましい。これはコレクタ抵抗を低減させ、同様に性能を向上させる。これらの目標は一般に両立する。なぜなら、高いドーピング濃度により、コレクタ・ベース間空間電荷領域が低減するので、垂直寸法の低減は、部分的に、コレクタ・ドーピング濃度の増加により達成されるからである。
【０００４】
しかしながら、単にトランジスタの垂直寸法を低減し、コレクタ・ドーピング濃度を増加させることは、コレクタ・ベース間キャパシタンスを増加させるマイナスの結果を生じる。コレクタ・ベース間キャパシタンスの増加は、素子の性能に悪影響を及ぼし、従って垂直寸法を低減し、コレクタ・ドーピング濃度を増加させる利点を打ち消すことになる。
【０００５】
以上を鑑み、素子内での不要なキャパシタンスの増加を最小限に抑え、トランジスタ性能を改善する素子構造及び方法が所望される。こうした素子を形成する改善された方法及び構造無しでは、これらの素子の性能は妥協を余儀なくされる。
【０００６】
【発明が解決しようとする課題】
従って、本発明は、集積バイポーラ回路素子において、改善されたトランジスタ性能を提供する固有の素子構造及び方法を提供する。
【０００７】
【課題を解決するための手段】
本発明の好適な実施例は、階段状のコレクタ・ドーパント・プロファイルにより、改善された高速性能を提供する。すなわち、このプロファイルは、寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。好適な階段状コレクタ・ドーパント・プロファイルは、浅いインプラント（以下、浅インプラント）及び深いインプラント（以下、深インプラント）を含む。浅インプラントは、ベース・コレクタ間空間電荷領域幅を低減し、抵抗を低減し、コレクタ・ベース間降伏特性を個別に適合化する。深インプラントは、埋め込みコレクタをサブコレクタにリンクし、サブコレクタに通じる低抵抗パスを提供する。階段状コレクタ・ドーパント・プロファイルは、素子の真性領域の外側のコレクタ・ベース間キャパシタンスに対しては、最小の影響しか与えない。なぜなら、より高濃度のドーパントが、真性領域の外側の外因性ベース・ドーパントにより補償されるか、そこに埋め込まれるからである。
【０００８】
本発明の前述の及び他の利点及び特徴は、添付の図面に関連して後述する本発明の好適な実施例の説明から明らかとなろう。
【０００９】
【発明の実施の形態】
本発明は、集積バイポーラ回路素子において、改善されたトランジスタ性能を提供する固有の素子構造及び方法を提供する。本発明の好適な実施例は、階段状のコレクタ・ドーパント・プロファイルにより、改善された高速性能を提供する。すなわち、このプロファイルは、寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。好適な階段状コレクタ・ドーパント・プロファイルは、浅インプラント及び深インプラントを含む。浅インプラントは、ベース・コレクタ間空間電荷領域幅を低減し、抵抗を低減し、コレクタ・ベース間降伏特性を個別に適合化する。深インプラントは、埋め込みコレクタをサブコレクタにリンクし、サブコレクタに通じる低抵抗パスを提供する。階段状コレクタ・ドーパント・プロファイルは、素子の真性領域の外側のコレクタ・ベース間キャパシタンスに対しては、最小の影響しか与えない。なぜなら、より高濃度のドーパントが、真性領域の外側の外因性ベース・ドーパントにより補償されるか、そこに埋め込まれるからである。
【００１０】
図１を参照すると、本発明に従い集積回路を形成する方法１００が示される。好適な実施例では、形成プロセスは、バイポーラ・トランジスタを形成する能力を提供する。例えば、バイポーラ・トランジスタを形成することができるＢｉＣＭＯＳプロセスが使用される。こうしたプロセスは、バイポーラ・トランジスタから使用可能な高性能と、ＦＥＴ素子から使用可能な高密度論理の両方を提供するために使用される。
【００１１】
以下で詳述するように、最も好適な実施例では、高速アナログ処理を提供するために、シリコン・ゲルマニウム（ＳｉＧｅ）ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）が形成される。もちろん、バイポーラ接合トランジスタなど、他のバイポーラ・トランジスタ技術も使用可能である。結果のソリューションは、高速アナログ素子及びディジタル素子を提供するＳｉＧｅ ＢｉＣＭＯＳを使用する。この好適なプロセスは、例えば高速無線通信など、広範囲のアプリケーションにおいて使用される素子を形成するために使用される。
【００１２】
また、好適な方法１００は、バイポーラＮＰＮトランジスタの形成及び使用に関連して述べられるが、この構造は、ＰＮＰトランジスタや他のＢｉＣＭＯＳ受動素子及び能動素子などの、他の素子と共に使用されてもよい。例えば、この構造はバラクタ（varactor）、ピン・ダイオード、抵抗器、及び分離ＦＥＴと共に使用される。更にこの構造は、様々な異なる種類のトランジスタ設計と共に使用され、それらには、ホモ接合バイポーラ・トランジスタ、ＳｉＧｅヘテロ接合トランジスタ、及びＳｉＧｅＣトランジスタなどが含まれる。これらのケースでは、本方法は形成される素子に応じて、方法１００から適宜変更される。
【００１３】
方法１００の第１のステップ１０１では、ウエハが用意される。このステップは好適には、ｐ型単結晶シリコン・ウエハを提供し、続いて面欠陥を除去する。好適な実施例では、ウエハは少量添加の高抵抗ｐ−基板を含む。こうした基板は低雑音伝送、改善されたオンチップ・インダクタ、及び低コレクタ基板キャパシタンスを提供し、従って、結果のバイポーラ・トランジスタ及び総合的なチップ・ソリューションの、雑音許容度及び性能が改善する。
【００１４】
次のステップ１０２は、ウエハ内にサブコレクタ・インプラントを形成する。これは好適には、バイポーラ素子が形成されるウエハ表面の領域に、高添加ｎ＋インプラントを形成する。特に、好適なプロセスは次の通りである。すなわち、サブコレクタ（ＮＺ）マスクがウエハの表面上に配置される。マスクが次に選択的に除去され、サブコレクタ・インプラントのために、中央領域を開口する。サブコレクタ領域を形成するために、好適にはｎ＋ドーパントが高濃度に注入される。
【００１５】
図２を参照すると、サブコレクタ・インプラント２０２が形成された後のウエハ部分２００が示される。再度ウエハ部分２００は、好適には少量添加ｐ−ウエハを含み、サブコレクタ・インプラント２０２は、好適には多量添加ｎ＋インプラントを含む。
【００１６】
図１を参照すると、次のステップ１０４は、ウエハの表面上にエピタキシャル層を成長させる。好適には、エピタキシャル層は、１μｍ乃至４μｍの厚さの少量添加層として形成される。エピタキシャル・プロセスは高温プロセスなので、サブコレクタ・インプラントはエピタキシャル層内に拡散し、更に基板内にも拡散する。
【００１７】
次に図３を参照すると、エピタキシャル層２０４が形成された後のウエハ部分２００が示される。エピタキシャル層２０４を形成するプロセスは、同様にサブコレクタ・インプラント２０２を拡散させ、サブコレクタ２０６を形成する。
【００１８】
図１を参照して、次のステップ１０６は、サブコレクタの縁部の周辺に、深トレンチ分離を形成する。好適な実施例では、深トレンチ分離が十分に深く形成され、埋め込み層及びサブコレクタを通じて延びる。深トレンチ分離を形成する好適なプロセスは、次の通りである。すなわち、最初に深トレンチ（ＤＴ）レジストが付着され、選択的に除去され、エピタキシャル層及びウエハ基板内に深トレンチをエッチングするためのマスクが形成される。反応性イオン・エッチング（ＲＩＥ）または他の好適な技術により、エッチングが行われ、基板内に深トレンチが形成される。次に、ウエハに渡りチャネル停止が注入され、トレンチの底部にインプラントが形成される。次に、分離膜が付着され、トレンチ内に酸化物誘電体を形成する。深トレンチの残りの部分が、次にポリシリコンにより充填される。
【００１９】
図４を参照すると、深トレンチ分離２１０が形成された後のウエハ部分２００が示される。深トレンチ分離２１０はサブコレクタ２０６の縁部に形成され、サブコレクタ２０６を通じて延びる。好適な実施例の深トレンチ分離２１０は、酸化物により内側を覆われ、ポリシリコンを充填される。こうして形成される深トレンチ分離２１０は、サブコレクタ２０６を分離する役目をする。
【００２０】
図１を参照して、次のステップ１０６は、ウエハの非活性領域内に浅トレンチ分離を形成する。更に、浅トレンチ分離領域は、好適には、バイポーラ・トランジスタのＮＰＮ領域をリーチ・スルー接触域から分離するために形成される。これは好適には、選択領域内で浅トレンチをエッチングし、それらのトレンチを好適な誘電体により充填し、浅トレンチ分離及びウエハの上面を平坦化することにより行われる。
【００２１】
図５を参照すると、浅トレンチ分離領域２１２が形成された後のウエハ部分２００が示される。浅トレンチ分離領域２１２は、非活性領域内、及びバイポーラ・トランジスタのＮＰＮ領域とリーチ・スルー接触域との間に形成される。
【００２２】
図１を参照して、浅トレンチ分離が形成されると、次のステップ１０８は、バイポーラ・トランジスタのコレクタに接触するリーチ・スルー・コンタクトを形成する。これは好適には、リーチ・スルー・インプラント・レジスト（ＲＮ）を選択的に付着し、リーチ・スルー領域上において、浅トレンチ分離領域間に開口を残すことにより行われる。次に、ウエハに渡るイオン注入により、リーチ・スルー・インプラントが実行される。ＲＮレジストが次に剥ぎ取られる。
【００２３】
次のステップ１１０は、ウエハ上に保護層を形成し、層内にバイポーラ窓を開ける。特に、ＮＰＮ保護窒化物がウエハの表面上に付着され、保護窒化物レジスト（ＰＸ）が付着され、ＮＰＮ領域上及び隣接する浅トレンチ分離の一部上を除き、選択的に除去される。次に、ＰＸレジストにより保護される場所を除き、保護窒化物が剥ぎ取られる。
【００２４】
次に、保護酸化物層が付着され、続いてポリシリコン保護層及び酸化物層が付着される。レジスト層（ＢＸ）が次に付着され、バイポーラ窓を開けるようにパターン化され、その結果、バイポーラ・トランジスタのＮＰＮ領域を露出させる。
【００２５】
図６を参照すると、リーチ・スルー・コンタクト・インプラント２１４が形成され、ＮＰＮ保護窒化物が付着及びパターン化され、保護層が付着され、レジスト層２１８が付着及びパターン化され、ＮＰＮ保護窒化物の露出部分が除去された結果、バイポーラ窓が開けられ、窒化物パッド２１６が完成されたウエハ部分２００が示される。
【００２６】
ＢｉＣＭＯＳアプリケーションでは、様々なＣＭＯＳプロセス・ステップが前述のプロセス全体を通じて分散される。例えば、窒化物保護層の形成の後に、ＣＭＯＳ処理が発生する。
【００２７】
図１を再度参照して、次のステップ１１２はペデスタル・インプラントを形成する。本発明の好適な実施例では、ペデスタル・インプラントが階段状の埋め込みインプラントの深い部分を形成し、これが改善されたコレクタ抵抗を提供する一方、好ましくないコレクタ・ベース間キャパシタンスを最小化する。特に、ペデスタル・インプラントは階段状コレクタ・ドーパント（以下で詳述）にリンクし、これが寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。ペデスタル・インプラントは埋め込みコレクタをサブコレクタにリンクし、サブコレクタへの低抵抗パスを提供する。サブコレクタが表面に十分に近く形成され、階段状コレクタ・ドーパントに直接つながる場合、ペデスタル・インプラントは省略されてもよい。
【００２８】
好適な実施例では、ペデスタル・インプラントは、インプラント・ブロッキング層（好適なレジスト層など）を付着及びパターン化し、ペデスタル・インプラントをトランジスタのＮＰＮ領域に選択的に注入することにより、形成される。ペデスタル・インプラントは、濃度が相対的に均一になるように、単一のまたは複数のエネルギ・レベル及び添加を含み得る。一般に、ｎ型ペデスタル・インプラントは、ウエハ表面からサブコレクタまで、約１０17原子／ｃｍ3乃至約１０18原子／ｃｍ3で一様に広がることが望ましい。
【００２９】
図７を参照すると、インプラント・ブロッキング層２１９が形成及びパターン化され、インプラント・ブロッキング層２１９内の開口を通じて、ペデスタル・インプラント２２０が形成された後のウエハ部分２００が示される。
【００３０】
図１を再度参照して、次のステップ１１４は、ウエハ基板上にエピタキシャルＳｉＧｅ層を成長させる。最初に、インプラント・ブロッキング層及び保護層が除去され、Ｓｉ／ＳｉＧｅ低温エピタキシャル（ＬＴＥ）膜成長が実行される。これは露出されたＮＰＮ領域の真上の領域に、真性ベース・ドーパントを有する単結晶ＳｉＧｅ膜層を形成し、浅トレンチ分離の真上の隣接部分内に、多結晶または非晶質膜層を形成する。これらはバイポーラ・トランジスタのベースを形成するために使用される。好適な実施例では、膜はベース・ドーパント（付着されるか、後に注入または拡散される）をペデスタル・インプラントから分離するのに十分な厚さに成長され、これらのドーパント層間のキャパシタンスを最小化する。更に、膜は好適には、外因性ベースを十分に含む厚さを有する。成長面におけるペデスタル・ドーパント２２０により、外因性ベースがコレクタ・ドーパントと交差することが回避され、キャパシタンスを最小化する。この膜の厚さの範囲は一般に、０．１μｍ乃至０．２μｍである。図８を参照すると、Ｓｉ／ＳｉＧｅ膜が成長された後のウエハ部分２００が示され、ＮＰＮ領域上には単結晶ＳｉＧｅ膜２２２が形成され、浅トレンチ分離領域上には多結晶膜２２４が形成される。
【００３１】
次のステップ１１６は、エミッタ膜を形成し、トランジスタの外因性ベースを形成する。最初に、酸化物層が成長され、続いて窒化物層及びポリシリコン層が成長される。次に、エミッタ膜が成長または付着される。好適な実施例では、エミッタ膜は５０ｎｍ乃至１００ｎｍと比較的厚く、後の外因性ベースの貫通を可能にする。エミッタ及び外因性ベースを画定するために、エミッタ・マスク（ＥＮ）及びレジスタ層が付着される。エミッタ領域を画定するために、酸化物層及び窒化物層がエッチングされ、続いてＥＮレジストが剥ぎ取られ、エミッタ上及びそれに沿って、酸化物が形成される。素子のベースへのアクセス抵抗を低減するために、エミッタから所定距離のところに、ｐ型ドーパントが注入される。外因性ベースを注入する前に、スペーサが付着され、エッチングされて、ベースとエミッタとの間の間隔を画定する。次に、ベースにｐ＋ドーパントが注入される。注入濃度は、外因性ベース領域が素子の真性ベース領域よりも遙かに低抵抗となるように選択される。結果のウエハ部分２００が図９に示され、そこでは外因性ベースとエミッタとの間の間隔を画定する酸化物側壁スペーサ２３２を用いて、ベースにｐ＋ドーパント２３０が注入される。
【００３２】
次に、酸化物スペーサが除去され、酸化物への高圧酸化ポリシリコン変換が行われ、続いて酸化物／窒化物がエッチングされ、保護酸化物／窒化物／ポリシリコン膜内のエミッタ窓が除去される。このステップの結果が図１０に示され、これは酸化物／窒化物／ポリシリコン層内に、エミッタ窓２３４が開けられた後のウエハ部分２００を示す。
【００３３】
次のステップ１１８は、階段状コレクタ・インプラントを形成する。階段状コレクタ・インプラントは、以前に形成されたペデスタル・インプラントと結合し、階段状コレクタ・ドーパント・プロファイルを形成し、これが寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。特に、階段状インプラントはベース・コレクタ間空間電荷領域の幅を低減し、コレクタ抵抗を低減し、コレクタ・ベース間降伏特性を個別に適合化する。階段状インプラントは、トランジスタの外因性ベースとの接触域を最小化するために、従って寄生コレクタ・ベース間キャパシタンスを低減するために所望される。
【００３４】
階段状コレクタ・インプラントを形成するために、オプションのブロッキング層（フォトレジスト層など）が付着され、エミッタ開口２３４を露出するように、パターン化される。このフォトレジストは、位置不整合及びイメージ・サイズ変化により、エミッタ開口を囲む酸化物／窒化物／酸化物保護層の一部上に、開口される。次に注入が行われ、階段状コレクタ・ドーパント・プロファイルを形成する。素子特性を最適化するように、注入エネルギ及び添加量の適切な組み合わせ、及び予め付着される保護酸化物／窒化物／酸化物エミッタ膜の厚さが選択されなければならない。エミッタ開口２３４を通じて、注入エネルギ及び添加量が個別に適合化され、適切なトランジスタ通過時間及び降伏特性が獲得される。注入エネルギは、以前のペデスタル・インプラント２２０と結合するのに十分でなければならない。これらの要件を満足するために、２度以上の注入（例えば浅い注入と深い注入）が要求されうる。５０ｋｅＶ乃至２００ｋｅＶの範囲のエネルギ、及び、１×１０12原子／ｃｍ2乃至３×１０13原子／ｃｍ2の添加量が期待される。結果の添加は、１×１０17原子／ｃｍ2乃至２×１０18原子／ｃｍ3の範囲である。保護酸化物／窒化物／酸化物膜の下方の領域では、注入の深さが、エミッタ開口部を通じる領域よりも浅くなる。なぜなら、注入が保護酸化物／窒化物／酸化物膜を通過しなければならないからである。これが本文献で"階段状"プロファイルと呼ばれる根拠である。この注入の深さは、エミッタ開口の下側よりも浅く、また外因性ベース・ドーパント・プロファイルが、真性ベース・ドーパントよりも深く延びるので、コレクタ階段状プロファイルが可能な限り、外因性ベース・ドーパント・プロファイル内に完全に埋め込まれるとき、最小キャパシタンスが獲得される。従って、酸化物／窒化物／酸化物膜の厚さ、外因性ベース注入条件、及びコレクタ注入条件の組み合わせが、次のように注意深く選択されなければならない。すなわち、コレクタ注入が十分に浅い深さに階段状に行われ、一方外因性ベース注入が十分に深く、高濃度で行われる。また、外因性ベース接合の深さが、コレクタの階段状部分よりも大きく、外因性ベース・ドーパントがこの領域内のコレクタ・ドーパントを補償する。
【００３５】
また、階段状コレクタ・インプラントがこの領域と浅い注入深さにおいて交差し、階段状コレクタが外因性ベース・プロファイル内に埋め込まれたまま維持されるように、以前に注入されたペデスタル２２０または（ペデスタル２２０が不在の場合）サブコレクタの結合が、真性素子に十分に接近することが必要である。以前に注入されたペデスタル２２０またはサブコレクタは、外因性ベース・ドーパントとは交差しないように、十分に深い必要がある（深さはＳｉＧｅ膜成長の厚さにより画定される）。交差する場合、キャパシタンスが劇的に増加する。
【００３６】
図１１を参照すると、インプラント・ブロッキング層２３８が付着及びパターン化され、階段状コレンクタ・インプラント２４０の注入が行われた後のウエハ部分２００が示される。図１１に示されるように、結果の階段状コレクタ・インプラント２４０は、真性ベースの下側及び近縁では、外因性ベースよりも深く延びるが、外因性ベースの下方及び近縁以外の領域では、真性ベースより下方には延びない。換言すると、階段状コレクタ・インプラントは、前記インプラント・ブロッキング層を通じて、前記エミッタ窓の下方に第１の距離だけ延び、前記インプラント・ブロッキング層の下側に第２の距離だけ延びる。前記第２の距離は前記第１の距離よりも大きく、従って、前記コレクタの前記部分が、前記エミッタ窓付近の前記外因性ベースとだけ交差する。
【００３７】
階段状コレクタ・インプラント２４０は、以前に形成されたペデスタル・インプラント２２０及びサブコレクタ・インプラント２０６と結合し、固有の階段状コレクタ・ドーパント・プロファイルを提供し、これが寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。特に、階段状インプラントは、ベース・コレクタ間空間電荷領域幅を低減し、コレクタ・ベース間降伏特性を個別に適合化する。階段状インプラントは、トランジスタの外因性ベースとの接触域を最小化するために、従って寄生コレクタ・ベース間キャパシタンスを低減するために所望される。
【００３８】
図１の方法１００に戻り、次のステップ１２０は、エミッタを形成し、パターン化する。これは好適には、エミッタ領域にポリシリコン膜を形成し、続いてポリシリコン膜をｎ＋にドーピングして、エミッタを形成し、次にポリシリコン・キャップ膜をそれ上に形成することにより達成される。次に、レジストが付着され、パターン化されて、エミッタを画定する。図１２を参照すると、ポリシリコン膜２４２が付着され、注入され、その後ポリシリコン・キャップ２４４が付着され、ポリシリコン膜２４２及びポリシリコン・キャップ２４４がパターン化されて、エミッタが形成されたウエハ部分２００が示される。
【００３９】
次のステップ１２２は、トランジスタのベースをパターン化及び画定する。これは好適には、レジストを付着及びパターン化し、パターン化レジストを用いて、トランジスタ・ベースを画定することにより達成される。次に、ＳｉＧｅベース層がエッチングされ、トランジスタ・ベースを画定する。図１３を参照すると、ＳｉＧｅベース層２２４がパターン化され、ベースが画定された後のウエハ部分２００が示される。次に、ケイ化チタンが付着され、自己整合型ケイ化物が、露出されたｐ＋ポリシリコン領域上に形成される。続いて、ケイ化物キャップＴｉＳｉｘが形成される。図１４を参照すると、ＴｉＳｉｘケイ化物キャップ２５０が形成された後のウエハ部分２００が示される。
【００４０】
この時点で完成された素子が提供されると、標準的な最終製造工程（ＢＥＯＬ：back-end-of-line）により、素子間の接続が形成される（ステップ１２４）。以上から、本発明の好適な実施例は、寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する階段状コレクタ・ドーパント・プロファイルを提供する。特に、階段状インプラントは、ベース・コレクタ間空間電荷領域幅を低減し、コレクタ・ベース間降伏特性を個別に適合化する。階段状インプラントは、トランジスタの外因性ベースとの接触域を最小化するために、従って寄生コレクタ・ベース間キャパシタンスを低減するために所望される。
【００４１】
本発明は特に、ヘテロ接合バイポーラ・トランジスタに関連して述べられてきたが、当業者であれば明らかなように、本方法は他のタイプのトランジスタを形成するためにも使用可能であり、その形態及び詳細における様々な変化が、本発明の趣旨及び範囲から逸れることなく可能である。例えば、本方法は他のタイプのトランジスタ、バラクタ及びピン・ダイオードなどの、他のＢｉＣＭＯＳ受動及び能動素子と共にも使用され得る。
【００４２】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４３】
（１）トランジスタを形成する方法であって、
半導体基板を提供するステップと、
真性ベース及び外因性ベースを含むベースを提供するステップと、
前記基板上に、所与の厚さを有するインプラント・ブロッキング層を提供するステップと、
前記インプラント・ブロッキング層内に窓を開けるステップと、
コレクタの一部分に対応して、所定分量のドーパントを注入するステップと
を含み、
前記注入が前記インプラント・ブロッキング層を通じて、前記窓の下方に第１の距離延び、前記インプラント・ブロッキング層の下側に、前記第１の距離よりも大きい第２の距離延び、前記コレクタの前記一部分が前記窓の近縁においてだけ前記外因性ベースと交わるように、前記注入の注入エネルギが選択される方法。
（２）前記ベースがエピタキシャル成長層を含む、前記（１）記載の方法。
（３）前記ベースがシリコン・ゲルマニウムを含む、前記（２）記載の方法。
（４）サブコレクタを前記基板内に注入するステップと、
ペデスタルを前記基板内に注入するステップと
を含み、前記ペデスタル・インプラントが、前記コレクタの前記一部分を前記サブコレクタに結合する、前記（１）記載の方法。
（５）前記ベースを提供するステップが、十分な厚さを有するエピタキシャル成長層を提供し、前記外因性ベース全体が前記エピタキシャル成長層内に形成される、前記（１）記載の方法。
（６）前記インプラント・ブロッキング層がフォトレジストを含み、前記インプラント・ブロッキング層内に窓を開けるステップが、前記フォトレジストをパターン化するステップを含む、前記（１）記載の方法。
（７）前記第１の距離が、前記外因性ベースの深さより大きい距離を有し、前記第２の距離が前記外因性ベースの深さより小さい距離を有する、前記（１）記載の方法。
（８）前記所定分量のドーパントを注入するステップが、５０ｋｅＶ乃至２００ｋｅＶのエネルギで注入するステップを含む、前記（１）記載の方法。
（９）半導体基板上にバイポーラ・トランジスタを形成する方法であって、
半導体基板を提供するステップと、
前記半導体基板上にエピタキシャル層を形成するステップと、
真性ベース及び外因性ベースを含むベースを、前記エピタキシャル層内に形成するステップと、
前記基板上に、所与の厚さを有するインプラント・ブロッキング層を提供するステップと、
前記インプラント・ブロッキング層内に窓を開けるステップと、
コレクタの一部分に対応して、所定分量のドーパントを注入するステップと
を含み、
前記注入が前記窓の下方及び近縁において、前記外因性ベースの下方に延び、前記窓の下方及び近縁以外の領域では、前記外因性ベースより下方に延びないように、前記注入の注入エネルギが選択される方法。
（１０）前記外因性ベースが、それが完全に前記エピタキシャル層により形成されるような深さを有する、前記（９）記載の方法。
（１１）前記エピタキシャル層がシリコン・ゲルマニウムを含む、前記（９）記載の方法。
（１２）サブコレクタを前記基板内に注入するステップと、
ペデスタルを前記基板内に注入するステップと
を含み、前記ペデスタル・インプラントが、前記コレクタの前記一部分を前記サブコレクタに結合する、前記（９）記載の方法。
（１３）前記所定分量のドーパントを注入するステップが、５０ｋｅＶ乃至２００ｋｅＶのエネルギで注入するステップを含む、前記（９）記載の方法。
（１４）前記インプラント・ブロッキング層がフォトレジストを含み、前記インプラント・ブロッキング層内に窓を開けるステップが、前記フォトレジストをパターン化するステップを含む、前記（９）記載の方法。
（１５）半導体基板と、
前記半導体基板上に形成され、真性ベース及び外因性ベースを含むベースと、前記コレクタの前記一部分が前記真性ベースの近縁においてだけ、前記外因性ベースと交わるように、前記真性ベースの下方及び近縁において、第１の距離延び、前記外因性ベースの残りの部分の下方において、前記第１の距離より大きい第２の距離延びる階段状コレクタ・インプラントと
を含む集積回路素子。
（１６）前記ベースがエピタキシャル成長層内に形成される、前記（１５）記載の集積回路素子。
（１７）前記ベースがシリコン・ゲルマニウム層内に形成される、前記（１５）記載の集積回路素子。
（１８）前記基板内に形成されるサブコレクタと、
前記基板内に形成されるペデスタルと
を含み、前記ペデスタル・インプラントが前記階段状コレクタ・インプラントを前記サブコレクタに結合する、前記（１５）記載の集積回路素子。
（１９）前記ベースが、十分な厚さを有するエピタキシャル成長層内に形成され、前記外因性ベース全体が前記エピタキシャル成長層内に形成される、前記（１５）記載の集積回路素子。
（２０）前記第１の距離が、前記外因性ベースの深さより大きい距離を有し、前記第２の距離が前記外因性ベースの深さより小さい距離を有する、前記（１５）記載の集積回路素子。
（２１）半導体基板上に形成されるバイポーラ・トランジスタであって、
前記半導体基板上のエピタキシャル層と、
前記エピタキシャル層内に形成され、真性ベース及び外因性ベースを含むベースと、
前記真性ベースの下方及び近縁において、前記外因性ベースよりも深く延び、前記真性ベースの下方及び近縁以外の領域では、前記外因性ベースより下方に延びないように形成される階段状コレクタ・インプラントと
を含むバイポーラ・トランジスタ。
（２２）前記外因性ベースが、それが完全に前記エピタキシャル層により形成されるような深さを有する、前記（２１）記載のバイポーラ・トランジスタ。
（２３）前記エピタキシャル成長層がシリコン・ゲルマニウム層を含む、前記（２１）記載のバイポーラ・トランジスタ。
（２４）前記基板内に形成されるサブコレクタと、
前記基板内に形成されるペデスタルと
を含み、前記ペデスタル・インプラントが前記階段状コレクタ・インプラントを前記サブコレクタに結合する、前記（２１）記載のバイポーラ・トランジスタ。
【図面の簡単な説明】
【図１】本発明に従う好適な方法を示すフロー図である。
【図２】本発明の実施例に従い、サブコレクタ・インプラントが形成されたウエハ構造の断面図である。
【図３】本発明の実施例に従い、エピタキシャル層が形成されたウエハ構造の断面図である。
【図４】本発明の実施例に従い、深トレンチ分離領域が形成されたウエハ構造の断面図である。
【図５】本発明の実施例に従い、浅トレンチ分離領域が形成されたウエハ構造の断面図である。
【図６】本発明の実施例に従い、バイポーラ窓が開けられ、窒化物パッドが完成されたウエハ構造の断面図である。
【図７】本発明の実施例に従い、インプラント・ブロッキング層が形成及びパターン化され、インプラント・ブロッキング層内の開口を通じて、ペデスタル・インプラントが形成されたウエハ構造の断面図である。
【図８】本発明の実施例に従い、Ｓｉ／ＳｉＧｅ膜が成長されたウエハ構造の断面図である。
【図９】本発明の実施例に従い、外因性ベースとエミッタとの間の間隔を画定する酸化物側壁スペーサを用い、ベースにｐ＋ドーパントが注入されたウエハ構造の断面図である。
【図１０】本発明の実施例に従い、酸化物／窒化物／ポリシリコン層内にエミッタ窓が開けられたウエハ構造の断面図である。
【図１１】本発明の実施例に従い、インプラント・ブロッキング層が付着及びパターン化され、階段状コレンクタ・インプラントが注入されたウエハ構造の断面図である。
【図１２】本発明の実施例に従い、ポリシリコン膜が付着及び注入され、その後ポリシリコン・キャップが付着され、ポリシリコン膜及びポリシリコン・キャップがパターン化されて、エミッタが形成されたウエハ構造の断面図である。
【図１３】本発明の実施例に従い、ベース層がパターン化され、ベースが画定されたウエハ構造の断面図である。
【図１４】本発明の実施例に従い、ケイ化物キャップが形成されたウエハ構造の断面図である。
【符号の説明】
２００ ウエハ
２０２ サブコレクタ・インプラント
２０４ エピタキシャル層
２０６ サブコレクタ
２１０ 深トレンチ分離
２１２ 浅トレンチ分離
２１４ リーチ・スルー・コンタクト・インプラント
２１６ 窒化物パッド
２１８ レジスト層
２１９ インプラント・ブロッキング層
２２０ ペデスタル・インプラント
２２２ 単結晶ＳｉＧｅ膜層
２２４ 多結晶膜層
２３０ ベース
２３２ 酸化物側壁スペーサ
２３４ エミッタ窓
２３８ インプラント・ブロッキング層
２４０ 階段状コレクタ・インプラント
２４２ ポリシリコン膜
２４４ ポリシリコン・キャップ
２５０ ケイ化物キャップ
【発明の属する技術分野】
本発明は一般に半導体形成の分野に関し、特に、改善された高い周波数応答を有するトランジスタを形成する方法に関する。
【０００２】
【従来の技術】
半導体素子の形成において、コスト及び性能面での競争力を維持する必要性により、集積回路の素子密度及び素子性能の向上が常に求められ続けている。素子密度の増加を容易にするために、これらの半導体素子の形状の小型化を可能にする一方、素子性能を向上させるための新たな技術が常に求められている。
【０００３】
トランジスタ性能は、バイポーラ・トランジスタの設計において、特に重要である。バイポーラ・トランジスタは、一般にアナログ素子として使用され、そこでは動作速度が最も重要である。高性能バイポーラ・トランジスタの設計において、多くの異なる重要なフィーチャが存在する。それらには、バイポーラ・トランジスタの垂直寸法、コレクタ・ドーピング、コレクタ・ベース間及びベース・エミッタ間キャパシタンス、或いは、コレクタ及びベース抵抗などが含まれる。高性能を達成するためには、一般にトランジスタの垂直寸法を低減することが望ましく、それにより通過時間が低減され、従って性能が向上する。また、コレクタ・ドーピング濃度を増加させることが一般に望ましい。これはコレクタ抵抗を低減させ、同様に性能を向上させる。これらの目標は一般に両立する。なぜなら、高いドーピング濃度により、コレクタ・ベース間空間電荷領域が低減するので、垂直寸法の低減は、部分的に、コレクタ・ドーピング濃度の増加により達成されるからである。
【０００４】
しかしながら、単にトランジスタの垂直寸法を低減し、コレクタ・ドーピング濃度を増加させることは、コレクタ・ベース間キャパシタンスを増加させるマイナスの結果を生じる。コレクタ・ベース間キャパシタンスの増加は、素子の性能に悪影響を及ぼし、従って垂直寸法を低減し、コレクタ・ドーピング濃度を増加させる利点を打ち消すことになる。
【０００５】
以上を鑑み、素子内での不要なキャパシタンスの増加を最小限に抑え、トランジスタ性能を改善する素子構造及び方法が所望される。こうした素子を形成する改善された方法及び構造無しでは、これらの素子の性能は妥協を余儀なくされる。
【０００６】
【発明が解決しようとする課題】
従って、本発明は、集積バイポーラ回路素子において、改善されたトランジスタ性能を提供する固有の素子構造及び方法を提供する。
【０００７】
【課題を解決するための手段】
本発明の好適な実施例は、階段状のコレクタ・ドーパント・プロファイルにより、改善された高速性能を提供する。すなわち、このプロファイルは、寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。好適な階段状コレクタ・ドーパント・プロファイルは、浅いインプラント（以下、浅インプラント）及び深いインプラント（以下、深インプラント）を含む。浅インプラントは、ベース・コレクタ間空間電荷領域幅を低減し、抵抗を低減し、コレクタ・ベース間降伏特性を個別に適合化する。深インプラントは、埋め込みコレクタをサブコレクタにリンクし、サブコレクタに通じる低抵抗パスを提供する。階段状コレクタ・ドーパント・プロファイルは、素子の真性領域の外側のコレクタ・ベース間キャパシタンスに対しては、最小の影響しか与えない。なぜなら、より高濃度のドーパントが、真性領域の外側の外因性ベース・ドーパントにより補償されるか、そこに埋め込まれるからである。
【０００８】
本発明の前述の及び他の利点及び特徴は、添付の図面に関連して後述する本発明の好適な実施例の説明から明らかとなろう。
【０００９】
【発明の実施の形態】
本発明は、集積バイポーラ回路素子において、改善されたトランジスタ性能を提供する固有の素子構造及び方法を提供する。本発明の好適な実施例は、階段状のコレクタ・ドーパント・プロファイルにより、改善された高速性能を提供する。すなわち、このプロファイルは、寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。好適な階段状コレクタ・ドーパント・プロファイルは、浅インプラント及び深インプラントを含む。浅インプラントは、ベース・コレクタ間空間電荷領域幅を低減し、抵抗を低減し、コレクタ・ベース間降伏特性を個別に適合化する。深インプラントは、埋め込みコレクタをサブコレクタにリンクし、サブコレクタに通じる低抵抗パスを提供する。階段状コレクタ・ドーパント・プロファイルは、素子の真性領域の外側のコレクタ・ベース間キャパシタンスに対しては、最小の影響しか与えない。なぜなら、より高濃度のドーパントが、真性領域の外側の外因性ベース・ドーパントにより補償されるか、そこに埋め込まれるからである。
【００１０】
図１を参照すると、本発明に従い集積回路を形成する方法１００が示される。好適な実施例では、形成プロセスは、バイポーラ・トランジスタを形成する能力を提供する。例えば、バイポーラ・トランジスタを形成することができるＢｉＣＭＯＳプロセスが使用される。こうしたプロセスは、バイポーラ・トランジスタから使用可能な高性能と、ＦＥＴ素子から使用可能な高密度論理の両方を提供するために使用される。
【００１１】
以下で詳述するように、最も好適な実施例では、高速アナログ処理を提供するために、シリコン・ゲルマニウム（ＳｉＧｅ）ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）が形成される。もちろん、バイポーラ接合トランジスタなど、他のバイポーラ・トランジスタ技術も使用可能である。結果のソリューションは、高速アナログ素子及びディジタル素子を提供するＳｉＧｅ ＢｉＣＭＯＳを使用する。この好適なプロセスは、例えば高速無線通信など、広範囲のアプリケーションにおいて使用される素子を形成するために使用される。
【００１２】
また、好適な方法１００は、バイポーラＮＰＮトランジスタの形成及び使用に関連して述べられるが、この構造は、ＰＮＰトランジスタや他のＢｉＣＭＯＳ受動素子及び能動素子などの、他の素子と共に使用されてもよい。例えば、この構造はバラクタ（varactor）、ピン・ダイオード、抵抗器、及び分離ＦＥＴと共に使用される。更にこの構造は、様々な異なる種類のトランジスタ設計と共に使用され、それらには、ホモ接合バイポーラ・トランジスタ、ＳｉＧｅヘテロ接合トランジスタ、及びＳｉＧｅＣトランジスタなどが含まれる。これらのケースでは、本方法は形成される素子に応じて、方法１００から適宜変更される。
【００１３】
方法１００の第１のステップ１０１では、ウエハが用意される。このステップは好適には、ｐ型単結晶シリコン・ウエハを提供し、続いて面欠陥を除去する。好適な実施例では、ウエハは少量添加の高抵抗ｐ−基板を含む。こうした基板は低雑音伝送、改善されたオンチップ・インダクタ、及び低コレクタ基板キャパシタンスを提供し、従って、結果のバイポーラ・トランジスタ及び総合的なチップ・ソリューションの、雑音許容度及び性能が改善する。
【００１４】
次のステップ１０２は、ウエハ内にサブコレクタ・インプラントを形成する。これは好適には、バイポーラ素子が形成されるウエハ表面の領域に、高添加ｎ＋インプラントを形成する。特に、好適なプロセスは次の通りである。すなわち、サブコレクタ（ＮＺ）マスクがウエハの表面上に配置される。マスクが次に選択的に除去され、サブコレクタ・インプラントのために、中央領域を開口する。サブコレクタ領域を形成するために、好適にはｎ＋ドーパントが高濃度に注入される。
【００１５】
図２を参照すると、サブコレクタ・インプラント２０２が形成された後のウエハ部分２００が示される。再度ウエハ部分２００は、好適には少量添加ｐ−ウエハを含み、サブコレクタ・インプラント２０２は、好適には多量添加ｎ＋インプラントを含む。
【００１６】
図１を参照すると、次のステップ１０４は、ウエハの表面上にエピタキシャル層を成長させる。好適には、エピタキシャル層は、１μｍ乃至４μｍの厚さの少量添加層として形成される。エピタキシャル・プロセスは高温プロセスなので、サブコレクタ・インプラントはエピタキシャル層内に拡散し、更に基板内にも拡散する。
【００１７】
次に図３を参照すると、エピタキシャル層２０４が形成された後のウエハ部分２００が示される。エピタキシャル層２０４を形成するプロセスは、同様にサブコレクタ・インプラント２０２を拡散させ、サブコレクタ２０６を形成する。
【００１８】
図１を参照して、次のステップ１０６は、サブコレクタの縁部の周辺に、深トレンチ分離を形成する。好適な実施例では、深トレンチ分離が十分に深く形成され、埋め込み層及びサブコレクタを通じて延びる。深トレンチ分離を形成する好適なプロセスは、次の通りである。すなわち、最初に深トレンチ（ＤＴ）レジストが付着され、選択的に除去され、エピタキシャル層及びウエハ基板内に深トレンチをエッチングするためのマスクが形成される。反応性イオン・エッチング（ＲＩＥ）または他の好適な技術により、エッチングが行われ、基板内に深トレンチが形成される。次に、ウエハに渡りチャネル停止が注入され、トレンチの底部にインプラントが形成される。次に、分離膜が付着され、トレンチ内に酸化物誘電体を形成する。深トレンチの残りの部分が、次にポリシリコンにより充填される。
【００１９】
図４を参照すると、深トレンチ分離２１０が形成された後のウエハ部分２００が示される。深トレンチ分離２１０はサブコレクタ２０６の縁部に形成され、サブコレクタ２０６を通じて延びる。好適な実施例の深トレンチ分離２１０は、酸化物により内側を覆われ、ポリシリコンを充填される。こうして形成される深トレンチ分離２１０は、サブコレクタ２０６を分離する役目をする。
【００２０】
図１を参照して、次のステップ１０６は、ウエハの非活性領域内に浅トレンチ分離を形成する。更に、浅トレンチ分離領域は、好適には、バイポーラ・トランジスタのＮＰＮ領域をリーチ・スルー接触域から分離するために形成される。これは好適には、選択領域内で浅トレンチをエッチングし、それらのトレンチを好適な誘電体により充填し、浅トレンチ分離及びウエハの上面を平坦化することにより行われる。
【００２１】
図５を参照すると、浅トレンチ分離領域２１２が形成された後のウエハ部分２００が示される。浅トレンチ分離領域２１２は、非活性領域内、及びバイポーラ・トランジスタのＮＰＮ領域とリーチ・スルー接触域との間に形成される。
【００２２】
図１を参照して、浅トレンチ分離が形成されると、次のステップ１０８は、バイポーラ・トランジスタのコレクタに接触するリーチ・スルー・コンタクトを形成する。これは好適には、リーチ・スルー・インプラント・レジスト（ＲＮ）を選択的に付着し、リーチ・スルー領域上において、浅トレンチ分離領域間に開口を残すことにより行われる。次に、ウエハに渡るイオン注入により、リーチ・スルー・インプラントが実行される。ＲＮレジストが次に剥ぎ取られる。
【００２３】
次のステップ１１０は、ウエハ上に保護層を形成し、層内にバイポーラ窓を開ける。特に、ＮＰＮ保護窒化物がウエハの表面上に付着され、保護窒化物レジスト（ＰＸ）が付着され、ＮＰＮ領域上及び隣接する浅トレンチ分離の一部上を除き、選択的に除去される。次に、ＰＸレジストにより保護される場所を除き、保護窒化物が剥ぎ取られる。
【００２４】
次に、保護酸化物層が付着され、続いてポリシリコン保護層及び酸化物層が付着される。レジスト層（ＢＸ）が次に付着され、バイポーラ窓を開けるようにパターン化され、その結果、バイポーラ・トランジスタのＮＰＮ領域を露出させる。
【００２５】
図６を参照すると、リーチ・スルー・コンタクト・インプラント２１４が形成され、ＮＰＮ保護窒化物が付着及びパターン化され、保護層が付着され、レジスト層２１８が付着及びパターン化され、ＮＰＮ保護窒化物の露出部分が除去された結果、バイポーラ窓が開けられ、窒化物パッド２１６が完成されたウエハ部分２００が示される。
【００２６】
ＢｉＣＭＯＳアプリケーションでは、様々なＣＭＯＳプロセス・ステップが前述のプロセス全体を通じて分散される。例えば、窒化物保護層の形成の後に、ＣＭＯＳ処理が発生する。
【００２７】
図１を再度参照して、次のステップ１１２はペデスタル・インプラントを形成する。本発明の好適な実施例では、ペデスタル・インプラントが階段状の埋め込みインプラントの深い部分を形成し、これが改善されたコレクタ抵抗を提供する一方、好ましくないコレクタ・ベース間キャパシタンスを最小化する。特に、ペデスタル・インプラントは階段状コレクタ・ドーパント（以下で詳述）にリンクし、これが寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。ペデスタル・インプラントは埋め込みコレクタをサブコレクタにリンクし、サブコレクタへの低抵抗パスを提供する。サブコレクタが表面に十分に近く形成され、階段状コレクタ・ドーパントに直接つながる場合、ペデスタル・インプラントは省略されてもよい。
【００２８】
好適な実施例では、ペデスタル・インプラントは、インプラント・ブロッキング層（好適なレジスト層など）を付着及びパターン化し、ペデスタル・インプラントをトランジスタのＮＰＮ領域に選択的に注入することにより、形成される。ペデスタル・インプラントは、濃度が相対的に均一になるように、単一のまたは複数のエネルギ・レベル及び添加を含み得る。一般に、ｎ型ペデスタル・インプラントは、ウエハ表面からサブコレクタまで、約１０17原子／ｃｍ3乃至約１０18原子／ｃｍ3で一様に広がることが望ましい。
【００２９】
図７を参照すると、インプラント・ブロッキング層２１９が形成及びパターン化され、インプラント・ブロッキング層２１９内の開口を通じて、ペデスタル・インプラント２２０が形成された後のウエハ部分２００が示される。
【００３０】
図１を再度参照して、次のステップ１１４は、ウエハ基板上にエピタキシャルＳｉＧｅ層を成長させる。最初に、インプラント・ブロッキング層及び保護層が除去され、Ｓｉ／ＳｉＧｅ低温エピタキシャル（ＬＴＥ）膜成長が実行される。これは露出されたＮＰＮ領域の真上の領域に、真性ベース・ドーパントを有する単結晶ＳｉＧｅ膜層を形成し、浅トレンチ分離の真上の隣接部分内に、多結晶または非晶質膜層を形成する。これらはバイポーラ・トランジスタのベースを形成するために使用される。好適な実施例では、膜はベース・ドーパント（付着されるか、後に注入または拡散される）をペデスタル・インプラントから分離するのに十分な厚さに成長され、これらのドーパント層間のキャパシタンスを最小化する。更に、膜は好適には、外因性ベースを十分に含む厚さを有する。成長面におけるペデスタル・ドーパント２２０により、外因性ベースがコレクタ・ドーパントと交差することが回避され、キャパシタンスを最小化する。この膜の厚さの範囲は一般に、０．１μｍ乃至０．２μｍである。図８を参照すると、Ｓｉ／ＳｉＧｅ膜が成長された後のウエハ部分２００が示され、ＮＰＮ領域上には単結晶ＳｉＧｅ膜２２２が形成され、浅トレンチ分離領域上には多結晶膜２２４が形成される。
【００３１】
次のステップ１１６は、エミッタ膜を形成し、トランジスタの外因性ベースを形成する。最初に、酸化物層が成長され、続いて窒化物層及びポリシリコン層が成長される。次に、エミッタ膜が成長または付着される。好適な実施例では、エミッタ膜は５０ｎｍ乃至１００ｎｍと比較的厚く、後の外因性ベースの貫通を可能にする。エミッタ及び外因性ベースを画定するために、エミッタ・マスク（ＥＮ）及びレジスタ層が付着される。エミッタ領域を画定するために、酸化物層及び窒化物層がエッチングされ、続いてＥＮレジストが剥ぎ取られ、エミッタ上及びそれに沿って、酸化物が形成される。素子のベースへのアクセス抵抗を低減するために、エミッタから所定距離のところに、ｐ型ドーパントが注入される。外因性ベースを注入する前に、スペーサが付着され、エッチングされて、ベースとエミッタとの間の間隔を画定する。次に、ベースにｐ＋ドーパントが注入される。注入濃度は、外因性ベース領域が素子の真性ベース領域よりも遙かに低抵抗となるように選択される。結果のウエハ部分２００が図９に示され、そこでは外因性ベースとエミッタとの間の間隔を画定する酸化物側壁スペーサ２３２を用いて、ベースにｐ＋ドーパント２３０が注入される。
【００３２】
次に、酸化物スペーサが除去され、酸化物への高圧酸化ポリシリコン変換が行われ、続いて酸化物／窒化物がエッチングされ、保護酸化物／窒化物／ポリシリコン膜内のエミッタ窓が除去される。このステップの結果が図１０に示され、これは酸化物／窒化物／ポリシリコン層内に、エミッタ窓２３４が開けられた後のウエハ部分２００を示す。
【００３３】
次のステップ１１８は、階段状コレクタ・インプラントを形成する。階段状コレクタ・インプラントは、以前に形成されたペデスタル・インプラントと結合し、階段状コレクタ・ドーパント・プロファイルを形成し、これが寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。特に、階段状インプラントはベース・コレクタ間空間電荷領域の幅を低減し、コレクタ抵抗を低減し、コレクタ・ベース間降伏特性を個別に適合化する。階段状インプラントは、トランジスタの外因性ベースとの接触域を最小化するために、従って寄生コレクタ・ベース間キャパシタンスを低減するために所望される。
【００３４】
階段状コレクタ・インプラントを形成するために、オプションのブロッキング層（フォトレジスト層など）が付着され、エミッタ開口２３４を露出するように、パターン化される。このフォトレジストは、位置不整合及びイメージ・サイズ変化により、エミッタ開口を囲む酸化物／窒化物／酸化物保護層の一部上に、開口される。次に注入が行われ、階段状コレクタ・ドーパント・プロファイルを形成する。素子特性を最適化するように、注入エネルギ及び添加量の適切な組み合わせ、及び予め付着される保護酸化物／窒化物／酸化物エミッタ膜の厚さが選択されなければならない。エミッタ開口２３４を通じて、注入エネルギ及び添加量が個別に適合化され、適切なトランジスタ通過時間及び降伏特性が獲得される。注入エネルギは、以前のペデスタル・インプラント２２０と結合するのに十分でなければならない。これらの要件を満足するために、２度以上の注入（例えば浅い注入と深い注入）が要求されうる。５０ｋｅＶ乃至２００ｋｅＶの範囲のエネルギ、及び、１×１０12原子／ｃｍ2乃至３×１０13原子／ｃｍ2の添加量が期待される。結果の添加は、１×１０17原子／ｃｍ2乃至２×１０18原子／ｃｍ3の範囲である。保護酸化物／窒化物／酸化物膜の下方の領域では、注入の深さが、エミッタ開口部を通じる領域よりも浅くなる。なぜなら、注入が保護酸化物／窒化物／酸化物膜を通過しなければならないからである。これが本文献で"階段状"プロファイルと呼ばれる根拠である。この注入の深さは、エミッタ開口の下側よりも浅く、また外因性ベース・ドーパント・プロファイルが、真性ベース・ドーパントよりも深く延びるので、コレクタ階段状プロファイルが可能な限り、外因性ベース・ドーパント・プロファイル内に完全に埋め込まれるとき、最小キャパシタンスが獲得される。従って、酸化物／窒化物／酸化物膜の厚さ、外因性ベース注入条件、及びコレクタ注入条件の組み合わせが、次のように注意深く選択されなければならない。すなわち、コレクタ注入が十分に浅い深さに階段状に行われ、一方外因性ベース注入が十分に深く、高濃度で行われる。また、外因性ベース接合の深さが、コレクタの階段状部分よりも大きく、外因性ベース・ドーパントがこの領域内のコレクタ・ドーパントを補償する。
【００３５】
また、階段状コレクタ・インプラントがこの領域と浅い注入深さにおいて交差し、階段状コレクタが外因性ベース・プロファイル内に埋め込まれたまま維持されるように、以前に注入されたペデスタル２２０または（ペデスタル２２０が不在の場合）サブコレクタの結合が、真性素子に十分に接近することが必要である。以前に注入されたペデスタル２２０またはサブコレクタは、外因性ベース・ドーパントとは交差しないように、十分に深い必要がある（深さはＳｉＧｅ膜成長の厚さにより画定される）。交差する場合、キャパシタンスが劇的に増加する。
【００３６】
図１１を参照すると、インプラント・ブロッキング層２３８が付着及びパターン化され、階段状コレンクタ・インプラント２４０の注入が行われた後のウエハ部分２００が示される。図１１に示されるように、結果の階段状コレクタ・インプラント２４０は、真性ベースの下側及び近縁では、外因性ベースよりも深く延びるが、外因性ベースの下方及び近縁以外の領域では、真性ベースより下方には延びない。換言すると、階段状コレクタ・インプラントは、前記インプラント・ブロッキング層を通じて、前記エミッタ窓の下方に第１の距離だけ延び、前記インプラント・ブロッキング層の下側に第２の距離だけ延びる。前記第２の距離は前記第１の距離よりも大きく、従って、前記コレクタの前記部分が、前記エミッタ窓付近の前記外因性ベースとだけ交差する。
【００３７】
階段状コレクタ・インプラント２４０は、以前に形成されたペデスタル・インプラント２２０及びサブコレクタ・インプラント２０６と結合し、固有の階段状コレクタ・ドーパント・プロファイルを提供し、これが寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する。特に、階段状インプラントは、ベース・コレクタ間空間電荷領域幅を低減し、コレクタ・ベース間降伏特性を個別に適合化する。階段状インプラントは、トランジスタの外因性ベースとの接触域を最小化するために、従って寄生コレクタ・ベース間キャパシタンスを低減するために所望される。
【００３８】
図１の方法１００に戻り、次のステップ１２０は、エミッタを形成し、パターン化する。これは好適には、エミッタ領域にポリシリコン膜を形成し、続いてポリシリコン膜をｎ＋にドーピングして、エミッタを形成し、次にポリシリコン・キャップ膜をそれ上に形成することにより達成される。次に、レジストが付着され、パターン化されて、エミッタを画定する。図１２を参照すると、ポリシリコン膜２４２が付着され、注入され、その後ポリシリコン・キャップ２４４が付着され、ポリシリコン膜２４２及びポリシリコン・キャップ２４４がパターン化されて、エミッタが形成されたウエハ部分２００が示される。
【００３９】
次のステップ１２２は、トランジスタのベースをパターン化及び画定する。これは好適には、レジストを付着及びパターン化し、パターン化レジストを用いて、トランジスタ・ベースを画定することにより達成される。次に、ＳｉＧｅベース層がエッチングされ、トランジスタ・ベースを画定する。図１３を参照すると、ＳｉＧｅベース層２２４がパターン化され、ベースが画定された後のウエハ部分２００が示される。次に、ケイ化チタンが付着され、自己整合型ケイ化物が、露出されたｐ＋ポリシリコン領域上に形成される。続いて、ケイ化物キャップＴｉＳｉｘが形成される。図１４を参照すると、ＴｉＳｉｘケイ化物キャップ２５０が形成された後のウエハ部分２００が示される。
【００４０】
この時点で完成された素子が提供されると、標準的な最終製造工程（ＢＥＯＬ：back-end-of-line）により、素子間の接続が形成される（ステップ１２４）。以上から、本発明の好適な実施例は、寄生キャパシタンスの最小の増加により、エミッタ・コレクタ間通過時間及び寄生抵抗を低減する階段状コレクタ・ドーパント・プロファイルを提供する。特に、階段状インプラントは、ベース・コレクタ間空間電荷領域幅を低減し、コレクタ・ベース間降伏特性を個別に適合化する。階段状インプラントは、トランジスタの外因性ベースとの接触域を最小化するために、従って寄生コレクタ・ベース間キャパシタンスを低減するために所望される。
【００４１】
本発明は特に、ヘテロ接合バイポーラ・トランジスタに関連して述べられてきたが、当業者であれば明らかなように、本方法は他のタイプのトランジスタを形成するためにも使用可能であり、その形態及び詳細における様々な変化が、本発明の趣旨及び範囲から逸れることなく可能である。例えば、本方法は他のタイプのトランジスタ、バラクタ及びピン・ダイオードなどの、他のＢｉＣＭＯＳ受動及び能動素子と共にも使用され得る。
【００４２】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００４３】
（１）トランジスタを形成する方法であって、
半導体基板を提供するステップと、
真性ベース及び外因性ベースを含むベースを提供するステップと、
前記基板上に、所与の厚さを有するインプラント・ブロッキング層を提供するステップと、
前記インプラント・ブロッキング層内に窓を開けるステップと、
コレクタの一部分に対応して、所定分量のドーパントを注入するステップと
を含み、
前記注入が前記インプラント・ブロッキング層を通じて、前記窓の下方に第１の距離延び、前記インプラント・ブロッキング層の下側に、前記第１の距離よりも大きい第２の距離延び、前記コレクタの前記一部分が前記窓の近縁においてだけ前記外因性ベースと交わるように、前記注入の注入エネルギが選択される方法。
（２）前記ベースがエピタキシャル成長層を含む、前記（１）記載の方法。
（３）前記ベースがシリコン・ゲルマニウムを含む、前記（２）記載の方法。
（４）サブコレクタを前記基板内に注入するステップと、
ペデスタルを前記基板内に注入するステップと
を含み、前記ペデスタル・インプラントが、前記コレクタの前記一部分を前記サブコレクタに結合する、前記（１）記載の方法。
（５）前記ベースを提供するステップが、十分な厚さを有するエピタキシャル成長層を提供し、前記外因性ベース全体が前記エピタキシャル成長層内に形成される、前記（１）記載の方法。
（６）前記インプラント・ブロッキング層がフォトレジストを含み、前記インプラント・ブロッキング層内に窓を開けるステップが、前記フォトレジストをパターン化するステップを含む、前記（１）記載の方法。
（７）前記第１の距離が、前記外因性ベースの深さより大きい距離を有し、前記第２の距離が前記外因性ベースの深さより小さい距離を有する、前記（１）記載の方法。
（８）前記所定分量のドーパントを注入するステップが、５０ｋｅＶ乃至２００ｋｅＶのエネルギで注入するステップを含む、前記（１）記載の方法。
（９）半導体基板上にバイポーラ・トランジスタを形成する方法であって、
半導体基板を提供するステップと、
前記半導体基板上にエピタキシャル層を形成するステップと、
真性ベース及び外因性ベースを含むベースを、前記エピタキシャル層内に形成するステップと、
前記基板上に、所与の厚さを有するインプラント・ブロッキング層を提供するステップと、
前記インプラント・ブロッキング層内に窓を開けるステップと、
コレクタの一部分に対応して、所定分量のドーパントを注入するステップと
を含み、
前記注入が前記窓の下方及び近縁において、前記外因性ベースの下方に延び、前記窓の下方及び近縁以外の領域では、前記外因性ベースより下方に延びないように、前記注入の注入エネルギが選択される方法。
（１０）前記外因性ベースが、それが完全に前記エピタキシャル層により形成されるような深さを有する、前記（９）記載の方法。
（１１）前記エピタキシャル層がシリコン・ゲルマニウムを含む、前記（９）記載の方法。
（１２）サブコレクタを前記基板内に注入するステップと、
ペデスタルを前記基板内に注入するステップと
を含み、前記ペデスタル・インプラントが、前記コレクタの前記一部分を前記サブコレクタに結合する、前記（９）記載の方法。
（１３）前記所定分量のドーパントを注入するステップが、５０ｋｅＶ乃至２００ｋｅＶのエネルギで注入するステップを含む、前記（９）記載の方法。
（１４）前記インプラント・ブロッキング層がフォトレジストを含み、前記インプラント・ブロッキング層内に窓を開けるステップが、前記フォトレジストをパターン化するステップを含む、前記（９）記載の方法。
（１５）半導体基板と、
前記半導体基板上に形成され、真性ベース及び外因性ベースを含むベースと、前記コレクタの前記一部分が前記真性ベースの近縁においてだけ、前記外因性ベースと交わるように、前記真性ベースの下方及び近縁において、第１の距離延び、前記外因性ベースの残りの部分の下方において、前記第１の距離より大きい第２の距離延びる階段状コレクタ・インプラントと
を含む集積回路素子。
（１６）前記ベースがエピタキシャル成長層内に形成される、前記（１５）記載の集積回路素子。
（１７）前記ベースがシリコン・ゲルマニウム層内に形成される、前記（１５）記載の集積回路素子。
（１８）前記基板内に形成されるサブコレクタと、
前記基板内に形成されるペデスタルと
を含み、前記ペデスタル・インプラントが前記階段状コレクタ・インプラントを前記サブコレクタに結合する、前記（１５）記載の集積回路素子。
（１９）前記ベースが、十分な厚さを有するエピタキシャル成長層内に形成され、前記外因性ベース全体が前記エピタキシャル成長層内に形成される、前記（１５）記載の集積回路素子。
（２０）前記第１の距離が、前記外因性ベースの深さより大きい距離を有し、前記第２の距離が前記外因性ベースの深さより小さい距離を有する、前記（１５）記載の集積回路素子。
（２１）半導体基板上に形成されるバイポーラ・トランジスタであって、
前記半導体基板上のエピタキシャル層と、
前記エピタキシャル層内に形成され、真性ベース及び外因性ベースを含むベースと、
前記真性ベースの下方及び近縁において、前記外因性ベースよりも深く延び、前記真性ベースの下方及び近縁以外の領域では、前記外因性ベースより下方に延びないように形成される階段状コレクタ・インプラントと
を含むバイポーラ・トランジスタ。
（２２）前記外因性ベースが、それが完全に前記エピタキシャル層により形成されるような深さを有する、前記（２１）記載のバイポーラ・トランジスタ。
（２３）前記エピタキシャル成長層がシリコン・ゲルマニウム層を含む、前記（２１）記載のバイポーラ・トランジスタ。
（２４）前記基板内に形成されるサブコレクタと、
前記基板内に形成されるペデスタルと
を含み、前記ペデスタル・インプラントが前記階段状コレクタ・インプラントを前記サブコレクタに結合する、前記（２１）記載のバイポーラ・トランジスタ。
【図面の簡単な説明】
【図１】本発明に従う好適な方法を示すフロー図である。
【図２】本発明の実施例に従い、サブコレクタ・インプラントが形成されたウエハ構造の断面図である。
【図３】本発明の実施例に従い、エピタキシャル層が形成されたウエハ構造の断面図である。
【図４】本発明の実施例に従い、深トレンチ分離領域が形成されたウエハ構造の断面図である。
【図５】本発明の実施例に従い、浅トレンチ分離領域が形成されたウエハ構造の断面図である。
【図６】本発明の実施例に従い、バイポーラ窓が開けられ、窒化物パッドが完成されたウエハ構造の断面図である。
【図７】本発明の実施例に従い、インプラント・ブロッキング層が形成及びパターン化され、インプラント・ブロッキング層内の開口を通じて、ペデスタル・インプラントが形成されたウエハ構造の断面図である。
【図８】本発明の実施例に従い、Ｓｉ／ＳｉＧｅ膜が成長されたウエハ構造の断面図である。
【図９】本発明の実施例に従い、外因性ベースとエミッタとの間の間隔を画定する酸化物側壁スペーサを用い、ベースにｐ＋ドーパントが注入されたウエハ構造の断面図である。
【図１０】本発明の実施例に従い、酸化物／窒化物／ポリシリコン層内にエミッタ窓が開けられたウエハ構造の断面図である。
【図１１】本発明の実施例に従い、インプラント・ブロッキング層が付着及びパターン化され、階段状コレンクタ・インプラントが注入されたウエハ構造の断面図である。
【図１２】本発明の実施例に従い、ポリシリコン膜が付着及び注入され、その後ポリシリコン・キャップが付着され、ポリシリコン膜及びポリシリコン・キャップがパターン化されて、エミッタが形成されたウエハ構造の断面図である。
【図１３】本発明の実施例に従い、ベース層がパターン化され、ベースが画定されたウエハ構造の断面図である。
【図１４】本発明の実施例に従い、ケイ化物キャップが形成されたウエハ構造の断面図である。
【符号の説明】
２００ ウエハ
２０２ サブコレクタ・インプラント
２０４ エピタキシャル層
２０６ サブコレクタ
２１０ 深トレンチ分離
２１２ 浅トレンチ分離
２１４ リーチ・スルー・コンタクト・インプラント
２１６ 窒化物パッド
２１８ レジスト層
２１９ インプラント・ブロッキング層
２２０ ペデスタル・インプラント
２２２ 単結晶ＳｉＧｅ膜層
２２４ 多結晶膜層
２３０ ベース
２３２ 酸化物側壁スペーサ
２３４ エミッタ窓
２３８ インプラント・ブロッキング層
２４０ 階段状コレクタ・インプラント
２４２ ポリシリコン膜
２４４ ポリシリコン・キャップ
２５０ ケイ化物キャップ
Claims (8)
- 第１の導電型の半導体基板上に形成されたバイポーラ・トランジスタであって、
前記半導体基板上のエピタキシャルシリコン層と、
前記エピタキシャルシリコン層の上のＳｉＧｅ層内に備えられた、真性ベースと、該真性ベースの両側に隣接する外因性ベースと、
前記真性ベースと両外因性ベースとの上に備えられたエミッタと、
前記半導体基板の表面から所定距離の深さから、前記エピタキシャル層内に所定距離だけ伸びる、第２の導電型のサブコレクタ・インプラントと、
前記サブコレクタ・インプラントの上に、該サブコレクタ・インプラントに接して備えられた、第２の導電型のペデスタル・インプラントと、
前記ペデスタル・インプラント上に、該ペデスタル・インプラントに接して備えられた、第２の導電型のコレクタ・インプラントであって、前記ＳｉＧｅ層内の、前記真性ベースと前記各外因性ベースとの下部に亘って備えられ、前記真性ベースの前記エミッタの下部では、ペデスタル・インプラントの表面に達する深さを有し、残りの部分ではより浅い深さを有する、コレクタ・インプラントと、
を備えることを特徴とするバイポーラ・トランジスタ。 - 前記ＳｉＧｅ層が、０．１〜０．２ミクロンの厚さを有する単結晶層である、請求項１記載のバイポーラ・トランジスタ。
- 前記エピタキシャルシリコン層の底面から前記半導体基板中の所定の深さまで伸びる深トレンチ領域をさらに備え、
前記サブコレクタ・インプラントが、前記深トレンチ領域により、電気的に分離されている、請求項１または２記載のバイポーラ・トランジスタ。 - 隣接するバイポーラ・トランジスタ間を電気的に分離するための、前記エピタキシャルシリコン層の表面から、前記エピタキシャル層中の所定深さまで伸びる浅トレンチ領域をさらに備える、請求項１〜３のいずれか１項記載のバイポーラ・トランジスタ。
- 前記第１の導電型がｐ型であり、前記第２の導電型がｎ型であり、前記バイポーラ・トランジスタがｎｐｎ型である、請求項１〜４のいずれか１項記載のバイポーラ・トランジスタ。
- バイポーラ・トランジスタを形成する方法であって、
（１）第１の導電型の半導体基板のバイポーラ・トランジスタを形成する予定領域に、第２の導電型不純物を注入する工程、
（２）前記半導体基板上に、エピタキシャル層を成長させると共に、工程（１）で注入された不純物を拡散させて、サブコレクタ・インプラントを形成する工程、
（３）前記半導体基板上のバイポーラ・トランジスタを形成する予定の領域に、第２の導電型不純物を注入して、ペデスタル・インプラントを形成する工程、
（４）前記半導体基板上の、バイポーラ・トランジスタを形成する予定の領域に、エピタキシャルＳｉＧｅ層を成長させる工程、
（５）前記ＳｉＧｅ層の、エミッタを形成する予定の領域から所定の間隔だけ外側の領域に第１の導電型不純物を注入して、外因性ベースを形成する工程、
（６）前記ＳｉＧｅ層上に、酸化物層及び窒化物層を含む保護層を設け、次いで、該保護層内に開口部を設け、前記ＳｉＧｅ層の表面であって、該表面上にエミッタが形成される予定の領域の表面、を露出する工程、
（７）残った保護層及び前記露出されたＳｉＧｅ層の上に、フォトレジスト層を付着し、該フォトレジスト層内に開口部を設け、前記露出されたＳｉＧｅ層表面と、前記残った保護層の表面であって、前記真性ベースの上部及び前記真性ベース近傍の前記各外因性ベースの一部の上部の表面、を露出する工程、
（８）前記開口部を介して第２の導電型不純物を、前記露出されたＳｉＧｅ層表面を通る第２の導電型不純物は、前記ペデスタル・インプラントの表面まで到達し、前記露出された保護層を通る第２の導電型不純物は、前記ペデスタル・インプラントの表面より浅い位置まで到達するように注入して、コレクタ・インプラントを形成する工程、
を含む方法。 - 工程（２）と（３）の間に、
（ｉ）前記サブコレクタ・インプラントの縁部に深いトレンチ分離を形成する工程、
（ｉｉ）前記半導体基板のバイポーラ・トランジスタを形成する予定で無い領域に、浅いトレンチ分離を形成する工程、及び
（ｉｉｉ）バイポーラ・トランジスタのコレクタと電気的に接続されるリーチ・スルー・コンタクトを形成する工程、
をさらに含む請求項６記載の方法。 - 前記工程（８）の後に、（９）前記エミッタを形成する予定の領域にポリシリコン膜を形成し、次いで、第２の導電型不純物を注入して、エミッタを形成する工程、をさらに含む請求項６または７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/811859 | 2001-03-19 | ||
| US09/811,859 US6506656B2 (en) | 2001-03-19 | 2001-03-19 | Stepped collector implant and method for fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002324806A JP2002324806A (ja) | 2002-11-08 |
| JP3953344B2 true JP3953344B2 (ja) | 2007-08-08 |
Family
ID=25207791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002075491A Expired - Fee Related JP3953344B2 (ja) | 2001-03-19 | 2002-03-19 | 階段状コレクタ・インプラント及びその形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6506656B2 (ja) |
| JP (1) | JP3953344B2 (ja) |
| TW (1) | TW554508B (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6724066B2 (en) * | 2001-04-30 | 2004-04-20 | Texas Instruments Incorporated | High breakdown voltage transistor and method |
| US7091099B2 (en) * | 2003-03-25 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| JP2007073992A (ja) * | 2003-03-25 | 2007-03-22 | Matsushita Electric Ind Co Ltd | バイポーラトランジスタおよびその製造方法 |
| EP1630863B1 (en) * | 2004-08-31 | 2014-05-14 | Infineon Technologies AG | Method of fabricating a monolithically integrated vertical semiconducting device in an soi substrate |
| US20060071304A1 (en) * | 2004-09-29 | 2006-04-06 | International Business Machines Corporation | Structure and layout of a fet prime cell |
| US7390720B2 (en) | 2006-10-05 | 2008-06-24 | International Business Machines Corporation | Local collector implant structure for heterojunction bipolar transistors and method of forming the same |
| CN102456727A (zh) * | 2010-10-25 | 2012-05-16 | 上海华虹Nec电子有限公司 | 低集电极/基极电容SiGe异质结双极晶体管结构及制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4110126A (en) * | 1977-08-31 | 1978-08-29 | International Business Machines Corporation | NPN/PNP Fabrication process with improved alignment |
| US4868631A (en) * | 1985-11-18 | 1989-09-19 | Texas Instruments Incorporated | Bipolar transistor with shallow junctions and capable of high packing density |
| US4958208A (en) | 1987-08-12 | 1990-09-18 | Nec Corporation | Bipolar transistor with abrupt potential discontinuity in collector region |
| US5311054A (en) | 1991-03-25 | 1994-05-10 | Harris Corporation | Graded collector for inductive loads |
| EP0605634A1 (en) | 1991-09-27 | 1994-07-13 | Harris Corporation | Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same |
| US5371378A (en) * | 1992-06-08 | 1994-12-06 | Kobe Steel Usa, Inc. | Diamond metal base/permeable base transistor and method of making same |
| DE4308958A1 (de) | 1993-03-21 | 1994-09-22 | Prema Paezisionselektronik Gmb | Verfahren zur Herstellung von Bipolartransistoren |
| DE69324003T2 (de) | 1993-06-28 | 1999-07-15 | Cons Ric Microelettronica | Bipolar-Leistungstransistor mit hoher Kollektor-Durchbrucksspannung und Verfahren zu seiner Herstellung |
| US5436179A (en) | 1994-01-05 | 1995-07-25 | Texas Instruments Incorporated | Semiconductor process for manufacturing semiconductor devices with increased operating voltages |
| US5548158A (en) | 1994-09-02 | 1996-08-20 | National Semiconductor Corporation | Structure of bipolar transistors with improved output current-voltage characteristics |
| US5885880A (en) | 1994-09-19 | 1999-03-23 | Sony Corporation | Bipolar transistor device and method for manufacturing the same |
| US5929506A (en) | 1996-12-06 | 1999-07-27 | Texas Instrument Incorporated | Isolated vertical PNP transistor and methods for making same in a digital BiCMOS process |
| US5858828A (en) | 1997-02-18 | 1999-01-12 | Symbios, Inc. | Use of MEV implantation to form vertically modulated N+ buried layer in an NPN bipolar transistor |
| US6001701A (en) | 1997-06-09 | 1999-12-14 | Lucent Technologies Inc. | Process for making bipolar having graded or modulated collector |
-
2001
- 2001-03-19 US US09/811,859 patent/US6506656B2/en not_active Expired - Fee Related
-
2002
- 2002-03-15 TW TW091104937A patent/TW554508B/zh not_active IP Right Cessation
- 2002-03-19 JP JP2002075491A patent/JP3953344B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002324806A (ja) | 2002-11-08 |
| US20020132434A1 (en) | 2002-09-19 |
| US6506656B2 (en) | 2003-01-14 |
| TW554508B (en) | 2003-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900519B2 (en) | Diffused extrinsic base and method for fabrication | |
| US8247300B2 (en) | Control of dopant diffusion from buried layers in bipolar integrated circuits | |
| US7846805B2 (en) | Self-aligned vertical PNP transistor for high performance SiGe CBiCMOS process | |
| US7303968B2 (en) | Semiconductor device and method having multiple subcollectors formed on a common wafer | |
| US7388237B2 (en) | Local collector implant structure for heterojunction bipolar transistors | |
| US7932541B2 (en) | High performance collector-up bipolar transistor | |
| JP3494638B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20030082882A1 (en) | Control of dopant diffusion from buried layers in bipolar integrated circuits | |
| US7217628B2 (en) | High performance integrated vertical transistors and method of making the same | |
| US7709930B2 (en) | Tuneable semiconductor device with discontinuous portions in the sub-collector | |
| US8232156B2 (en) | Vertical heterojunction bipolar transistors with reduced base-collector junction capacitance | |
| KR100554465B1 (ko) | ＳＯＩ 기판 위에 구현된 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및그 제조 방법 | |
| US20230395666A1 (en) | Horizontal current bipolar transistor with silicon-germanium base | |
| JP3953344B2 (ja) | 階段状コレクタ・インプラント及びその形成方法 | |
| US20130277753A1 (en) | Bicmos devices on etsoi | |
| KR20040000442A (ko) | 반도체 디바이스 제조 방법 및 바이폴라 트랜지스터 | |
| JP2005510867A (ja) | 半導体デバイスおよび該半導体デバイスの製造方法 | |
| JPS61245573A (ja) | 半導体装置 | |
| US6696342B1 (en) | Small emitter and base-collector bi-polar transistor | |
| Iinuma et al. | Sub-20 ps high-speed ECL bipolar transistor with low parasitic architecture | |
| JP2009212362A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060822 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060822 |
|
| RD12 | Notification of acceptance of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7432 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070223 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070319 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070319 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
| TRDD | Decision of grant or rejection written | ||
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070413 |
|
| RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20070413 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |