JP3952387B2 - ネットワーク処理装置及び設定方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、冗長構成の伝送路によりリング状やカスケード状に接続してネットワークを構成するネットワーク処理装置及び設定方法に関する。
【０００２】
【従来の技術】
２系統の伝送路を、０系と１系、又は、Ｌ系とＲ系として表す冗長構成の伝送路により、複数のネットワーク処理装置をカスケード状又はリング状に接続したネットワークが知られている。このような冗長構成の伝送路を用いることにより、一方の系に障害が発生しても、他方の系が正常の場合は、データ伝送を継続することができる。従って、ネットワークの信頼性を向上することができる。
【０００３】
このようなネットワークに於けるネットワーク処理装置は、冗長構成の伝送路を接続する為のネットワーク・インタフェース部と、データの送受信処理等を行うデータ処理部とを含む構成を有するものである。又伝送路は、電気信号として伝送する為の同軸ケーブルや、光信号として伝送する為の光ファイバー・ケーブルが使用されており、ネットワーク・インタフェース部は、そのケーブル種別に対応した接続構成を有し、通常は、２系統のそれぞれの送受信ケーブル接続端子部分は、ネットワーク処理装置の筐体の一部にまとめて配置されている。又伝送方式としては、例えば、標準化されているＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｉｇｉｔａｌ Ｈｉｅｒａｒｃｈｙ）又はＳＯＮＥＴ（ＳｙｎｃｈｒｏｎｏｕｓＯｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）等を適用することができる。
【０００４】
【発明が解決しようとする課題】
分散配置されたネットワーク処理装置間を冗長構成の伝送路により接続する場合に、送受信ケーブル接続端子に対する接続誤りが発生することがある。例えば、送信と受信との接続端子に対して逆に接続した接続誤りの場合は、送信の接続端子からデータが送出されないことにより、或いは、折り返し試験等による回線系障害検出により識別することが可能であるから、ネットワークの運用前に発見して、接続誤りを修正することができる。
【０００５】
しかし、０系と１系との系（Ｌ系とＲ系との系）が反対に接続された場合、折り返し試験等によっては検出できないので、ネットワークの運用開始試験によって対向装置との間の系が相違することにより、接続誤りを検出することになる。その場合、接続替えを行うか、又は、系セレクタを設けて、系切替えを行うことになる。この系セレクタを設けることは、装置コストアップとなる問題があり、又高速データ伝送の伝送路に対しては現実的ではない。
【０００６】
又カスケード状にネットワーク処理装置を接続したネットワークに於いて、終端位置のネットワーク処理装置は、伝送路を接続しない接続端子が存在することになるが、ネットワーク処理装置は、ネットワーク・インタフェース部の接続端子対応にデータの送受信処理を行うデータ処理部の構成を有するもので、伝送路を接続しない接続端子対応の構成は使用しないものであるが、その機能部分には動作電力が供給されるので、その場合の電力消費が無駄となる問題がある。
【０００７】
本発明は、データ処理部を伝送路の接続構成に対応して自動的に構成し、接続誤りの問題を回避し、且つ無駄な機能部分を構成しないことにより、消費電力の削減を図ることを目的とする。
【０００８】
【課題を解決するための手段】
本発明のネットワーク処理装置は、図１を参照して説明すると、冗長構成の伝送路を介して相互に接続するネットワーク処理装置１であって、伝送路に接続する為のネットワーク・インタフェース部３と、ＦＰＧＡにより構成されてコンフィグレーションデータの設定により前記ネットワーク・インタフェース部３を介してデータの送受信処理を行うデータ処理部２と、複数のコンフィグレーションデータを格納したコンフィグレーションデータ格納用メモリ５と、対向装置との接続状態を判定する選択判定部６と、この選択判定部６に於ける判定結果のコンフィグレーションデータ選択情報に従って、コンフィグレーションデータ格納用メモリ５からコンフィグレーションデータを選択読出して、ＦＰＧＡ構成のデータ処理部２に設定するコンフィグレーション制御部４とを備えている。
【０００９】
又本発明のネットワーク処理装置の設定方法は、冗長構成の伝送路を介して相互に接続し、ＦＰＧＡ構成のデータ処理部２を含むネットワーク処理装置１に於けるデータ処理部２にコンフィグレーションデータを設定する設定方法であって、ＦＰＧＡ構成のデータ処理部２の機能を実現する為の複数のコンフィグレーションデータを格納したコンフィグレーションデータ格納用メモリ５を備え、伝送路を介した対向装置からの系情報を受信して冗長構成の伝送路の系を判定した後、装置固有情報部７等によるＭＡＣアドレス等の装置識別情報を送出し、対向装置から折り返し送出された装置識別情報を受信した受信部の系と、装置識別情報を送出した送信部の系とを異なる系として判定し、系判定結果に対応したコンフィグレーションデータを、コンフィグレーション制御部４の制御によってコンフィグレーションデータ格納用メモリ５から読出して、ＦＰＧＡ構成のデータ処理部２に設定する過程を含むものである。
【００１０】
又伝送路を介して系情報を受信する過程又は装置識別情報を折り返し受信する過程に於ける系情報又は装置識別情報を受信できない伝送路は未接続と判定して、この未接続の伝送路に対応するデータ処理部２の機能を含まないコンフィグレーションデータを選択して、ＦＰＧＡ構成のデータ処理部に設定する過程を含むことができる。
【００１１】
【発明の実施の形態】
図１は本発明の実施の形態の説明図であり、１はネットワーク処理装置、２はデータ処理部（ＦＰＧＡ）、３はネットワーク・インタフェース部、４はコンフィグレーション制御部、５はコンフィグレーションデータ格納用メモリ、６は選択判定部、７は装置固有情報部、１１，１３は入力インタフェース部（入力ＩＦ）、１２，１４は出力インタフェース部（出力ＩＦ）、１５，１６は物理インタフェース変換部、１７，１９はフレーム抽出部、１８，２０はフレーム挿入部を示す。
【００１２】
データ処理部２は、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）により構成したもので、大規模のゲートアレイと、そのゲートアレイによる接続構成を実現する為のコンフィグレーションデータを設定する設定部を含むものである。又コンフィグレーションデータ格納用メモリ５には、データ処理部２の各種の機能を実現する為の複数種類のコンフィグレーションデータを、例えば、データ１，データ２，・・・として示すように、予め格納した構成を有するものである。
【００１３】
このコンフィグレーションデータ格納用メモリ５に格納されたコンフィグレーションデータは、コンフィグレーション制御部４の制御により選択的に読出して、ＦＰＧＡ構成のデータ処理部２に設定するものである。このコンフィグレーションデータの設定により、例えば、図示のように、ネットワーク・インタフェース部３を介して高速伝送路を構成する２系統の伝送路によるデータの送受信処理及び低速伝送路を介したデータの送受信処理等を行う入力インタフェース部１１，１３と、出力インタフェース部１２，１４とを含む機能を実現することができる。なお、コンフィグレーションデータを設定する前は、データ処理部２は、ゲートアレイ構成の状態で、どのような回路機能が実現されるかは未定の状態である。
【００１４】
又ネットワーク・インタフェース部３は、２系統の伝送路を接続する為のもので、０系と１系（又はＬ系とＲ系）との各系に対応した物理インタフェース変換部１５，１６と、フレーム抽出部１７，１９と、フレーム挿入部１８，２０とを含み、物理インタフェース変換部１５，１６は、例えば、伝送路を光ファイバー・ケーブルにより構成した場合、光信号と電気信号との相互間の変換機能等を含むものである。又フレーム抽出部１７，１９は、伝送フレーム内の所定のデータを抽出する機能を有し、又フレーム挿入部１８，２０は、伝送フレーム内に所定のデータを挿入する機能を有するものである。
【００１５】
又装置固有情報部７は、ネットワーク処理部１として固有の情報、例えば、ＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）アドレス等を装置識別情報として格納したものである。又選択判定部６は、ネットワーク・インタフェース部３を介して対向装置との間で送受信したことによる系判定データに従って、コンフィグレーション制御部４に、コンフィグレーション選択情報を転送し、コンフィグレーション制御部４は、この選択情報に従ってコンフィグレーションデータ格納用メモリ５からのコンフィグレーションデータを選択して、ＦＰＧＡ構成のデータ処理部２に設定する。
【００１６】
図２は装置識別情報折り返し受信処理の説明図であり、ネットワーク処理装置１Ａ，１Ｂ間を冗長構成の伝送路で接続した要部を示し、図１と数字の符号が同一の部分は同一部分を示し、ネットワーク処理装置１Ａ内は符号Ａを付加し、ネットワーク処理装置１Ｂ内は符号Ｂを付加して示している。ネットワーク処理装置１Ａに於いて、（１）〜（４）の処理により接続状態を判定するものである。即ち、選択判定部６Ａは、（１）装置識別情報作成とチェックとの機能を有し、装置固有情報部７ＡからのＭＡＣアドレス等を基に装置識別情報を作成し、その装置識別情報を、系判定データの一つとしてネットワーク・インタフェース部３Ａのフレーム挿入部１８Ａに転送する。即ち、識別情報（送信）として示すように転送する。なお、選択判定部６Ａは、フレーム抽出部とフレーム挿入部とを識別可能の構成を有し、系判定処理時に、フレーム挿入部１８Ａ，２０Ａの何れか一方を選択する。
【００１７】
選択指定されたフレーム挿入部１８Ａは、（２）装置識別情報（送信）挿入として示すように、選択判定部６Ａから転送された装置識別情報を伝送フレームに挿入して、物理インタフェース変換部１５Ａに転送する。物理インタフェース変換部１５Ａは、伝送路の種別に従った伝送型式に変換して、伝送路に、識別情報（送信）として示すように送信する。
【００１８】
このネットワーク処理装置１Ａと伝送路を介して接続された対向装置としてのネットワーク処理装置１Ｂに於いて、物理インタフェース変換部１５Ｂにより受信し、フレーム抽出部１７Ｂに於いて装置識別情報を抽出し、フレーム挿入部２０Ｂへ転送する場合を示している。即ち、（３）装置識別情報折り返しとして示す処理を行う。そして、フレーム挿入部２０Ｂは、受信抽出した装置識別情報を伝送フレームに挿入し、物理インタフェース変換部１６Ｂから、識別情報（折り返し）として示すように伝送路に送出する。この折り返し処理は、対向装置のネットワーク処理装置１Ｂに予め設定するか、又は選択判定部６Ａから装置識別情報と折り返し指示情報とを、送信する出力データに挿入するように、フレーム挿入部１８Ａを制御することも可能である。この場合、ネットワーク処理装置１Ｂのデータ処理部はコンフィグレーションデータが設定済みとする。
【００１９】
ネットワーク処理装置１Ａは、物理インタフェース変換部１６Ａで受信したとすると、フレーム抽出部１９Ａに於いて装置識別情報を抽出する。即ち、（４）装置識別情報（折り返し）抽出として示すように抽出し、選択判定部６Ａに、系判定データ（受信）の一つとして転送する。即ち、識別情報（折り返し）として示すように転送する。選択判定部６Ａは、送出した装置識別情報と、折り返し受信した装置識別情報とをチェックし、両者が一致の場合は、フレーム挿入部１８Ａとフレーム抽出部２０Ａとについて、例えば、フレーム挿入部１８ＡをＬ系とすると、フレーム抽出部２０をＲ系とする。この場合、選択判定部６Ａは、装置識別情報を転送したフレーム挿入部１８Ａを認識できると共に、折り返し受信した装置識別情報を抽出したフレーム抽出部１９Ａも認識できるから、フレーム挿入部１８Ａの系に対して、フレーム抽出部１９Ａは、他の系と判定することができる。
【００２０】
前述と同様な装置識別情報の折り返し受信の処理により、例えば、フレーム挿入部１７Ａとフレーム抽出部２０Ａとを組として判定することができる。このような判定結果に基づいて、選択判定部６Ａは、コンフィグレーションデータ選択情報をコンフィグレーション制御部４（図１参照）に転送し、コンフィグレーション制御部４は、コンフィグレーションデータ格納用メモリ５からコンフィグレーションデータを選択して読出し、ＦＰＧＡ構成のデータ処理部２に設定することにより、入力インタフェース部と出力インタフェース部との機能を含む構成を実現することができる。
【００２１】
図３は、コンフィグレーションデータを設定済みのネットワーク処理装置１ａ，１ｂ間に、コンフィグレーションデータを設定していないネットワーク処理装置１を接続し、このネットワーク処理装置１に於いてＬ系とＲ系との伝送路の接続状態を検出する場合を、段階１〜段階４として示すものである。又Ｌ系ＯＵＴ，Ｌ系ＩＮは、Ｌ系の送信部と受信部とを示し、Ｒ系ＯＵＴ，Ｒ系ＩＮは、Ｒ系の送信部と受信部とを示し、各送信部と受信部とはケーブルの接続端子を含む機能部分を示す。
【００２２】
段階１に於いて、ネットワーク処理装置１ａは、Ｌ系送信部Ｌ系ＯＵＴからＬ系情報ＬＤを送出し、ネットワーク処理装置１ｂは、Ｒ系送信部Ｒ系ＯＵＴからＲ系情報ＲＤを伝送フレームに挿入して送出する。ネットワーク処理装置１は、ネットワーク・インタフェース部３（図１参照）に於いて受信し、系情報を抽出する。それにより、段階２に示すように、ネットワーク処理装置１は、Ｌ系情報ＬＤを受信した受信部をＬ系受信部Ｌ系ＩＮとし、Ｒ系情報ＲＤを受信した受信部を、Ｒ系受信部Ｒ系ＩＮと決定する。
【００２３】
段階３に於いては、図２に於いて説明したように、ネットワーク処理装置１から装置識別情報ＥＤを送出する。対向装置のネットワーク処理装置１ａは、装置識別情報ＥＤを折り返してネットワーク処理装置１側に送出する。ネットワーク処理装置１は、Ｌ系受信部Ｌ系ＩＮに於いて装置識別情報ＥＤを受信検出すると、この装置識別情報ＥＤをネットワーク処理装置１ａ側に送出した送信部は、Ｌ系受信部Ｌ系ＩＮに於いて装置識別情報ＥＤを受信したので、Ｒ系送信部Ｒ系ＯＵＴであると判定する。
【００２４】
同様に、対向装置のネットワーク処理装置１ｂは、装置識別情報ＥＤを折り返してネットワーク処理装置１側に送出する。ネットワーク処理装置１は、Ｒ系受信部Ｒ系ＩＮに於いて装置識別情報ＥＤを受信検出すると、装置識別情報ＥＤをネットワーク処理装置１ｂ側に送出した送信部を、Ｌ系送信部Ｌ系ＯＵＴであると判定する。即ち、段階４に示すように、ネットワーク処理装置１は、各系の送信部と受信部とを設定することができる。従って、対向装置のネットワーク処理装置１ａのＬ系送信部Ｌ系ＯＵＴと、ネットワーク処理装置１のＬ系受信部Ｌ系ＩＮとの間を伝送路を介して接続し、ネットワーク処理装置１ａのＲ系受信部Ｒ系ＩＮと、ネットワーク処理装置１のＲ系送信部Ｒ系ＯＵＴとの間を伝送路を介して接続し、同様に、対向装置のネットワーク処理装置１ｂとの間に於いても、ネットワーク処理装置１のＬ系送信部Ｌ系ＯＵＴと、ネットワーク処理装置１ｂのＬ系受信部Ｌ系ＩＮとの間、及びネットワーク処理装置１のＲ系受信部Ｒ系ＩＮと、ネットワーク処理装置１ｂのＲ系送信部Ｒ系ＯＵＴとの間を伝送路を介して接続し、冗長構成の伝送路を有するネットワークを構成して、データ伝送を可能とするとができる。
【００２５】
図４は前述の設定処理により構成されたネットワーク処理装置１を示すもので、前述の系情報の受信及び装置識別情報ＥＤの折り返し受信により系判定を行った結果に基づいて、コンフィグレーション制御部４の制御により、コンフィグレーションデータ格納用メモリ５から読出したコンフィグレーションデータを、ＦＰＧＡ構成のデータ処理部２に設定する。それにより、ネットワーク・インタフェース部３のフレーム抽出部１７と接続したＬ系入力インタフェース部１１と、フレーム挿入部１８と接続したＬ系出力インタフェース部１２と、フレーム抽出部１９に接続したＲ系入力インタフェース部１３と、フレーム挿入部２０に接続したＲ系出力インタフェース部１４との機能を、データ処理部２に構成することができる。
【００２６】
そして、ネットワーク・インタフェース部３の物理インタフェース変換部１５は、Ｌ系入力インタフェース部１１とＬ系出力インタフェース部１２とに対応して、Ｌ系受信部Ｌ系ＩＮとＬ系送信部Ｌ系ＯＵＴとしてＬ系の伝送路に接続し、又物理インタフェース変換部１６は、Ｒ系入力インタフェース部１３とＲ系出力インタフェース部１４とに対応して、Ｒ系受信部Ｒ系ＩＮとＲ系送信部Ｒ系ＯＵＴとしてＲ系の伝送路に接続した構成で、データ処理部２は送受信処理を行う機能を実現できることになる。
【００２７】
又図４に於けるＬ系送信部Ｌ系ＯＵＴの接続端子に、Ｒ系送信部Ｒ系ＯＵＴの接続端子に接続するケーブルを接続した場合、図示のＬ系送信部Ｌ系ＯＵＴから装置識別情報ＥＤを送出した時、折り返してその装置識別情報ＥＤを受信できる接続端子は、図示のＲ系受信部Ｒ系ＩＮとなるから、装置識別情報ＥＤを送出した接続端子は、Ｒ系送信部Ｒ系ＯＵＴと判定することができる。従って、接続端子に対するケーブルの接続替えを行うことなく、データ処理部２の構成を、コンフィグレーションデータの設定によって自動的に実現することができる。
【００２８】
図５はカスケード状にネットワーク処理装置を接続したネットワークの終端位置のネットワーク処理装置１に於ける設定処理を示すもので、図３に於ける対向装置のネットワーク処理装置１ｂが接続されていないネットワーク構成に於ける接続状態検出処理を示し、段階１に於いて、ネットワーク処理装置１は、対向装置のネットワーク処理装置１ａのＬ系送信部Ｌ系ＯＵＴから送信したＬ系情報ＬＤを受信する。
【００２９】
次の段階２に於いて、ネットワーク処理装置１は、Ｌ系情報ＬＤを受信した受信部は、Ｌ系受信部Ｌ系ＩＮと判定することができる。又対向装置からの系情報を受信できない受信部、この場合、Ｒ系受信部については、ケーブルが未接続と判定する。そして、ネットワーク処理装置１は、段階３に於いて、装置識別情報ＥＤを伝送フレームに挿入して送出する。この装置識別情報ＥＤを送出したケーブルが図示のように接続されていると、対向装置のネットワーク処理装置１ａから装置識別情報ＥＤを折り返して、ネットワーク処理装置１に送出され、ネットワーク処理装置１は、Ｌ系受信部Ｌ系ＩＮに於いて受信することができる。
【００３０】
なお、ケーブルが接続されていない送信部、この場合、Ｌ系送信部から装置識別情報ＥＤを送出しても、折り返し受信することができないので、伝送路が未接続と判定することができる。即ち、段階１に於ける系情報を受信できない受信部又は段階３に於ける折り返した装置識別情報を受信できない受信部は、未接続と判定する。そして、段階４に於いて、ネットワーク処理装置１は、Ｌ系受信部Ｌ系ＩＮと、Ｒ系送信部Ｒ系ＯＵＴとを決定することができる。そして、ＦＰＧＡ構成のデータ処理部に対してコンフィグレーションデータを設定することにより、未接続対応の回路構成は形成されず、対向装置と接続される回路構成のみが実現されることになる。
【００３１】
図６は図５に示す接続状態の場合の構成を示し、図１及び図４と同一符号は同一部分を示す。即ち、Ｌ系受信部Ｌ系ＩＮと、Ｒ系送信部Ｒ系ＯＵＴとを決定し、選択判定部６からコンフィグレーション制御部４を制御して、ネットワーク・インタフェース部３のフレーム抽出部１７とフレーム挿入部２０とに対応する入力インタフェース部１１と出力インタフェース部１４とを含む機能を、データ処理部２に構成する為のコンフィグレーションデータを、コンフィグレーションデータ格納用メモリ５から読出して、ＦＰＧＡ構成のデータ処理部２に設定することになる。
【００３２】
この場合、図４に於けるＬ系出力インタフェース部１２と、Ｒ系入力インタフェース部１３との機能は省略された構成となり、そられに於ける電力消費はなくなる。従って、データ処理部２に於いては、コンフィグレーションデータにより設定されたＬ系入力インタフェース部１１と、Ｒ系出力インタフェース部１４との機能部分に於いてのみ電力が消費される構成となり、終端装置の低消費電力化を図ることができる。
【００３３】
又カスケード状又はリング状の伝送路により複数のネットワーク処理装置を接続したネットワークに於いて、既設のネットワーク処理装置間に増設ネットワーク処理装置を接続した場合は、図３に示すように、両側の対向装置からの系情報の受信判定と、自装置からの装置識別情報の折り返し受信による判定とに従って接続状態を検出し、ＦＰＧＡ構成のデータ処理部２にコンフィグレーションデータを設定し、接続状態に対応した機能を実現することができる。
【００３４】
又カスケード状に複数のネットワーク処理装置を接続したネットワークに於ける終端装置に対して、増設ネットワーク処理装置を接続した場合は、図６に於けるネットワーク処理装置１の未接続として示す接続端子にケーブルを接続して他のネットワーク処理装置を増設することになる。この場合、図５に示すように、ネットワーク処理装置１ａを既設の装置、ネットワーク処理装置１を増設装置として、段階１〜段階４の処理によって系識別を行い、接続状態に対応して、増設ネットワーク処理装置のデータ処理部に、コンフィグレーションデータを設定し、終端装置として必要なデータ処理部の機能を実現することができる。
【００３５】
又既設の終端装置としてのネットワーク処理装置は、増設したネットワーク処理装置に対して装置識別情報を送出し、折り返して受信することにより、系識別を行って、コンフィグレーション制御部４の制御により、追加分のコンフィグレーションデータをデータ処理部２に設定するか、又は全接続状態を基に、コンフィグレーション制御部４の制御により、コンフィグレーションデータ格納用メモリ５からコンフィグレーションデータを読出して、データ処理部２に再設定することができる。又ネットワーク処理装置を撤去したことにより、ケーブルの接続変更を行った場合も、前述のような処理によってコンフィグレーションデータの再設定を行うことにより、接続誤りがあったとしても、自動的にデータ処理部１の機能を設定することができる。即ち、ネットワーク処理装置の増設，撤去，接続替え等によるネットワーク構成の変更に対応してデータ処理部２の機能を、前述の処理によって自動的に変更することができる。
【００３６】
【発明の効果】
以上説明したように、本発明は、ネットワーク処理装置１のデータ処理部２をＦＰＧＡにより構成し、複数種類のコンフィグレーションデータを格納したコンフィグレーションデータ格納用メモリ５を設け、ネットワーク処理装置１と冗長構成の伝送路との接続構成を、系情報の受信と、装置識別情報の折り返し受信とによって判定し、その判定結果に対応した構成を実現できるコンフィグレーションデータを、コンフィグレーション制御部４の制御によってコンフィグレーションデータ格納用メモリ５から読出して、ＦＰＧＡ構成のデータ処理部２に設定するものであり、ネットワーク処理装置間の冗長構成の伝送路の系間の接続誤りが発生しない利点がある。又データ処理部２に於ける未接続の伝送路対応の構成を実現しないので、不要な回路構成を含まないから、低消費電力化を図ることができる利点がある。
【図面の簡単な説明】
【図１】本発明の実施の形態の説明図である。
【図２】装置識別情報折り返し受信処理の説明図である。
【図３】接続状態検出処理の説明図である。
【図４】設定処理による構成説明図である。
【図５】接続状態検出処理の説明図である。
【図６】設定処理による構成説明図である。
【符号の説明】
１ ネットワーク処理装置
２ データ処理部（ＦＰＧＡ）
３ ネットワーク・インタフェース部
４ コンフィグレーション制御部
５ コンフィグレーションデータ格納用メモリ
６ 選択判定部
７ 装置固有情報部
１１，１３ 入力インタフェース部（入力ＩＦ）
１２，１４ 出力インタフェース部（出力ＩＦ）
１５，１６ 物理インタフェース変換部
１７，１９ フレーム抽出部
１８，２０ フレーム挿入部

Claims (3)

1. 冗長構成の伝送路を介して相互に接続するネットワーク処理装置に於いて、
   前記伝送路に接続する為のネットワーク・インタフェース部と、ＦＰＧＡにより構成されてコンフィグレーションデータの設定により前記ネットワーク・インタフェース部を介してデータの送受信処理を行うデータ処理部と、複数のコンフィグレーションデータを格納したコンフィグレーションデータ格納用メモリと、対向装置との接続状態を判定する選択判定部と、該選択判定部に於ける判定結果のコンフィグレーションデータ選択情報に従って前記コンフィグレーションデータ格納用メモリからコンフィグレーションデータを選択読出して前記ＦＰＧＡ構成のデータ処理部に設定するコンフィグレーション制御部とを備えた
   ことを特徴とするネットワーク処理装置。
2. 冗長構成の伝送路を介して相互に接続し、ＦＰＧＡ構成のデータ処理部を含むネットワーク処理装置に於ける前記データ処理部にコンフィグレーションデータを設定する設定方法に於いて、
   前記ＦＰＧＡ構成のデータ処理部の機能を実現する為の複数のコンフィグレーションデータを格納したコンフィグレーションデータ格納用メモリを備え、
   前記伝送路を介した対向装置からの系情報を受信して冗長構成の伝送路の系を判定した後、装置識別情報を送出し、前記対向装置から折り返し送出された前記装置識別情報を受信した受信部の系と、前記装置識別情報を送出した送信部の系とを異なる系として判定し、系判定結果に対応したコンフィグレーションデータを前記コンフィグレーションデータ格納用メモリから読出して前記ＦＰＧＡ構成のデータ処理部に設定する過程を含む
   ことを特徴とするネットワーク処理装置の設定方法。
3. 前記伝送路を介して系情報を受信する過程又は前記装置識別情報を折り返し受信する過程に於ける前記系情報又は装置識別情報を受信できない伝送路は未接続と判定して、該未接続の伝送路に対応する前記データ処理部の機能を含まないコンフィグレーションデータを選択して前記ＦＰＡＧ構成のデータ処理部に設定する過程を含むことを特徴とする請求項２記載のネットワーク処理装置の設定方法。

Images