JP3950951B2 - 欠陥性表面応力の緩和方法 - Google Patents
欠陥性表面応力の緩和方法 Download PDFInfo
- Publication number
- JP3950951B2 JP3950951B2 JP2000361747A JP2000361747A JP3950951B2 JP 3950951 B2 JP3950951 B2 JP 3950951B2 JP 2000361747 A JP2000361747 A JP 2000361747A JP 2000361747 A JP2000361747 A JP 2000361747A JP 3950951 B2 JP3950951 B2 JP 3950951B2
- Authority
- JP
- Japan
- Prior art keywords
- electrons
- surface stress
- generated
- substrate
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【０００１】
【発明の属する技術分野】
この出願の発明は、欠陥性表面応力の緩和方法に関するものである。さらに詳しくは、この出願の発明は、半導体デバイスの製造において問題となる欠損性表面応力を瞬間的に緩和する方法に関するものである。
【０００２】
【従来の技術とその課題】
半導体デバイスの製造において、活性層の形成に際して半導体基板上にイオン注入される不純物をキャリアとして機能させるために、注入不純物を所望の結晶格子位置に配置することが可能となるような高精度の構造制御が求められている。特に、注入時に生じる内部応力に伴う絶縁層やソースドレイン層の結晶欠陥は、その後の半導体デバイス製造プロセスでの処理時間に影響を与えるばかりか、接合リーク電流の増加や絶縁破壊などの原因となることから、その検出および制御が、今後の半導体デバイスの高集積化および小型化に対応する上で、ますます重要となると考えられている。
【０００３】
従来、これらの結晶欠陥を防ぐために、アニール処理と呼ばれる高温の熱処理が行われてきた。ところが、アニール処理においては、基板上に新たな熱歪みや欠陥が発生してしまう危険性が伴い、温度や時間などの処理環境を極めて厳密に管理する必要があった。また、熱に弱い半導体材料に対しては適用できないといった制限もあることが、欠点として考えられていた。
【０００４】
そこで、この出願の発明は、以上の通りの事情に鑑みてなされたものであり、半導体基板上に新たな熱歪みや欠陥を発生させることなく半導体基板中の欠陥性表面応力を緩和し、結晶欠陥の低減を実現する欠陥性表面応力の緩和方法を提供することを課題としている。
【０００５】
【課題を解決するための手段】
この出願の発明は、上記の課題を解決するものとして、プラズマを発生させ、半導体基板に対して正の電荷を印加し、プラズマから電子を選択的に照射して、半導体デバイスにプラズマエッチングやイオン衝撃により発生した欠陥性表面応力を緩和する方法であって、電子の基板に対する侵入深さが欠陥層の層厚となるように電子エネルギーが設定された電子を照射することを特徴とする欠陥性表面応力の緩和方法を提供する。
また、この出願の発明は、半導体基板に対して熱電子または冷陰極から発生された電子を照射して、半導体デバイスにプラズマエッチングやイオン衝撃により発生した欠陥性表面応力を緩和する方法であって、電子の基板に対する侵入深さが欠陥層の層厚となるように電子エネルギーが設定された電子を照射することを特徴とする欠陥性表面応力の緩和方
法を提供する。
そして、この出願の発明は、照射電子は５ｅＶ〜５０ｅＶの電子エネルギーを持つものに設定されていることを特徴とする上記の欠陥性表面応力の緩和方法を提供する。
【０００９】
【発明の実施の形態】
この出願の発明は上記のとおりの特徴をもつものであるが、以下にその実施の形態について説明する。
【００１０】
この出願の発明は、プラズマエッチングやイオン衝撃などの半導体デバイス製造工程において発生する半導体デバイスの欠陥性表面応力を、アニールなどの熱処理を施すことなく瞬間的に緩和する方法である。具体的には、この出願の発明においては、半導体基板に対して低エネルギーかつ低電流の電子を照射することで、半導体基板の欠陥性表面応力が緩和または消去されるものである。
【００１１】
この出願の発明である欠陥性表面応力の緩和方法において、半導体基板に対して電子を照射するために、例えば、プラズマを発生せしめ、半導体基板に対して正のバイアス電圧を印加することで、このプラズマから電子が選択的に照射される。また、半導体基板に対して、熱電子または冷陰極から発生された電子を照射することでも、欠陥性表面応力の緩和がなされる。
【００１２】
前述の通り、この出願の発明である欠陥性表面応力の緩和方法においては、半導体基板に対して照射される電子は、低エネルギーかつ低電流である。従来、電子照射による熱アニールが知られているが、半導体基板に対して照射される電子のエネルギーは、電子照射による熱アニールと比較して、十分に小さく設定されるものであり、原理的にまったく異なるものである。
【００１３】
具体的には、この出願の発明において、半導体基板に対して照射される電子のエネルギーは、欠陥性表面応力に起因して半導体デバイスに発生した欠陥が点在する欠陥層の層厚に侵入するに十分な電子エネルギーであれば、欠陥性表面応力は緩和される。したがって、半導体基板内に温度上昇を生じることなく、欠陥性表面応力の緩和を行うことが可能となる。
【００１４】
この出願の発明は、固体内部における拡散理論のひとつとして知られるＩＥＤ（Ｉｏｎｉｚａｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｄｉｆｆｕｓｉｏｎ）モデルを表面欠陥の拡散現象に対応させた現象に基づく原理的発明であり、前述の通り、各種加熱処理による欠陥性表面応力の緩和方法とは本質的に異なるものである。
【００１５】
また、この出願の発明である欠陥性表面応力の緩和方法は、半導体デバイスの製造プロセスに対してのみ適用されるものではなく、例えば、金属、半導体、または、有機物質などを加工対象物とする微細加工工程においても適用可能であることは言うまでもない。加工対象物に対して電子を照射することで、これらの加工対象物に発生した欠陥性表面応力の緩和がなされる。
【００１６】
加工対象物に対して電子を照射するために、プラズマを発生せしめ、加工対象物に対して正のバイアス電圧を印加することで、このプラズマから電子が選択的に照射される。また、加工対象物に対して、熱電子または冷陰極から発生された電子を照射することでも、欠陥性表面応力の緩和がなされる。
【００１７】
正のバイアス電圧と照射する電子のエネルギーは相関性を有しているが、これら条件については、実際の電子照射に際しては、電子の侵入深さと照射電子のエネルギーとの関係についての理論と実験とのフィッティングカーブから求めた概算を考慮することができる。
【００１８】
この出願の発明は、以上の特徴を持つものであるが、以下に実施例を示し、さらに具体的に説明する。
【００１９】
【実施例】
半導体デバイスに欠陥性表面応力を発生させる半導体デバイス製造プロセスの一例としてプラズマプロセス用の真空装置内部においてイオン衝撃を再現し、この出願の発明の有効性について検討した。
【００２０】
図１は、この実施例で用いられた実験装置の概要図である。プラズマプロセス用の真空装置（１）の内部に、シリコン単結晶である試料基板（２）を設置する。この試料基板（２）の近傍には、プラズマプロセスに伴う応力を測定するための、応力センサー試料（３）を配置する。応力センサー試料（３）は、試料基板（２）と同様、シリコン単結晶であり、４５０μｍ×１０μｍ×２μｍの矩形の片持ち梁とした。応力センサー試料（３）にはレーザー変位計（４）が備え付けられており、微小な変位を測定することで、アルゴンイオンを衝突させたときに発生する表面応力が測定される。イオン衝撃の後には、真空装置（１）内部にプラズマが発生され、試料基板（２）および応力センサー試料（３）に対して、正の印加バイアスが付与されることで、発生したプラズマから電子（５）が選択的に照射される。実施例では、正電圧５Ｖ〜５０Ｖのバイアスが印加され、照射電子は５ｅＶ〜５０ｅＶのエネルギーを持つものに変えることができるものとした。
【００２１】
エネルギー６５ｅＶのアルゴンイオンの衝撃による欠陥生成を２０００秒間継続した後、エネルギー１０ｅＶの電子を５００秒間連続で照射した。その結果レーザー変位計により測定された表面応力の時系列変化を、図２に示す。図２より、時間帯（Ａ）におけるイオン衝撃により、応力センサー試料（３）には、０．３８Ｎ／ｍの圧縮性の応力が発生したことがわかる。そして、時間帯（Ｂ）における電子照射により、応力センサー試料（３）に発生した圧縮性の応力が緩和され、電子照射後５００秒後には、ほぼイオン衝撃をする前の状態にまで回復したことがわかる。また、電子電流密度を高めることで、導入電子数が大きくなり、より急速に欠陥性応力が緩和されることがわかった。
【００２２】
時間帯（Ａ）におけるイオン衝撃により、試料基板（２）および応力センサー試料（３）には、表面から約１ｎｍの深度に計算上、８×１０20個／ｍ2の点欠陥が発生した場合と同等の欠陥性圧縮応力が作用していると考えられる。試料基板（２）および応力センサー試料（３）に対して、欠陥が発生している欠陥層の層厚程度の侵入深さを示す電子を一定数だけ照射することで、この欠陥性圧縮応力は、ほぼ完全に緩和した。試料温度、電子エネルギー、および、電子電流値を考慮しても、欠陥性圧縮応力が熱的に緩和しているとは考えられず、前述の通り、固体内の拡散理論として知られるＩＥＤモデルで示される拡散現象が表面付近に生じた欠陥の拡散に対しても発生し、この現象に基づいて欠陥性圧縮応力の緩和が実現していると考えられる。
【００２３】
以上より、この出願の発明は、新たな熱歪みや基板の欠陥を発生させることなく欠陥性表面応力の緩和を実現する、極めて有効な手法であることが示された。
【００２４】
【発明の効果】
以上、詳しく説明した通り、この出願の発明により、半導体基板上に新たな熱歪みや欠陥を発生させることなく半導体基板中の欠陥性表面応力を緩和し、結晶欠陥の低減を実現する欠陥性表面応力の緩和方法が提供される。
【００２５】
この出願の発明は、低エネルギーの電子を半導体デバイスに照射するだけで、欠陥性表面応力を瞬間的に緩和することが可能であり、また、熱処理が望まれない材料に対しても適用可能であることから、従来手法である熱アニールに代わる極めて簡便な手法として広く実用化されるものと期待される。
【００２６】
また、半導体デバイスだけでなく、様々な材料の微細加工に対しても適用可能であることから、マイクロマシン製造への応用など、今後の実用化が強く期待される。
【図面の簡単な説明】
【図１】この出願の発明の実施例で用いられた実験装置の構成を示した概要図である。
【図２】この出願の発明の実施例で行われた実験の結果を示したグラフである。
【符号の説明】
１ 真空装置
２ 試料基板
３ 応力センサー試料
４ レーザー変位計
５ 電子
【発明の属する技術分野】
この出願の発明は、欠陥性表面応力の緩和方法に関するものである。さらに詳しくは、この出願の発明は、半導体デバイスの製造において問題となる欠損性表面応力を瞬間的に緩和する方法に関するものである。
【０００２】
【従来の技術とその課題】
半導体デバイスの製造において、活性層の形成に際して半導体基板上にイオン注入される不純物をキャリアとして機能させるために、注入不純物を所望の結晶格子位置に配置することが可能となるような高精度の構造制御が求められている。特に、注入時に生じる内部応力に伴う絶縁層やソースドレイン層の結晶欠陥は、その後の半導体デバイス製造プロセスでの処理時間に影響を与えるばかりか、接合リーク電流の増加や絶縁破壊などの原因となることから、その検出および制御が、今後の半導体デバイスの高集積化および小型化に対応する上で、ますます重要となると考えられている。
【０００３】
従来、これらの結晶欠陥を防ぐために、アニール処理と呼ばれる高温の熱処理が行われてきた。ところが、アニール処理においては、基板上に新たな熱歪みや欠陥が発生してしまう危険性が伴い、温度や時間などの処理環境を極めて厳密に管理する必要があった。また、熱に弱い半導体材料に対しては適用できないといった制限もあることが、欠点として考えられていた。
【０００４】
そこで、この出願の発明は、以上の通りの事情に鑑みてなされたものであり、半導体基板上に新たな熱歪みや欠陥を発生させることなく半導体基板中の欠陥性表面応力を緩和し、結晶欠陥の低減を実現する欠陥性表面応力の緩和方法を提供することを課題としている。
【０００５】
【課題を解決するための手段】
この出願の発明は、上記の課題を解決するものとして、プラズマを発生させ、半導体基板に対して正の電荷を印加し、プラズマから電子を選択的に照射して、半導体デバイスにプラズマエッチングやイオン衝撃により発生した欠陥性表面応力を緩和する方法であって、電子の基板に対する侵入深さが欠陥層の層厚となるように電子エネルギーが設定された電子を照射することを特徴とする欠陥性表面応力の緩和方法を提供する。
また、この出願の発明は、半導体基板に対して熱電子または冷陰極から発生された電子を照射して、半導体デバイスにプラズマエッチングやイオン衝撃により発生した欠陥性表面応力を緩和する方法であって、電子の基板に対する侵入深さが欠陥層の層厚となるように電子エネルギーが設定された電子を照射することを特徴とする欠陥性表面応力の緩和方
法を提供する。
そして、この出願の発明は、照射電子は５ｅＶ〜５０ｅＶの電子エネルギーを持つものに設定されていることを特徴とする上記の欠陥性表面応力の緩和方法を提供する。
【０００９】
【発明の実施の形態】
この出願の発明は上記のとおりの特徴をもつものであるが、以下にその実施の形態について説明する。
【００１０】
この出願の発明は、プラズマエッチングやイオン衝撃などの半導体デバイス製造工程において発生する半導体デバイスの欠陥性表面応力を、アニールなどの熱処理を施すことなく瞬間的に緩和する方法である。具体的には、この出願の発明においては、半導体基板に対して低エネルギーかつ低電流の電子を照射することで、半導体基板の欠陥性表面応力が緩和または消去されるものである。
【００１１】
この出願の発明である欠陥性表面応力の緩和方法において、半導体基板に対して電子を照射するために、例えば、プラズマを発生せしめ、半導体基板に対して正のバイアス電圧を印加することで、このプラズマから電子が選択的に照射される。また、半導体基板に対して、熱電子または冷陰極から発生された電子を照射することでも、欠陥性表面応力の緩和がなされる。
【００１２】
前述の通り、この出願の発明である欠陥性表面応力の緩和方法においては、半導体基板に対して照射される電子は、低エネルギーかつ低電流である。従来、電子照射による熱アニールが知られているが、半導体基板に対して照射される電子のエネルギーは、電子照射による熱アニールと比較して、十分に小さく設定されるものであり、原理的にまったく異なるものである。
【００１３】
具体的には、この出願の発明において、半導体基板に対して照射される電子のエネルギーは、欠陥性表面応力に起因して半導体デバイスに発生した欠陥が点在する欠陥層の層厚に侵入するに十分な電子エネルギーであれば、欠陥性表面応力は緩和される。したがって、半導体基板内に温度上昇を生じることなく、欠陥性表面応力の緩和を行うことが可能となる。
【００１４】
この出願の発明は、固体内部における拡散理論のひとつとして知られるＩＥＤ（Ｉｏｎｉｚａｔｉｏｎ Ｅｎｈａｎｃｅｄ Ｄｉｆｆｕｓｉｏｎ）モデルを表面欠陥の拡散現象に対応させた現象に基づく原理的発明であり、前述の通り、各種加熱処理による欠陥性表面応力の緩和方法とは本質的に異なるものである。
【００１５】
また、この出願の発明である欠陥性表面応力の緩和方法は、半導体デバイスの製造プロセスに対してのみ適用されるものではなく、例えば、金属、半導体、または、有機物質などを加工対象物とする微細加工工程においても適用可能であることは言うまでもない。加工対象物に対して電子を照射することで、これらの加工対象物に発生した欠陥性表面応力の緩和がなされる。
【００１６】
加工対象物に対して電子を照射するために、プラズマを発生せしめ、加工対象物に対して正のバイアス電圧を印加することで、このプラズマから電子が選択的に照射される。また、加工対象物に対して、熱電子または冷陰極から発生された電子を照射することでも、欠陥性表面応力の緩和がなされる。
【００１７】
正のバイアス電圧と照射する電子のエネルギーは相関性を有しているが、これら条件については、実際の電子照射に際しては、電子の侵入深さと照射電子のエネルギーとの関係についての理論と実験とのフィッティングカーブから求めた概算を考慮することができる。
【００１８】
この出願の発明は、以上の特徴を持つものであるが、以下に実施例を示し、さらに具体的に説明する。
【００１９】
【実施例】
半導体デバイスに欠陥性表面応力を発生させる半導体デバイス製造プロセスの一例としてプラズマプロセス用の真空装置内部においてイオン衝撃を再現し、この出願の発明の有効性について検討した。
【００２０】
図１は、この実施例で用いられた実験装置の概要図である。プラズマプロセス用の真空装置（１）の内部に、シリコン単結晶である試料基板（２）を設置する。この試料基板（２）の近傍には、プラズマプロセスに伴う応力を測定するための、応力センサー試料（３）を配置する。応力センサー試料（３）は、試料基板（２）と同様、シリコン単結晶であり、４５０μｍ×１０μｍ×２μｍの矩形の片持ち梁とした。応力センサー試料（３）にはレーザー変位計（４）が備え付けられており、微小な変位を測定することで、アルゴンイオンを衝突させたときに発生する表面応力が測定される。イオン衝撃の後には、真空装置（１）内部にプラズマが発生され、試料基板（２）および応力センサー試料（３）に対して、正の印加バイアスが付与されることで、発生したプラズマから電子（５）が選択的に照射される。実施例では、正電圧５Ｖ〜５０Ｖのバイアスが印加され、照射電子は５ｅＶ〜５０ｅＶのエネルギーを持つものに変えることができるものとした。
【００２１】
エネルギー６５ｅＶのアルゴンイオンの衝撃による欠陥生成を２０００秒間継続した後、エネルギー１０ｅＶの電子を５００秒間連続で照射した。その結果レーザー変位計により測定された表面応力の時系列変化を、図２に示す。図２より、時間帯（Ａ）におけるイオン衝撃により、応力センサー試料（３）には、０．３８Ｎ／ｍの圧縮性の応力が発生したことがわかる。そして、時間帯（Ｂ）における電子照射により、応力センサー試料（３）に発生した圧縮性の応力が緩和され、電子照射後５００秒後には、ほぼイオン衝撃をする前の状態にまで回復したことがわかる。また、電子電流密度を高めることで、導入電子数が大きくなり、より急速に欠陥性応力が緩和されることがわかった。
【００２２】
時間帯（Ａ）におけるイオン衝撃により、試料基板（２）および応力センサー試料（３）には、表面から約１ｎｍの深度に計算上、８×１０20個／ｍ2の点欠陥が発生した場合と同等の欠陥性圧縮応力が作用していると考えられる。試料基板（２）および応力センサー試料（３）に対して、欠陥が発生している欠陥層の層厚程度の侵入深さを示す電子を一定数だけ照射することで、この欠陥性圧縮応力は、ほぼ完全に緩和した。試料温度、電子エネルギー、および、電子電流値を考慮しても、欠陥性圧縮応力が熱的に緩和しているとは考えられず、前述の通り、固体内の拡散理論として知られるＩＥＤモデルで示される拡散現象が表面付近に生じた欠陥の拡散に対しても発生し、この現象に基づいて欠陥性圧縮応力の緩和が実現していると考えられる。
【００２３】
以上より、この出願の発明は、新たな熱歪みや基板の欠陥を発生させることなく欠陥性表面応力の緩和を実現する、極めて有効な手法であることが示された。
【００２４】
【発明の効果】
以上、詳しく説明した通り、この出願の発明により、半導体基板上に新たな熱歪みや欠陥を発生させることなく半導体基板中の欠陥性表面応力を緩和し、結晶欠陥の低減を実現する欠陥性表面応力の緩和方法が提供される。
【００２５】
この出願の発明は、低エネルギーの電子を半導体デバイスに照射するだけで、欠陥性表面応力を瞬間的に緩和することが可能であり、また、熱処理が望まれない材料に対しても適用可能であることから、従来手法である熱アニールに代わる極めて簡便な手法として広く実用化されるものと期待される。
【００２６】
また、半導体デバイスだけでなく、様々な材料の微細加工に対しても適用可能であることから、マイクロマシン製造への応用など、今後の実用化が強く期待される。
【図面の簡単な説明】
【図１】この出願の発明の実施例で用いられた実験装置の構成を示した概要図である。
【図２】この出願の発明の実施例で行われた実験の結果を示したグラフである。
【符号の説明】
１ 真空装置
２ 試料基板
３ 応力センサー試料
４ レーザー変位計
５ 電子
Claims (3)
- プラズマを発生させ、半導体基板に対して正の電荷を印加し、プラズマから電子を選択的に照射して、半導体デバイスにプラズマエッチングやイオン衝撃により発生した欠陥性表面応力を緩和する方法であって、電子の基板に対する侵入深さが欠陥層の層厚となるように電子エネルギーが設定された電子を照射することを特徴とする欠陥性表面応力の緩和方法。
- 半導体基板に対して熱電子または冷陰極から発生された電子を照射して、半導体デバイスにプラズマエッチングやイオン衝撃により発生した欠陥性表面応力を緩和する方法であって、電子の基板に対する侵入深さが欠陥層の層厚となるように電子エネルギーが設定された電子を照射することを特徴とする欠陥性表面応力の緩和方法。
- 照射電子は５ｅＶ〜５０ｅＶの電子エネルギーを持つものに設定されていることを特徴とする請求項１または２の欠陥性表面応力の緩和方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361747A JP3950951B2 (ja) | 2000-11-28 | 2000-11-28 | 欠陥性表面応力の緩和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000361747A JP3950951B2 (ja) | 2000-11-28 | 2000-11-28 | 欠陥性表面応力の緩和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002164301A JP2002164301A (ja) | 2002-06-07 |
| JP3950951B2 true JP3950951B2 (ja) | 2007-08-01 |
Family
ID=18833139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000361747A Expired - Lifetime JP3950951B2 (ja) | 2000-11-28 | 2000-11-28 | 欠陥性表面応力の緩和方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3950951B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004079812A (ja) * | 2002-08-19 | 2004-03-11 | National Institute For Materials Science | 非熱的結晶回復法および微細加工方法 |
-
2000
- 2000-11-28 JP JP2000361747A patent/JP3950951B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002164301A (ja) | 2002-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100351489B1 (ko) | 반도체기판내에회로및매립절연층을형성하는방법 | |
| US7887711B2 (en) | Method for etching chemically inert metal oxides | |
| US20100112780A1 (en) | Microwave-Induced Ion Cleaving and Patternless Transfer of Semiconductor Films | |
| KR101342779B1 (ko) | 포토레지스트 박리 챔버 및 기판 상의 포토레지스트를 식각하는 방법 | |
| JP5116463B2 (ja) | プラズマドーピング方法及び装置 | |
| JP2007502541A (ja) | Ｓｉｍｏｘ・ｓｏｉシリコン基板中の内部ゲッタリング | |
| US4013485A (en) | Process for eliminating undesirable charge centers in MIS devices | |
| JP3950951B2 (ja) | 欠陥性表面応力の緩和方法 | |
| JPH01295416A (ja) | プラズマドーピング方法 | |
| EP0408062B1 (en) | Surface treatment method and apparatus therefor | |
| Ueda et al. | Plasma immersion ion implantation of nitrogen in Si: formation of SiO2, Si3N4 and stressed layers under thermal and sputtering effects | |
| Current | Perspectives on low-energy ion (and neutral) implantation | |
| Tan et al. | Applications of GFIS in Semiconductors | |
| JP3408311B2 (ja) | デジタルエッチング方法及び装置 | |
| Ma et al. | Removal of radiation‐induced electron traps in MOS structures by rf annealing | |
| JP2592966B2 (ja) | イオン注入方法及びその装置 | |
| JPS63119527A (ja) | 半導体装置の製造方法 | |
| JP5142257B2 (ja) | 不純物イオン注入層の電気的活性化方法 | |
| JP2005236012A (ja) | アッシング方法及びアッシング装置 | |
| JPS6350854B2 (ja) | ||
| WO2011073082A1 (en) | Method for making a semiconductor device by laser irradiation | |
| JPS6231071B2 (ja) | ||
| Kennedy et al. | Enhanced reduction of silicon oxide thin films on silicon under electron beam annealing | |
| JPH01108781A (ja) | 半導体放射検出器の製造方法 | |
| Ardyshev et al. | Radiation-thermal activation of silicon implanted in gallium arsenide |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3950951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |