JP3946964B2 - 半導体試験装置および試験方法 - Google Patents
半導体試験装置および試験方法 Download PDFInfo
- Publication number
- JP3946964B2 JP3946964B2 JP2001078288A JP2001078288A JP3946964B2 JP 3946964 B2 JP3946964 B2 JP 3946964B2 JP 2001078288 A JP2001078288 A JP 2001078288A JP 2001078288 A JP2001078288 A JP 2001078288A JP 3946964 B2 JP3946964 B2 JP 3946964B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- characteristic
- test
- semiconductor
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Lasers (AREA)
Description
【発明の属する技術分野】
この発明は、半導体試験装置および試験方法に関するもので、特に、温度によって特性が変化する半導体素子の通電試験(たとえば、スクリーニング試験やバーンイン試験)などを行う場合に用いて好適な半導体試験装置および試験方法に関する。
【0002】
【従来の技術】
近年、あらかじめスクリーニングを行った良品の半導体素子だけをアセンブリする必要から、前工程と呼ばれる一連のプロセスが終了した半導体ウエハ内の各素子に通電し、個別の素子に切断・分離(ダイシング)する前に、素子の良否を判別する方法が実用化されつつある。
【0003】
素子の良否を判別する方法としては、従来から、電圧や電流および電流のパルス形状などを制御して、素子の特性(性能や信頼性など)を評価する方法が知られている。ここでは、素子の良否を判別するための方法を全て含めて、単純に、通電試験と呼ぶことにする。
【0004】
図19は、従来の通電試験の一例を示すものである。なお、図中の矢印は、通電試験時に半導体素子で発生した熱の伝導を概略的に示したものである。また、同図(a)はダイシング後に行われる通電試験の例であり、同図(b)はダイシング前に行われる通電試験の例である。
【0005】
同図(a)に示すように、個別の素子に切断・分離した後に行う従来の通電試験の場合、たとえば、半導体素子101がハンダ102を用いてヒートシンク103などの設置台上にダイボンディングされる。また、場合によっては、通電するための金線がワイヤボンディングなどされた後、たとえば、専用のソケットに差し込まれるなどして、通電試験が行われる。
【0006】
この通電試験の場合、素子101とヒートシンク103と間にハンダ102が存在しているため、熱抵抗が小さい。よって、試験中に素子101の接合部(発熱源)101aから発生する熱は、ハンダ102を通って効率よくヒートシンク103へと流れる。
【0007】
一方、同図(b)に示すように、個別の素子に切断・分離する前に行う最近の通電試験の場合、たとえば、半導体ウエハ201がジャンクションアップの状態で、そのまま設置台(ヒートシンク103)上に載せられて通電が行われる。
【0008】
この通電試験の場合、ウエハ201とヒートシンク103との間の熱抵抗は、上述の場合(同図(a)参照)よりも非常に大きい。そのため、複数の素子101に同時に通電した場合、各素子101の接合部101aから発生した熱はヒートシンク103には効率よく伝導されず、横方向の矢印で示すように、素子101の相互に伝導し、素子101自身の温度を上昇させる。
【0009】
このような状況においては、たとえば、ヒートシンク103に設置された温度検出素子104で測定した素子101の測定温度(測定値)と、通電試験している素子101の実際の温度(実温度)とが異なる場合がある。実温度と測定値との差が小さい場合にはさほど問題はないが、大きく異なる場合には、非常に大きな問題となっている。
【0010】
通電試験中の素子の温度を測定する手段としては、たとえば、素子にレーザ光などを照射する方法や、微小な熱電対を素子に接触させる方法などが、従来からよく知られている。
【0011】
しかしながら、これらの方法を用いて、通電試験中の素子の温度を正確に測定するのは、装置の構成や精度上からも非常に困難であり、特に、半導体ウエハのスクリーニング試験などに用いるのはほとんど不可能であった。すなわち、半導体ウエハのスクリーニング試験などにとって、ウエハ内の個々の素子の温度を正確に測定するための有効な方法が存在せず、通電試験時のウエハの温度分布を正確かつ容易に制御できる方法や装置の開発が望まれていた。
【0012】
図20は、上記の図19(b)に示したような熱的特性を有する半導体ウエハ201に対して行った、通電試験の結果を示すものである。これは、面発光型のレーザダイオードが形成された半導体ウエハ201を設置台(ヒートシンク103)上に搭載し、マトリクス状に配置したプローブから通電してバーンイン試験を行った結果である。
【0013】
ここでは、たとえば同図(a)に示すように、ウエハ201の中心部付近aから取り出したダイオード、ウエハ201の端部付近cから取り出したダイオード、ウエハ201の中心部付近aと端部付近cとの中間付近bから取り出したダイオードについて、それぞれ示している。また、この試験では、信頼性が低いと思われるプロセスバッチのウエハ201を故意に用いることにより、試験結果(しきい値の上昇率)に差が出やすいようにしている。
【0014】
同図(b)からも明らかなように、ウエハ201の中心部付近aのダイオードのしきい値上昇が最も顕著で、ウエハ201の周辺部に向かって、中間付近bのダイオードのしきい値上昇および端部付近cのダイオードのしきい値上昇は徐々に低くなっている。これには、通電試験中のウエハ201内の温度分布が影響しているものと考えられる。
【0015】
このように、アセンブリする前の、ウエハ内の素子に対して通電試験を行うようにした場合には、結果的に、素子ごとに異なる負荷で通電試験を実施していたのと同じになる。従来は、このようなウエハ内の素子に通電試験を施す際の温度分布の問題を解決する方法も装置もなかった。
【0016】
【発明が解決しようとする課題】
上記したように、従来においては、ウエハ内の個々の素子の温度を正確に測定するための有効な方法が存在せず、通電試験時のウエハの温度分布を正確かつ容易に制御できるようにするための方法や装置の開発が望まれていた。
【0017】
そこで、この発明は、ウエハ内の個々の素子の温度を正確に予測でき、通電試験時のウエハの温度分布を正確かつ容易に制御することが可能な半導体試験装置および試験方法を提供することを目的としている。
【0019】
【課題を解決するための手段】
本願発明の一態様によれば、温度依存性を有する半導体素子の、既知の第一の温度における第一の特性を評価する第一の工程と、前記半導体素子の、既知の第二の温度における第二の特性を評価する第二の工程と、前記第一の温度と前記第一の特性および前記第二の温度と前記第二の特性を用いて、特性の温度依存性を表す定数を算出する第三の工程と、前記半導体素子の、既知の第三の温度における第三の特性を評価する第四の工程と、前記第三の温度と前記第三の特性および前記定数を用いて、前記半導体素子の、既知の第四の特性を生じさせる未知の第四の温度を間接的に測定する第五の工程と、前記第四の温度に応じて、通電試験する全ての半導体素子の温度が均一になるように制御する第六の工程とを備えてなることを特徴とする試験方法が提供される。
【0020】
また、本願発明の一態様によれば、半導体素子がウエハの状態で搭載される、複数の搭載部を有する設置台と、この設置台の、前記搭載部の温度をそれぞれ別個に制御する温度制御部と、通電試験する全ての半導体素子の温度依存性を有する特性を素子単位で評価する評価手段と、この評価手段での評価をもとに通電試験する半導体素子の温度を予測し、その予測温度に応じて前記温度制御部を制御することにより、通電試験する全ての半導体素子の温度が均一になるように前記設置台の温度を局所的に制御する制御手段とを具備したことを特徴とする半導体試験装置が提供される。
【0022】
上記の構成により、温度依存性を有する特性を評価することによって、通電試験する全ての素子の実温度を素子単位で間接的に測定できるようになる。これにより、通電試験を行う際に、半導体ウエハ内の個々の半導体素子の温度を均一に制御でき、素子の発熱をともなう、特にアセンブリする前のウエハ内の素子を温度の影響を受けることなしに試験することが容易に可能となるものである。
【0023】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【0024】
(第1の実施形態)
図1は、本発明の第1の実施形態にかかるスクリーニング試験装置の構成例を示すものである。なお、ここでは、面発光型レーザダイオード(半導体素子)が形成された半導体ウエハの通電試験を行うための装置を例に示している。
【0025】
すなわち、半導体ウエハ11は、発熱源であるダイオード11aの接合部を上側に向けたジャンクションアップの状態で、ヒートシンクなどからなる設置台12上に搭載される。
【0026】
上記設置台12は、たとえば図2(a)に示すように、ウエハ11を搭載する領域が同心円状の複数(この場合、6個)の搭載部12a〜12fにより構成されている。各搭載部12a〜12fは、たとえば図2(b)に示すように、ぺルチェクーラ(ペルチェ素子)13a〜13fによって、それぞれ異なる温度(同一の符号を付したペルチェクーラは同じ温度)に制御されるようになっている。
【0027】
上記設置台12の、各搭載部12a〜12fの表面近くには、サーミスタ14…が設けられている。サーミスタ14…は、上記ペルチェクーラ13a〜13fの温度制御に用いられる。
【0028】
また、このスクリーニング試験装置には、たとえば図1に示すように、評価装置(評価手段)21、ディテクタ23、制御コンピュータ(制御手段)25、および、上記ペルチェクーラ13a〜13fの制御装置(温度制御部)27などが設けられている。
【0029】
上記評価装置21は、上記制御コンピュータ25によって制御され、上記設置台12上に搭載された上記ウエハ11内の各ダイオード11aに通電を行うとともに、通電により動作するダイオード11aからのレーザ光(面発光型レーザダイオードの光出力)29を受光する、上記ディテクタ23の検出信号にもとづいて、温度依存性を有する上記ダイオード11aの特性(性能や信頼性など)の評価などを行うものである。この評価装置21の場合、試験電流としての、たとえば、DC、パルス状の電流(パルス電流)、または、連続的に変化する電流などによる通電が行われる。
【0030】
制御コンピュータ25は、上記評価装置21を制御したり、上記評価装置21から供給されるデータをもとに通電試験時におけるダイオード11aの実際の温度(実温度)の予測やウエハ11の温度分布のモニタなどを行って、上記制御装置27に、上記ペルチェクーラ13a〜13fを制御するための命令を出力したりするようになっている。また、この制御コンピュータ25には、上記サーミスタ14…からの温度測定データが供給されるようになっている。
【0031】
上記制御装置27は、上記制御コンピュータ25の命令にしたがって各ペルチェクーラ13a〜13fの駆動を制御するもので、たとえば、ウエハ11内の個々のダイオード11aの温度が均一になるように、上記ペルチェクーラ13a〜13fを駆動するようになっている。
【0032】
すなわち、この構成のスクリーニング試験装置は、温度によって特性が変化する、いわゆる温度依存性を有するダイオード11aの特性を評価することによって、通電試験時における実際の温度をダイオード単位で予測し、その予測温度にもとづいて、ウエハ11内の個々のダイオード11aの温度が均一になるように制御した状態で、発熱をともなう、特にアセンブリする前のウエハ11内のダイオード11aの通電試験を、温度の影響を受けることなしに実施できるようにしたものである。
【0033】
なお、上述した評価装置21での、素子特性の評価の方法などの詳細については、後述する。また、上記した構成において、面発光型レーザダイオード11aの光出力を検出して、特性の評価を行うためのしきい値を決定する場合にはディテクタ23が必要だが、電圧を電流で微分した“dV/dI”カーブの変曲点からしきい値を算出する回路を有している場合には、ディテクタ23は特に必要ない。
【0034】
次に、図3を参照して、本実施形態にかかる、通電試験時における半導体素子の実温度を予測するための基本的な方法について説明する。
【0035】
同一素子の、ある温度(既知の第一の温度)t[K(ケルビン)]における素子特性(第一の特性)H(t)および別の温度(既知の第二の温度)t’[K]における素子特性(第二の特性)H(t’)は、特性が温度に対して指数的に変化すると仮定した場合、下記数3の式(4)のような関係式で表すことができる。
【0036】
【数3】
【0037】
ここで、上記T0[K]は特性温度とよばれるもので、素子ごとに固有の特性の温度依頼性を表す定数である。
【0038】
素子(本実施形態では、面発光型レーザダイオード11a)の実温度を予測する場合、まず、既知の温度(第一の温度)T1[K]付近で、温度を予測する素子の特性温度T0[K]を求める。その際、温度を予測する素子以外の素子には通電せず、ヒートシンクである設置台12の各搭載部12a〜12fの温度をT1[K]に設定し、このときの既知の温度T1[K]に依存する素子特性(第一の特性)H(T1)を評価する。
【0039】
次に、上記搭載部12a〜12fの温度(既知の第二の温度)を(T1+ΔT)[K]に設定し、そのときの温度(T1+ΔT)[K]に依存する素子特性(第二の特性)H(T1+ΔT)を評価する。
【0040】
そして、得られたそれぞれの素子特性H(T1),H(T1+ΔT)を、下記数4の式(5)に代入する。これにより、温度T1[K],(T1+ΔT)[K]間における、特性温度T0[K]を求めることができる。
【0041】
【数4】
【0042】
上記のようにして求められる特性温度T0[K]は、しばしば素子の特性の温度依存性を示す目安として用いられ、大きな値の方が特性の温度依存性が小さく、一般的に好ましいとされている。
【0043】
特性温度T0[K]を求める際には、上記温度T1[K],(T1+ΔT)[K]は特に何ケルビンとしてもよい。ただし、特性温度T0[K]にも温度依然性をもつ場合がある。そのために、温度T1[K]は、予測しようとする未知の温度(第四の温度)T’[K]とはあまりかけ離れないであろうと予想される温度とし、温度間隔ΔTは、特性の温度差を評価できるようにそれほど大きくない程度としたほうが、1回あたりの温度測定の誤差を少なくすることができる。
【0044】
ここで、温度(既知の第三の温度)T[K]における素子特性(第三の特性)H(T)と、未知の温度T’[K]における既知の素子特性(第四の特性)H(T’)とがわかっているとき、未知の温度T’[K]は、上記式(4)および上記式(5)で求めた特性温度T0[K]を用いることによって、下記数5の式(6)により近似的に求めることができる。
【0045】
【数5】
【0046】
温度の単位としては絶対温度[K]を用いる必要があるが、素子特性H(T),H(T’)は評価した際の単位のまま、上記式(5),上記式(6)に代入すればよい。
【0047】
特性温度T0[K]に温度依存性があり、かつ、上記の過程で求めた未知の温度T’[K]が、特性温度T0[K]を求めた温度T1[K]と温度(T1+ΔT)[K]との間にない場合は、実際の温度に対して誤差を含んでいると考えられる。このような場合には、1回目の測定で求めた未知の温度T’[K]を挟むように、温度T1[K]と温度(T1+ΔT)[K]とを設定し直し、再度、上述の手順で特性温度T0[K]を求めることにより、実際の温度にさらに近い未知の温度T’[K]を得ることができる。
【0048】
特性温度T0[K]を求める場合には、通電試験する素子に対してのみ通電して特性を評価し、他の素子には通電しない。他に発熱源がない場合の素子の温度は、設置台12の温度とほぼ同じである。よって、設置台12に設けられた温度検出用の素子であるサーミスタ14…で測定した温度T1[K],(T1+ΔT)[K],T[K]を、そのまま通電試験する素子の未知の温度(実温度)T’[K]の予測に用いることができる。
【0049】
ところが、素子に通電して、特性温度T0[K]を求めるための特性の評価を行うと、素子それ自身の温度が上昇する。したがって、素子の温度と設置台12の温度とは、厳密には同一でない。通電には、できるだけ発熱をともなわないパルス電流を用いることが、特性を評価する上では望ましい。
【0050】
しかし、DC通電による特性の評価などで素子が発熱する場合でも、素子の特性は設置台12の温度に一意的に対応するものである。よって、求めた特性温度T0[K]を、未知の温度T’[K]の予測に用いても差し支えない。
【0051】
以上は、素子の特性が温度に対して指数的に変化すると仮定した場合の、実温度の予測方法を述べたものであり、実際に半導体素子の特性と比較してみると、非常によく合致する。
【0052】
単に、素子の特性が温度に対して線形的に変化すると仮定した場合には、上記の特性温度T0[K]にあたるのは、測定した温度間隔ΔTとその間に変化する素子特性H(T1+ΔT)−H(T1)との比である。この場合、1回あたりの温度測定の誤差は大きくなるものの、実温度を求めることは可能である。
【0053】
なお、他の関数を用いて素子特性の温度依存性を近似する場合も、実温度の予測にかかる方法は基本的に同じである。
【0054】
以下では、素子特性は上記式(4)に示したような指数的な温度依存性を有し、素子特性の温度依存性を表す定数である特性温度T0[K]を用いて未知の温度T’[K]を求めることができるとした場合の、代表的な実温度の予測方法について述べる。ただし、素子特性の温度依存性を示す関数としては、指数関数的なものにとどまるものではない。
【0055】
また、上記式(4)に示したように、温度と特性とが可逆的で1対1に対応する場合であれば、上述の手順により求めた特性温度T0[K]、既知の温度T[K]、既知の素子特性H(T)、および、未知の温度T’[K]を、それぞれ、上記式(4)に代入することにより、既知の温度(第四の温度)T’[K]における未知の特性(第四の特性)H(T’)を予測することも可能である(第八の工程)。
【0056】
次に、本実施形態にかかるスクリーニング試験装置の動作の概要について説明する。
【0057】
図4は、半導体ウエハ11内の面発光型レーザダイオード11aの実温度を予測し、通電試験時にダイオード11aの温度制御を行うための処理の流れを示すものである。なお、ここでは、通電試験中に温度予測のために用いる素子特性の評価が容易に可能な場合について述べる。
【0058】
図において、ステップST1〜ST4は、ウエハ11内の個々のダイオード11aの特性温度T0[K]を求めるための処理であり、詳細は既に述べた通りである。
【0059】
すなわち、ステップST1では、制御コンピュータ25からの命令により、制御装置27が制御される。すると、ペルチェクーラ13a〜13fが駆動されて、設置台12の温度が制御される。そして、サーミスタ14…の温度測定データに応じて、設置台12の温度がT1[K]となるように制御される。
【0060】
続いて、ステップST2(第一の工程)では、設置台12の温度がT1[K]に制御された状態において、上記設置台12上に半導体ウエハ11が搭載される。また、評価装置21からの通電により動作する特定のダイオード11aからのレーザ光29が、上記ディテクタ23で受光される。そして、その検出信号が上記評価装置21により取り込まれることによって、その温度T1[K]に依存するダイオード11aの素子特性H(T1)の評価が行われる。
【0061】
続いて、ステップST3(第二の工程)では、サーミスタ14…の温度測定データにもとづいて、制御コンピュータ25によって制御装置27が制御される。これにより、ペルチェクーラ13a〜13fが駆動されて、設置台12の温度がT1+ΔT[K]となるように制御される。そして、設置台12の温度がT1+ΔT[K]とされた状態で、評価装置21による、その温度T1+ΔT[K]に依存するダイオード11aの素子特性H(T1+ΔT)の評価が行われる。
【0062】
続いて、ステップST4(第三の工程)では、得られた素子特性H(T1),H(T1+ΔT)をもとに、評価装置21により、ダイオード11aの特性温度T0[K]の算出が、上述した方法にしたがって行われる。
【0063】
本発明の場合、温度を予測する全てのダイオード11aの特性温度T0[K]を算出するので、ウエハ11内の個々のダイオード11aの特性温度T0[K]のばらつきは問題とならない。
【0064】
続いて、ステップST5(第四の工程)では、サーミスタ14…の温度測定データにもとづいて、制御コンピュータ25によりペルチェクーラ13a〜13fが制御される。これにより、設置台12の温度が既知の温度T[K]となるように制御される。そして、設置台12が既知の温度T[K]とされた状態で、評価装置21による、その既知の温度T[K]に依存するダイオード11aの素子特性H(T)の評価が行われる。
【0065】
続いて、ステップST6では、設置台12が既知の温度T[K]とされたままの状態で、通電試験する所定のダイオード11aに対し、評価装置21より、所定の試験電流として、たとえばパルス電流が通電される。すると、通電する電流の大きさに応じて、そのダイオード11aの温度が上昇し、ウエハ11に温度分布が生じる。このときのダイオード11aの実際の温度(実温度)を、上記数5の式(6)における未知の温度T’[K]とする。
【0066】
続いて、ステップST7では、未知の温度T’[K]に依存する、所定のダイオード11aの素子特性H(T’)の評価が行われる。
【0067】
続いて、ステップST8(第五の工程)では、以上の各ステップST2〜ST7で求めた特性温度T0[K]、素子特性H(T)、素子特性H(T’)、および、既知の温度T[K]をそれぞれ上記式(6)に代入することで、制御コンピュータ25によって、通電試験時のダイオード11aの実際の温度(T’[K])の予測が行われる。
【0068】
なお、特性温度T0[K]を求めるために用いた上記温度T1[K]あるいは上記温度(T1+ΔT)[K]と既知の温度T[K]とを同じにすれば、算出にかかる時間の短縮が可能となる。
【0069】
ここまでの手順では、処理の進捗をわかりやすくするために、特定のダイオード11aの特性を評価する場合の方法について述べた。しかし、設置台12の温度設定やダイオード11aの通電による温度の平衡は比較的時間を要するものである。そのため、1つのダイオード11aについて、逐次、ステップST1〜ST8を行うのでなく、たとえばステップST2,ST3,ST5,ST7に関しては、全てのダイオード11aについて連続して特性を評価した方が、時間の短縮となるのはいうまでもない。
【0070】
上記ステップST8までを通電試験する全てのダイオード11aについて行った後、ステップST9では、制御コンピュータ25によるウエハ11内の温度分布マップの作成が行われる。
【0071】
続いて、ステップST10では、作成された温度分布マップから、ウエハ11内の温度分布が希望の試験温度に対する所望の温度範囲(たとえば、5℃)以内に収まっているかが、上記制御コンピュータ25によって判定される。
【0072】
判定の結果、温度分布が所望の温度範囲以内に収まっている場合には、上述したステップST1〜ST10での一連の処理が終了された後(ステップST11)、ステップST12において、実際に、良品のダイオード11aだけをアセンブリするための通電試験(スクリーニング試験)が実行される。
【0073】
一方、所望の温度範囲内に収まっていないと判定された場合には、ステップST13において、温度分布マップより求められる、温度が試験温度よりも高かった(または、低かった)ダイオード11aに対応する、設置台12の搭載部12a〜12fの温度を下げるように(または、上げるように)、制御コンピュータ25によって制御装置27が制御される。そして、制御装置27によって該当するペルチェクーラ13a〜13fが選択的に駆動され、設置台12の温度制御が局所的に行われる。
【0074】
この後、ウエハ11内の全てのダイオード11aの温度が一定になるまで、上記ステップST7〜の処理が繰り返される(第六の工程)。
【0075】
上記したように、本発明の第1の実施形態によれば、温度依存性を有する特性を評価することによって、既知の特性を生じる未知の温度を素子単位で間接的に測定できるようになる。すなわち、通電試験する素子の実温度を正確に予測できるようになる。これにより、通電試験する全ての素子の温度を均一に制御することが可能となる結果、ウエハ面内での温度分布を小さくできるようになる。したがって、ウエハ内の素子を同一の負荷によって、高精度に試験できるようになるものである。
【0076】
なお、通電試験時の電流や設定の温度によっては、通電試験を行いながら素子特性を評価するのが難しい場合がある。たとえば、通電試験は一定のDC通電であり、素子特性をパルス電流で評価したり、連続的に変化する電流で評価したりする場合があり、さらに具体的には、半導体素子のしきい値電流を実温度の予測のための特性として用いる場合などである。
【0077】
このような場合、上記ステップST7において、温度を測定するダイオード11aの通電だけを一時的に中断し、ダイオード11aの素子特性H(T’)を評価する。一時的に通電を中断するので、わずかではあるが未知の温度T’[K]と実際に測定した温度とが異なると考えられる。この温度差を小さくするためには、通電して温度平衡に至ったダイオード11aの通電を中断した後、直ぐに、素子特性H(T’)を評価すればよい。試験電流の通電と特性評価の切り換えは電気的に行われるものであるから、周囲への熱伝導でダイオード11aの温度が低下するのに要する時間よりも短い時間で評価することができる。
【0078】
スクリーニング試験としての通電試験を行う場合において、ダイオード11aの温度を求める際に、通電している間にダイオード11aの特性が変動してしまうようでは、実温度の予測結果の信頼性が低くなってしまう。特に、バーンイン試験では、長期的な信頼性にあまり関係なく、通電開始の直後に特性が初期変動することもある。したがって、通電試験の開始の直後は、あらかじめ特性評価用の専用ウエハや既に通電試験の完了したウエハの温度分布をもとに各搭載部12a〜12fの温度を制御し、特性が初期変動する時間を経過した後、つまり特性が安定するのをまってから、新たに通電試験を行うウエハの温度分布をモニタするようにしてもよい。
【0079】
本発明における実温度予測の方法は、ダイボンディングした素子に用いても有効である。たとえば、ダイボンディングした端面出射型の半導体レーザアレイの温度分布を求めたりする場合にも適用できる。
【0080】
また、本実施形態においては、ウエハ内の複数の半導体素子の温度を制御することを目的とした場合を例に述べたが、素子数は1ヶ以上であればよく、半導体材料もGaAs(ガリウム砒素)やInP(インジウムリン)やシリコンに限るものではない。
【0081】
また、半導体材料を用いる素子に限らず、温度変化に対して可逆的に変化する特性を有するものであれば、どのような材料を用いた素子に対しても、本発明を適用することができる。
【0082】
さらに、素子の形状もウエハ状の2次元的なものに限らず、3次元的に構成された素子にも同様に適用できる。
【0083】
(第2の実施形態)
図5および図6は本発明の第2の実施形態にかかり、半導体ウエハ内の半導体素子の実温度を予測し、通電試験時に素子の温度制御を行うための他の方法を示すものである。なお、図5は設置台の周辺部の構成を示す断面図であり、図6は処理の流れを示すフローチャートである。また、ここでは、通電試験する素子の温度を測定することが難しい場合に、通電試験する素子の近辺に存在する隣接の素子の温度依存性を有する特性を評価することによって、その通電試験する素子の実温度を予測する方法について説明する。
【0084】
図5において、たとえば、ヒートシンクからなる設置台12の、半導体ウエハ11の搭載面の上方部には、通電用の電極基板31が配置されている。この電極基板31には、そのウエハ11との対向面に複数組のバンプ対33が設けられている。各組のバンプ対33のいずれか一方は、ウエハ11内の、通電試験する素子11aに当接される通電試験用のバンプ33aであり、いずれか他方は、その素子11aの温度を測定するために、通電試験する素子11aに隣接する、通電試験しない温度測定用の素子11bに当接される温度測定用バンプ33bとなっている。
【0085】
なお、便宜上、図には示していないが、この設置台12の場合も、上記ウエハ11を搭載する領域に対応して、同心円状の複数(この場合、6個)の搭載部12a〜12fが設けられている(図2(a),(b)参照)。また、各搭載部12a〜12fは、ぺルチェクーラ13a〜13fによって、それぞれ異なる温度(同一の符号を付したペルチェクーラは同じ温度)に制御されるようになっている。
【0086】
また、バンプ対33は、ウエハ11内の全ての素子に対応して設けられるものであり、その場合には、どの素子を通電試験するかに応じて、適宜、各バンプ33a,33bの活性(導通)状態が切換え制御されるようにすればよい。
【0087】
図6に示すように、通電試験する素子11aの隣接の素子11bを温度測定用の素子として用いる場合、特性の評価にかかる処理の手順は、隣接の素子11bを温度測定に用いる以外は上述の第1の実施形態で示したものと同様である(図4参照)。
【0088】
この第二の実施形態の場合、通電試験する素子11aの通電を中断することなしに、通電試験している複数の素子11aの特性を容易に評価することが可能である。ただし、この方法で測定した温度は通電試験する素子11aの近辺の温度なので、厳密には通電試験する素子11aの温度よりもわずかに低いが、問題となるほどではない。
【0089】
半導体レーザを例にとれば、非常に小さな素子に大電流を通電してバーンイン試験が行われる。したがって、発熱量を考慮すれば、1枚のウエハの全素子に同時に通電するのは不可能である。このような場合には、図5に示したように、適宜、通電試験する素子11aの間隔を空ければよい。そして、通電試験する素子11aの近辺の素子11bとコンタクトを取ることによって、その隣接の素子11bを容易に温度モニタ素子として用いることができる。
【0090】
図7は、第2の実施形態にかかる方法により通電試験する素子11aの温度を予測し、希望する試験温度が得られるように各ペルチェクーラ13a〜13fを制御した場合(本発明装置)の温度分布マップを、従来装置の温度分布マップと比較して示すものである。このとき、通電試験する素子11aの間隔は7つとし、通電試験する素子11aの隣接の素子11bを温度モニタ素子として用いた。
【0091】
この図からも明らかなように、従来装置では、ウエハ11の中心部付近aでの温度上昇が特に顕著であるのに対し、本発明装置の場合には、通電試験する各素子11aのウエハ11内での温度を、ほぼ希望の試験温度に近い所望の温度範囲内に制御することができた。
【0092】
図8は、面発光型のレーザダイオードに対して行った通電試験の結果を示すものである。ここでは、ウエハ11の中心部付近aから取り出したダイオード、ウエハ11の端部付近cから取り出したダイオード、ウエハ11の中心部付近aと端部付近cとの中間付近bから取り出したダイオードについて、それぞれバーンイン試験を行った際の結果を示している。また、この試験では、温度による負荷の違いを分かりやすくするために、故意に信頼性が低いと思われるプロセスバッチのウエハ11を故意に用いることにより、試験結果(しきい値の上昇率)に差が出やすいようにしている。
【0093】
この図からも明らかなように、付近a,b,cの各素子11aとも、ほぼ同様のしきい値上昇率が得られ、これは、ウエハ11の面内の温度を均一に制御した結果と考えられる。
【0094】
(第3の実施形態)
図9は本発明の第3の実施形態にかかり、温度に依存した特性変化の加速係数の一例を示すものである。
【0095】
たとえば、通電試験する素子の温度の分布が大きすぎて、所望の温度範囲内に抑えることが難しい場合は、通電試験中に測定した素子の温度を用いて試験結果を補正することも可能である。
【0096】
すなわち、希望の試験温度T11に対して、通電試験中の素子の温度T12が高い場合は、結果的に、希望の試験温度T11の条件よりも厳しい条件で通電試験を行ったことになる。この場合、温度T12の条件で試験した結果を、それぞれの温度T11,T12での特性変化の加速係数の比(k11/k12)に応じて補正することにより、温度T11の条件で通電試験したときと同様の結果を得ることができる。
【0097】
特性変化の加速係数は、たとえば、25℃の温度での試験結果を基準にして、100℃の温度では劣化率2倍、140℃の温度では劣化率5倍というように、あらかじめ求めておく。
【0098】
温度に対する特性変化は、半導体材料(シリコンやガリウム砒素など)や素子構造によっても異なるので、通電試験する素子ごとに求める必要がある。
【0099】
また、通電試験の時間を調整したり、電流を調整したりすることによっても、通電試験の結果を補正するのと同様の効果が期待できる。
【0100】
このように、第3の実施形態によれば、通電試験する素子の温度を所望の温度範囲内に抑えることが難しい場合にも、通電試験中に測定した素子の温度に応じて試験結果を補正できる。
【0101】
(第4の実施形態)
図10は本発明の第4の実施形態にかかり、上記第1の実施形態において、半導体レーザの発振しきい値電流を用いて、通電試験する素子の未知の温度(実温度)を予測する場合の例を示すものである。
【0102】
図において、T21は既知の温度T[K]でのI−L(電流−光出力)特性を、T22は既知の温度T[K]よりもΔTだけ高い温度(T+ΔT)[K]でのI−L特性を、T23は未知の温度T’[K]におけるI−L特性を、それぞれ示している。なお、既知の温度T[K]は設置台12の設定温度であり、同時に特性温度T0[K]を求める際に用いる低温側の温度である。
【0103】
まず、温度T[K]における発振しきい値電流Ith(T)をi21、温度(T+ΔT)[K]における発振しきい値電流Ith(T+ΔT)をi22とした場合、特性温度T0[K]は下記数6の式(7)により求めることができる。
【0104】
【数6】
【0105】
次に、通電試験を行って、既知の温度T[K]よりも上昇した未知の温度T’[K]における発振しきい値電流Ith(T’)であるi23を予測すれば、通電試験する素子の実温度(=T’[K])は下記数7の式(8)のようにして求められる。
【0106】
【数7】
【0107】
この実施形態においては、図に示すように、特性温度T0[K]を評価した温度範囲(T〜T+ΔT[K])と未知の温度T’[K]を測定した温度範囲(T〜T’[K])とがほとんど同じになるようにした場合、上記式(8)を用いて求められる未知の温度T’[K]と素子の実温度との誤差は非常に小さい。
【0108】
この第4の実施形態のように、通電試験する半導体レーザの実温度を予測する場合においては、半導体レーザの発振しきい値電流を、温度依存性を有する特性として用いることによっても容易に可能である。
【0109】
なお、試験するための通電を行うと素子の実温度は上昇するので、これまでは未知の温度T’[K]が既知の温度T[K]よりも高いとした場合の例について説明した。これに限らず、上記式(7)からも明らかなように、未知の温度T’[K]が既知の温度T[K]より低い場合にも、本発明は適用できる。
【0110】
(第5の実施形態)
図11は本発明の第5の実施形態にかかり、上記第2の実施形態において、半導体発光素子の発光効率を用いて、通電試験する素子の未知の温度(実温度)を予測する場合の例を示すものである。
【0111】
図において、T31は既知の温度T[K]での発光効率曲線であり、T32は既知の温度T[K]よりも高い未知の温度T’[K]での発光効率曲線である。また、p31は既知の温度T[K]での発光効率であり、p32は未知の温度T’[K]での発光効率である。
【0112】
発光効率には電流依存性があるが、この場合、発振しきい値付近の電流を測定した。発光効率を求める方法としては、発振しきい値付近の電流を測定する場合に限らず、一定の光出力や定電流で測定するようにしても差し支えない。
【0113】
定電流で発光効率を測定するように定義した場合には、通電試験する素子の実温度を、上述した第1の実施形態の場合とほぼ同様の方法により予測することが可能となる。すなわち、特性温度T0[K]、既知の温度T[K]、既知の温度T[K]の発光効率p31、未知の温度T’[K]での発光効率p32を、上記数5の式(6)式にそれぞれ代入することにより、未知の温度T’[K]を求めることができる。
【0114】
しかも、あらかじめ電流や電圧の上限を設けておくことにより、特定温度T0[K]の算出や未知の温度T’[K]での素子特性を評価する際に、過大な電流の通電によって素子が破壊されるのを防ぐことができる。
【0115】
この第5の実施形態のように、通電試験する発光素子の実温度を予測する場合においては、発光素子の発光効率を、温度依存性を有する特性として用いることによっても容易に可能である。
【0116】
(第6の実施形態)
図12は本発明の第6の実施形態にかかり、上記第2の実施形態において、半導体発光素子の発熱をともなわないパルス電流を用いて検出した発振しきい値電流と直流電流(DC)を用いて検出した発振しきい値電流との比にしたがって、通電試験する素子の未知の温度(実温度)を予測する場合の例を示すものである。
【0117】
図において、T41は既知の温度T[K]での発熱をともなわないパルス電流を用いて検出した発振しきい値電流、T42は既知の温度T[K]でのDCを用いて検出した発振しきい値電流、T43は未知の温度T’[K]でのパルス電流を用いて検出した発振しきい値電流、T44は未知の温度T’[K]でのDCを用いて検出した発振しきい値電流である。
【0118】
発熱をともなわないパルス電流を用いて検出した発振しきい値電流をIth pulse、DCを用いて検出した発振しきい値電流をIth CWとすれば、この場合の温度によって変化する素子特性H(T’)は、下記数8の式(9)のように表すことができる。
【0119】
【数8】
【0120】
この第6の実施形態のように、通電試験する発光素子の実温度を予測する場合においては、発光素子のパルス電流を用いて検出した発振しきい値電流とDCを用いて検出した発振しきい値電流との比を、温度依存性を有する特性として用いることによっても容易に可能である。
【0121】
(第7の実施形態)
図13は本発明の第7の実施形態にかかり、上記第1の実施形態において、半導体発光素子の発光波長を用いて、通電試験する素子の未知の温度(実温度)を予測する場合の例を示すものである。
【0122】
半導体発光素子の場合、通電試験中でも素子が発光していれば発光波長の検出は可能である。また、通電試験時の試験温度や電流の負荷が大きすぎて通電試験する素子が発光しない場合には、パルス電流を用いるなどの方法により、発光波長の検出は可能である。
【0123】
同図(a)は、FP(ファブリペロー)レーザの発振スペクトルを示すものである。T51は既知の温度T[K]における発光波長を、T52は未知の温度T’[K]における発光波長を、それぞれ示している。既知の温度T[K]、既知の温度T[K]における発光波長T51、未知の温度T’[K]における発光波長T52をもとに、未知の温度T’[K]を求めることができる。
【0124】
FPレーザの温度に対する波長シフトは、温度によって活性層のバンド構造が変化することが原因である。
【0125】
同図(b)は、DFB(分布帰還型)レーザの発振スペクトルを示すものである。T61は既知の温度T[K]における発光波長を、T62は未知の温度T’[K]における発光波長を、それぞれ示している。既知の温度T[K]、既知の温度T[K]における発光波長T61、未知の温度T’[K]における発光波長T62をもとに、未知の温度T’[K]を求めることができる。
【0126】
DFBレーザの温度に対する波長シフトは、温度によって導波路の実効屈折率が変化することが原因である。上記FPレーザ(同図(a)参照)の波長シフトとは、温度に対するシフト量が異なる。しかし、FPレーザの場合もDFBレーザの場合も、半導体材料の基本的性質が温度によって変化することが、素子特性の温度依存性の原因となっている。
【0127】
この第7の実施形態のように、通電試験する発光素子の実温度を予測する場合においては、発光素子の発光波長を、温度依存性を有する特性として用いることによっても容易に可能である。
【0128】
また、誘導放出をともなわないLED(発光ダイオード)などの場合も、温度に対して可逆的に変化する波長シフトを検出することができる。よって、半導体発光素子であれば例外なく、本発明は適用できる。
【0129】
(第8の実施形態)
上述した第4〜第7の各実施形態においては、半導体素子の中でも、発光させることを目的とした発光素子(レーザやダイオードを含む)への適用例を述べた。これに限らず、ダイオードであれば発光素子でなくても、本発明を適用することができる。
【0130】
図14は本発明の第8の実施形態にかかり、電気的整流を目的とした一般的なダイオードの電流−電圧特性を示すものである。ダイオードに分類される半導体素子の場合、発光や受光などの目的に応じて、それぞれ特性をあわらす電流や電圧が異なる。しかし、本発明を適用する範囲では、図14に示した電流−電圧特性を用いて説明しても差し支えない。
【0131】
図において、T71は既知の温度T[K]における電流−電圧特性であり、T72は既知の温度T[K]よりも高い未知の温度T’[K]における電流−電圧特性である。
【0132】
すなわち、半導体のpn接合に対して順方向にバイアスした場合、ある定電圧v73に関する既知の温度T[K]での電流i73は、未知の温度T’[K]では電流i73’にまで増加する。そのため、通電試験する素子の実温度を予測するための素子特性の評価に用いることができる。
【0133】
また、逆電圧を印加した場合、つまり、半導体のpn接合に対して逆方向にバイアスした場合、ある定電圧v74に関する既知の温度T[K]での電流i74は、未知の温度T’[K]では電流i74’まで増加する。そのため、実温度を予測するための素子特性の評価に用いることができる。
【0134】
この第8の実施形態のように、通電試験する発光素子の実温度を予測する場合においては、ダイオードの電流−電圧特性を、温度依存性を有する特性として用いることによっても容易に可能である。
【0135】
特に、ダイオードの中でも受光を目的としたフォトダイオードの場合、入射光がないときの電流i74,i74’は暗電流とよばれ、温度によって変化するものであり、素子の特性を示す重要なパラメータである。
【0136】
また、ダイオードの中でも受光を目的としたAPD(アバランシェ・フォトダイオード)の場合、電圧v75,v76はブレークダウン電圧とよばれ、温度が高い方がブレークダウン電圧v75,v76は増加する。ブレークダウン電圧v75,v76は、APDの素子特性を評価する際には必ず検出する重要なパラメータである。
【0137】
(第9の実施形態)
上述した第4〜第8の各実施形態においては、半導体素子の中でもpn接合を1つだけ有する、最も構造が簡単と考えられるダイオードを前提とした場合について述べた。素子特性の温度依存性は、半導体材料の基本的物性の温度依存性を原因とするものである。よって、pn接合を有する素子であれば、トランジスタや集積化した素子(半導体チップ)もしくは液晶など、どのような素子にも温度依存性を有する素子特性は存在し、通電試験する素子の実温度を予測するのに用いることができる。
【0138】
図15は本発明の第9の実施形態にかかり、複数の素子が集積化された半導体チップを例に、通電試験するチップの未知の温度(実温度)を予測する場合について示すものである。
【0139】
複数の素子が集積化されたチップにおいては、1つのチップ内に、温度によって素子特性が変化する素子が回路の一部として作り込まれており、実温度の予測が容易な場合がある。たとえば、図に示すように、ウエハ11’内の各チップ41には、それぞれ、回路の一部としてあらかじめダイオード(半導体素子)42が形成されている。この場合、上述したように、ダイオード42の未知の温度T’[K]での温度依存性を有する素子特性を評価することにより、同様にして、通電試験するチップ41の実温度を予測することができる。
【0140】
なお、ダイオード42は回路の一部を構成する場合に限らず、各チップ41の主な動作を妨げないような、たとえば、電極や評価回路を構成するものであってもよい。これにより、各チップ41の主な動作を妨げることなく、実温度の予測を行うことが容易に可能となる。
【0141】
また、同一チップ41内の他の素子、たとえば、ダイオードやトランジスタを用いて同様に実温度を予測するようにした場合には、1つのチップ41内の温度分布を求めることも容易に可能である。
【0142】
温度を測定するための、ダイオードやトランジスタは素子特性が特に優れている必要はなく、温度測定用の素子として、チップ41内や近辺に作り込んでもよい。
【0143】
(第10の実施形態)
上述した第9の実施形態においては、チップ内に設けられた素子を用いて、通電試験するチップの実温度を予測するようにした場合について説明したが、これに限らず、たとえばチップの近辺に形成された素子を用いて、通電試験するチップの未知の温度(実温度)を予測することも可能である。
【0144】
図16は本発明の第10の実施形態にかかり、チップの近辺に温度測定のための素子が形成されてなる半導体ウエハの例を示すものである。
【0145】
この場合、ウエハ11’内の各チップ41の近辺にそれぞれ温度によって素子特性が変化するダイオード(温度測定用の半導体素子)43が形成されており、チップ41の極く近傍の温度を測定できるようになっている。ダイオード43は、チップ41の主な動作には全く関係しないものであるから、チップ41の通電試験を行うのと同時に、素子特性の評価を行うことができる。また、ダイオード43は、不要であればダイシング時に切り離すことが可能である。
【0146】
(第11の実施形態)
図17は、本発明の第11の実施形態にかかる設置台の他の構成例を示すものである。
【0147】
この設置台12’は、たとえば図に示すように、半導体ウエハ11(もしくは、ウエハ11’)を搭載する領域が同心円状の複数(この場合、6個)の搭載部12a〜12fにより構成されている。各搭載部12a〜12fには、それぞれ、温度調節した気体(もしくは、液体)を設置台12内に導入するための導入管51が設けられている。
【0148】
すなわち、ウエハ11の温度を制御する場合、図示していないヒータや冷却器により温度調節がなされた気体を、各導入管51を通して、搭載部12a〜12fの内部をそれぞれ循環させる。これにより、通電試験する各素子11aのウエハ11内での温度を、ほぼ希望の試験温度に近い所望の温度範囲内に均一に制御することができる。
【0149】
気体としては、人体や環境に悪影響を与えない空気や窒素などが用いられるようになっている。
【0150】
ペルチェクーラを用いる場合に比べ、設置台12の温度が安定するのにやや時間を要するが、比較的安価に構成することができ、耐久性やランニングコストにも優れる。
【0151】
(第12の実施形態)
図18は、本発明の第12の実施形態にかかり、半導体素子11aの接合部11cを下側に向けて半導体ウエハ11を設置台12上に搭載する、いわゆるジャンクションダウンの状態(第七の工程)で通電試験を行う場合を例に示すものである。
【0152】
なお、図中の矢印は、通電試験時に半導体素子11aで発生した熱の伝導を概略的に示したものである。また、便宜上、図には示していないが、この設置台12の場合も、上記ウエハ11を搭載する領域に対応して、同心円状の複数(この場合、6個)の搭載部12a〜12fが設けられ(図2(a),(b)参照)、ぺルチェクーラ13a〜13fによって、それぞれ異なる温度(同一の符号を付したペルチェクーラは同じ温度)に制御されるようになっている。もしくは、図17に示したように、温度調節がなされた気体を、各導入管51を通して、搭載部12a〜12fの内部をそれぞれ循環させることにより、通電試験する各素子11aのウエハ11内での温度を制御できるように構成されている。
【0153】
そして、素子11aに通電するための電極は設置台12に設けられ、設置台12とウエハ11の位置調整は赤外線などを用いて行われる。
【0154】
発熱源である半導体素子11aの接合部11cを設置台12側に向けて、ウエハ12を搭載するようにした場合には、接合部11cと設置台12との間の熱抵抗を、ジャンクションアップの状態(第七の工程)で搭載した場合に比べて低減することが可能となる。すなわち、隣接する素子11aへの熱的漏洩を少なくできるようになる結果、ウエハ11内の素子11aの温度分布が小さくなり、温度を制御しやすくなる。
【0155】
その他、本願発明は、上記(各)実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記(各)実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、(各)実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題(の少なくとも1つ)が解決でき、発明の効果の欄で述べられている効果(の少なくとも1つ)が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。
【0156】
【発明の効果】
以上、詳述したようにこの発明によれば、ウエハ内の個々の素子の温度を正確に予測でき、通電試験時のウエハの温度分布を正確かつ容易に制御することが可能な半導体試験装置および試験方法を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態にかかるスクリーニング試験装置の構成例を示す概略図。
【図2】同じく、図1における設置台の一例を示す概略構成図。
【図3】同じく、本実施形態にかかる、通電時における素子の実温度を予測するための基本的な方法について説明するために示す特性図。
【図4】同じく、本実施形態にかかる、通電試験時に素子の温度制御を行うための処理の流れを示すフローチャート。
【図5】本発明の第2の実施形態にかかり、設置台の周辺部の他の構成例を示す概略断面図。
【図6】同じく、本実施形態にかかる、通電試験時に素子の温度制御を行うための他の方法(処理の流れ)を説明するために示すフローチャート。
【図7】同じく、本実施形態にかかる方法により温度制御を行った際の結果(温度分布マップ)を、従来装置の場合と比較して示す特性図。
【図8】同じく、面発光型のレーザダイオードに対して行ったバーンイン試験の結果を示す特性図。
【図9】本発明の第3の実施形態にかかり、試験結果の補正に用いられる温度に依存した特性変化の加速係数の一例を示す特性図。
【図10】本発明の第4の実施形態にかかり、通電試験する素子の未知の温度の予測に、半導体レーザの発振しきい値電流を用いた場合の例を説明するために示す特性図。
【図11】本発明の第5の実施形態にかかり、通電試験する素子の未知の温度の予測に、半導体発光素子の発光効率を用いた場合の例を説明するために示す特性図。
【図12】本発明の第6の実施形態にかかり、通電試験する素子の未知の温度の予測に、パルス電流により検出した発振しきい値電流とDCにより検出した発振しきい値電流との比を用いた場合の例を説明するために示す特性図。
【図13】本発明の第7の実施形態にかかり、通電試験する素子の未知の温度の予測に、半導体発光素子の発光波長を用いた場合の例を説明するために示す特性図。
【図14】本発明の第8の実施形態にかかり、一般的なダイオードの電流−電圧特性を示す特性図。
【図15】本発明の第9の実施形態にかかり、複数の素子が集積化された半導体チップを例に示す半導体ウエハの概略平面図。
【図16】本発明の第10の実施形態にかかり、チップの近辺に温度測定のための素子が形成されてなる場合の例を示す半導体ウエハの概略平面図。
【図17】本発明の第11の実施形態にかかる設置台の他の構成例を示す概略断面図。
【図18】本発明の第12の実施形態にかかり、ジャンクションダウンの状態で通電試験を行う場合を例に示す概略断面図。
【図19】従来技術とその問題点を説明するために、通電試験の一例を示す概略断面図。
【図20】同じく、従来の熱的特性を有する半導体ウエハに対して行った、通電試験の結果を説明するために示す概略図。
【符号の説明】
11,11’…半導体ウエハ
11a…ダイオード(半導体素子)
11b…隣接の素子(温度測定用)
11c…接合部
12,12’…設置台(ヒートシンク)
12a〜12f…搭載部
13a〜13f…ぺルチェクーラ
14…サーミスタ
21…評価装置
23…ディテクタ
25…制御コンピュータ
27…制御装置
29…レーザ光(面発光型レーザダイオードの光出力)
31…通電用の電極基板
33…バンプ対
33a…通電試験用バンプ
33b…温度測定用バンプ
41…半導体チップ
42…ダイオード(半導体素子)
43…ダイオード(専用の温度測定用素子)
51…導入管
a…ウエハの中心部付近
b…ウエハの中心部付近と端部付近との中間付近
c…ウエハの端部付近
T11…希望の試験温度
T12…通電試験中の素子の温度
k11…特性変化の加速係数の比(温度T11)
k12…特性変化の加速係数の比(温度T12)
T21…I−L(電流−光出力)特性(既知の温度T[K])
T22…I−L特性(温度(T+ΔT)[K])
T23…I−L特性(未知の温度T’[K])
i21…発振しきい値電流Ith(T)
i22…発振しきい値電流Ith(T+ΔT)
i23…発振しきい値電流Ith(T’)
T31…発光効率曲線(既知の温度T[K])
T32…発光効率曲線(未知の温度T’[K])
p31…発光効率(既知の温度T[K])
p32…発光効率(未知の温度T’[K])
T41…パルス電流を用いて検出した発振しきい値電流(既知の温度T[K])
T42…DCを用いて検出した発振しきい値電流(既知の温度T[K])
T43…パルス電流を用いて検出した発振しきい値電流(未知の温度T’[K])
T44…DCを用いて検出した発振しきい値電流(未知の温度T’[K])
Ith pulse…パルス電流を用いて検出した発振しきい値電流
Ith CW…DCを用いて検出した発振しきい値電流
T51…発光波長(既知の温度T[K])
T52…発光波長(未知の温度T’[K])
T61…発光波長(既知の温度T[K])
T62…発光波長(未知の温度T’[K])
T71…電流−電圧特性(既知の温度T[K])
T72…電流−電圧特性(未知の温度T’[K])
v73…定電圧
i73…電流(既知の温度T[K])
i73’…電流(未知の温度T’[K])
v74…定電圧
i74…暗電流(既知の温度T[K])
i74’…暗電流(未知の温度T’[K])
v75,v76…ブレークダウン電圧
Claims (14)
- 温度依存性を有する半導体素子の、既知の第一の温度における第一の特性を評価する第一の工程と、
前記半導体素子の、既知の第二の温度における第二の特性を評価する第二の工程と、
前記第一の温度と前記第一の特性および前記第二の温度と前記第二の特性を用いて、特性の温度依存性を表す定数を算出する第三の工程と、
前記半導体素子の、既知の第三の温度における第三の特性を評価する第四の工程と、
前記第三の温度と前記第三の特性および前記定数を用いて、前記半導体素子の、既知の第四の特性を生じさせる未知の第四の温度を間接的に測定する第五の工程と、
前記第四の温度に応じて、通電試験する全ての半導体素子の温度が均一になるように制御する第六の工程と
を備えてなることを特徴とする試験方法。 - 前記第六の工程は、前記半導体素子がウエハの状態で搭載される設置台の温度を局所的に制御するものであることを特徴とする請求項1に記載の試験方法。
- 前記設置台の温度の制御は、ペルチェ素子を用いて行われるものであることを特徴とする請求項2に記載の試験方法。
- 前記設置台の温度の制御は、温度調節した気体を用いて行われるものであることを特徴とする請求項2に記載の試験方法。
- 前記半導体素子の発熱源側が上になるようにして、前記ウエハを前記設置台上に搭載した状態で通電試験する第七の工程をさらに備えることを特徴とする請求項2に記載の試験方法。
- 前記半導体素子の発熱源側が下になるようにして、前記ウエハを前記設置台上に搭載した状態で通電試験する第七の工程をさらに備えることを特徴とする請求項2に記載の試験方法。
- 前記通電試験の結果を、前記半導体素子の温度にもとづいて補正することを特徴とする請求項5または6に記載の試験方法。
- 半導体素子がウエハの状態で搭載される、複数の搭載部を有する設置台と、
この設置台の、前記搭載部の温度をそれぞれ別個に制御する温度制御部と、
通電試験する全ての半導体素子の温度依存性を有する特性を素子単位で評価する評価手段と、
この評価手段での評価をもとに通電試験する半導体素子の温度を予測し、その予測温度に応じて前記温度制御部を制御することにより、通電試験する全ての半導体素子の温度が均一になるように前記設置台の温度を局所的に制御する制御手段と
を具備したことを特徴とする半導体試験装置。 - 前記搭載部は、それぞれの形状が同心円状に形成されてなることを特徴とする請求項8に記載の半導体試験装置。
- 前記温度制御部は、ペルチェ素子を用いて構成されることを特徴とする請求項8に記載の半導体試験装置。
- 前記温度制御部は、前記搭載部内にそれぞれ温度調節した気体を循環させるものであることを特徴とする請求項8に記載の半導体試験装置。
- 前記評価手段は、通電試験する半導体素子の、それ自身の温度依存性を有する特性を評価するものであることを特徴とする請求項8に記載の半導体試験装置。
- 前記評価手段は、通電試験する半導体素子の、その近辺の通電試験しない半導体素子の温度依存性を有する特性を評価するものであることを特徴とする請求項8に記載の半導体試験装置。
- 前記評価手段は、通電試験する半導体素子内あるいはその近辺に設けられる温度測定用素子の、温度依存性を有する特性を評価するものであることを特徴とする請求項8に記載の半導体試験装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001078288A JP3946964B2 (ja) | 2001-03-19 | 2001-03-19 | 半導体試験装置および試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001078288A JP3946964B2 (ja) | 2001-03-19 | 2001-03-19 | 半導体試験装置および試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002280430A JP2002280430A (ja) | 2002-09-27 |
JP3946964B2 true JP3946964B2 (ja) | 2007-07-18 |
Family
ID=18934925
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001078288A Expired - Fee Related JP3946964B2 (ja) | 2001-03-19 | 2001-03-19 | 半導体試験装置および試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3946964B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4659328B2 (ja) * | 2002-10-21 | 2011-03-30 | 東京エレクトロン株式会社 | 被検査体を温度制御するプローブ装置 |
US7642795B2 (en) | 2004-12-21 | 2010-01-05 | Advantest Corporation | Drive method and drive circuit of peltier element, attaching structure of peltier module and electronic device handling apparatus |
JP2007129090A (ja) * | 2005-11-04 | 2007-05-24 | Tokyo Seimitsu Co Ltd | ウエハテストシステム、プローバ、ウエハテスト方法及びプローブカード |
JP4959669B2 (ja) * | 2008-12-05 | 2012-06-27 | 東京エレクトロン株式会社 | プローブ装置 |
JP2018207008A (ja) * | 2017-06-07 | 2018-12-27 | 住友電気工業株式会社 | 面発光半導体レーザを作製する方法 |
WO2022118444A1 (ja) * | 2020-12-03 | 2022-06-09 | 三菱電機株式会社 | 半導体レーザ検査装置及び半導体レーザ検査方法 |
JP7176606B2 (ja) * | 2020-12-03 | 2022-11-22 | 三菱電機株式会社 | 半導体レーザ検査装置及び半導体レーザ検査方法 |
KR102264055B1 (ko) * | 2021-03-24 | 2021-06-11 | 주식회사 아이브이솔루션 | 열전소자 성능 검사장치 및 방법 |
-
2001
- 2001-03-19 JP JP2001078288A patent/JP3946964B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002280430A (ja) | 2002-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8112243B2 (en) | Forward voltage short-pulse technique for measuring high power laser array junction temperture | |
US7249881B2 (en) | Method and apparatus for characterization of devices and circuits | |
US8075182B2 (en) | Apparatus and method for measuring characteristic and chip temperature of LED | |
US6825681B2 (en) | Thermal control of a DUT using a thermal control substrate | |
TWI734871B (zh) | 載置台及電子元件檢查裝置 | |
US20110084701A1 (en) | Testing of leds | |
JP3946964B2 (ja) | 半導体試験装置および試験方法 | |
US20120119661A1 (en) | Light emitting diode operating device and method | |
US20110006124A1 (en) | Temperature control method, temperature control apparatus, and optical device | |
EP3799111B1 (en) | Inspection device and temperature control method | |
JP5428485B2 (ja) | 面発光型半導体レーザ素子のバーンイン方法およびそのプログラム | |
Tran et al. | Constant Δt j power cycling strategy in DC mode for top-metal and bond-wire contacts degradation investigations | |
US6424667B1 (en) | Solder and material designs to improve resistance to cycling fatigue in laser diode stacks | |
US20080130695A1 (en) | System and method for laser temperature compensation | |
US20020190337A1 (en) | Method and apparatus for the sensing of a temperature and/or the provision of heat | |
Pipe et al. | Comprehensive heat exchange model for a semiconductor laser diode | |
JPH08335747A (ja) | 発光素子モジュール及びその製造方法 | |
JPH10321685A (ja) | 半導体素子の試験方法および試験装置 | |
CN100385639C (zh) | 标准测试环境中加热半导体器件的系统和方法 | |
EP3726675A1 (en) | Semiconductor laser device, and method and program for driving semiconductor laser device | |
JPH1144727A (ja) | 回路基板検査装置 | |
Schmid et al. | Transient thermal analysis for VCSEL Diodes | |
JP3533141B2 (ja) | 半導体レーザ素子及びその測定装置並びに測定方法 | |
JPH10335739A (ja) | 発光素子モジュールおよび発光素子の温度制御方法 | |
Kozlowska et al. | Thermal properties of high-power diode lasers investigated by microthermography |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070118 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130420 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140420 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |