JP3941436B2 - インバータ装置 - Google Patents
インバータ装置 Download PDFInfo
- Publication number
- JP3941436B2 JP3941436B2 JP2001258528A JP2001258528A JP3941436B2 JP 3941436 B2 JP3941436 B2 JP 3941436B2 JP 2001258528 A JP2001258528 A JP 2001258528A JP 2001258528 A JP2001258528 A JP 2001258528A JP 3941436 B2 JP3941436 B2 JP 3941436B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- switching elements
- diode
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Inverter Devices (AREA)
Description
【発明の属する技術分野】
本発明はインバータ装置に関するものであり、例えば放電灯点灯装置の電子安定器として利用されるものである。
【0002】
【従来の技術】
直流電源を高周波に変換し、放電灯負荷を点灯させる放電灯点灯装置において、高周波に変換するための主スイッチング素子を制御する制御回路の電源を供給するために、従来、様々な工夫がなされてきた。また、装置の小型化が容易でかつ比較的低コストで実現できることから、上記制御電源を必要とする他励方式の点灯装置が多く用いられている。さらに、上述の小型化・コスト低減のため、入力電流歪みの改善機能を高周波の変換機能と共用化した放電灯点灯装置が多く用いられている。
【0003】
(従来例1)
第1の従来例の回路図を図18に示す。交流電源Vinにはフィルタ回路FTを介して整流回路DBの交流入力端子が接続されている。整流回路DBの出力にはダイオードD3とコンデンサC5の並列回路を介してスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点には、直流カット用コンデンサC3を介してリーケージトランスLT1の1次巻線N1の一端が接続されている。リーケージトランスLT1の1次巻線N1の他端は、整流回路DBの負極側の出力端とダイオードD3のカソードに接続されている。ダイオードD3のアノードとスイッチング素子Q2の接続点はダイオードD2のアノードに接続されると共にグランドレベルに接続されている。ダイオードD2のカソードにはダイオードD1のアノードが接続されており、ダイオードD1のカソードはスイッチング素子Q1,Q2の接続点に接続されている。ダイオードD1のアノードとダイオードD2のカソードの接続点は降圧チョッパー用のインダクタL1の一端に接続されている。インダクタL1の他端は平滑用のコンデンサC1の一端に接続されている。コンデンサC1の他端はスイッチング素子Q1と整流回路DBの正極側の出力端の接続点に接続されている。スイッチング素子Q1,Q2の直列回路にはコンデンサC2が並列接続されている。スイッチング素子Q1,Q2はMOSFETよりなり、逆並列の寄生ダイオードを内蔵している。
【0004】
リーケージトランスLT1の2次巻線N2には放電灯laと共振用のコンデンサC4の並列回路が接続されている。共振用のコンデンサC4はリーケージトランスLT1のリーケージインダクタンス成分と共にLC直列共振回路を構成している。リーケージトランスLT1の1次巻線N1と磁気結合された補助巻線N4の一端は、整流回路DBの負極側の出力端とダイオードD3のカソードに接続されている。補助巻線N4の他端は半波整流用のダイオードD4のアノードに接続されている。ダイオードD4のカソードは抵抗R1を介して制御電源用のコンデンサC6の一端に接続されている。コンデンサC6の他端はグランドレベルに接続されている。コンデンサC6の両端には電圧規制用のツェナーダイオードZD1が並列接続されている。コンデンサC6に充電された直流電圧Vccは制御回路4の動作電源となる。制御回路4は集積回路等で構成されており、スイッチング素子Q1,Q2を駆動するための駆動回路5を含んでいる。
【0005】
この制御回路4は、放電灯負荷laの状態(寿命末期・無負荷)を検出し、所定の動作状態に移行する機能を有しているが、本発明とは直接関係無いので、検出回路の図示と説明は省略する。制御回路4より、スイッチング素子Q1、Q2に駆動信号が入力され、交互にオン・オフすることによりインバータ回路1の発振が開始する。インバータ回路1は共振負荷回路3と降圧チョッパー回路2を含み、共振負荷回路3は、リーケージトランスLT1と放電灯負荷laと共振用コンデンサC4より構成されている。また、降圧チョッパー回路2はスイッチング素子Q1、Q2とコンデンサC1、C2とダイオードD1、D2とインダクタL1から構成されている。
【0006】
スイッチング素子Q1がオンの時、降圧チョッパー回路2のコンデンサC1→スイッチング素子Q1→直流カット用コンデンサC3→共振負荷回路3→コンデンサC5→降圧チョッパー回路2のダイオードD2→インダクタL1→コンデンサC1の経路で共振電流が流れる(C5充電モード)。その後、コンデンサC5に電荷が溜まり、その充電電位と整流回路DBの出力電圧との和が降圧チョッパー回路2の出力電圧と釣り合うと、上記経路での共振電流は流れなくなり、整流回路DBよりスイッチング素子Q1→直流カット用コンデンサC3→共振負荷回路3→整流回路DBの経路で共振電流が流れる(入力電流流入モード)。C5充電モードと入力電流流入モードの割合は、整流回路DBの出力電圧が大きいほど入力電流流入モードが多くなる。
【0007】
スイッチング素子Q1がオフすると、共振負荷回路3から回生電流が整流回路DB→コンデンサC2→スイッチング素子Q2の寄生ダイオード→直流カット用コンデンサC3→整流回路DBの経路で流れる(回生電流による入力電流流入モード)。この電流も、入力電流流入モードと同じく、その大きさは、整流回路DBの出力電圧(交流電源電圧)の大きさに比例するものである。
【0008】
スイッチング素子Q2がオンの時、直流カット用コンデンサC3を電源として、スイッチング素子Q2→コンデンサC5→共振負荷回路3の経路で共振電流が流れる。その後、コンデンサC5の電荷が減少し0になると、同じく直流カット用コンデンサC3を電源として、スイッチング素子Q2→ダイオードD3→共振負荷回路3の経路で共振電流が流れる。このとき、整流回路DBの出力電圧がコンデンサC1の平滑電圧より大きい場合は、整流回路DBからコンデンサC1→インダクタL1→ダイオードD1→スイッチング素子Q2→ダイオードD3またはコンデンサC5→整流回路DBの経路で三角波状の充電(チョッパー)電流が流れる。その電流ピーク値は、整流回路DBの出力電圧に比例するものである。
【0009】
スイッチング素子Q2がオフすると、共振負荷回路3→直流カット用コンデンサC3→スイッチング素子Q1の寄生ダイオード→コンデンサC2→ダイオードD3の経路で回生電流が流れる。また、スイッチング素子Q2がオンのときに、チョッパー電流が流れた場合は、インダクタL1→ダイオードD1→スイッチング素子Q1の寄生ダイオード→コンデンサC1の経路で回生電流が流れる。
【0010】
図3は共振負荷回路3の等価回路である。共振負荷回路3は、放電灯laと、放電灯laに並列接続された共振用コンデンサC4とリーケージトランスLT1で構成されており、リーケージトランスLT1は、スイッチング素子Q1・Q2のオンオフで発生した高周波電圧を2次側に変換し、2次側に発生するリーケージインダクタンス(漏れ磁束分のインダクタンス)と共振用コンデンサC4と放電灯負荷laとで共振動作するものである。
【0011】
これらの一連の動作を繰り返すことにより、放電灯laを高周波で点灯させる。また、降圧チョッパー回路2の平滑用コンデンサC1の電位より整流回路DBの出力が大きい区間では交流電源からチョッパー電流が流れ、またインバータ回路1においても、交流電源電圧の大きさに応じて、入力電流を流す機能を有しているので、これらの電源電圧に応じた高周波電流をフィルター回路FTにおいて平均化することで、正弦波状の入力電流を得ることができ、入力電流歪の改善を可能としている。
【0012】
リーケージトランスLT1の1次巻線N1には、制御電源供給用の補助巻線N4が磁気結合されており、その電圧VN4は1次巻線N1に発生する電圧と同じ包絡線を有した矩形波状の高周波電圧となる。これを、ダイオードD4にて半波整流し、制限抵抗R1を介してコンデンサC6を充電する。これが、制御回路4の供給電源となる。ここで、ツェナーダイオードZD1は保護用・制御電源安定化の目的で接続している。
【0013】
この従来例では、リーケージトランスLT1の1次巻線N1および補助巻線N4で発生する電圧は、入力電圧Vinの大きさに左右され、Vinが大きくなると振幅は多くなり、Vinが小さくなると振幅は小さくなる。その具体例を図19に示す。この場合、ツェナーダイオードZD1のツェナー電圧をどの値にするかで性能が変化する。例えば、ツェナーダイオードZD1のツェナー電圧を図19のZD1aの値に設定すると、制御電源電圧のVcc(ZD1a)は如何なる場合でも安定するものの、入力電圧Vinが大きいときに抵抗R1、ツェナーダイオードZD1の電力ロスが大きくなってしまう。一方、ツェナーダイオードZD1のツェナー電圧を図19のZD1bの値に設定すると、入力電圧Vinが大きい場合においても、抵抗R1、ツェナーダイオードZD1の電力ロスを低く抑えることが可能であるものの、制御電源電圧Vcc(ZD1b)は、入力電圧Vinが小さい場合にはツェナー電圧ZD1bよりも低い区間が発生し、制御回路4の動作が不安定になってしまう。
【0014】
(従来例2)
第2の従来例の回路図を図20に示す。この従来例2は、従来例1の回路構成(図18)において、制御電源をリーケージトランスLT1の2次側に磁気結合された補助巻線N3から確保した例である。リーケージトランスLT1の2次巻線N2には、制御電源供給用の補助巻線N3が接続されており、その電圧VN3は、2次巻線N2に発生する電圧と同じ包絡線を有した矩形波状の高周波電圧となる。ここで、発生する電圧は、図3の等価回路におけるリーケージトランスLT1のトランス成分とインダクタンス成分の両端に発生する電圧(すなわちランプ電圧)である。これを、ダイオードD5により半波整流し、制限抵抗R2を介してコンデンサC6を充電する。これが、制御回路4の供給電源となる。ここで、ツェナーダイオードZD1は保護用・制御電源安定化の目的で接続している。
【0015】
この従来例2では、従来例1に比べ電源変動による変化幅が小さく、従来例1のような問題はなく、放電灯laが通常時においては、制限抵抗R2、ツェナーダイオードZD1のロスを最小限に抑えつつ、制御電源Vccの安定化を図ることが可能であった。しかしながら、放電灯負荷laが、点灯前の始動時などの過渡時には、通常点灯時に比ベ遥かに大きな電圧(始動電圧)が発生するため、過渡時には制限抵抗R2、ツェナーダイオードZD1に過大なストレスが印加される問題があった。これを図21により説明する。図中、Ilaはランプ電流、VN3は制御電源供給用の補助巻線N3に得られる電圧、VN3’はダイオードD5により半波整流した電圧、ZD1はツェナーダイオードのツェナー電圧、Vccは制御電源電圧である。通常点灯時において制限抵抗R2、ツェナーダイオードZD1のロスが最小限となるようにツェナー電圧ZD1を設定すると、始動時などの過渡時には過大な電圧が制限抵抗R2、ツェナーダイオードZD1に印加されることになる。
【0016】
(従来例3)
第3の従来例の回路図を図22に示す。この従来例3では、従来例1または2の回路構成において、降圧チョッパー回路を省略し、代わりに、DC変換回路6を整流回路DBとインバータ回路1の間に設けている。また、共振負荷回路3のリーケージトランスLT1を省略し、代わりに、インダクタL1とコンデンサC4のLC直列共振回路を用いている。制御回路4の電源電圧は従来例1または2の方法により確保しても良いし、別の方法により確保しても良い。
【0017】
この従来例3では、制御回路4にタイマースイッチSW1,SW2を内蔵し、抵抗R1〜R3および可変抵抗VR1の値を調整することにより、電源投入後、スイッチング素子Q1,Q2の駆動周波数が予熱モード、始動モード、点灯モードというように順次変化するように構成されている。
【0018】
電源が投入されてから所定の時間は、スイッチSW1・SW2が共にオンしており、周波数は抵抗R1と可変抵抗VR1で決定される。その後、スイッチSW1がオフし、抵抗R2が追加されて周波数は低くなる。さらにその後、スイッチSW2がオフすることで、周波数はさらに低くなり、その値はR1+VR1+R2+R3で設定される。
【0019】
この周波数制御方式は図23のような入力電流歪みの改善機能を有する放電灯点灯装置においても用いることができる。周波数と合成抵抗の関係を図24に示す。図24において、縦軸のFREQはスイッチング素子Q1,Q2の駆動周波数、横軸は電源投入後の経過時間を示す。
【0020】
ところで、図22の従来例の場合、出力の主なばらつき要因は、インダクタL1とコンデンサC4であり、これらがばらついても所定の出力範囲内に補正するために可変抵抗VR1が接続されている。しかしながら、図23に示すような入力電流歪みの改善機能を有する点灯装置では、出力の主なばらつき要因はリーケージトランスLT1、コンデンサC4、C5、インダクタL1となる。つまり、ばらつき要因が多くなるため、そのばらつき幅も図22のタイプに比べて格段に広くなる。この場合、如何なるばらつきの組合せに対しても所定の出力範囲に調整できるように可変抵抗VR1の値を設定すると、調整を行なう際に、可変抵抗VR全体の調整角度に対して、所定の値に調整するための適正角度の範囲が狭くなってしまい、装置の調整が困難となり、生産効率が悪くなる問題があった。
【0021】
一方、このような問題に対して、調整のし易さを優先し、あるばらつき以上のものは調整できなくとも、調整範囲を限定した設定を行なった場合、主要なばらつき要因となる回路素子の個々のバラツキに偏りがあった場合に調整が不可能になってしまう問題があった。
【0022】
(従来例4)
第4の従来例の回路図を図25に示す。回路構成は従来例1または2と同様であり、制御回路4の電源電圧は従来例1または2の方法により確保しても良いし、別の方法により確保しても良い。図14は正常時の動作波形図であり、Vgs(Q1)はスイッチング素子Q1のゲート・ソース間電圧、Id(Q1)はそのドレイン電流、Vgs(Q2)はスイッチング素子Q2のゲート・ソース間電圧、Id(Q2)はそのドレイン電流を示している。この波形図に示すように、スイッチング素子Q1とQ2は交互にオン・オフされるものであるが、外来ノイズが印加され、スイッチング素子Q1もしくはQ2のゲートに、本来オフであるところに、オンの信号が入力されると、スイッチング素子Q1・Q2が同時オンとなり、アーム短絡が発生する。図26に異常時の動作波形図を示す。図中、Vds(Q1),Vds(Q2)はスイッチング素子Q1,Q2のドレイン・ソース間電圧である。このように、アーム短絡が発生すると、ドレイン電流Id(Q1),Id(Q2)として過大な電流が流れ、さらに、電源電圧Eのほとんどが同時オン状態のスイッチング素子Q1・Q2に印加される。これによりスイッチング素子Q1・Q2で過大な電力損失が発生し、素子が破壊に至る問題があった。
【0023】
【発明が解決しようとする課題】
本発明は上述のような点に鑑みてなされたものであり、その目的とするところは、他励式の制御回路を有するインバータ装置において、制御電源回路の部品で発生する電力ロスを最小限に抑えつつ、かつ電源変動・負荷変動に対して安定度の高い制御電源回路を提供することにある。また、入力電流歪み改善のための回路素子を含むことにより出力ばらつき要因が多いインバータ装置において、出力調整の容易さを確保しつつ、部品ばらつきの偏りがあっても調整可能とする調整手段を提供することにある。さらに、他励式のインバータ装置において、直列接続された一対のスイッチング素子が外来ノイズ等が原因で同時オンしても、素子のストレスを緩和する安価な手段を提供することにある。
【0024】
【課題を解決するための手段】
本発明によれば、図1に示すように、交流電源Vinを整流する整流回路DBと、前記整流回路DBの一方の出力端に一端を順方向に接続された高周波ダイオードD3と、前記高周波ダイオードD3の両端に並列接続されたインピーダンス素子C5と、前記高周波ダイオードD3の他端と前記整流回路DBの他方の出力端との間に直列的に接続された一対のスイッチング素子Q1,Q2と、前記一対のスイッチング素子Q1,Q2の接続点と前記整流回路DBの前記一方の出力端との間に直流カット用コンデンサC3を介して1次巻線N1を接続されたリーケージトランスLT1と、前記リーケージトランスLT1の2次巻線N2に接続された共振用コンデンサC4と、前記共振用コンデンサC4に並列接続された負荷laと、前記一対のスイッチング素子Q1,Q2を交互にオン・オフさせる他励制御回路4と、前記一対のスイッチング素子Q1,Q2の接続点に一端を接続された充電用ダイオードD1とチョッパー用チョークコイルL1を介して一方のスイッチング素子Q1の両端に並列接続されると共に放電用ダイオードD2を介して前記一対のスイッチング素子Q1,Q2の直列回路に並列接続された平滑コンデンサC1とを備え、前記他励制御回路4の電源電圧Vccは、リーケージトランスLT1の1次側主巻線N1に結合した補助巻線N4で発生する電圧と、2次側主巻線N2に結合した補助巻線N3で発生する電圧を合成した電圧により供給されていることを特徴とするものである。
【0025】
【発明の実施の形態】
(実施形態1)
第1の実施形態の回路図を図1に示す。交流電源Vinにはフィルタ回路FTを介して整流回路DBの交流入力端子が接続されている。整流回路DBの出力にはダイオードD3とコンデンサC5の並列回路を介してスイッチング素子Q1,Q2の直列回路が接続されている。スイッチング素子Q1,Q2の接続点には、直流カット用コンデンサC3を介してリーケージトランスLT1の1次巻線N1の一端が接続されている。リーケージトランスLT1の1次巻線N1の他端は、整流回路DBの負極側の出力端とダイオードD3のカソードに接続されている。ダイオードD3のアノードとスイッチング素子Q2の接続点はダイオードD2のアノードに接続されると共にグランドレベルに接続されている。ダイオードD2のカソードにはダイオードD1のアノードが接続されており、ダイオードD1のカソードはスイッチング素子Q1,Q2の接続点に接続されている。ダイオードD1のアノードとダイオードD2のカソードの接続点は降圧チョッパー用のインダクタL1の一端が接続されている。インダクタL1の他端は平滑用のコンデンサC1の一端が接続されている。コンデンサC1の他端はスイッチング素子Q1と整流回路DBの正極側の出力端の接続点に接続されている。スイッチング素子Q1,Q2の直列回路にはコンデンサC2が並列接続されている。スイッチング素子Q1,Q2はMOSFETよりなり、逆並列の寄生ダイオードを内蔵している。
【0026】
リーケージトランスLT1の2次巻線N2には放電灯laと共振用のコンデンサC4の並列回路が接続されている。共振用のコンデンサC4はリーケージトランスLT1のリーケージインダクタンス成分と共にLC直列共振回路を構成している。リーケージトランスLT1の内部構成を図2に示す。1次巻線N1と2次巻線N2は疎結合されており、図3の等価回路に示すように、漏れ磁束分を有している。リーケージトランスLT1の1次巻線N1と密結合された補助巻線N4の一端は、整流回路DBの負極側の出力端とダイオードD3のカソードに接続されている。補助巻線N4の他端は半波整流用のダイオードD4のアノードに接続されている。ダイオードD4のカソードは抵抗R1を介して制御電源用のコンデンサC6の一端に接続されている。また、リーケージトランスLT1の2次巻線N2と密結合された補助巻線N3の一端は、整流回路DBの負極側の出力端とダイオードD3のカソードに接続されている。補助巻線N3の他端は半波整流用のダイオードD5のアノードに接続されている。ダイオードD5のカソードは抵抗R2を介して制御電源用のコンデンサC6の一端に接続されている。コンデンサC6の他端はグランドレベルに接続されている。コンデンサC6の両端には電圧規制用のツェナーダイオードZD1が並列接続されている。コンデンサC6に充電された直流電圧Vccは制御回路4の動作電源となる。制御回路4は集積回路等で構成されており、スイッチング素子Q1,Q2を駆動するための駆動回路5を含んでいる。
【0027】
この制御回路4は、放電灯負荷laの状態(寿命末期・無負荷)を検出し、所定の動作状態に移行する機能を有しているが、本発明とは直接関係無いので、検出回路の図示と説明は省略する。制御回路4より、スイッチング素子Q1、Q2に駆動信号が入力され、交互にオン・オフすることによりインバータ回路1の発振が開始する。インバータ回路1は共振負荷回路3と降圧チョッパー回路2を含み、共振負荷回路3は、リーケージトランスLT1と放電灯負荷laと共振用コンデンサC4より構成されている。また、降圧チョッパー回路2はスイッチング素子Q1、Q2とコンデンサC1、C2とダイオードD1、D2とインダクタL1から構成されている。
【0028】
スイッチング素子Q1がオンの時、降圧チョッパー回路2のコンデンサC1→スイッチング素子Q1→直流カット用コンデンサC3→共振負荷回路3→コンデンサC5→降圧チョッパー回路2のダイオードD2→インダクタL1→コンデンサC1の経路で共振電流が流れる(C5充電モード)。その後、コンデンサC5に電荷が溜まり、その充電電位と整流回路DBの出力電圧との和が降圧チョッパー回路2の出力電圧と釣り合うと、上記経路での共振電流は流れなくなり、整流回路DBよりスイッチング素子Q1→直流カット用コンデンサC3→共振負荷回路3→整流回路DBの経路で共振電流が流れる(入力電流流入モード)。C5充電モードと入力電流流入モードの割合は、整流回路DBの出力電圧が大きいほど入力電流流入モードが多くなる。
【0029】
スイッチング素子Q1がオフすると、共振負荷回路3から回生電流が整流回路DB→コンデンサC2→スイッチング素子Q2の寄生ダイオード→直流カット用コンデンサC3→整流回路DBの経路で流れる(回生電流による入力電流流入モード)。この電流も、入力電流流入モードと同じく、その大きさは、整流回路DBの出力電圧(交流電源電圧)の大きさに比例するものである。
【0030】
スイッチング素子Q2がオンの時、直流カット用コンデンサC3を電源として、スイッチング素子Q2→コンデンサC5→共振負荷回路3の経路で共振電流が流れる。その後、コンデンサC5の電荷が減少し0になると、同じく直流カット用コンデンサC3を電源として、スイッチング素子Q2→ダイオードD3→共振負荷回路3の経路で共振電流が流れる。このとき、整流回路DBの出力電圧がコンデンサC1の平滑電圧より大きい場合は、整流回路DBからコンデンサC1→インダクタL1→ダイオードD1→スイッチング素子Q2→ダイオードD3またはコンデンサC5→整流回路DBの経路で三角波状の充電(チョッパー)電流が流れる。その電流ピーク値は、整流回路DBの出力電圧に比例するものである。
【0031】
スイッチング素子Q2がオフすると、共振負荷回路3→直流カット用コンデンサC3→スイッチング素子Q1の寄生ダイオード→コンデンサC2→ダイオードD3の経路で回生電流が流れる。また、スイッチング素子Q2がオンのときに、チョッパー電流が流れた場合は、インダクタL1→ダイオードD1→スイッチング素子Q1の寄生ダイオード→コンデンサC1の経路で回生電流が流れる。
【0032】
図3は共振負荷回路3の等価回路である。共振負荷回路3は、放電灯laと、放電灯laに並列接続された共振用コンデンサC4とリーケージトランスLT1で構成されており、リーケージトランスLT1は、スイッチング素子Q1・Q2のオンオフで発生した高周波電圧を2次側に変換し、2次側に発生するリーケージインダクタンスと共振用コンデンサC4と放電灯負荷laとで共振動作するものである。
【0033】
これらの一連の動作を繰り返すことにより、放電灯laを高周波で点灯させる。また、降圧チョッパー回路2の平滑用コンデンサC1の電位より整流回路DBの出力が大きい区間では交流電源からチョッパー電流が流れ、またインバータ回路1においても、交流電源電圧の大きさに応じて、入力電流を流す機能を有しているので、これらの電源電圧に応じた高周波電流をフィルター回路FTにおいて平均化することで、正弦波状の入力電流を得ることができ、入力電流歪の改善を可能としている。
【0034】
リーケージトランスLT1の1次巻線N1には、制御電源供給用の補助巻線N4が磁気結合されており、その電圧VN4は1次巻線N1に発生する電圧と同じ包絡線を有した矩形波状の高周波電圧となる。これを、ダイオードD4にて半波整流し、制限抵抗R1を介してコンデンサC6を充電する。また、リーケージトランスLT1の2次巻線N2には、制御電源供給用の補助巻線N3が磁気結合されており、その電圧VN3は、2次巻線N2に発生する電圧(ランプ電圧)と同じ包絡線を有した正弦波状の高周波電圧となる。これを、ダイオードD5にて半波整流し、制限抵抗R2を介してコンデンサC6を充電する。つまり、電圧VN3とVN4の整流電圧のOR出力が制御回路4の供給電源となる。ここで、ツェナーダイオードZD1は保護用・制御電源安定化の目的で接続している。
【0035】
図4に制御電源部の動作波形を示す。図中、VN4は制御電源供給用の補助巻線N4に得られる電圧、VN3は制御電源供給用の補助巻線N3に得られる電圧、VN4’,VN3’はそれぞれダイオードD4,D5により半波整流した電圧、VZD1はツェナーダイオードのツェナー電圧、Vccは制御電源電圧である。
【0036】
電源変動に対しては、入力電圧Vinが小さいとき、電圧VN4’は低くなるが、電圧VN3’は高くなる。また、入力電圧Vinが大きいとき、電圧VN4’は高くなるが、電圧VN3’は低くなる。つまり、電源変動に対して、電圧VN3’とVN4’が相互に補い合うことにより電源変動が生じても、制御電源を安定供給することが可能になる。また、入力電圧Vinが高くなった時のストレスを最小限に抑えることが可能になる。
【0037】
負荷変動に対しては、上述のような特性を有しているため、ツェナーダイオードZD1のツェナー電圧VZD1を図4に示すように、電圧VN3’とVN4’の夫々高いところで確保できるように設定することが可能となるので、始動時等の高い電圧が電圧VN3’に発生しても制限抵抗やツェナーダイオードZD1に印加されるストレスを最小限に抑えることが可能になる。
【0038】
(実施形態2)
第2の実施形態の回路図を図5に示す。本実施形態は、実施形態1の回路構成から、ダイオードD3とコンデンサC5を取り除いた構成となっている。これにより、入力電流歪みの改善機能は除かれている。このため、リーケージトランスLT1の1次巻線N1の電圧VN1およびこれに磁気結合された補助巻線N4の電圧VN4の波形は図6のようになり、部分平滑の包絡線を有している。リーケージトランスLT1の2次巻線N2の波形も1次巻線N1の電圧VN1で発生する高周波電圧により共振動作することから、放電灯laの電流は電圧VN1に相似の包絡線となる。このため、ランプ電圧波形、つまり、リーケージトランスLT1の2次巻線N2の電圧VN2およびこれに磁気結合された補助巻線N3の電圧VN3の波形は図6のようになる。
【0039】
電源変動に対しては、入力電圧Vinが小さいとき、電圧VN4は低くなるが、電圧VN3は高くなる。また、入力電圧Vinが大きいとき、電圧VN4は高くなるが、電圧VN3は低くなる。つまり、電源変動に対して、電圧VN3とVN4が相互に補い合うことにより電源変動が生じても、制御電源を安定供給することが可能になる。また、入力電圧Vinが高くなった時のストレスを最小限に抑えることが可能になる。
【0040】
負荷変動に対しては、上述のような特性を有しているため、ツェナーダイオードZD1のツェナー電圧VZD1を図6に示すように、電圧VN3とVN4の夫々高いところで確保できるように設定することが可能となるので、始動時等の高い電圧が電圧VN3に発生しても制限抵抗やツェナーダイオードZD1に印加されるストレスを最小限に抑えることが可能になる。
【0041】
(実施形態3)
第3の実施形態の回路図を図7に示す。本実施形態は、実施形態1の回路図(図1)において、リーケージトランスLT1の1次巻線N1と磁気結合された補助巻線N4と、リーケージトランスLT1の2次巻線N2と磁気結合された補助巻線N3を並列的接続から直列的接続に変更した例であり、実施形態1と同様の効果がある。
【0042】
(実施形態4)
第4の実施形態の回路図を図8に示す。本実施形態は、実施形態2の回路図(図5)において、リーケージトランスLT1の1次巻線N1と磁気結合された補助巻線N4と、リーケージトランスLT1の2次巻線N2と磁気結合された補助巻線N3を並列的接続から直列的接続に変更した例であり、実施形態2と同様の効果がある。
【0043】
(実施形態5)
第5の実施形態の回路図を図9に示す。本実施形態は、実施形態1の回路図(図1)において、リーケージトランスLT1の2次巻線N2と磁気結合された補助巻線N3からの電源供給を無くし、その代わりに、ダイオードD3のカソード側電位から制御電源を確保したものである。本実施形態では、ダイオードD3のカソード側電位VD3は、図10のようになっており、リーケージトランスLT1の1次巻線N1と磁気結合された補助巻線N4の電圧VN4の包絡線の山部と谷部の関係が相互に補完し合う関係となっているので、ダイオードD4とD5によるOR出力を制御電源とすることで、実施形態1と同様の効果が得られる。
【0044】
(実施形態6)
第6の実施形態の回路図を図11に示す。本実施形態は、実施形態1の回路図(図1)において、制御回路4に接続された抵抗R1・R2・R3・R4と可変抵抗VR1の回路に特徴を有するものであり、周波数を可変し出力を調整するための可変抵抗VRに並列に固定抵抗R2が接続されている。これにより、周波数を設定する際、可変抵抗VR1と固定抵抗R2の合成抵抗にてある限定した範囲のみを調整可能とするような設定を行なう。周波数と合成抵抗の関係を図12に示す。図12において、縦軸のFREQはスイッチング素子Q1,Q2の駆動周波数、横軸は電源投入後の経過時間を示す。部品の偏りが発生し、局地的にばらつきが発生して、可動範囲を越えるばらつきが発生した場合、固定抵抗R2を外すことで合成抵抗の調整範囲が広くなり、所定の出力・周波数に変更することが可能になる。これにより、出力調整(周波数可変)時の作業性を確保しつつ、如何なる局地的なばらつきが発生しても、対応(出力調整)を可能にすることができる。なお、制御回路4の電源の確保の仕方は実施形態1〜5のいずれの方法を用いても良い。
【0045】
(実施形態7)
第7の実施形態の回路図を図13に示す。本実施形態は、実施形態1の回路図(図1)において、スイッチング素子Q1のドレインに、プリント基板上のパターンによるインダクタンスと抵抗を構成したものである。なお、制御回路4の電源の確保の仕方は実施形態1〜5のいずれの方法を用いても良い。図14は正常時の動作波形、図15は異常時の動作波形である。また、図16にプリント基板上のパターンを示す。スイッチング素子Q1,Q2のドレインD、ソースS、ゲートGがそれぞれ図示されている。スイッチング素子Q1のドレインDには図13のL部に相当するパターンが形成されており、このパターンは、図13のK部に相当するパターンに接続されている。図13のL部に相当するパターンの等価回路を図17に示す。
【0046】
外来ノイズやサージにより制御回路4に誤動作が生じ、スイッチング素子Q1・Q2に同時オンが発生して、アーム短絡が発生しても、上記L部に相当するパターンによるインダクタンス成分lと抵抗成分rにより、図15に示すように、短絡電流のピーク値を抑制することが可能になる。また、パターンによるインダクタンス成分lが直列に存在することにより、電源電圧をパターンによるインダクタンス成分lとスイッチング素子Q1・Q2とで分担することが可能になるので、スイッチング素子Q1・Q2の電力損失を大幅に低減することが可能になる。同様のパターンによるインダクタンス成分lは、スイッチング素子Q2のドレインに挿入しても同様の効果が得られる。なお、スイッチング素子Q1・Q2のソースに挿入すると、過電流発生時に、ゲート電圧に影響を与えるため、スイッチング素子Q1・Q2の動作を不安定にする要因になるので、望ましくない。
【0047】
【発明の効果】
本発明によれば、交流電源を整流する整流回路と、整流回路の出力端間に直列接続された一対のスイッチング素子及びその接続点に直流カット用コンデンサを介して接続された共振負荷回路を備えるインバータ回路と、インバータ回路のスイッチング素子を交互にオン・オフさせる他励制御回路と、インバータ回路のいずれかのスイッチング素子と充電用ダイオードとインピーダンス素子を介して整流回路の出力端に接続され、放電用ダイオードを介して前記一対のスイッチング素子の直列回路に接続される平滑コンデンサを含む部分平滑電源回路とを備えるインバータ装置であって、前記スイッチング素子の直列回路は高周波ダイオードと第2のインピーダンス素子の並列回路を介して整流回路の出力端間に接続されており、前記共振負荷回路は、少なくともリーケージトランスと共振用コンデンサと負荷から構成されており、前記他励制御回路の電源電圧は、リーケージトランスの1次側主巻線に結合した補助巻線で発生する電圧と、2次側主巻線に結合した補助巻線で発生する電圧あるいは前記高周波ダイオードの逆方向電圧を合成した電圧により供給されているので、これら合成される電圧が電源変動に対して相互に補い合うことにより制御電源を安定供給することが可能になる。また、定電圧化のための制限抵抗やツェナーダイオードのストレスを最小限に抑えることが可能になる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の回路図である。
【図2】図1の回路に用いるリーケージトランスの断面図である。
【図3】図1の回路に用いるリーケージトランスの等価回路図である。
【図4】本発明の第1の実施形態の動作波形図である。
【図5】本発明の第2の実施形態の回路図である。
【図6】本発明の第2の実施形態の動作波形図である。
【図7】本発明の第3の実施形態の回路図である。
【図8】本発明の第4の実施形態の回路図である。
【図9】本発明の第5の実施形態の回路図である。
【図10】本発明の第5の実施形態の動作波形図である。
【図11】本発明の第6の実施形態の回路図である。
【図12】本発明の第6の実施形態の動作説明図である。
【図13】本発明の第7の実施形態の回路図である。
【図14】本発明の第7の実施形態の正常時の動作波形図である。
【図15】本発明の第7の実施形態の異常時の動作波形図である。
【図16】本発明の第7の実施形態のプリント基板上のパターンを示す平面図である。
【図17】図16に示すプリント基板上のパターンの等価回路図である。
【図18】第1の従来例の回路図である。
【図19】第1の従来例の動作波形図である。
【図20】第2の従来例の回路図である。
【図21】第2の従来例の動作波形図である。
【図22】第3の従来例の回路図である。
【図23】第3の従来例の一変形例の回路図である。
【図24】第3の従来例の動作説明図である。
【図25】第4の従来例の回路図である。
【図26】第4の従来例の異常時の動作波形図である。
【符号の説明】
DB 整流回路
Q1 スイッチング素子
Q2 スイッチング素子
C1 平滑コンデンサ
C3 直流カット用コンデンサ
C4 共振用コンデンサ
la 放電灯負荷
LT1 リーケージトランス
N1 1次巻線
N2 2次巻線
N3 2次側の補助巻線
N4 1次側の補助巻線
Claims (5)
- 交流電源を整流する整流回路と、
整流回路の出力端間に直列接続された一対のスイッチング素子及びその接続点に直流カット用コンデンサを介して接続された共振負荷回路を備えるインバータ回路と、
インバータ回路のスイッチング素子を交互にオン・オフさせる他励制御回路と、
インバータ回路のいずれかのスイッチング素子と充電用ダイオードとインピーダンス素子を介して整流回路の出力端に接続され、放電用ダイオードを介して前記一対のスイッチング素子の直列回路に接続される平滑コンデンサを含む部分平滑電源回路とを備えるインバータ装置であって、
前記スイッチング素子の直列回路は高周波ダイオードと第2のインピーダンス素子の並列回路を介して整流回路の出力端間に接続されており、前記共振負荷回路は、少なくともリーケージトランスと共振用コンデンサと負荷から構成されており、前記他励制御回路の電源電圧は、リーケージトランスの1次側主巻線に結合した補助巻線で発生する電圧と、2次側主巻線に結合した補助巻線で発生する電圧を合成した電圧により供給されていることを特徴とするインバータ装置。 - 交流電源を整流する整流回路と、
整流回路の出力端間に直列接続された一対のスイッチング素子及びその接続点に直流カット用コンデンサを介して接続された共振負荷回路を備えるインバータ回路と、
インバータ回路のスイッチング素子を交互にオン・オフさせる他励制御回路と、
インバータ回路のいずれかのスイッチング素子と充電用ダイオードとインピーダンス素子を介して整流回路の出力端に接続され、放電用ダイオードを介して前記一対のスイッチング素子の直列回路に接続される平滑コンデンサを含む部分平滑電源回路とを備えるインバータ装置であって、
前記スイッチング素子の直列回路は高周波ダイオードと第2のインピーダンス素子の並列回路を介して整流回路の出力端間に接続されており、前記共振負荷回路は、少なくともリーケージトランスと共振用コンデンサと負荷から構成されており、前記他励制御回路の電源電圧は、リーケージトランスの1次側主巻線に結合した補助巻線で発生する電圧と、前記高周波ダイオードの逆方向電圧を合成した電圧により供給されていることを特徴とするインバータ装置。 - 他励制御回路の動作周波数は、他励制御回路に接続される複数の抵抗器の合成抵抗の大きさにより設定され、前記複数の抵抗器のうちの少なくとも1つは出力調整用の可変抵抗であり、この可変抵抗には並列に固定抵抗が接続されていることを特徴とする請求項1または2のいずれかに記載のインバータ装置。
- スイッチング素子はプリント基板に実装された電界効果トランジスタであり、いずれかのスイッチング素子のドレイン端子に接続されるパターン配線は、インダクタンス成分もしくは抵抗成分を有していることを特徴とする請求項1〜3のいずれかに記載のインバータ装置。
- 交流電源を整流する整流回路と、
前記整流回路の一方の出力端に一端を順方向に接続された高周波ダイオードと、
前記高周波ダイオードの両端に並列接続されたインピーダンス素子と、
前記高周波ダイオードの他端と前記整流回路の他方の出力端との間に直列的に接続された一対のスイッチング素子と、
前記一対のスイッチング素子の接続点と前記整流回路の前記一方の出力端との間に直流カット用コンデンサを介して1次巻線を接続されたリーケージトランスと、
前記リーケージトランスの2次巻線に接続された共振用コンデンサと、
前記共振用コンデンサに並列接続された負荷と、
前記一対のスイッチング素子を交互にオン・オフさせる他励制御回路と、
前記一対のスイッチング素子の接続点に一端を接続された充電用ダイオードとチョッパー用チョークコイルを介して一方のスイッチング素子の両端に並列接続されると共に放電用ダイオードを介して前記一対のスイッチング素子の直列回路に並列接続された平滑コンデンサとを備え、
前記他励制御回路の電源電圧は、リーケージトランスの1次側主巻線に結合した補助巻線で発生する電圧と、2次側主巻線に結合した補助巻線で発生する電圧を合成した電圧により供給されていることを特徴とするインバータ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001258528A JP3941436B2 (ja) | 2001-08-28 | 2001-08-28 | インバータ装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001258528A JP3941436B2 (ja) | 2001-08-28 | 2001-08-28 | インバータ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003070257A JP2003070257A (ja) | 2003-03-07 |
JP3941436B2 true JP3941436B2 (ja) | 2007-07-04 |
Family
ID=19086032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001258528A Expired - Fee Related JP3941436B2 (ja) | 2001-08-28 | 2001-08-28 | インバータ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3941436B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102299616B (zh) * | 2011-08-23 | 2013-09-25 | 广州金升阳科技有限公司 | 一种自激推挽式变换器 |
-
2001
- 2001-08-28 JP JP2001258528A patent/JP3941436B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003070257A (ja) | 2003-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6181066B1 (en) | Frequency modulated ballast with loosely coupled transformer for parallel gas discharge lamp control | |
US7291988B2 (en) | Electronic high intensity discharge lamp driver | |
US20080137381A1 (en) | Generation of auxiliary voltages in a ballast | |
KR100367065B1 (ko) | 전기램프의작동을위한스위칭전원공급장치 | |
JP2003520407A (ja) | 多ランプ動作用の電力帰還力率修正方式 | |
US7272019B2 (en) | Switching power supply apparatus | |
US20040151009A1 (en) | Power factor correction circuit | |
JP4276104B2 (ja) | 放電灯点灯装置 | |
KR20060082419A (ko) | 전류 공진형 방전관용 인버터 회로 | |
JP2006049028A (ja) | 放電灯点灯装置 | |
US20060239039A1 (en) | Switching power supply circuit | |
US20060126364A1 (en) | Switching power supply circuit | |
EP2015617A2 (en) | Electronic ballasts without toroidal-magnetic-core and fluorescent lamps employing the same | |
JP4214276B2 (ja) | 放電灯点灯装置 | |
JP3941436B2 (ja) | インバータ装置 | |
JP4993548B2 (ja) | 自励式インバータ駆動回路 | |
WO2007052514A1 (ja) | 放電灯点灯装置 | |
JPH10106784A (ja) | 放電灯点灯装置 | |
JP4430188B2 (ja) | 共振型電源装置 | |
JP4547847B2 (ja) | 放電灯点灯装置 | |
JP3596372B2 (ja) | 電源装置 | |
JPH0993940A (ja) | 電源回路及びスイッチング電源回路 | |
JP3492779B2 (ja) | 電源装置 | |
JP3713129B2 (ja) | 放電灯点灯装置 | |
JP4699245B2 (ja) | スイッチング電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060926 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |