JP3941118B2 - 入力回路 - Google Patents

Description

本発明は、プラントが存在するフィールドからの信号を入力する入力モジュールを多重化した入力回路に関するものである。

プラント制御システムは、石油化学、鉄鋼、電力等の幅広い分野のプラント運転制御に用いられている。安全制御装置は、プラント運転の安全を保証するために設けられた装置で、異常発生時にプラントからのトリップ要求を受けてプラントをシャットダウンしたりする。
プラント制御システムや安全制御装置には、フィールドからの信号を入力する入力モジュールが設けられている。フィールドから入力される信号は、例えばフィールド機器が出力する温度、圧力、液位等のプロセス信号である。

プラント制御システムでは、入力したプロセス信号をもとに制御演算を行い、プラントを制御するための制御信号を出力する。安全制御装置では、入力したプロセス信号をもとにプラントが異常と判断したときはプラント運転を停止する。
プラント制御システムや安全制御装置では、信頼性を向上させるために入力モジュールを多重化したものがある。

図４は従来における入力モジュールを多重化した入力回路の構成例を示した図である。
図４で、フィールド機器１０に二重化された入力モジュール２０及び３０が接続されている。図では入力モジュール２０が稼働側、入力モジュール３０が待機側になっている。フィールド機器１０は、例えば温度、圧力、液位等のプロセス信号を出力する。フィールド機器１０は出力信号を、例えば４〜２０ｍＡの統一電流信号、１〜５Ｖの統一電圧信号の信号形式で出力する。

入力モジュール２０で、抵抗Ｒ１とコンデンサＣ１は、フィールド機器１０の一端と接地電位点との間に直列接続されている。抵抗Ｒ１とコンデンサＣ１でフィルタ回路を構成している。抵抗Ｒ２、スイッチング素子ＦＥＴ１、抵抗Ｒ３がフィールド機器１０の両端間に直列接続されている。スイッチング素子ＦＥＴ１はＮ−ＭＯＳＦＥＴである。
抵抗Ｒ４とコンデンサＣ２は、スイッチング素子ＦＥＴ１と抵抗Ｒ３の共通接続点と接地電位点との間に直列接続されている。抵抗Ｒ４とコンデンサＣ２でフィルタ回路を構成している。
ダイオードＤ１と電源Ｖ１は、抵抗Ｒ１とコンデンサＣ１の共通接続点と接地電位点との間に接続されている。

入力モジュールの後段にある内部回路を過大電圧から保護するために、抵抗Ｒ１、ダイオードＤ１、電源Ｖ１でクランプ回路を構成している。
入力モジュール３０も入力モジュール２０と同様な構成になっている。

図４の入力回路で、フィールド機器１０からの電流信号が、Ａに示すように抵抗Ｒ２、スイッチング素子ＦＥＴ１、抵抗Ｒ３へ流れ、抵抗Ｒ３の両端電圧により電流信号の電流値を測定する。
また、安全制御装置に用いられる入力モジュールでは、抵抗Ｒ２、スイッチング素子ＦＥＴ１、抵抗Ｒ３の健全性を確認するために、抵抗Ｒ２から抵抗Ｒ３の部分にかかる電圧を測定し、この部分に流れる電流信号を測定し、抵抗Ｒ３の両端電圧から得られた電流信号と比較する。

このようにしてフィールド機器１０からの電流信号を稼働側の入力モジュール２０に入力する。待機側の入力モジュール３０は稼働側の入力モジュール２０が故障したとき等に稼働側に切り替わる。

特許文献１には、複数の信号源からのアナログ信号を入力するアナログ信号処理装置が記載されている。

特開２００２−３２５０３６号公報

しかし、図４の入力回路では、待機側の入力モジュール３０にある電源Ｖ２がオフのとき、ダイオードＤ２と電源Ｖ２で構成される保護回路経由で漏れ電流がＢに示すように発生する。この漏れ電流により、稼働側の入力モジュール２０ではフィールド機器１０からの電流信号を正しく測定できないという問題点があった。

本発明は上述した問題点を解決するためになされたものであり、入力モジュールを多重化構成にしたときに、待機側の入力モジュールへの漏れ電流を防止し、かつ過大入力から内部回路を保護できる入力回路を実現することを目的とする。

このような課題を解決するために、本発明は次のとおりの構成になっている。
（１）フィールドからの信号を入力する入力モジュールを多重化した入力回路において、
前記多重化した入力モジュールのそれぞれには、入力モジュールの電源電圧がゲートに供給されたＭＯＳＦＥＴを信号入力経路に設け、
待機側の入力モジュールでは、電源がオフで、前記ＭＯＳＦＥＴのゲートに供給される電源電圧は所定電圧以下で、前記ＭＯＳＦＥＴがオフになることにより待機側の入力モジュールの信号入力経路を遮断し、
稼働側の入力モジュールでは、電源がオンで、前記ＭＯＳＦＥＴのゲートに供給される電源電圧は所定電圧よりも大きく、前記ＭＯＳＦＥＴがオンになることにより入力に応じた電圧が稼働側の入力モジュールにかかり、
フィールドからの入力信号が所定値を超えると、稼働側の入力モジュールにあるＭＯＳＦＥＴのゲート・ソース間の電位差が所定電圧よりも小さくなり、このＭＯＳＦＥＴがオフになることにより稼働側の入力モジュールの信号入力経路を遮断することを特徴とする入力回路。

（２）前記多重化した入力モジュールのそれぞれには、入力モジュールの電源電圧と前記ＭＯＳＦＥＴのソース電圧との差電圧をとり、この差電圧を前記ＭＯＳＦＥＴのゲートに与える増幅器を設けたことを特徴とする（１）に記載の入力回路。

（３）前記フィールドから前記入力モジュールに入力される信号は統一電流信号または統一電圧信号であることを特徴とすることを特徴とする（１）または（２）に記載の入力回路。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
（１）各入力モジュールには、入力モジュールの電源電圧が所定電圧以下になったときに信号入力経路を遮断するスイッチング素子を設けている。これによって、待機側の入力モジュールの電源電圧をオフにしたときに、フィールドから入力される信号が待機側の入力モジュールへ漏れることを防止できる。
（２）スイッチング素子はフィールドからの入力信号が所定値を超えたときに、信号入力経路を遮断する。これによって、過大入力が入力モジュールに入ったときに内部回路を保護できる。
（３）ＭＯＳＦＥＴと電源を組み合わせた構成により、少ない部品点数で待機側の入力モジュールへの電流漏れの防止と、過大入力に対する内部回路の保護を実現できる。
（４）増幅器で電源電圧とＭＯＳＦＥＴのソース電圧との差電圧をとり、この差電圧でＭＯＳＦＥＴを駆動することにより、ＭＯＳＦＥＴのばらつきによる誤差の影響を低減できる。

以下、図面を用いて本発明を詳細に説明する。
図１は本発明の一実施例を示す構成図である。図１で前出の図と同一のものは同一符号を付ける。
図１で、二重化された入力モジュール４０と５０が設けられている。
入力モジュール４０で、スイッチング素子ＦＥＴ３はＮ−ＭＯＳＦＥＴで、ソースは内部回路側に接続され、ドレインは抵抗Ｒ１とコンデンサＣ１の共通接続点に接続され、ゲートには電源Ｖ３の電圧が印加されている。スイッチング素子ＦＥＴ３は、内部回路を保護するためのスイッチとして機能する。
入力モジュール５０も同様な構成になっている。

図１の入力回路では、図４の入力回路と同様にしてフィールド機器１０からの電流信号を測定する。
また、安全制御装置に用いられる入力モジュールでは、図４の入力回路と同様にして抵抗Ｒ２、スイッチング素子ＦＥＴ１、抵抗Ｒ３の健全性を確認する。

図１の入力回路の動作を説明する。図２はスイッチング素子ＦＥＴ１とＦＥＴ３のオン・オフ状態を示した図である。スイッチング素子ＦＥＴ２とＦＥＴ４についても同様なオン・オフ状態をとる。
入力モジュール５０が待機側になっているときは、電源Ｖ４をオフにすることで、スイッチング素子ＦＥＴ４のゲートに供給される電圧は所定電圧以下になる。これによって、スイッチング素子ＦＥＴ４はオフになり、フィールド機器１０の出力電流が待機側の入力モジュール５０に漏れることが防止される。
フィールド機器１０からの電流信号はＣに示すように流れて稼働側の入力モジュール４０に入力される。

稼働側の入力モジュール４０では電源Ｖ３はオンになっているため、スイッチング素子ＦＥＴ３はオンになっていて、入力に応じた電圧がかかっている。スイッチング素子ＦＥＴ３はオンになっているため、入力が大きくなっていくとスイッチング素子ＦＥＴ３のソース側の電圧も増大していく。ここで、スイッチング素子ＦＥＴ３のゲート・ソース間の電位差が所定電圧よりも小さくなるような高い電圧（カットオフ電圧以上の電圧）が、スイッチング素子ＦＥＴ３にかかると、スイッチング素子ＦＥＴ３はオフになる。これによって、スイッチング素子ＦＥＴ３のソース側に接続された内部回路に過大電圧がかかることを防止する。図２で過電圧時にスイッチング素子ＦＥＴ３がオフになるのはこのことである。

このように図１の入力回路では、待機側の入力モジュールへの電流漏れを防止することに加えて、過大入力があったときに内部回路を保護することをスイッチング素子と電源を組み合わせた少ない部品点数で実現した。

図３は本発明の他の実施例を示す構成図である。
図３で、二重化された入力モジュール６０と７０が設けられている。
入力モジュール６０で、増幅器（オペアンプ）６１は、入力端子には電源Ｖ３とスイッチング素子ＦＥＴ３のソースが接続され、出力端子はスイッチング素子ＦＥＴ３のゲートに接続されている。
入力モジュール７０も同様な構成になっている。

図３の回路では、増幅器６１は、電源Ｖ３の電圧とスイッチング素子ＦＥＴ３のソース電圧の差電圧をとり、この差電圧をスイッチング素子ＦＥＴ３のゲートに与える。このようにして増幅器６１でとった差電圧でスイッチング素子ＦＥＴ３を駆動することによって、図１の実施例による効果に加えてスイッチング素子ＦＥＴ３のばらつきによる誤差の影響を少なくすることができる。

なお、実施例ではスイッチング素子にＮ−ＭＯＳＦＥＴを用いているが、これに限ることなくＰ−ＭＯＳＦＥＴを用いてもよい。
また、実施例の入力回路はプラント制御システムや安全制御装置に限らず、漏れ電流が影響するようなアプリケーションに適用してもよい。

本発明の一実施例を示す構成図である。 本発明の動作説明図である。 本発明の他の実施例を示す構成図である。 従来における入力モジュールを多重化した入力回路の構成例を示した図である。

符号の説明

１０ フィールド機器
４０、５０、６０、７０ 入力モジュール
６１、７１ 増幅器
ＦＥＴ３、ＦＥＴ４、 スイッチング素子
Ｖ３、Ｖ４ 電源

Claims (3)

1. フィールドからの信号を入力する入力モジュールを多重化した入力回路において、
   前記多重化した入力モジュールのそれぞれには、入力モジュールの電源電圧がゲートに供給されたＭＯＳＦＥＴを信号入力経路に設け、
   待機側の入力モジュールでは、電源がオフで、前記ＭＯＳＦＥＴのゲートに供給される電源電圧は所定電圧以下で、前記ＭＯＳＦＥＴがオフになることにより待機側の入力モジュールの信号入力経路を遮断し、
   稼働側の入力モジュールでは、電源がオンで、前記ＭＯＳＦＥＴのゲートに供給される電源電圧は所定電圧よりも大きく、前記ＭＯＳＦＥＴがオンになることにより入力に応じた電圧が稼働側の入力モジュールにかかり、
   フィールドからの入力信号が所定値を超えると、稼働側の入力モジュールにあるＭＯＳＦＥＴのゲート・ソース間の電位差が所定電圧よりも小さくなり、このＭＯＳＦＥＴがオフになることにより稼働側の入力モジュールの信号入力経路を遮断することを特徴とする入力回路。
2. 前記多重化した入力モジュールのそれぞれには、入力モジュールの電源電圧と前記ＭＯＳＦＥＴのソース電圧との差電圧をとり、この差電圧を前記ＭＯＳＦＥＴのゲートに与える増幅器を設けたことを特徴とする請求項１に記載の入力回路。
3. 前記フィールドから前記入力モジュールに入力される信号は統一電流信号または統一電圧信号であることを特徴とすることを特徴とする請求項１または２に記載の入力回路。

Images