JP3937800B2 - 半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレー - Google Patents
半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレー Download PDFInfo
- Publication number
- JP3937800B2 JP3937800B2 JP2001328462A JP2001328462A JP3937800B2 JP 3937800 B2 JP3937800 B2 JP 3937800B2 JP 2001328462 A JP2001328462 A JP 2001328462A JP 2001328462 A JP2001328462 A JP 2001328462A JP 3937800 B2 JP3937800 B2 JP 3937800B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch element
- photovoltaic
- transformer
- semiconductor switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレーに関するものである。
【０００２】
【従来の技術】
近年、高周波のアナログ信号を高精度に伝達でき、高速にオンオフできるスイッチ要素として半導体スイッチのニーズが高まっている。このような半導体スイッチとしては、発光ダイオードのような発光素子と、フォトダイオードのような光起電力素子と、逆直列に接続された一対のＭＯＳＦＥＴからなり光起電力素子の出力によりオンオフされる半導体スイッチ素子とを備えた半導体リレーが知られている。
【０００３】
この種の半導体リレーの回路図を図１０に示す（特開昭６３−１５３９１６号公報参照）。図１０に示す半導体リレーは、発光ダイオードよりなる発光素子１１を含む１次側回路１０と、発光素子１１に光結合され光起電力を発生する光起電力素子２１を含む２次側回路２０と、ゲート端子（以下、ゲートと略称する）同士およびソース端子（以下、ソースと略称する）同士がそれぞれ共通接続された２個のｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂからなる半導体スイッチ素子２２とを備え、１次側回路１０から２次側回路へ光結合により直流電力を伝達し、２次側回路２０に含まれる光起電力素子２１の起電力に応答して半導体スイッチ素子２２をオンオフさせるように構成されている。なお、半導体スイッチ素子２２は、各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのドレイン端子（以下、ドレインと略称する）がそれぞれ出力端子（図示せず）に接続されている。
【０００４】
ここにおいて、発光素子１１の両端間には抵抗Ｒ１を介して駆動電源１２が接続されている。駆動電源１２はパルス電圧を出力するパルス電源により構成されている。また、上述の半導体スイッチ素子２２におけるゲート同士の接続点とソース同士の接続点との間には、ゲート−ソース間にバイアス抵抗Ｒ２が接続されたノーマリオン型（デプレッション型）のｎチャネルＭＯＳＦＥＴ２３が接続されている。このノーマリオン型のｎチャネルＭＯＳＦＥＴ２３は、半導体スイッチ素子２２の各ＭＯＳＦＥＴ２２ａ，２２ｂのゲート電荷を引く抜くために設けられている。さらに、ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のゲート−ソース間には、ゲート−ドレイン間が短絡されたｎチャネルＭＯＳＦＥＴ２４のソース−ドレイン間が接続されている。
【０００５】
以上説明した半導体リレーでは、駆動電源１２、抵抗Ｒ１、発光素子１１、光起電力素子２１、ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３、バイアス抵抗Ｒ２、およびｎチャネルＭＯＳＦＥＴ２４により半導体スイッチ素子２２の駆動回路を構成しており、半導体スイッチ素子２２は交流電力を導通、遮断できるようになっている。
【０００６】
以下、上述の駆動回路の動作について説明する。
【０００７】
まず、半導体スイッチ素子２２をオフ状態からオン状態へ移行させるときの動作について説明する。
【０００８】
駆動電源１２から抵抗Ｒ１を介して発光素子１１に順方向電流が流れると、発光素子１１が発光し、光起電力素子２１が光起電力を発生する。この光起電力による電流は最初、光起電力素子２１の正極−ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のドレイン−ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のソース−バイアス抵抗Ｒ２−光起電力素子２１の負極の経路で流れる。この電流によってバイアス抵抗Ｒ２の両端にはｎチャネルＭＯＳＦＥＴ２３のゲート−ソース間を逆バイアスする向きに電圧降下が発生し、バイアス抵抗Ｒ２の両端電圧がｎチャネルＭＯＳＦＥＴ２３の閾値電圧を超えるとｎチャネルＭＯＳＦＥＴ２３が高インピーダンス化する。この後、光起電力素子２１の光起電力による電流はそのほとんどが光起電力素子２１の正極−ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂの各ゲート−ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂの各ソース−バイアス抵抗Ｒ２−光起電力素子２１の負極の経路で流れて各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間を順バイアスする方向に充電する。そして、この充電電圧が各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂの閾値電圧を超えると各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂはターンオンする。さらに、各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間が完全に充電された後は、光起電力による電流は高インピーダンス化したノーマリオン型のｎチャネルＭＯＳＦＥＴ２３を通して、光起電力素子２１の正極−ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のドレイン−ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のソース−バイアス抵抗Ｒ２−光起電力素子２１の負極の経路で流れ続ける。これは、ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３は自らを通して流れる電流がバイアス抵抗Ｒ２での電圧降下によって高インピーダンス状態を保持しているためにある一定のインピーダンスで平衡状態に達するからである。この状態において、バイアス抵抗Ｒ２を流れていた電流の多くは並列接続されている中程度のインピーダンスに調整されたｎチャネルＭＯＳＦＥＴ２４を流れるようになり、バイアス抵抗Ｒ２の電圧降下によってｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間のバイアス電圧が低下してｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのオン抵抗が上昇しないようにしている。
【０００９】
次に、半導体スイッチ素子２２をオン状態からオフ状態へ移行させるときの動作について説明する。
【００１０】
駆動電源１２の出力電圧が０Ｖになり、発光素子１１が消灯すると、光起電力素子２１の出力電流が減少する。このため、バイアス抵抗Ｒ２の電圧降下が低下してノーマリオン型のｎチャネルＭＯＳＦＥＴ２３が低インピーダンス状態となる。すると、ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間に蓄積されていた電荷および光起電力素子２１の正極と負極との間に蓄積されていた電荷がｎチャネルＭＯＳＦＥＴ２３を通して放電され、ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間電圧が閾値電圧を下回ったときに各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂがターンオフする。
【００１１】
上述のように構成された半導体リレーは、半導体スイッチ素子２２の各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのターンオン時にはｎチャネルＭＳＯＦＥＴ２２ａ，２２ｂのゲート−ソース間を比較的短い時間で充電して高速にターンオンするように動作し、充電が完了した後も光起電力素子２１の出力電圧のほとんどがｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間に印加されてｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂが低オン抵抗に保持されるように動作する。一方、ターンオフ時においても、ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート・ソース間に蓄積されている電荷を比較的短い時間で放電して高速にターンオフするように動作する。
【００１２】
【発明が解決しようとする課題】
しかしながら、現状では発光素子１１と光起電力素子２１との間の光結合による電力伝達効率が１％未満と非常に低いため、半導体スイッチ素子２２をターンオン並びにターンオフさせるのに要する時間（スイッチング時間）をこれ以上短縮することは困難である。
【００１３】
本発明は上記事由に鑑みて為されたものであり、その目的は、スイッチング時間を短縮させることが可能な半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレーを提供することにある。
【００１４】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路が駆動電圧の印加により発光する発光素子とトランスの１次巻線を互いに並列接続して構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との直列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたことを特徴とし、光結合による電力伝達を電力供給手段により補うことで半導体スイッチ素子のスイッチング時間を短縮させることが可能な駆動回路が実現できる。また、発光素子に流れる電流とトランスの１次巻線に流れる電流を個別に調整することができる。その結果、光結合による電力伝達と電磁結合による電力伝達を独立して個別に設計することが可能となる。さらに、トランスの２次巻線に誘起される誘導起電力のために光起電力素子の充電電荷が放電してしまうことが無く、スイッチング時間をさらに短縮できる。
【００１５】
請求項２の発明は、上記目的を達成するために、互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路がトランスの１次巻線と駆動電圧の印加により発光する発光素子との並列回路で構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との並列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたことを特徴とし、光結合による電力伝達を電力供給手段により補うことで半導体スイッチ素子のスイッチング時間を短縮させることが可能な駆動回路が実現できる。また、発光素子に流れる電流とトランスの１次巻線に流れる電流を個別に調整することができる。その結果、光結合による電力伝達と電磁結合による電力伝達を独立して個別に設計することが可能となる。さらに、トランスの２次巻線に誘起される誘導起電力のために光起電力素子の充電電荷が放電してしまうことが無く、スイッチング時間をさらに短縮できる。
【００１６】
請求項３の発明は、請求項１の発明において、トランスの２次巻線に誘導起電力が誘起される時間を光起電力素子に光起電力が生じる時間よりも短くする手段を備えたことを特徴とし、請求項１の発明の作用に加えて、１次側回路における電力消費が低減できる。
【００１７】
請求項４の発明は、請求項３の発明において、駆動電源からトランスの１次巻線に印加される駆動電圧の立ち上がりを急峻とし且つ立ち下がりを比較的緩やかとする手段を備えたことを特徴とし、請求項３の発明の作用に加えて、トランスの１次巻線に印加される駆動電圧の立ち下がり時に２次巻線に誘起される光起電力と逆極性の誘導起電力を抑制することができ、定常時における２次側回路の電圧変動を抑えることができる。
【００１８】
請求項５の発明は、請求項４の発明において、駆動電源からの電力供給停止時にトランスの２次巻線に誘起される誘導起電力を、駆動電源からの電力供給時に光起電力素子に生じる光起電力と逆極性としたことを特徴とし、請求項４の発明の作用に加えて、半導体スイッチ素子のゲート電極の蓄積電荷並びに光起電力素子の蓄積電荷の放電を促進して半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できる。
【００１９】
請求項６の発明は、請求項１〜５の何れか１項の発明において、１次側回路がトランスの１次巻線と直列に接続される容量素子を具備することを特徴とし、請求項１〜５の何れか１項の発明と同様の作用を奏する。
【００２０】
請求項７の発明は、請求項１〜６の何れか１項の発明において、２次側回路がトランスの２次巻線と直列に接続される整流素子を具備し、整流素子は、光起電力素子に光起電力が生じるときにトランスの２次巻線に誘起される誘導起電力による電流が光起電力素子に流れ込む向きに接続されてなることを特徴とし、トランスの２次巻線に誘導起電力が誘起されなくなった後に光起電力による電流が２次巻線に流れることを阻止でき、２次側回路の電力を長時間維持する必要がある場合にも対応できる。
【００２１】
請求項８の発明は、請求項７の発明において、１次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を整流素子と並列に接続したことを特徴とし、請求項７の発明の作用に加えて、発光素子の消灯時にはスイッチ素子がオンして整流素子の両端を短絡するため、光起電力素子の蓄積電荷の放電を促進して半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できる。
【００２２】
請求項９の発明は、請求項８の発明において、スイッチ素子をＭＯＳＦＥＴで構成するとともに整流素子をＭＯＳＦＥＴの寄生ダイオードで代用し、スイッチ素子のゲート電極を２次巻線の一端に接続してなることを特徴とし、請求項８の発明と同様の作用を奏する。
【００２３】
請求項１０の発明は、請求項７の発明において、１次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を光起電力素子と並列に接続したことを特徴とし、請求項７の発明の作用に加えて、発光素子の消灯時にスイッチ素子を介して光起電力素子の蓄積電荷を放電することで半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できる。
【００２４】
請求項１１の発明は、請求項１０の発明において、ＭＯＳＦＥＴからなるスイッチ素子のドレイン電極及びソース電極を光起電力素子の両極に接続するとともに、トランスの２次側に設けた補助巻線にスイッチ素子のゲート電極を接続し、トランスの２次巻線に光起電力と逆極性の誘導起電力が誘起されたときにスイッチ素子をオンさせてなることを特徴とし、請求項１０の発明と同様の作用を奏する。
【００２５】
請求項１２の発明は、上記目的を達成するために、２つの電界効果トランジスタの制御端子同士および各一対の主端子のうちの一方の主端子同士をそれぞれ共通接続して構成された半導体スイッチ素子と、共通接続された制御端子と一方の主端子との間に制御入力を与える請求項１〜１１の何れかに記載の駆動回路とを備えたことを特徴とし、光結合による電力伝達を電力供給手段により補うことでスイッチング時間を短縮させることが可能な半導体リレーが実現できる。
【００２６】
【発明の実施の形態】
以下の実施形態では、本発明に係る駆動回路で駆動する半導体スイッチ素子としてｎチャネルＭＯＦＦＥＴを例示するが、これに限らずｐチャネルＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などを含む半導体スイッチ素子全般の駆動回路に対して本発明の技術思想が適用可能である。また、各実施形態では、電力供給手段として磁気結合手段又は静電結合手段を例示しているが、これらに限定する趣旨ではなく、熱結合手段や圧電結合手段等の高速で電力伝達が可能な手段であれば、本発明における電力供給手段に適用可能である。
【００２７】
本発明の実施形態を説明する前に、本発明の参考となる参考例１〜４について説明する。
【００２８】
（参考例１）
本参考例では、図１に示すように、１個のｎチャネルＭＯＳＦＥＴからなる半導体スイッチ素子２２の駆動回路を例示する。なお、本参考例では、ｎチャネルＭＯＳＦＥＴのゲート端子（以下、ゲートと略称する）が制御端子、ソース端子（以下、ソースと略称する）が一方の主端子、ドレイン端子（以下、ドレインと略称する）が他方の主端子をそれぞれ構成しており、ゲート−ソース間に与えられるゲート電圧（ゲート−ソース間電圧）が制御入力となる。
【００２９】
本参考例の駆動回路は、トランスＴの１次巻線Ｎ１、発光素子１１、抵抗Ｒ１並びに駆動電源１２の直列回路からなる１次側回路１０と、トランスＴの２次巻線Ｎ２と光起電力素子２１の直列回路並びに制御回路３０からなる２次側回路２０とを備えている。ここで、制御回路３０は、図１０に示した従来例におけるノーマリオン型のｎチャネルＭＯＳＦＥＴ２３、バイアス抵抗Ｒ２、およびｎチャネルＭＯＳＦＥＴ２４からなる回路と同一のものである。
【００３０】
１次側回路１０では、駆動電源１２の両端間に抵抗Ｒ１を介してトランスＴの１次巻線Ｎ１及び発光素子１１の直列回路が接続されている。なお、駆動電源１２は半導体スイッチ素子２２のゲート駆動に適したパルス電圧を出力する単極性のパルス電源により構成されており、その出力電圧が半導体スイッチ素子（ｎチャネルＭＯＳＦＥＴ）２２のオン電圧と０Ｖとの２値をとれるようになっている。
【００３１】
また、２次側回路２０では、半導体スイッチ素子２２のゲート−ソース間にトランスＴの２次巻線Ｎ２及び光起電力素子２１の直列回路が接続されている。ここで、駆動電源１２からの電力供給時（出力電圧がオン電圧の時）に光起電力素子２１に生じる光起電力とトランスＴの２次巻線Ｎ２に誘起される誘導起電力との極性を一致させるように、トランスＴの極性が設定してある。
【００３２】
次に、本参考例の駆動回路の動作を説明する。
【００３３】
まず、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作について説明する。
【００３４】
駆動電源１２からパルス電圧が出力されて出力電圧が０Ｖからオン電圧に立ち上がると、抵抗Ｒ１並びにトランスＴの１次巻線Ｎ１を介して発光素子１１に電流が流れて発光素子１１が発光し、発光素子１１と光結合されている光起電力素子２１に光起電力が生じる。一方、駆動電源１２の出力電圧の立ち上がり時にはトランスＴの１次巻線Ｎ１に急激に電流が流れることで２次巻線Ｎ２に誘導起電力が生じる。そして、２次巻線Ｎ２に生じる誘導起電力の極性が光起電力素子２１に生じる光起電力の極性と一致させてあるから、これら２種類の起電力（光起電力と誘導起電力）によって２次側回路２０に流れる電流で光起電力素子２１の正極と負極との間の容量（以下、端子間容量という）と半導体スイッチ素子２２のゲート−ソース間容量（入力容量）が充電される。そして、この充電電圧が閾値電圧を超えると半導体スイッチ素子２２がターンオンする。
【００３５】
すなわち、光起電力素子２１に生じる光起電力だけでなくトランスＴの２次巻線Ｎ２に生じる誘導起電力と合わせて光起電力素子２１の端子間容量並びに半導体スイッチ素子２２の入力容量が充電されるため、光起電力のみによる従来例に比較して、半導体スイッチ素子２２をターンオンさせるのに要する時間（スイッチング時間）を短縮させることが可能である。
【００３６】
次に、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作を説明する。
【００３７】
駆動電源１２の出力電圧が０Ｖになり、発光素子１１が消灯すると、光起電力素子２１の出力電流が減少し、制御回路３０によって半導体スイッチ素子２２のゲート−ソース間に蓄積されていた電荷および光起電力素子２１の正極と負極との間に蓄積されていた電荷が放電され、半導体スイッチ素子２２のゲート−ソース間電圧が閾値電圧を下回ったときに半導体スイッチ素子２２がターンオフする。ここで、駆動電源１２の出力電圧がオン電圧から０Ｖに立ち下がる時にトランスＴの１次巻線Ｎ１に流れる電流が急激に減少すると、２次巻線Ｎ２には半導体スイッチ素子２２のゲート−ソース間を逆バイアスする向きに誘導起電力が生じ、制御回路３０による電荷の放電が促進される。
【００３８】
而して、ターンオフ時においては、トランスＴの２次巻線Ｎ２に生じる誘導起電力で半導体スイッチ素子２２のゲート−ソース間を逆バイアスすることにより、従来例に比較して半導体スイッチ素子２２をターンオフさせるのに要する時間（スイッチング時間）を短縮させることが可能である。
【００３９】
（参考例２）
本参考例は、図２に示すように１次側回路１０の発光素子１１と逆並列にダイオード１３が接続されるとともに、駆動電源１２が正負のパルス電圧を出力する双極性のパルス電源からなる点に特徴があり、これ以外の構成並びにターンオン時の動作については参考例１と共通である。
【００４０】
次に、本参考例の特徴となるターンオフ時の動作について説明する。
【００４１】
駆動電源１２の出力電圧がオン電圧から０Ｖを超えてオフ電圧（例えば、オン電圧の極性を反転させた電圧）まで低下すると、発光素子１１が消灯して光起電力素子２１の出力電流が減少するとともに、トランスＴの１次巻線Ｎ１に流れる電流が急激に反転して２次巻線Ｎ２に半導体スイッチ素子２２のゲート−ソース間を逆バイアスする向きに誘導起電力が生じる。このときの誘導起電力は参考例１における駆動電源１２の出力電圧立ち下がり時に生じる誘導起電力よりもかなり大きくなるから、参考例１に比較して電荷の放電がさらに促進され、半導体スイッチ素子２２をターンオフさせるのに要する時間が一層短縮されることになる。
【００４２】
（参考例３）
本参考例は、図３に示すように１次側回路１０が発光素子１１及び抵抗Ｒ３の直列回路とトランスＴの１次巻線Ｎ１及び抵抗Ｒ１の直列回路を互いに並列接続して構成される点に特徴があり、これ以外の構成並びに動作については参考例２と基本的に共通である。
【００４３】
本参考例では、駆動電源１２の出力電圧がオン電圧に立ち上がると抵抗Ｒ３を介して発光素子１１に電流が流れるととともに抵抗Ｒ１を介してトランスＴの１次巻線Ｎ１にも電流が流れて半導体スイッチ素子２２をターンオンし、駆動電源１２の出力電圧がオン電圧からオフ電圧まで立ち下がると抵抗Ｒ１を介してトランスＴの１次巻線Ｎ１のみに逆向きに電流が流れて半導体スイッチ素子２２をターンオフする。
【００４４】
而して、本参考例では、発光素子１１に直列接続された抵抗Ｒ３で発光素子１１に流れる電流を調整し、１次巻線Ｎ１に直列接続された抵抗Ｒ１で１次巻線Ｎ１に流れる電流を調整することによって、光結合による電力伝達と電磁結合による電力伝達を個別に設計可能になるという利点がある。
【００４５】
（参考例４）
本参考例の回路図を図４に示す。但し、基本的な構成は参考例２と共通であるから、共通する構成要素には同一の符号を付して説明を省略する。
【００４６】
１次側回路１０では、駆動電源１２の両端間にトランスＴの１次巻線Ｎ１、発光素子１１並びに抵抗Ｒ１の直列回路が接続され、ダイオード１３と抵抗Ｒ３の直列回路並びにコンデンサＣ１が発光素子１１と抵抗Ｒ１の直列回路とそれぞれ並列に接続されている。なお、ダイオード１３は発光素子１１と逆並列、すなわち発光素子１１のアノードにダイオード１３のカソードが接続され、発光素子１１のカソードとダイオード１３のアノードが抵抗Ｒ１，Ｒ３を介して接続されている。
【００４７】
また、２次側回路２０では、トランスＴの２次巻線Ｎ２とダイオード２５の直列回路が光起電力素子２１と並列に接続され、ノーマリオフ型のｎチャンネルＭＯＳＦＥＴからなるスイッチ素子２６がダイオード２５と並列に接続されている。なお、ダイオード２５はスイッチ素子２６（ｎチャンネルＭＯＳＦＥＴ）の寄生ダイオードで代用される。ここで、ダイオード２５は駆動電源１２の出力電圧がオフ電圧からオン電圧に立ち上がったときにトランスＴの２次巻線Ｎ２に誘起される誘導起電力によって導通する向きに接続されている。また、スイッチ素子２６のドレイン及びソースがダイオード２５のカソード及びアノードにそれぞれ接続されるとともにゲートが光起電力素子２１の負極に接続されている。
【００４８】
次に、本参考例の駆動回路の動作を説明する。
【００４９】
まず、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作について説明する。
【００５０】
駆動電源１２からパルス電圧が出力されて出力電圧がオン電圧に立ち上がると、トランスＴの１次巻線Ｎ１を介して発光素子１１に電流が流れて発光素子１１が発光し、発光素子１１と光結合されている光起電力素子２１に光起電力が生じる。一方、駆動電源１２の出力電圧の立ち上がり時にはトランスＴの１次巻線Ｎ１に急激に電流が流れることで２次巻線Ｎ２に誘導起電力が生じる。そして、２次巻線Ｎ２に生じる誘導起電力の極性が光起電力素子２１に生じる光起電力の極性と一致させてあるから、これら２種類の起電力（光起電力と誘導起電力）によって２次側回路２０に流れる電流で光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量が充電される。そして、この充電電圧が閾値電圧を超えると半導体スイッチ素子２２がターンオンする。
【００５１】
ここで、駆動電源１２の出力電圧が立ち上がった初期の時点では、発光素子１１と抵抗Ｒ１の直列回路のインピーダンスに比較してコンデンサＣ１のインピーダンスが低いためにコンデンサＣ１により多くの電流が流れ、コンデンサＣ１のない場合に比較してトランスＴの１次巻線Ｎ１には急激に大きな電流が流れることになる。よって、２次巻線Ｎ２に誘起される誘導起電力もコンデンサＣ１がない場合に比べて大きくなり、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電に要する時間、すなわち半導体スイッチ素子２２をターンオンさせる時間をさらに短縮することができる。また、２次巻線Ｎ２の誘導起電力が光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量を充分に充電し終えるタイミング、つまり、半導体スイッチ素子２２が定常的にオンしている状態でコンデンサＣ１が充電しきるように設計しておけば、コンデンサＣ１が充電しきった後は１次側回路１０の電流が全て発光素子１１と抵抗Ｒ１を通して流れるから、電流を低減して定常時における電力消費を抑えることができる。しかも、発光素子１１に流れる電流は、トランスＴの１次巻線Ｎ１に上記初期時点で流れる電流と独立して、抵抗Ｒ１の抵抗値に応じて定常時に必要な量だけ流れるように調整することができ、発光素子１１に大電流を流す必要がないことから、発光素子１１の素子寿命を延ばしたり、発熱を抑えることにより、駆動回路全体の動作を安定させることができる。
【００５２】
一方、２次側回路２０においては、光起電力素子２１の光起電力よりもトランスＴの２次巻線Ｎ２の誘導起電力の立ち上がりの方が早くなるから、駆動電源１２の出力電圧の立ち上がりの初期時（過渡時）には、主として２次巻線Ｎ２の誘導起電力によってダイオード２５を介して電流が供給されて光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量が充電される。その後の定常状態では、２次巻線Ｎ２の誘導起電力が消滅するが、ダイオード２５によって光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷が２次巻線Ｎ２を介して放電されるのを防ぎ、光起電力素子２１の光起電力が完全に立ち上がった後は、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷が光起電力によって保持されることになる。
【００５３】
すなわち、本参考例も参考例１〜３と同様に、光起電力のみによる従来例に比較して、半導体スイッチ素子２２をターンオン時のスイッチング時間を短縮させることが可能である。さらに、本参考例では上述のように、半導体スイッチ素子２２をターンオンさせた後の定常状態における１次側回路１０への入力電力を低減することができ、発光素子１１の長寿命化や駆動回路全体の動作の安定化が図れるという利点がある。
【００５４】
次に、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作を説明する。
【００５５】
駆動電源１２の出力電圧が０Ｖを超えてオフ電圧まで低下すると、発光素子１１が消灯して光起電力素子２１の出力電流が減少し、トランスＴの１次巻線Ｎ１に流れる電流が急激に反転するために２次巻線Ｎ２にはターンオン時の光起電力と逆極性の誘導起電力が誘起される。この誘導起電力によってスイッチ素子２６のゲート−ソース間が順バイアスされてスイッチ素子２６がターンオンしてダイオード２５のアノード−カソード間を短絡する。その結果、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷がスイッチ素子２６を介して誘導起電力により急速に放電する。このとき、トランスＴの１次巻線Ｎ１に流れる電流は駆動電源１２の出力電圧の立ち下がりの初期時には、上述のターンオン時（出力電圧の立ち上がり時）と同様にコンデンサＣ１を介して急激に流れ、定常状態ではダイオード１３及び抵抗Ｒ３を介して流れることになるから、ターンオン時と同様にターンオフ時のスイッチング時間が短縮されると同時に定常時の１次側回路１０の入力電力が低減できる。
【００５６】
（実施形態１）
本実施形態の回路図を図５に示す。但し、基本的な構成は参考例４と共通であるから、共通する構成要素には同一の符号を付して説明を省略する。
【００５７】
１次側回路１０では、遅延部１６、トランスＴの１次巻線Ｎ１、コンデンサＣ１、抵抗Ｒ２の直列回路と、発光素子１１並びに抵抗Ｒ１の直列回路とが駆動電源１２の両端間に互いに並列接続され、コンデンサＣ１には抵抗Ｒ４が並列に接続されている。
【００５８】
遅延部１６は、２つのインバータＩＶ１，ＩＶ２の直列回路からなり、駆動電源１２からトランスＴの１次巻線Ｎ１に印加される出力電圧の立ち上がり並びに立ち下がりを遅延させる。すなわち、本実施形態においては、トランスＴの２次巻線Ｎ２に誘導起電力が誘起されるタイミングを光起電力素子２１に光起電力が生じるタイミングよりも遅くなるように制御（遅延）する制御手段を遅延部１６で構成している。なお、２次側回路２０の構成は参考例４と同一構成である。
【００５９】
次に、本実施形態の駆動回路の動作を説明する。
【００６０】
まず、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作について説明する。
【００６１】
駆動電源１２からパルス電圧が出力されて出力電圧がオン電圧に立ち上がると、発光素子１１に電流が流れて発光素子１１が発光し、発光素子１１と光結合されている光起電力素子２１に光起電力が生じるとともに、トランスＴの１次巻線Ｎ１に急激に電流が流れることで２次巻線Ｎ２に誘導起電力が生じ、これら２種類の起電力（光起電力と誘導起電力）によって２次側回路２０に流れる電流で光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量が充電され、この充電電圧が閾値電圧を超えると半導体スイッチ素子２２がターンオンする。
【００６２】
ところで、発光素子１１とトランスＴの１次巻線Ｎ１に同じタイミングでオン電圧が印加されたとすると、光起電力素子２１の光起電力を生じるタイミングがトランスＴの２次巻線Ｎ２に誘導起電力が生じるタイミングよりも遅れてしまい、誘導起電力によって充電された光起電力素子２１の端子間容量の充電電荷が光起電力の発生していない光起電力素子２１自身を介して放電してしまうことになる。これに対して本実施形態では、トランスＴの１次巻線Ｎ１に印加される電圧の立ち上がりを遅延部１６によって遅延させ、光起電力素子２１に光起電力が生じるタイミングをトランスＴの２次巻線Ｎ２に誘導起電力が誘起されるタイミングよりも遅くならないようにして、上述の光起電力発生の遅延による電荷の放電を防いでいる。また、コンデンサＣ１と抵抗Ｒ２の直列回路が微分回路を形成しており、駆動電源１２からトランスＴの１次巻線Ｎ１に印加される電圧の立ち上がりが急峻となり且つ立ち下がりが比較的緩やかとなるので、トランスＴの１次巻線Ｎ１に印加される電圧の立ち下がり時に２次巻線Ｎ２に誘起される光起電力と逆極性の誘導起電力を抑制し、定常時における２次側回路２０の電圧変動を抑えることができる。さらに、コンデンサＣ１に並列接続した抵抗Ｒ４で１次巻線Ｎ１に蓄積されたエネルギを消費させて１次巻線Ｎ１、コンデンサＣ１及び抵抗Ｒ２による直列共振を早急に収束させるとともに、定常時における消費電流を抵抗Ｒ４で抑制するようにしている。なお、２次側回路２０の動作は参考例４と同一であるから説明を省略する。
【００６３】
すなわち、本実施形態も参考例１〜４と同様に、光起電力のみによる従来例に比較して、半導体スイッチ素子２２のターンオン時のスイッチング時間を短縮させることが可能である。さらに、本実施形態では上述のように、光起電力素子２１に光起電力が生じるタイミングをトランスＴの２次巻線Ｎ２に誘導起電力が誘起されるタイミングよりも遅くならないようにしているから、光起電力発生の遅延による電荷の放電を防いで半導体スイッチ素子２２を確実にターンオンさせることができ、しかも、半導体スイッチ素子２２をターンオンさせた後の定常状態における１次側回路１０への入力電力を低減することができて発光素子１１の長寿命化や駆動回路全体の動作の安定化が図れるという利点がある。
【００６４】
次に、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作を説明する。
【００６５】
駆動電源１２の出力電圧が０Ｖを超えてオフ電圧まで低下すると、発光素子１１が消灯して光起電力素子２１の出力電流が減少し、トランスＴの１次巻線Ｎ１に流れる電流が急激に反転するために２次巻線Ｎ２にはターンオン時の光起電力と逆極性の誘導起電力が誘起される。この誘導起電力によってスイッチ素子２６のゲート−ソース間が順バイアスされてスイッチ素子２６がターンオンしてダイオード２５のアノード−カソード間を短絡し、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷がスイッチ素子２６を介して誘導起電力により急速に放電する。このとき、発光素子１１が消灯するタイミングとトランスＴの１次巻線Ｎ１にオフ電圧が印加されるタイミングが同じであると、トランスＴの２次巻線Ｎ２に生じる誘導起電力によって光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷の放電が阻害されてしまうので、本実施形態ではトランスＴの１次巻線Ｎ１に印加される電圧の立ち下がりを遅延部１６によって遅延させ、光起電力素子２１の光起電力が消滅するタイミングをトランスＴの２次巻線Ｎ２に誘導起電力が誘起されるタイミングよりも遅くならないようにして、上述の光起電力消滅の遅延による電荷の放電遅れを防いでいる。また、トランスＴの１次巻線Ｎ１に流れる電流は駆動電源１２の出力電圧の立ち下がりの初期時には、上述のターンオン時（出力電圧の立ち上がり時）と同様にコンデンサＣ１を介して急激に流れ、定常状態では抵抗Ｒ４を介して流れることになるから、ターンオン時と同様にターンオフ時のスイッチング時間が短縮されると同時に定常時の１次側回路１０の入力電力が低減できる。
【００６６】
すなわち、本実施形態では上述のように、光起電力素子２１の光起電力が消滅するタイミングをトランスＴの２次巻線Ｎ２に逆極性の誘導起電力が誘起されるタイミングよりも遅くならないようにしているから、光起電力消滅の遅延による電荷の放電を防いで半導体スイッチ素子２２を確実にターンオフさせることができ、しかも、半導体スイッチ素子２２をターンオフさせた後の定常状態における１次側回路１０への入力電力を低減することができる。
【００６７】
なお、本実施形態の２次側回路２０を図６に示す回路構成としてもよい。すなわち、トランスＴの２次巻線Ｎ２の両端をそれぞれスイッチ素子２６ａ，２６ｂを介して光起電力素子２１の両極に接続するとともに、各スイッチ素子２６ａ，２６ｂのゲートが、それぞれ他方のスイッチ素子２６ｂ，２６ａと接続された２次巻線Ｎ２の一端に接続されている。なお、スイッチ素子２６ａ，２６ｂには寄生ダイオードからなるダイオード２５ａ，２５ｂが並列に接続されている。そして、半導体スイッチ素子２２のターンオン時には２次巻線Ｎ２に誘起される誘導起電力でスイッチ素子２６ａがオンし、ターンオフ時には２次巻線Ｎ２に誘起される逆極性の誘導起電力でスイッチ素子２６ｂがオンすることにより、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量への充放電が行われる。
【００６８】
（実施形態２）
本実施形態の回路図を図７に示す。但し、基本的な構成は実施形態１と共通であるから、共通する構成要素には同一の符号を付して説明を省略する。
【００６９】
２次側回路２０では、トランスＴの２次巻線Ｎ２及びダイオード２５の直列回路と、ノーマリオフ型のｎチャンネルＭＯＳＦＥＴからなるスイッチ素子２６とが光起電力素子２１と並列に接続され、トランスＴの２次側に設けられた補助巻線Ｎ３の両端がスイッチ素子２６のゲートと光起電力素子２１の負極にそれぞれ接続されている。この補助巻線Ｎ３は２次巻線Ｎ２と同じ極性に設定されており、２次巻線Ｎ２に光起電力と同極性の誘導起電力が生じるときにスイッチ素子２６を逆バイアスし、２次巻線Ｎ２に光起電力と逆極性の誘導起電力が生じるときにスイッチ素子２６を順バイアスする誘導起電力が誘起されるようにしてある。なお、１次側回路１０の構成は実施形態１と同一であるから説明は省略する。
【００７０】
次に、本実施形態の駆動回路の動作を説明する。但し、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作は実施形態１と共通であるから説明を省略し、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作についてのみ説明する。
【００７１】
駆動電源１２の出力電圧が０Ｖを超えてオフ電圧まで低下すると、発光素子１１が消灯して光起電力素子２１の出力電流が減少し、トランスＴの１次巻線Ｎ１に流れる電流が急激に反転するために２次巻線Ｎ２及び補助巻線Ｎ３にはターンオン時の光起電力と逆極性の誘導起電力がそれぞれ誘起される。この誘導起電力によってスイッチ素子２６のゲート−ソース間が順バイアスされてスイッチ素子２６がターンオンし、光起電力素子２１の両極間並びに半導体スイッチ素子２２のゲート−ソース間を短絡して光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷がスイッチ素子２６を介して急速に放電され、半導体スイッチ素子２２のゲート−ソース間電圧が閾値電圧を下回ったときに半導体スイッチ素子２２がターンオフする。
【００７２】
而して、ターンオフ時においては、トランスＴの補助巻線Ｎ３に生じる誘導起電力でスイッチ素子２６をオンとし、スイッチ素子２６を介して半導体スイッチ素子２２のゲート−ソース間を逆バイアスすることにより、従来例に比較して半導体スイッチ素子２２をターンオフさせるのに要する時間（スイッチング時間）を短縮させることが可能である。
【００７３】
（実施形態３）
本実施形態の駆動回路は、図８に示すように発光素子１１、抵抗Ｒ１並びに正負のパルス電圧を出力する双極性のパルス電源からなる駆動電源１２の直列回路からなる１次側回路１０と、光起電力素子２１並びに制御回路３０からなる２次側回路２０と、駆動電源１２から１次側回路１０に印加される駆動電圧の変化に応じて２次側回路２０に電力を供給するように１次側回路１０と２次側回路２０を静電結合する静電結合手段とを備えている。ここで、静電結合手段は、駆動電源１２と抵抗Ｒ１の接続点と光起電力素子２１の正極との間に接続されるコンデンサ１４と、駆動電源１２と発光素子１１の負極と光起電力素子２１の負極との間に接続されるコンデンサ１５とからなる。
【００７４】
次に、本実施形態の駆動回路の動作を説明する。
【００７５】
まず、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作について説明する。
【００７６】
駆動電源１２からパルス電圧が出力されて出力電圧がオフ電圧からオン電圧に立ち上がると、抵抗Ｒ１並びにトランスＴの１次巻線Ｎ１を介して発光素子１１に電流が流れて発光素子１１が発光し、発光素子１１と光結合されている光起電力素子２１に光起電力が生じて２次側回路２０に電流が流れるとともに、駆動電源１２の出力電圧の立ち上がり時にはコンデンサ１４，１５を介して駆動電源１２から２次側回路２０へ電流が供給され、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量が充電される。そして、この充電電圧が閾値電圧を超えると半導体スイッチ素子２２がターンオンする。
【００７７】
すなわち、光起電力素子２１に生じる光起電力による電流だけでなくコンデンサ１４，１５を介して駆動電源１２から供給される電流と合わせて光起電力素子２１の端子間容量並びに半導体スイッチ素子２２の入力容量が充電されるため、光起電力のみによる従来例に比較して、半導体スイッチ素子２２をターンオンさせるのに要するスイッチング時間を短縮させることが可能である。
【００７８】
次に、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作を説明する。
【００７９】
駆動電源１２の出力電圧がオン電圧からオフ電圧に立ち下がって発光素子１１が消灯すると、光起電力素子２１の出力電流が減少し、制御回路３０によって半導体スイッチ素子２２のゲート−ソース間に蓄積されていた電荷および光起電力素子２１の正極と負極との間に蓄積されていた電荷が放電され、半導体スイッチ素子２２のゲート−ソース間電圧が閾値電圧を下回ったときに半導体スイッチ素子２２がターンオフする。ここで、駆動電源１２の出力電圧がオフ電圧に立ち下がる時には、コンデンサ１４，１５を介して駆動電源１２から２次側回路２０へ電流が供給されて制御回路３０による電荷の放電が促進されることになる。
【００８０】
而して、ターンオフ時においては、コンデンサ１４，１５を介して駆動電源１２により半導体スイッチ素子２２のゲート−ソース間を逆バイアスするため、従来例に比較して半導体スイッチ素子２２をターンオフさせるのに要するスイッチング時間を短縮させることが可能である。
【００８１】
（実施形態４）
本実施形態は、図９に示すようにゲート同士およびソース同士がそれぞれ共通接続された２個のｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂからなる半導体スイッチ素子２２と、参考例３の駆動回路とを備えた、いわゆるフォトモスリレーと呼ばれる半導体リレーを構成している。但し、半導体スイッチ素子２２をターンオン並びにターンオフさせる動作は参考例３と同一であるから説明は省略する。
【００８２】
而して、上述のように構成される半導体リレーにおいても、従来例の半導体リレーに比較してスイッチング時間を短縮させることができる。なお、半導体リレーを構成する駆動回路は参考例３に限定されるものではなく、参考例１，参考例２あるいは参考例４，実施形態１〜３の何れの駆動回路であっても構わない。
【００８３】
【発明の効果】
請求項１の発明は、互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路が駆動電圧の印加により発光する発光素子とトランスの１次巻線を互いに並列接続して構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との直列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたので、光結合による電力伝達を電力供給手段により補うことで半導体スイッチ素子のスイッチング時間を短縮させることが可能な駆動回路が実現でき、また、発光素子に流れる電流とトランスの１次巻線に流れる電流を個別に調整することができるために光結合による電力伝達と電磁結合による電力伝達を独立して個別に設計することが可能となり、さらに、トランスの２次巻線に誘起される誘導起電力のために光起電力素子の充電電荷が放電してしまうことが無く、スイッチング時間をさらに短縮できるという効果がある。
【００８４】
請求項２の発明は、互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路がトランスの１次巻線と駆動電圧の印加により発光する発光素子との並列回路で構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との並列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたので、光結合による電力伝達を電力供給手段により補うことで半導体スイッチ素子のスイッチング時間を短縮させることが可能な駆動回路が実現でき、また、発光素子に流れる電流とトランスの１次巻線に流れる電流を個別に調整することができるために光結合による電力伝達と電磁結合による電力伝達を独立して個別に設計することが可能となり、さらに、トランスの２次巻線に誘起される誘導起電力のために光起電力素子の充電電荷が放電してしまうことが無く、スイッチング時間をさらに短縮できるという効果がある。
【００８５】
請求項３の発明は、請求項１の発明において、トランスの２次巻線に誘導起電力が誘起される時間を光起電力素子に光起電力が生じる時間よりも短くする手段を備えたので、請求項１の発明の効果に加えて、１次側回路における電力消費が低減できるという効果がある。
【００８６】
請求項４の発明は、請求項３の発明において、駆動電源からトランスの１次巻線に印加される駆動電圧の立ち上がりを急峻とし且つ立ち下がりを比較的緩やかとする手段を備えたので、請求項３の発明の効果に加えて、トランスの１次巻線に印加される駆動電圧の立ち下がり時に２次巻線に誘起される光起電力と逆極性の誘導起電力を抑制することができ、定常時における２次側回路の電圧変動を抑えることができるという効果がある。
【００８７】
請求項５の発明は、請求項４の発明において、駆動電源からの電力供給停止時にトランスの２次巻線に誘起される誘導起電力を、駆動電源からの電力供給時に光起電力素子に生じる光起電力と逆極性としたので、請求項４の発明の効果に加えて、半導体スイッチ素子のゲート電極の蓄積電荷並びに光起電力素子の蓄積電荷の放電を促進して半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できるという効果がある。
【００８８】
請求項６の発明は、請求項１〜５の何れか１項の発明において、１次側回路がトランスの１次巻線と直列に接続される容量素子を具備するので、請求項１〜５の何れか１項の発明と同様の効果を奏する。
【００８９】
請求項７の発明は、請求項１〜６の何れか１項の発明において、２次側回路がトランスの２次巻線と直列に接続される整流素子を具備し、整流素子は、光起電力素子に光起電力が生じるときにトランスの２次巻線に誘起される誘導起電力による電流が光起電力素子に流れ込む向きに接続されてなるので、トランスの２次巻線に誘導起電力が誘起されなくなった後に光起電力による電流が２次巻線に流れることを阻止でき、２次側回路の電力を長時間維持する必要がある場合にも対応できるという効果がある。
【００９０】
請求項８の発明は、請求項７の発明において、１次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を整流素子と並列に接続したので、請求項７の発明の効果に加えて、発光素子の消灯時にはスイッチ素子がオンして整流素子の両端を短絡するため、光起電力素子の蓄積電荷の放電を促進して半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できるという効果がある。
【００９１】
請求項９の発明は、請求項８の発明において、スイッチ素子をＭＯＳＦＥＴで構成するとともに整流素子をＭＯＳＦＥＴの寄生ダイオードで代用し、スイッチ素子のゲート電極を２次巻線の一端に接続してなるので、請求項８の発明と同様の効果を奏する。
【００９２】
請求項１０の発明は、請求項７の発明において、１次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を光起電力素子と並列に接続したので、請求項７の発明の効果に加えて、発光素子の消灯時にスイッチ素子を介して光起電力素子の蓄積電荷を放電することで半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できるという効果がある。
【００９３】
請求項１１の発明は、請求項１０の発明において、ＭＯＳＦＥＴからなるスイッチ素子のドレイン電極及びソース電極を光起電力素子の両極に接続するとともに、トランスの２次側に設けた補助巻線にスイッチ素子のゲート電極を接続し、トランスの２次巻線に光起電力と逆極性の誘導起電力が誘起されたときにスイッチ素子をオンさせてなるので、請求項１０の発明と同様の効果を奏する。
【００９４】
請求項１２の発明は、２つの電界効果トランジスタの制御端子同士および各一対の主端子のうちの一方の主端子同士をそれぞれ共通接続して構成された半導体スイッチ素子と、共通接続された制御端子と一方の主端子との間に制御入力を与える請求項１〜１１の何れかに記載の駆動回路とを備えたので、光結合による電力伝達を電力供給手段により補うことでスイッチング時間を短縮させることが可能な半導体リレーが実現できるという効果がある。
【図面の簡単な説明】
【図１】 本発明の参考例１を示す回路図である。
【図２】 本発明の参考例２を示す回路図である。
【図３】 本発明の参考例３を示す回路図である。
【図４】 本発明の参考例４を示す回路図である。
【図５】 本発明の実施形態１を示す回路図である。
【図６】 同上の他の構成を示す回路図である。
【図７】 本発明の実施形態２を示す回路図である。
【図８】 本発明の実施形態３を示す回路図である。
【図９】 本発明の実施形態４を示す回路図である。
【図１０】 従来例を示す回路図である。
【符号の説明】
１０ １次側回路
１１ 発光素子
１２ 駆動電源
２０ ２次側回路
２１ 光起電力素子
２２ 半導体スイッチ素子
Ｔ トランス
【発明の属する技術分野】
本発明は、半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレーに関するものである。
【０００２】
【従来の技術】
近年、高周波のアナログ信号を高精度に伝達でき、高速にオンオフできるスイッチ要素として半導体スイッチのニーズが高まっている。このような半導体スイッチとしては、発光ダイオードのような発光素子と、フォトダイオードのような光起電力素子と、逆直列に接続された一対のＭＯＳＦＥＴからなり光起電力素子の出力によりオンオフされる半導体スイッチ素子とを備えた半導体リレーが知られている。
【０００３】
この種の半導体リレーの回路図を図１０に示す（特開昭６３−１５３９１６号公報参照）。図１０に示す半導体リレーは、発光ダイオードよりなる発光素子１１を含む１次側回路１０と、発光素子１１に光結合され光起電力を発生する光起電力素子２１を含む２次側回路２０と、ゲート端子（以下、ゲートと略称する）同士およびソース端子（以下、ソースと略称する）同士がそれぞれ共通接続された２個のｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂからなる半導体スイッチ素子２２とを備え、１次側回路１０から２次側回路へ光結合により直流電力を伝達し、２次側回路２０に含まれる光起電力素子２１の起電力に応答して半導体スイッチ素子２２をオンオフさせるように構成されている。なお、半導体スイッチ素子２２は、各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのドレイン端子（以下、ドレインと略称する）がそれぞれ出力端子（図示せず）に接続されている。
【０００４】
ここにおいて、発光素子１１の両端間には抵抗Ｒ１を介して駆動電源１２が接続されている。駆動電源１２はパルス電圧を出力するパルス電源により構成されている。また、上述の半導体スイッチ素子２２におけるゲート同士の接続点とソース同士の接続点との間には、ゲート−ソース間にバイアス抵抗Ｒ２が接続されたノーマリオン型（デプレッション型）のｎチャネルＭＯＳＦＥＴ２３が接続されている。このノーマリオン型のｎチャネルＭＯＳＦＥＴ２３は、半導体スイッチ素子２２の各ＭＯＳＦＥＴ２２ａ，２２ｂのゲート電荷を引く抜くために設けられている。さらに、ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のゲート−ソース間には、ゲート−ドレイン間が短絡されたｎチャネルＭＯＳＦＥＴ２４のソース−ドレイン間が接続されている。
【０００５】
以上説明した半導体リレーでは、駆動電源１２、抵抗Ｒ１、発光素子１１、光起電力素子２１、ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３、バイアス抵抗Ｒ２、およびｎチャネルＭＯＳＦＥＴ２４により半導体スイッチ素子２２の駆動回路を構成しており、半導体スイッチ素子２２は交流電力を導通、遮断できるようになっている。
【０００６】
以下、上述の駆動回路の動作について説明する。
【０００７】
まず、半導体スイッチ素子２２をオフ状態からオン状態へ移行させるときの動作について説明する。
【０００８】
駆動電源１２から抵抗Ｒ１を介して発光素子１１に順方向電流が流れると、発光素子１１が発光し、光起電力素子２１が光起電力を発生する。この光起電力による電流は最初、光起電力素子２１の正極−ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のドレイン−ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のソース−バイアス抵抗Ｒ２−光起電力素子２１の負極の経路で流れる。この電流によってバイアス抵抗Ｒ２の両端にはｎチャネルＭＯＳＦＥＴ２３のゲート−ソース間を逆バイアスする向きに電圧降下が発生し、バイアス抵抗Ｒ２の両端電圧がｎチャネルＭＯＳＦＥＴ２３の閾値電圧を超えるとｎチャネルＭＯＳＦＥＴ２３が高インピーダンス化する。この後、光起電力素子２１の光起電力による電流はそのほとんどが光起電力素子２１の正極−ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂの各ゲート−ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂの各ソース−バイアス抵抗Ｒ２−光起電力素子２１の負極の経路で流れて各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間を順バイアスする方向に充電する。そして、この充電電圧が各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂの閾値電圧を超えると各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂはターンオンする。さらに、各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間が完全に充電された後は、光起電力による電流は高インピーダンス化したノーマリオン型のｎチャネルＭＯＳＦＥＴ２３を通して、光起電力素子２１の正極−ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のドレイン−ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３のソース−バイアス抵抗Ｒ２−光起電力素子２１の負極の経路で流れ続ける。これは、ノーマリオン型のｎチャネルＭＯＳＦＥＴ２３は自らを通して流れる電流がバイアス抵抗Ｒ２での電圧降下によって高インピーダンス状態を保持しているためにある一定のインピーダンスで平衡状態に達するからである。この状態において、バイアス抵抗Ｒ２を流れていた電流の多くは並列接続されている中程度のインピーダンスに調整されたｎチャネルＭＯＳＦＥＴ２４を流れるようになり、バイアス抵抗Ｒ２の電圧降下によってｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間のバイアス電圧が低下してｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのオン抵抗が上昇しないようにしている。
【０００９】
次に、半導体スイッチ素子２２をオン状態からオフ状態へ移行させるときの動作について説明する。
【００１０】
駆動電源１２の出力電圧が０Ｖになり、発光素子１１が消灯すると、光起電力素子２１の出力電流が減少する。このため、バイアス抵抗Ｒ２の電圧降下が低下してノーマリオン型のｎチャネルＭＯＳＦＥＴ２３が低インピーダンス状態となる。すると、ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間に蓄積されていた電荷および光起電力素子２１の正極と負極との間に蓄積されていた電荷がｎチャネルＭＯＳＦＥＴ２３を通して放電され、ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間電圧が閾値電圧を下回ったときに各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂがターンオフする。
【００１１】
上述のように構成された半導体リレーは、半導体スイッチ素子２２の各ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのターンオン時にはｎチャネルＭＳＯＦＥＴ２２ａ，２２ｂのゲート−ソース間を比較的短い時間で充電して高速にターンオンするように動作し、充電が完了した後も光起電力素子２１の出力電圧のほとんどがｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート−ソース間に印加されてｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂが低オン抵抗に保持されるように動作する。一方、ターンオフ時においても、ｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂのゲート・ソース間に蓄積されている電荷を比較的短い時間で放電して高速にターンオフするように動作する。
【００１２】
【発明が解決しようとする課題】
しかしながら、現状では発光素子１１と光起電力素子２１との間の光結合による電力伝達効率が１％未満と非常に低いため、半導体スイッチ素子２２をターンオン並びにターンオフさせるのに要する時間（スイッチング時間）をこれ以上短縮することは困難である。
【００１３】
本発明は上記事由に鑑みて為されたものであり、その目的は、スイッチング時間を短縮させることが可能な半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレーを提供することにある。
【００１４】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路が駆動電圧の印加により発光する発光素子とトランスの１次巻線を互いに並列接続して構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との直列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたことを特徴とし、光結合による電力伝達を電力供給手段により補うことで半導体スイッチ素子のスイッチング時間を短縮させることが可能な駆動回路が実現できる。また、発光素子に流れる電流とトランスの１次巻線に流れる電流を個別に調整することができる。その結果、光結合による電力伝達と電磁結合による電力伝達を独立して個別に設計することが可能となる。さらに、トランスの２次巻線に誘起される誘導起電力のために光起電力素子の充電電荷が放電してしまうことが無く、スイッチング時間をさらに短縮できる。
【００１５】
請求項２の発明は、上記目的を達成するために、互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路がトランスの１次巻線と駆動電圧の印加により発光する発光素子との並列回路で構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との並列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたことを特徴とし、光結合による電力伝達を電力供給手段により補うことで半導体スイッチ素子のスイッチング時間を短縮させることが可能な駆動回路が実現できる。また、発光素子に流れる電流とトランスの１次巻線に流れる電流を個別に調整することができる。その結果、光結合による電力伝達と電磁結合による電力伝達を独立して個別に設計することが可能となる。さらに、トランスの２次巻線に誘起される誘導起電力のために光起電力素子の充電電荷が放電してしまうことが無く、スイッチング時間をさらに短縮できる。
【００１６】
請求項３の発明は、請求項１の発明において、トランスの２次巻線に誘導起電力が誘起される時間を光起電力素子に光起電力が生じる時間よりも短くする手段を備えたことを特徴とし、請求項１の発明の作用に加えて、１次側回路における電力消費が低減できる。
【００１７】
請求項４の発明は、請求項３の発明において、駆動電源からトランスの１次巻線に印加される駆動電圧の立ち上がりを急峻とし且つ立ち下がりを比較的緩やかとする手段を備えたことを特徴とし、請求項３の発明の作用に加えて、トランスの１次巻線に印加される駆動電圧の立ち下がり時に２次巻線に誘起される光起電力と逆極性の誘導起電力を抑制することができ、定常時における２次側回路の電圧変動を抑えることができる。
【００１８】
請求項５の発明は、請求項４の発明において、駆動電源からの電力供給停止時にトランスの２次巻線に誘起される誘導起電力を、駆動電源からの電力供給時に光起電力素子に生じる光起電力と逆極性としたことを特徴とし、請求項４の発明の作用に加えて、半導体スイッチ素子のゲート電極の蓄積電荷並びに光起電力素子の蓄積電荷の放電を促進して半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できる。
【００１９】
請求項６の発明は、請求項１〜５の何れか１項の発明において、１次側回路がトランスの１次巻線と直列に接続される容量素子を具備することを特徴とし、請求項１〜５の何れか１項の発明と同様の作用を奏する。
【００２０】
請求項７の発明は、請求項１〜６の何れか１項の発明において、２次側回路がトランスの２次巻線と直列に接続される整流素子を具備し、整流素子は、光起電力素子に光起電力が生じるときにトランスの２次巻線に誘起される誘導起電力による電流が光起電力素子に流れ込む向きに接続されてなることを特徴とし、トランスの２次巻線に誘導起電力が誘起されなくなった後に光起電力による電流が２次巻線に流れることを阻止でき、２次側回路の電力を長時間維持する必要がある場合にも対応できる。
【００２１】
請求項８の発明は、請求項７の発明において、１次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を整流素子と並列に接続したことを特徴とし、請求項７の発明の作用に加えて、発光素子の消灯時にはスイッチ素子がオンして整流素子の両端を短絡するため、光起電力素子の蓄積電荷の放電を促進して半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できる。
【００２２】
請求項９の発明は、請求項８の発明において、スイッチ素子をＭＯＳＦＥＴで構成するとともに整流素子をＭＯＳＦＥＴの寄生ダイオードで代用し、スイッチ素子のゲート電極を２次巻線の一端に接続してなることを特徴とし、請求項８の発明と同様の作用を奏する。
【００２３】
請求項１０の発明は、請求項７の発明において、１次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を光起電力素子と並列に接続したことを特徴とし、請求項７の発明の作用に加えて、発光素子の消灯時にスイッチ素子を介して光起電力素子の蓄積電荷を放電することで半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できる。
【００２４】
請求項１１の発明は、請求項１０の発明において、ＭＯＳＦＥＴからなるスイッチ素子のドレイン電極及びソース電極を光起電力素子の両極に接続するとともに、トランスの２次側に設けた補助巻線にスイッチ素子のゲート電極を接続し、トランスの２次巻線に光起電力と逆極性の誘導起電力が誘起されたときにスイッチ素子をオンさせてなることを特徴とし、請求項１０の発明と同様の作用を奏する。
【００２５】
請求項１２の発明は、上記目的を達成するために、２つの電界効果トランジスタの制御端子同士および各一対の主端子のうちの一方の主端子同士をそれぞれ共通接続して構成された半導体スイッチ素子と、共通接続された制御端子と一方の主端子との間に制御入力を与える請求項１〜１１の何れかに記載の駆動回路とを備えたことを特徴とし、光結合による電力伝達を電力供給手段により補うことでスイッチング時間を短縮させることが可能な半導体リレーが実現できる。
【００２６】
【発明の実施の形態】
以下の実施形態では、本発明に係る駆動回路で駆動する半導体スイッチ素子としてｎチャネルＭＯＦＦＥＴを例示するが、これに限らずｐチャネルＭＯＳＦＥＴやＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）などを含む半導体スイッチ素子全般の駆動回路に対して本発明の技術思想が適用可能である。また、各実施形態では、電力供給手段として磁気結合手段又は静電結合手段を例示しているが、これらに限定する趣旨ではなく、熱結合手段や圧電結合手段等の高速で電力伝達が可能な手段であれば、本発明における電力供給手段に適用可能である。
【００２７】
本発明の実施形態を説明する前に、本発明の参考となる参考例１〜４について説明する。
【００２８】
（参考例１）
本参考例では、図１に示すように、１個のｎチャネルＭＯＳＦＥＴからなる半導体スイッチ素子２２の駆動回路を例示する。なお、本参考例では、ｎチャネルＭＯＳＦＥＴのゲート端子（以下、ゲートと略称する）が制御端子、ソース端子（以下、ソースと略称する）が一方の主端子、ドレイン端子（以下、ドレインと略称する）が他方の主端子をそれぞれ構成しており、ゲート−ソース間に与えられるゲート電圧（ゲート−ソース間電圧）が制御入力となる。
【００２９】
本参考例の駆動回路は、トランスＴの１次巻線Ｎ１、発光素子１１、抵抗Ｒ１並びに駆動電源１２の直列回路からなる１次側回路１０と、トランスＴの２次巻線Ｎ２と光起電力素子２１の直列回路並びに制御回路３０からなる２次側回路２０とを備えている。ここで、制御回路３０は、図１０に示した従来例におけるノーマリオン型のｎチャネルＭＯＳＦＥＴ２３、バイアス抵抗Ｒ２、およびｎチャネルＭＯＳＦＥＴ２４からなる回路と同一のものである。
【００３０】
１次側回路１０では、駆動電源１２の両端間に抵抗Ｒ１を介してトランスＴの１次巻線Ｎ１及び発光素子１１の直列回路が接続されている。なお、駆動電源１２は半導体スイッチ素子２２のゲート駆動に適したパルス電圧を出力する単極性のパルス電源により構成されており、その出力電圧が半導体スイッチ素子（ｎチャネルＭＯＳＦＥＴ）２２のオン電圧と０Ｖとの２値をとれるようになっている。
【００３１】
また、２次側回路２０では、半導体スイッチ素子２２のゲート−ソース間にトランスＴの２次巻線Ｎ２及び光起電力素子２１の直列回路が接続されている。ここで、駆動電源１２からの電力供給時（出力電圧がオン電圧の時）に光起電力素子２１に生じる光起電力とトランスＴの２次巻線Ｎ２に誘起される誘導起電力との極性を一致させるように、トランスＴの極性が設定してある。
【００３２】
次に、本参考例の駆動回路の動作を説明する。
【００３３】
まず、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作について説明する。
【００３４】
駆動電源１２からパルス電圧が出力されて出力電圧が０Ｖからオン電圧に立ち上がると、抵抗Ｒ１並びにトランスＴの１次巻線Ｎ１を介して発光素子１１に電流が流れて発光素子１１が発光し、発光素子１１と光結合されている光起電力素子２１に光起電力が生じる。一方、駆動電源１２の出力電圧の立ち上がり時にはトランスＴの１次巻線Ｎ１に急激に電流が流れることで２次巻線Ｎ２に誘導起電力が生じる。そして、２次巻線Ｎ２に生じる誘導起電力の極性が光起電力素子２１に生じる光起電力の極性と一致させてあるから、これら２種類の起電力（光起電力と誘導起電力）によって２次側回路２０に流れる電流で光起電力素子２１の正極と負極との間の容量（以下、端子間容量という）と半導体スイッチ素子２２のゲート−ソース間容量（入力容量）が充電される。そして、この充電電圧が閾値電圧を超えると半導体スイッチ素子２２がターンオンする。
【００３５】
すなわち、光起電力素子２１に生じる光起電力だけでなくトランスＴの２次巻線Ｎ２に生じる誘導起電力と合わせて光起電力素子２１の端子間容量並びに半導体スイッチ素子２２の入力容量が充電されるため、光起電力のみによる従来例に比較して、半導体スイッチ素子２２をターンオンさせるのに要する時間（スイッチング時間）を短縮させることが可能である。
【００３６】
次に、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作を説明する。
【００３７】
駆動電源１２の出力電圧が０Ｖになり、発光素子１１が消灯すると、光起電力素子２１の出力電流が減少し、制御回路３０によって半導体スイッチ素子２２のゲート−ソース間に蓄積されていた電荷および光起電力素子２１の正極と負極との間に蓄積されていた電荷が放電され、半導体スイッチ素子２２のゲート−ソース間電圧が閾値電圧を下回ったときに半導体スイッチ素子２２がターンオフする。ここで、駆動電源１２の出力電圧がオン電圧から０Ｖに立ち下がる時にトランスＴの１次巻線Ｎ１に流れる電流が急激に減少すると、２次巻線Ｎ２には半導体スイッチ素子２２のゲート−ソース間を逆バイアスする向きに誘導起電力が生じ、制御回路３０による電荷の放電が促進される。
【００３８】
而して、ターンオフ時においては、トランスＴの２次巻線Ｎ２に生じる誘導起電力で半導体スイッチ素子２２のゲート−ソース間を逆バイアスすることにより、従来例に比較して半導体スイッチ素子２２をターンオフさせるのに要する時間（スイッチング時間）を短縮させることが可能である。
【００３９】
（参考例２）
本参考例は、図２に示すように１次側回路１０の発光素子１１と逆並列にダイオード１３が接続されるとともに、駆動電源１２が正負のパルス電圧を出力する双極性のパルス電源からなる点に特徴があり、これ以外の構成並びにターンオン時の動作については参考例１と共通である。
【００４０】
次に、本参考例の特徴となるターンオフ時の動作について説明する。
【００４１】
駆動電源１２の出力電圧がオン電圧から０Ｖを超えてオフ電圧（例えば、オン電圧の極性を反転させた電圧）まで低下すると、発光素子１１が消灯して光起電力素子２１の出力電流が減少するとともに、トランスＴの１次巻線Ｎ１に流れる電流が急激に反転して２次巻線Ｎ２に半導体スイッチ素子２２のゲート−ソース間を逆バイアスする向きに誘導起電力が生じる。このときの誘導起電力は参考例１における駆動電源１２の出力電圧立ち下がり時に生じる誘導起電力よりもかなり大きくなるから、参考例１に比較して電荷の放電がさらに促進され、半導体スイッチ素子２２をターンオフさせるのに要する時間が一層短縮されることになる。
【００４２】
（参考例３）
本参考例は、図３に示すように１次側回路１０が発光素子１１及び抵抗Ｒ３の直列回路とトランスＴの１次巻線Ｎ１及び抵抗Ｒ１の直列回路を互いに並列接続して構成される点に特徴があり、これ以外の構成並びに動作については参考例２と基本的に共通である。
【００４３】
本参考例では、駆動電源１２の出力電圧がオン電圧に立ち上がると抵抗Ｒ３を介して発光素子１１に電流が流れるととともに抵抗Ｒ１を介してトランスＴの１次巻線Ｎ１にも電流が流れて半導体スイッチ素子２２をターンオンし、駆動電源１２の出力電圧がオン電圧からオフ電圧まで立ち下がると抵抗Ｒ１を介してトランスＴの１次巻線Ｎ１のみに逆向きに電流が流れて半導体スイッチ素子２２をターンオフする。
【００４４】
而して、本参考例では、発光素子１１に直列接続された抵抗Ｒ３で発光素子１１に流れる電流を調整し、１次巻線Ｎ１に直列接続された抵抗Ｒ１で１次巻線Ｎ１に流れる電流を調整することによって、光結合による電力伝達と電磁結合による電力伝達を個別に設計可能になるという利点がある。
【００４５】
（参考例４）
本参考例の回路図を図４に示す。但し、基本的な構成は参考例２と共通であるから、共通する構成要素には同一の符号を付して説明を省略する。
【００４６】
１次側回路１０では、駆動電源１２の両端間にトランスＴの１次巻線Ｎ１、発光素子１１並びに抵抗Ｒ１の直列回路が接続され、ダイオード１３と抵抗Ｒ３の直列回路並びにコンデンサＣ１が発光素子１１と抵抗Ｒ１の直列回路とそれぞれ並列に接続されている。なお、ダイオード１３は発光素子１１と逆並列、すなわち発光素子１１のアノードにダイオード１３のカソードが接続され、発光素子１１のカソードとダイオード１３のアノードが抵抗Ｒ１，Ｒ３を介して接続されている。
【００４７】
また、２次側回路２０では、トランスＴの２次巻線Ｎ２とダイオード２５の直列回路が光起電力素子２１と並列に接続され、ノーマリオフ型のｎチャンネルＭＯＳＦＥＴからなるスイッチ素子２６がダイオード２５と並列に接続されている。なお、ダイオード２５はスイッチ素子２６（ｎチャンネルＭＯＳＦＥＴ）の寄生ダイオードで代用される。ここで、ダイオード２５は駆動電源１２の出力電圧がオフ電圧からオン電圧に立ち上がったときにトランスＴの２次巻線Ｎ２に誘起される誘導起電力によって導通する向きに接続されている。また、スイッチ素子２６のドレイン及びソースがダイオード２５のカソード及びアノードにそれぞれ接続されるとともにゲートが光起電力素子２１の負極に接続されている。
【００４８】
次に、本参考例の駆動回路の動作を説明する。
【００４９】
まず、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作について説明する。
【００５０】
駆動電源１２からパルス電圧が出力されて出力電圧がオン電圧に立ち上がると、トランスＴの１次巻線Ｎ１を介して発光素子１１に電流が流れて発光素子１１が発光し、発光素子１１と光結合されている光起電力素子２１に光起電力が生じる。一方、駆動電源１２の出力電圧の立ち上がり時にはトランスＴの１次巻線Ｎ１に急激に電流が流れることで２次巻線Ｎ２に誘導起電力が生じる。そして、２次巻線Ｎ２に生じる誘導起電力の極性が光起電力素子２１に生じる光起電力の極性と一致させてあるから、これら２種類の起電力（光起電力と誘導起電力）によって２次側回路２０に流れる電流で光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量が充電される。そして、この充電電圧が閾値電圧を超えると半導体スイッチ素子２２がターンオンする。
【００５１】
ここで、駆動電源１２の出力電圧が立ち上がった初期の時点では、発光素子１１と抵抗Ｒ１の直列回路のインピーダンスに比較してコンデンサＣ１のインピーダンスが低いためにコンデンサＣ１により多くの電流が流れ、コンデンサＣ１のない場合に比較してトランスＴの１次巻線Ｎ１には急激に大きな電流が流れることになる。よって、２次巻線Ｎ２に誘起される誘導起電力もコンデンサＣ１がない場合に比べて大きくなり、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電に要する時間、すなわち半導体スイッチ素子２２をターンオンさせる時間をさらに短縮することができる。また、２次巻線Ｎ２の誘導起電力が光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量を充分に充電し終えるタイミング、つまり、半導体スイッチ素子２２が定常的にオンしている状態でコンデンサＣ１が充電しきるように設計しておけば、コンデンサＣ１が充電しきった後は１次側回路１０の電流が全て発光素子１１と抵抗Ｒ１を通して流れるから、電流を低減して定常時における電力消費を抑えることができる。しかも、発光素子１１に流れる電流は、トランスＴの１次巻線Ｎ１に上記初期時点で流れる電流と独立して、抵抗Ｒ１の抵抗値に応じて定常時に必要な量だけ流れるように調整することができ、発光素子１１に大電流を流す必要がないことから、発光素子１１の素子寿命を延ばしたり、発熱を抑えることにより、駆動回路全体の動作を安定させることができる。
【００５２】
一方、２次側回路２０においては、光起電力素子２１の光起電力よりもトランスＴの２次巻線Ｎ２の誘導起電力の立ち上がりの方が早くなるから、駆動電源１２の出力電圧の立ち上がりの初期時（過渡時）には、主として２次巻線Ｎ２の誘導起電力によってダイオード２５を介して電流が供給されて光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量が充電される。その後の定常状態では、２次巻線Ｎ２の誘導起電力が消滅するが、ダイオード２５によって光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷が２次巻線Ｎ２を介して放電されるのを防ぎ、光起電力素子２１の光起電力が完全に立ち上がった後は、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷が光起電力によって保持されることになる。
【００５３】
すなわち、本参考例も参考例１〜３と同様に、光起電力のみによる従来例に比較して、半導体スイッチ素子２２をターンオン時のスイッチング時間を短縮させることが可能である。さらに、本参考例では上述のように、半導体スイッチ素子２２をターンオンさせた後の定常状態における１次側回路１０への入力電力を低減することができ、発光素子１１の長寿命化や駆動回路全体の動作の安定化が図れるという利点がある。
【００５４】
次に、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作を説明する。
【００５５】
駆動電源１２の出力電圧が０Ｖを超えてオフ電圧まで低下すると、発光素子１１が消灯して光起電力素子２１の出力電流が減少し、トランスＴの１次巻線Ｎ１に流れる電流が急激に反転するために２次巻線Ｎ２にはターンオン時の光起電力と逆極性の誘導起電力が誘起される。この誘導起電力によってスイッチ素子２６のゲート−ソース間が順バイアスされてスイッチ素子２６がターンオンしてダイオード２５のアノード−カソード間を短絡する。その結果、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷がスイッチ素子２６を介して誘導起電力により急速に放電する。このとき、トランスＴの１次巻線Ｎ１に流れる電流は駆動電源１２の出力電圧の立ち下がりの初期時には、上述のターンオン時（出力電圧の立ち上がり時）と同様にコンデンサＣ１を介して急激に流れ、定常状態ではダイオード１３及び抵抗Ｒ３を介して流れることになるから、ターンオン時と同様にターンオフ時のスイッチング時間が短縮されると同時に定常時の１次側回路１０の入力電力が低減できる。
【００５６】
（実施形態１）
本実施形態の回路図を図５に示す。但し、基本的な構成は参考例４と共通であるから、共通する構成要素には同一の符号を付して説明を省略する。
【００５７】
１次側回路１０では、遅延部１６、トランスＴの１次巻線Ｎ１、コンデンサＣ１、抵抗Ｒ２の直列回路と、発光素子１１並びに抵抗Ｒ１の直列回路とが駆動電源１２の両端間に互いに並列接続され、コンデンサＣ１には抵抗Ｒ４が並列に接続されている。
【００５８】
遅延部１６は、２つのインバータＩＶ１，ＩＶ２の直列回路からなり、駆動電源１２からトランスＴの１次巻線Ｎ１に印加される出力電圧の立ち上がり並びに立ち下がりを遅延させる。すなわち、本実施形態においては、トランスＴの２次巻線Ｎ２に誘導起電力が誘起されるタイミングを光起電力素子２１に光起電力が生じるタイミングよりも遅くなるように制御（遅延）する制御手段を遅延部１６で構成している。なお、２次側回路２０の構成は参考例４と同一構成である。
【００５９】
次に、本実施形態の駆動回路の動作を説明する。
【００６０】
まず、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作について説明する。
【００６１】
駆動電源１２からパルス電圧が出力されて出力電圧がオン電圧に立ち上がると、発光素子１１に電流が流れて発光素子１１が発光し、発光素子１１と光結合されている光起電力素子２１に光起電力が生じるとともに、トランスＴの１次巻線Ｎ１に急激に電流が流れることで２次巻線Ｎ２に誘導起電力が生じ、これら２種類の起電力（光起電力と誘導起電力）によって２次側回路２０に流れる電流で光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量が充電され、この充電電圧が閾値電圧を超えると半導体スイッチ素子２２がターンオンする。
【００６２】
ところで、発光素子１１とトランスＴの１次巻線Ｎ１に同じタイミングでオン電圧が印加されたとすると、光起電力素子２１の光起電力を生じるタイミングがトランスＴの２次巻線Ｎ２に誘導起電力が生じるタイミングよりも遅れてしまい、誘導起電力によって充電された光起電力素子２１の端子間容量の充電電荷が光起電力の発生していない光起電力素子２１自身を介して放電してしまうことになる。これに対して本実施形態では、トランスＴの１次巻線Ｎ１に印加される電圧の立ち上がりを遅延部１６によって遅延させ、光起電力素子２１に光起電力が生じるタイミングをトランスＴの２次巻線Ｎ２に誘導起電力が誘起されるタイミングよりも遅くならないようにして、上述の光起電力発生の遅延による電荷の放電を防いでいる。また、コンデンサＣ１と抵抗Ｒ２の直列回路が微分回路を形成しており、駆動電源１２からトランスＴの１次巻線Ｎ１に印加される電圧の立ち上がりが急峻となり且つ立ち下がりが比較的緩やかとなるので、トランスＴの１次巻線Ｎ１に印加される電圧の立ち下がり時に２次巻線Ｎ２に誘起される光起電力と逆極性の誘導起電力を抑制し、定常時における２次側回路２０の電圧変動を抑えることができる。さらに、コンデンサＣ１に並列接続した抵抗Ｒ４で１次巻線Ｎ１に蓄積されたエネルギを消費させて１次巻線Ｎ１、コンデンサＣ１及び抵抗Ｒ２による直列共振を早急に収束させるとともに、定常時における消費電流を抵抗Ｒ４で抑制するようにしている。なお、２次側回路２０の動作は参考例４と同一であるから説明を省略する。
【００６３】
すなわち、本実施形態も参考例１〜４と同様に、光起電力のみによる従来例に比較して、半導体スイッチ素子２２のターンオン時のスイッチング時間を短縮させることが可能である。さらに、本実施形態では上述のように、光起電力素子２１に光起電力が生じるタイミングをトランスＴの２次巻線Ｎ２に誘導起電力が誘起されるタイミングよりも遅くならないようにしているから、光起電力発生の遅延による電荷の放電を防いで半導体スイッチ素子２２を確実にターンオンさせることができ、しかも、半導体スイッチ素子２２をターンオンさせた後の定常状態における１次側回路１０への入力電力を低減することができて発光素子１１の長寿命化や駆動回路全体の動作の安定化が図れるという利点がある。
【００６４】
次に、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作を説明する。
【００６５】
駆動電源１２の出力電圧が０Ｖを超えてオフ電圧まで低下すると、発光素子１１が消灯して光起電力素子２１の出力電流が減少し、トランスＴの１次巻線Ｎ１に流れる電流が急激に反転するために２次巻線Ｎ２にはターンオン時の光起電力と逆極性の誘導起電力が誘起される。この誘導起電力によってスイッチ素子２６のゲート−ソース間が順バイアスされてスイッチ素子２６がターンオンしてダイオード２５のアノード−カソード間を短絡し、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷がスイッチ素子２６を介して誘導起電力により急速に放電する。このとき、発光素子１１が消灯するタイミングとトランスＴの１次巻線Ｎ１にオフ電圧が印加されるタイミングが同じであると、トランスＴの２次巻線Ｎ２に生じる誘導起電力によって光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷の放電が阻害されてしまうので、本実施形態ではトランスＴの１次巻線Ｎ１に印加される電圧の立ち下がりを遅延部１６によって遅延させ、光起電力素子２１の光起電力が消滅するタイミングをトランスＴの２次巻線Ｎ２に誘導起電力が誘起されるタイミングよりも遅くならないようにして、上述の光起電力消滅の遅延による電荷の放電遅れを防いでいる。また、トランスＴの１次巻線Ｎ１に流れる電流は駆動電源１２の出力電圧の立ち下がりの初期時には、上述のターンオン時（出力電圧の立ち上がり時）と同様にコンデンサＣ１を介して急激に流れ、定常状態では抵抗Ｒ４を介して流れることになるから、ターンオン時と同様にターンオフ時のスイッチング時間が短縮されると同時に定常時の１次側回路１０の入力電力が低減できる。
【００６６】
すなわち、本実施形態では上述のように、光起電力素子２１の光起電力が消滅するタイミングをトランスＴの２次巻線Ｎ２に逆極性の誘導起電力が誘起されるタイミングよりも遅くならないようにしているから、光起電力消滅の遅延による電荷の放電を防いで半導体スイッチ素子２２を確実にターンオフさせることができ、しかも、半導体スイッチ素子２２をターンオフさせた後の定常状態における１次側回路１０への入力電力を低減することができる。
【００６７】
なお、本実施形態の２次側回路２０を図６に示す回路構成としてもよい。すなわち、トランスＴの２次巻線Ｎ２の両端をそれぞれスイッチ素子２６ａ，２６ｂを介して光起電力素子２１の両極に接続するとともに、各スイッチ素子２６ａ，２６ｂのゲートが、それぞれ他方のスイッチ素子２６ｂ，２６ａと接続された２次巻線Ｎ２の一端に接続されている。なお、スイッチ素子２６ａ，２６ｂには寄生ダイオードからなるダイオード２５ａ，２５ｂが並列に接続されている。そして、半導体スイッチ素子２２のターンオン時には２次巻線Ｎ２に誘起される誘導起電力でスイッチ素子２６ａがオンし、ターンオフ時には２次巻線Ｎ２に誘起される逆極性の誘導起電力でスイッチ素子２６ｂがオンすることにより、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量への充放電が行われる。
【００６８】
（実施形態２）
本実施形態の回路図を図７に示す。但し、基本的な構成は実施形態１と共通であるから、共通する構成要素には同一の符号を付して説明を省略する。
【００６９】
２次側回路２０では、トランスＴの２次巻線Ｎ２及びダイオード２５の直列回路と、ノーマリオフ型のｎチャンネルＭＯＳＦＥＴからなるスイッチ素子２６とが光起電力素子２１と並列に接続され、トランスＴの２次側に設けられた補助巻線Ｎ３の両端がスイッチ素子２６のゲートと光起電力素子２１の負極にそれぞれ接続されている。この補助巻線Ｎ３は２次巻線Ｎ２と同じ極性に設定されており、２次巻線Ｎ２に光起電力と同極性の誘導起電力が生じるときにスイッチ素子２６を逆バイアスし、２次巻線Ｎ２に光起電力と逆極性の誘導起電力が生じるときにスイッチ素子２６を順バイアスする誘導起電力が誘起されるようにしてある。なお、１次側回路１０の構成は実施形態１と同一であるから説明は省略する。
【００７０】
次に、本実施形態の駆動回路の動作を説明する。但し、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作は実施形態１と共通であるから説明を省略し、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作についてのみ説明する。
【００７１】
駆動電源１２の出力電圧が０Ｖを超えてオフ電圧まで低下すると、発光素子１１が消灯して光起電力素子２１の出力電流が減少し、トランスＴの１次巻線Ｎ１に流れる電流が急激に反転するために２次巻線Ｎ２及び補助巻線Ｎ３にはターンオン時の光起電力と逆極性の誘導起電力がそれぞれ誘起される。この誘導起電力によってスイッチ素子２６のゲート−ソース間が順バイアスされてスイッチ素子２６がターンオンし、光起電力素子２１の両極間並びに半導体スイッチ素子２２のゲート−ソース間を短絡して光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量の充電電荷がスイッチ素子２６を介して急速に放電され、半導体スイッチ素子２２のゲート−ソース間電圧が閾値電圧を下回ったときに半導体スイッチ素子２２がターンオフする。
【００７２】
而して、ターンオフ時においては、トランスＴの補助巻線Ｎ３に生じる誘導起電力でスイッチ素子２６をオンとし、スイッチ素子２６を介して半導体スイッチ素子２２のゲート−ソース間を逆バイアスすることにより、従来例に比較して半導体スイッチ素子２２をターンオフさせるのに要する時間（スイッチング時間）を短縮させることが可能である。
【００７３】
（実施形態３）
本実施形態の駆動回路は、図８に示すように発光素子１１、抵抗Ｒ１並びに正負のパルス電圧を出力する双極性のパルス電源からなる駆動電源１２の直列回路からなる１次側回路１０と、光起電力素子２１並びに制御回路３０からなる２次側回路２０と、駆動電源１２から１次側回路１０に印加される駆動電圧の変化に応じて２次側回路２０に電力を供給するように１次側回路１０と２次側回路２０を静電結合する静電結合手段とを備えている。ここで、静電結合手段は、駆動電源１２と抵抗Ｒ１の接続点と光起電力素子２１の正極との間に接続されるコンデンサ１４と、駆動電源１２と発光素子１１の負極と光起電力素子２１の負極との間に接続されるコンデンサ１５とからなる。
【００７４】
次に、本実施形態の駆動回路の動作を説明する。
【００７５】
まず、半導体スイッチ素子２２をオフ状態からオン状態へターンオンさせるときの動作について説明する。
【００７６】
駆動電源１２からパルス電圧が出力されて出力電圧がオフ電圧からオン電圧に立ち上がると、抵抗Ｒ１並びにトランスＴの１次巻線Ｎ１を介して発光素子１１に電流が流れて発光素子１１が発光し、発光素子１１と光結合されている光起電力素子２１に光起電力が生じて２次側回路２０に電流が流れるとともに、駆動電源１２の出力電圧の立ち上がり時にはコンデンサ１４，１５を介して駆動電源１２から２次側回路２０へ電流が供給され、光起電力素子２１の端子間容量と半導体スイッチ素子２２の入力容量が充電される。そして、この充電電圧が閾値電圧を超えると半導体スイッチ素子２２がターンオンする。
【００７７】
すなわち、光起電力素子２１に生じる光起電力による電流だけでなくコンデンサ１４，１５を介して駆動電源１２から供給される電流と合わせて光起電力素子２１の端子間容量並びに半導体スイッチ素子２２の入力容量が充電されるため、光起電力のみによる従来例に比較して、半導体スイッチ素子２２をターンオンさせるのに要するスイッチング時間を短縮させることが可能である。
【００７８】
次に、半導体スイッチ素子２２をオン状態からオフ状態へターンオフさせるときの動作を説明する。
【００７９】
駆動電源１２の出力電圧がオン電圧からオフ電圧に立ち下がって発光素子１１が消灯すると、光起電力素子２１の出力電流が減少し、制御回路３０によって半導体スイッチ素子２２のゲート−ソース間に蓄積されていた電荷および光起電力素子２１の正極と負極との間に蓄積されていた電荷が放電され、半導体スイッチ素子２２のゲート−ソース間電圧が閾値電圧を下回ったときに半導体スイッチ素子２２がターンオフする。ここで、駆動電源１２の出力電圧がオフ電圧に立ち下がる時には、コンデンサ１４，１５を介して駆動電源１２から２次側回路２０へ電流が供給されて制御回路３０による電荷の放電が促進されることになる。
【００８０】
而して、ターンオフ時においては、コンデンサ１４，１５を介して駆動電源１２により半導体スイッチ素子２２のゲート−ソース間を逆バイアスするため、従来例に比較して半導体スイッチ素子２２をターンオフさせるのに要するスイッチング時間を短縮させることが可能である。
【００８１】
（実施形態４）
本実施形態は、図９に示すようにゲート同士およびソース同士がそれぞれ共通接続された２個のｎチャネルＭＯＳＦＥＴ２２ａ，２２ｂからなる半導体スイッチ素子２２と、参考例３の駆動回路とを備えた、いわゆるフォトモスリレーと呼ばれる半導体リレーを構成している。但し、半導体スイッチ素子２２をターンオン並びにターンオフさせる動作は参考例３と同一であるから説明は省略する。
【００８２】
而して、上述のように構成される半導体リレーにおいても、従来例の半導体リレーに比較してスイッチング時間を短縮させることができる。なお、半導体リレーを構成する駆動回路は参考例３に限定されるものではなく、参考例１，参考例２あるいは参考例４，実施形態１〜３の何れの駆動回路であっても構わない。
【００８３】
【発明の効果】
請求項１の発明は、互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路が駆動電圧の印加により発光する発光素子とトランスの１次巻線を互いに並列接続して構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との直列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたので、光結合による電力伝達を電力供給手段により補うことで半導体スイッチ素子のスイッチング時間を短縮させることが可能な駆動回路が実現でき、また、発光素子に流れる電流とトランスの１次巻線に流れる電流を個別に調整することができるために光結合による電力伝達と電磁結合による電力伝達を独立して個別に設計することが可能となり、さらに、トランスの２次巻線に誘起される誘導起電力のために光起電力素子の充電電荷が放電してしまうことが無く、スイッチング時間をさらに短縮できるという効果がある。
【００８４】
請求項２の発明は、互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路がトランスの１次巻線と駆動電圧の印加により発光する発光素子との並列回路で構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との並列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたので、光結合による電力伝達を電力供給手段により補うことで半導体スイッチ素子のスイッチング時間を短縮させることが可能な駆動回路が実現でき、また、発光素子に流れる電流とトランスの１次巻線に流れる電流を個別に調整することができるために光結合による電力伝達と電磁結合による電力伝達を独立して個別に設計することが可能となり、さらに、トランスの２次巻線に誘起される誘導起電力のために光起電力素子の充電電荷が放電してしまうことが無く、スイッチング時間をさらに短縮できるという効果がある。
【００８５】
請求項３の発明は、請求項１の発明において、トランスの２次巻線に誘導起電力が誘起される時間を光起電力素子に光起電力が生じる時間よりも短くする手段を備えたので、請求項１の発明の効果に加えて、１次側回路における電力消費が低減できるという効果がある。
【００８６】
請求項４の発明は、請求項３の発明において、駆動電源からトランスの１次巻線に印加される駆動電圧の立ち上がりを急峻とし且つ立ち下がりを比較的緩やかとする手段を備えたので、請求項３の発明の効果に加えて、トランスの１次巻線に印加される駆動電圧の立ち下がり時に２次巻線に誘起される光起電力と逆極性の誘導起電力を抑制することができ、定常時における２次側回路の電圧変動を抑えることができるという効果がある。
【００８７】
請求項５の発明は、請求項４の発明において、駆動電源からの電力供給停止時にトランスの２次巻線に誘起される誘導起電力を、駆動電源からの電力供給時に光起電力素子に生じる光起電力と逆極性としたので、請求項４の発明の効果に加えて、半導体スイッチ素子のゲート電極の蓄積電荷並びに光起電力素子の蓄積電荷の放電を促進して半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できるという効果がある。
【００８８】
請求項６の発明は、請求項１〜５の何れか１項の発明において、１次側回路がトランスの１次巻線と直列に接続される容量素子を具備するので、請求項１〜５の何れか１項の発明と同様の効果を奏する。
【００８９】
請求項７の発明は、請求項１〜６の何れか１項の発明において、２次側回路がトランスの２次巻線と直列に接続される整流素子を具備し、整流素子は、光起電力素子に光起電力が生じるときにトランスの２次巻線に誘起される誘導起電力による電流が光起電力素子に流れ込む向きに接続されてなるので、トランスの２次巻線に誘導起電力が誘起されなくなった後に光起電力による電流が２次巻線に流れることを阻止でき、２次側回路の電力を長時間維持する必要がある場合にも対応できるという効果がある。
【００９０】
請求項８の発明は、請求項７の発明において、１次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を整流素子と並列に接続したので、請求項７の発明の効果に加えて、発光素子の消灯時にはスイッチ素子がオンして整流素子の両端を短絡するため、光起電力素子の蓄積電荷の放電を促進して半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できるという効果がある。
【００９１】
請求項９の発明は、請求項８の発明において、スイッチ素子をＭＯＳＦＥＴで構成するとともに整流素子をＭＯＳＦＥＴの寄生ダイオードで代用し、スイッチ素子のゲート電極を２次巻線の一端に接続してなるので、請求項８の発明と同様の効果を奏する。
【００９２】
請求項１０の発明は、請求項７の発明において、１次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を光起電力素子と並列に接続したので、請求項７の発明の効果に加えて、発光素子の消灯時にスイッチ素子を介して光起電力素子の蓄積電荷を放電することで半導体スイッチ素子のターンオフ時のスイッチング時間が短縮できるという効果がある。
【００９３】
請求項１１の発明は、請求項１０の発明において、ＭＯＳＦＥＴからなるスイッチ素子のドレイン電極及びソース電極を光起電力素子の両極に接続するとともに、トランスの２次側に設けた補助巻線にスイッチ素子のゲート電極を接続し、トランスの２次巻線に光起電力と逆極性の誘導起電力が誘起されたときにスイッチ素子をオンさせてなるので、請求項１０の発明と同様の効果を奏する。
【００９４】
請求項１２の発明は、２つの電界効果トランジスタの制御端子同士および各一対の主端子のうちの一方の主端子同士をそれぞれ共通接続して構成された半導体スイッチ素子と、共通接続された制御端子と一方の主端子との間に制御入力を与える請求項１〜１１の何れかに記載の駆動回路とを備えたので、光結合による電力伝達を電力供給手段により補うことでスイッチング時間を短縮させることが可能な半導体リレーが実現できるという効果がある。
【図面の簡単な説明】
【図１】 本発明の参考例１を示す回路図である。
【図２】 本発明の参考例２を示す回路図である。
【図３】 本発明の参考例３を示す回路図である。
【図４】 本発明の参考例４を示す回路図である。
【図５】 本発明の実施形態１を示す回路図である。
【図６】 同上の他の構成を示す回路図である。
【図７】 本発明の実施形態２を示す回路図である。
【図８】 本発明の実施形態３を示す回路図である。
【図９】 本発明の実施形態４を示す回路図である。
【図１０】 従来例を示す回路図である。
【符号の説明】
１０ １次側回路
１１ 発光素子
１２ 駆動電源
２０ ２次側回路
２１ 光起電力素子
２２ 半導体スイッチ素子
Ｔ トランス
Claims (12)
- 互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路が駆動電圧の印加により発光する発光素子とトランスの１次巻線を互いに並列接続して構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との直列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたことを特徴とする半導体スイッチ素子の駆動回路。
- 互いに光結合された１次側回路及び２次側回路を備え、駆動電源より１次側回路を介し光を媒体として２次側回路に電力を伝達し、伝達された電力を用いて２次側回路により半導体スイッチ素子をスイッチングさせる駆動回路において、光を媒体とした上記電力伝達とは別に１次側回路への入力電力を２次側回路に供給する電力供給手段を備え、１次側回路がトランスの１次巻線と駆動電圧の印加により発光する発光素子との並列回路で構成され、２次側回路がトランスの２次巻線と発光素子に光結合した光起電力素子との並列回路で構成され、駆動電源からの電力供給時に光起電力素子に生じる光起電力とトランスの２次巻線に誘起される誘導起電力との極性を一致させてなる半導体スイッチ素子の駆動回路であって、トランスの２次巻線に誘導起電力が誘起されるタイミングが光起電力素子に光起電力が生じるタイミングよりも遅くなるように制御する制御手段を備えたことを特徴とする半導体スイッチ素子の駆動回路。
- トランスの２次巻線に誘導起電力が誘起される時間を光起電力素子に光起電力が生じる時間よりも短くする手段を備えたことを特徴とする請求項１又は２記載の半導体スイッチ素子の駆動回路。
- 駆動電源からトランスの１次巻線に印加される電圧の立ち上がりを急峻とし且つ立ち下がりを比較的緩やかとする手段を備えたことを特徴とする請求項３記載の半導体スイッチ素子の駆動回路。
- 駆動電源からの電力供給停止時にトランスの２次巻線に誘起される誘導起電力を、駆動電源からの電力供給時に光起電力素子に生じる光起電力と逆極性としたことを特徴とする請求項４記載の半導体スイッチ素子の駆動回路。
- １次側回路がトランスの１次巻線と直列に接続される容量素子を具備することを特徴とする請求項１〜５の何れか１項に記載の半導体スイッチ素子の駆動回路。
- ２次側回路がトランスの２次巻線と直列に接続される整流素子を具備し、整流素子は、光起電力素子に光起電力が生じるときにトランスの２次巻線に誘起される誘導起電力による電流が光起電力素子に流れ込む向きに接続されてなることを特徴とする請求項１〜６の何れか１項に記載の半導体スイッチ素子の駆動回路。
- １次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を整流素子と並列に接続したことを特徴とする請求項７記載の半導体スイッチ素子の駆動回路。
- スイッチ素子をＭＯＳＦＥＴで構成するとともに整流素子をＭＯＳＦＥＴの寄生ダイオードで代用し、スイッチ素子のゲート電極を２次巻線の一端に接続してなることを特徴とする請求項８記載の半導体スイッチ素子の駆動回路。
- １次側回路の発光素子の点灯時にオフとなり且つ発光素子の消灯時にオンとなるスイッチ素子を光起電力素子と並列に接続したことを特徴とする請求項７記載の半導体スイッチ素子の駆動回路。
- ＭＯＳＦＥＴからなるスイッチ素子のドレイン電極及びソース電極を光起電力素子の両極に接続するとともに、トランスの２次側に設けた補助巻線にスイッチ素子のゲート電極を接続し、トランスの２次巻線に光起電力と逆極性の誘導起電力が誘起されたときにスイッチ素子をオンさせてなることを特徴とする請求項１０記載の半導体スイッチ素子の駆動回路。
- ２つの電界効果トランジスタの制御端子同士および各一対の主端子のうちの一方の主端子同士をそれぞれ共通接続して構成された半導体スイッチ素子と、共通接続された制御端子と一方の主端子との間に制御入力を与える請求項１〜１１の何れかに記載の駆動回路とを備えたことを特徴とする半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328462A JP3937800B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328462A JP3937800B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレー |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133932A JP2003133932A (ja) | 2003-05-09 |
| JP3937800B2 true JP3937800B2 (ja) | 2007-06-27 |
Family
ID=19144520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001328462A Expired - Fee Related JP3937800B2 (ja) | 2001-10-26 | 2001-10-26 | 半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3937800B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008193557A (ja) * | 2007-02-07 | 2008-08-21 | Fuji Electric Systems Co Ltd | パルス伝送回路 |
| JP5029900B2 (ja) * | 2007-11-20 | 2012-09-19 | アイシン・エィ・ダブリュ株式会社 | モータの制御装置 |
| JP5310758B2 (ja) * | 2011-02-15 | 2013-10-09 | 株式会社デンソー | 半導体スイッチング素子の駆動回路 |
| CN112147427A (zh) * | 2019-06-29 | 2020-12-29 | 新疆金风科技股份有限公司 | 功率模块的故障检测方法及故障检测电路 |
-
2001
- 2001-10-26 JP JP2001328462A patent/JP3937800B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003133932A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8040162B2 (en) | Switch matrix drive circuit for a power element | |
| KR101541632B1 (ko) | 반도체 스위치 소자의 구동 장치 | |
| JP5561352B2 (ja) | 駆動回路 | |
| US8928363B2 (en) | Semiconductor drive circuit and power conversion apparatus using same | |
| US7688049B2 (en) | Level shift circuit and power supply device | |
| CN110365214B (zh) | 利用降低的电流进行有源钳位反激式转换器控制 | |
| US7459945B2 (en) | Gate driving circuit and gate driving method of power MOSFET | |
| US20060145746A1 (en) | On chip power supply | |
| JP6610154B2 (ja) | スイッチ駆動装置およびスイッチ駆動方法 | |
| JP2011211836A (ja) | スイッチングデバイス駆動装置および半導体装置 | |
| US20090231018A1 (en) | Circuit Arrangement and a Method for Galvanically Separate Triggering of a Semiconductor Switch | |
| US20110057633A1 (en) | Load driving circuit | |
| CN107210737B (zh) | 开关元件驱动电路 | |
| JP2013009216A (ja) | ゲートドライブ回路 | |
| JP3937800B2 (ja) | 半導体スイッチ素子の駆動回路並びにそれを用いた半導体リレー | |
| US8446207B2 (en) | Load driving circuit | |
| CN216672983U (zh) | 电路及电子设备 | |
| JP4093014B2 (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー | |
| JP2009159696A (ja) | スイッチング電源装置 | |
| KR102290007B1 (ko) | 방전 회로가 포함된 게이트 드라이버 | |
| JP5472433B1 (ja) | スイッチ素子駆動回路 | |
| JP2002325030A (ja) | 半導体スイッチ素子の駆動回路 | |
| JP2003115756A (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー | |
| JP2006333643A (ja) | 電圧駆動型トランジスタのゲート回路 | |
| JPWO2020261353A1 (ja) | スイッチングデバイスの駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061002 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |