JP3936658B2 - 非線形制御法を用いた閉ループ光ファイバージャイロスコープの自動利得制御 - Google Patents

Description

【０００１】
（発明の背景）
本発明は概ね光ファイバージャイロ方式における信号処理に関する。特に、本発明は光ファイバージャイロスコープの信号処理方式の自動利得制御（ＡＧＣ）回路に関する。更には、本発明は実際の利得水準とは無関係に安定した応答を達成するＡＧＣ回路に関する。
【０００２】
閉ループ光ファイバージャイロスコープは回転速度により誘導される微分位相差を捕捉するために高帯域幅、高性能の信号処理体系を必要とする。１９９９年３月１６日付で、マークおよびタザーツに付与され、本発明の承継人であるリットンシステムズインコーポレーテッドに譲渡された米国特許第５，８８３，７１６号に、制御ループの記載が含まれる。ループ利得に幅広い変化を受容しつつ所要の高度の性能を達成するには、積極的な利得制御体系が必要である。ループ利得変化は光源の経年と、運転温度範囲全般での光出力または損失の変化と、それに光検出器のような電子光学要素の感温性とによるものである。加えて、光信号は構成要素と製造上の許容誤差により機器ごとに大きな量で変化しうる。
【０００３】
自動利得制御ループは従って過去には全ループ利得を一定にとどまらせるように利用され、それは最大の帯域幅と高度のループ応答を得るに必須である。過去には、アナログ倍率器が光ファイバージャイロスコープの検出径路における利得ステージとして使用された。この装置は理想的な線形制御法（つまり、利得は印加制御電圧に正比例する）を提供したが、多数の望ましからざる特性を示した。それには帯域幅の制限、ノイズ、コスト、信号レベルの関数としての直線性が含まれる。
【０００４】
高性能で低ノイズの光ファイバージャイロスコープのためには、従って交番利得制御ブロックが考慮された。これは、ｄＢでの利得が印加制御電圧に比例する可変利得増幅器である。本質においてこれは、増幅器の利得がそれ以前の実施例におけるような一次関数に対比して印加制御電圧の指数関数であるように見せる。これら装置は、入手容易であり、より低ノイズで、信号利得直線性の本質的な低落なしにより広範囲の利得調整を提供する。１０：１の利得範囲がかかる装置で容易に達成しうる。
【０００５】
このような可変利得増幅器を光ファイバージャイロスコープ回路に適応させようとする欲求は本発明が適用される新たな課題を持ち込んだ。非線形利得制御法のために、ＡＧＣ（自動利得制御）自体の時定数または応答時間は高度に可変であり、従って急速運転開始能力や急速に変化を観測する能力が制限される。
【０００６】
（発明の要約）
本発明は実際の利得レベルとは無関係に安定したＡＧＣ応答を提供することによって公知技術の欠陥を除去する。
【０００７】
信号源から出力される信号を表わす電気信号を受けて増幅信号を提供するように配置された非線形可変利得増幅器の利得を制御するための本発明による閉ループ利得制御回路は、デイザー信号±ｄの形で摂動を提供するように配置した摂動注入回路１４と、摂動注入回路１４と信号源１２との間に接続して信号源から出力される信号を位相変調する位相変調器１６と、非線形可変利得増幅器２０から出力される信号に大きさ±ｒｄを有するデイザー補償信号を加えるように配置され、非線形可変利得増幅器２０から出力される増幅信号内のデイザー信号の大きさを減じて補償された信号を提供するデイザー補償回路２４と、デイザー補償回路２４に接続されてデイザー補償後に増幅信号内に残るデイザー信号の大きさを示す非線形利得エラー信号を生じるように配置した利得エラー復調回路２８と、利得エラー復調回路２８から非線形利得エラー信号出力を受けるように配置され、非線形利得エラー信号を線形化してデジタル線形化利得制御信号を提供する線形化・積分回路３２と、非線形可変利得増幅器２０と線形化・積分回路３２との間に接続されて、デジタル線形化利得制御信号を非線形可変利得増幅器２０に印加される線形アナログ利得制御信号に変換するデジタルアナログ変換器３４とを備える。
【０００８】
（発明の詳細な説明）
図１において、光ファイバー回転センサシステム１０は、周知のサニャック効果（sagnac effect）によって感知コイル面に直角の感知軸についての回転を検出する光ファイバー感知コイル（図示せず）を有する光ファイバージャイロスコープ１２を含む。光ファイバージャイロスコープ１２は感知コイル内の対抗伝播波間の干渉で決まる変動強度の光信号を生じる。干渉パターンは感知コイルのその感知軸の回転率を示す。
【０００９】
本発明は摂動をデイザー信号の形で位相変調器１６に与える摂動注入回路１４を含む。変調摂動信号が位相変調器１６から光ファイバージャイロスコープ１２に入力される。変調摂動信号が、サニャック効果に従って光ファイバージャイロスコープ１２が生じる光信号に重畳される。
【００１０】
光ファイバージャイロスコープ１２からの信号出力は光検出器１８に入射され、光検出器１８は光ファイバージャイロスコープ１２からの光出力の強さを表わすアナログ電気信号を生じる。光検出器１８からの電気信号は次いで非線形可変利得増幅器２０によって増幅される。増幅されたアナログ信号はアナログデジタル（Ａ／Ｄ）変換器２２に入力され、そこで光ファイバージャイロスコープ１２の出力を更に処理する際に使用されるデジタル信号が生成される。
【００１１】
Ａ／Ｄ変換器２２からのデジタル信号出力は注入された摂動を補償するデイザー補償回路２４に入力される。デイザー補償回路２４の出力は速度復調処理回路２６と利得エラー復調回路２８に入力される。
【００１２】
速度復調処理回路２６は回転速度を決定する。回転速度を表わす信号が速度復調処理回路２６によって出力され、ジャイロ制御ループおよび変調制御回路３０に入力される。光ファイバ回転センサ１０は、位相をゼロにする周知の構成（Well-known phase nulling configuration）に配置される。従ってジャイロ制御ループおよび変調制御回路３０は位相変調器１６に信号を与えて、サニャック効果で生じた感知コイル内の移相をゼロにする。
【００１３】
利得エラー復調回路２８は非線形可変利得増幅器２０の利得中のエラーを検出する。利得エラーを示すデジタル信号が線形化・積分回路３２に入力され、この線形化・積分回路３２は線形化積分利得エラー信号をデジタルアナログ（Ｄ／Ａ）変換器３４に与える。Ｄ／Ａ変換器３４は次いでアナログ利得エラー信号を非線形可変利得増幅器２０の利得制御入力に与える。
【００１４】
ＡＧＣ機能が、既知の摂動±ｄをループに注入し、補償の極性に基づいた適宜の符号で結果的な補償信号を復調することによって達せられる。
【００１５】
本発明に用いられる非線形可変利得増幅器２０はｄＢ利得が制御電圧に比例する可変利得素子を用いる。公知の設計は線形増幅器（図示しない）を用いた。非線形可変利得増幅器２０が与える非線形特性は利得制御ループ内で有利に使用される。
【００１６】
図２は本発明によるＡＧＣ方式のブロック図の詳細である。光ファイバージャイロスコープ１２はサニャック移相と位相変調器１６が生じた移相の合計に応答する。加算接続部（summing junction）４０が位相変調器１６からの信号入力と、角速度Ωで誘導された移相を表わす信号（ＳＳＦ）ΩであってＳＳＦが光ファイバージャイロスコープ１２にサニャックのスケールファクターを表わすものとを受ける。加算接続部４０は位相変調器１６から受けた信号をスケールファクターによって加算し、光ファイバージャイロスコープ１２に入力される信号を合計する。光ファイバージャイロスコープ１２はサニャック効果を用いて、感知コイル内の変調対抗伝播波間の位相差をФ_Ｍとする信号

を生じる。光ファイバージャイロスコープ１２の光信号出力は光検出器１８により電気信号に変換される。光検出器１８はそれ自身の電流出力を入射される光力に関係させるスケールファクターＫ_ｐｄを有する。代表的に光検出器はスケールファクターＫ_ｐｄ＝０．９Ａ／Ｗを有する。
【００１７】
光検出器出力は次いでスケールファクターＫ_Ｔ１を有するトランスインピーダンス増幅器４２によって増幅される。このトランスインピーダンス増幅器Ｋ４２は光検出器１８と非線形可変利得増幅器２０との間に接続され、光検出器１８の出力インピーダンスを非線形可変利得増幅器２０の入力インピーダンスに調和させるように作用する。増幅された非線形可変利得増幅器２０の電気信号出力は、望ましくは約０．６としたスケールファクターｋ_ｆｉｌｔを有するフィルター回路４４に入力される。
【００１８】
フィルター回路４４の信号出力はＡ／Ｄ変換器２２に入力され、そこではアナログ電気信号が光ファイバージャイロスコープの出力を処理しかつ非線形可変利得増幅器２０のＡＧＣを行うために使用されるデジタル信号に変換される。Ａ／Ｄ変換器２２のデジタル信号出力はスケーリング回路４６に入力される。Ａ／Ｄ変換器２２およびスケーリング回路４６は共に望ましくは約６５５４ビット／ボルトとしたスケールファクターＫ_Ａを有する。
【００１９】
スケーリング回路４６の出力は加算接続部２５に入力され、この接続部はまたデイザー補償（dither compensation）用に用いる入力信号±ｒｄを受ける。加算接続部２５が出力する信号は速度ループ制御回路５０とＡＧＣ復調器５２とに入力される。
【００２０】
速度ループ制御回路５０は信号で動作する１つまたはそれ以上の積分器を含み得る。１９９９年３月１６日付でマークおよびタザーツに交付され、本発明の承継人であるリットンシステムズインコーポレーテッドに譲渡された米国特許第５,８８３,７１６号は本発明における速度ループ制御回路として使用し得る速度ループ制御回路を開示する。速度ループ制御回路５０の出力は２^８の利得を速度ループ制御回路５０の出力に加えるデジタル利得回路６４に入力される。デジタル利得回路６４の出力は加算接続部６６に入力され、デイザー信号±ｄによる変調が行われる。デイザーが回路に導入された後、加算接続部６６の出力がスケーリング回路７０に入力されるランプ信号出力を生じる加算回路６８に入力される。スケーリング回路７０はランプ信号に２^−１６を乗算して出力信号を乗算器７２に与え、乗算器７２はまた位相変調器スケールファクターＰＭＳＦを示す信号を受ける。乗算器７２が出力する信号はＤ／Ａ変換器７６に入力され、デジタル信号入力が位相変調器１６に入力するに適したアナログ信号に変換される。
【００２１】
利得エラー復調器５２へのデイザー補償信号入力は補償の極性に基づいた適宜の符号で復調される。復調信号は次いで積分器７８に入力され、積分器７８は出力をシステムプロセサ８０に与える。理想的には、光ファイバージャイロスコープ信号径路の前進利得が正しければ、補償±ｒｄは摂動によって生じた信号を正確にキャンセルし、復調値は零となる。しかし、利得が誤りであれば、残存信号が生き残り、非零復調値に帰着する。復調値の符号と大きさは利得が高いか低いか、どれほどの価値かを示す。システムプロセサ８０は利得制御信号を発生して利得を調整し、それに応じて残存信号を零にする。システムプロセサ８０からの利得制御信号は利得制御Ａ／Ｄ変換器８２に入力され、この変換器は次いでアナログ利得制御信号を非線形可変利得増幅器２０の利得制御入力に与える。
【００２２】
下記の数学的分析は本発明が提供するＡＧＣ機能の動作方法の更なる詳細を説明する。非線形可変利得増幅器２０についての利得特性は

で与えられ、αは定数、Ｖは非線形可変利得増幅器２０の利得制御入力に加えられる電圧である。
【００２３】
ｄＢで表される利得は

で、ｇ_０は標準化利得、２０αはｄＢ／ボルトにおける利得感度である。
【００２４】
あるいは、利得制御法はＤ／Ａ変換器３４を駆動するバイナリ制御語に関連するように書き換えることができ、Ｄ／Ａ変換器３４は制御電圧を発生する。従って利得は

で与えられ、βはＤ／Ａ変換器３４に書き込まれるデジタル制御語（例えば１／２５６ １／ｂｉｔ）、ｂはバイナリ制御語におけるビットの数（例えば０と２５５ビットの間）である。
【００２５】
利得はまた下記の表現

を用いて表現することもでき、２０βはｄＢ／ビットでの利得感度である。β／αはボルト／ビットでのＡＧＣ・ＤＡＣスケールファクタであることに留意すべきである。
【００２６】
図２において摂動±ｄの注入点からＡＧＣエラーが検出される利得エラー復調回路２８までのループ後は（復調後）

を生じる。
【００２７】
全ループ利得を満足する利得Ｇ_０＝Ｇ（ｂ_０）は下記の関係式

および

で定義され、Ｇ_Ｌは所望の全ループ利得である。かくて下記の等式

および

が得られる。
【００２８】
量Ｇ（ｂ）は

で定義し、εは利得エラーとする。等式（１０）を等式（９）に用いれば、

の結果が得られる。
【００２９】
実際上はＡＧＣエラー信号は多数回のジャイロ経過時間で合計される。ジャイロ経過時間は光信号が感知コイルの全長に伝播するに要する時間間隔である。結果的な合計は

で表され、ΔＴは積分時間、τは経過時間である。相対的な利得エラーの評価は

で与えられる。
【００３０】
利得制御法は

で表され、Δｂは利得制御Ｄ／Ａ変換器３４内のエラーである。
【００３１】
等式（１４）の自然対数を取れば

が得られる。
【００３２】
Δｂについて等式（１５）を解けば

が得られる。等式（１６）はεについて微分され、

を生じる。この等式（１７）を用いて線形化更新等式

が形成され、再配置して

が生じるが、ｔ_ＣはＡＧＣループ用の所望の時定数である。上記各等式の安定性を確実にするため、

の値は利得範囲に従って制限されるべきである。１０から１までの範囲では、制限は

である。
【００３３】
図３は非線形可変利得増幅器２０の利得を制御するために用いうる信号処理のアルゴリズムを示す。始めに

であり、τはループ経過時間、
ΔＴは復調器積分時間、
ｓはループ制御器位相カウント、
Ｇ_Ｌは一次ループ利益（速示制御には１．０、積分制御には０．２）、
ｄはデイザー摂動値である。
【００３４】

においてｔ_ｃは所望のＡＧＣループ時定数、２０βはｄＢ／ビットでの可変利得増幅器感度である。
【００３５】
利得制御コマンドｂは値

に設定され、ここにｂ_ｉｎｉｔはメモリから読み出される初期利得制御Ｄ／Ａ変換器３４コマンドである。積分間隔（つまりΔΤごと）で

であり、ΣＤは間隔ΔＴの間に積分された復調器出力である。評価された利得エラーεは〔−０．９，０．９〕に限定される。利得制御Ｄ／Ａ変換器３４に供給されるデジタル利得制御コマンドｂは

と書かれる。
【００３６】
このアルゴリズムで用いられる各パラメータの名目的な値は下記の表に示される。

【図面の簡単な説明】
図１は本発明による自動利得制御回路を含む光ファイバージャイロスコープシステムの簡略なブロック図、図２は図１の光ファイバージャイロスコープシステムの一次ループのブロック図、図３は本発明に含まれるアルゴリズムのブロック図である。
符号の説明
１０ 光ファイバー回転センサシステム
１２ 光ファイバージャイロスコープ
１６ 位相変調器
１８ 光検出器
２０ 非線形可変利得増幅器
２２ Ａ／Ｄ変換器
２４ デイザー補償回路
２６ 速度復調処理回路
２８ 利得エラー復調回路
３０ ジャイロ制御ループ・変調制御回路
３２ 線形化・積分回路
３４ Ｄ／Ａ変換器
４０ 加算接続部
４４ フィルター回路
４６ スケーリング回路
５０ 速度ループ制御回路
５２ 利得エラー復調器
６４ デジタル利得回路
６６ 加算接続部
６８ 加算回路
７２ 乗算器
７６ Ｄ／Ａ変換器
７８ 積分器
８０ システムプロセサ
８２ 利得制御Ａ／Ｄ変換器

Claims (4)

1. 信号源（１２）から出力される信号を表わす電気信号を受けて増幅信号を提供するように配置した非線形可変利得増幅器（２０）の利得を制御する閉ループ利得制御回路であって、
   デイザー信号±ｄの形で摂動を提供するように配置した摂動注入回路（１４）と、
   摂動注入回路（１４）と信号源（１２）との間に接続して信号源から出力される信号を位相変調する位相変調器（１６）と、
   非線形可変利得増幅器（２０）から出力される信号に大きさ±ｒｄを有するデイザー補償信号を加えるように配置され、非線形可変利得増幅器（２０）から出力される増幅信号内のデイザー信号の大きさを減じて補償された信号を提供するデイザー補償回路（２４）と、
   デイザー補償回路（２４）に接続されてデイザー補償後に増幅信号内に残るデイザー信号の大きさを示す非線形利得エラー信号を生じるように配置した利得エラー復調回路（２８）と、
   利得エラー復調回路（２８）から非線形利得エラー信号出力を受けるように配置され、非線形利得エラー信号を線形化してデジタル線形化利得制御信号を提供する線形化・積分回路（３２）と、
   非線形可変利得増幅器（２０）と線形化・積分回路（３２）との間に接続されて、デジタル線形化利得制御信号を非線形可変利得増幅器（２０）に印加される線形アナログ利得制御信号に変換するデジタルアナログ変換器（３４）と
   を備える閉ループ利得制御回路。
2. デイザー補償回路（２４）は
   非線形可変利得増幅器（２０）から出力される増幅信号を受けるように接続したアナログデジタル変換器（２２）と、
   アナログデジタル変換器（２２）から入力される第一信号とデイザー補償信号としての第二信号±ｒｄを受けるように配置した加算接続部（２５）と
   を含む請求項１の回路。
3. 利得エラー復調回路（２８）は加算接続部（２５）に接続されて補償信号を復調することにより利得エラー信号を生じるように配置した利得エラー復調器（５２）を含む請求項２の回路。
4. 利得エラー復調回路（２８）は更に
   利得エラー復調器（５２）から出力される信号を受けるように接続した積分器（７８）と、
   非線形可変利得増幅器（２０）と積分器（７８）との間に接続した利得制御デジタルアナログ変換器（８２）と
   を含む請求項３の回路。

Images