JP3927082B2 - 無線データ通信における誤り訂正装置および方法 - Google Patents
無線データ通信における誤り訂正装置および方法 Download PDFInfo
- Publication number
- JP3927082B2 JP3927082B2 JP2002172707A JP2002172707A JP3927082B2 JP 3927082 B2 JP3927082 B2 JP 3927082B2 JP 2002172707 A JP2002172707 A JP 2002172707A JP 2002172707 A JP2002172707 A JP 2002172707A JP 3927082 B2 JP3927082 B2 JP 3927082B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- unit
- turbo
- error detection
- received data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2957—Turbo codes and decoding
- H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は無線通信の誤り訂正装置及び方法に関し、特に、ターボ復号装置及びターボ復号方法に関するものである。
【０００２】
【従来の技術】
従来の無線通信システムにおいて、その送信側では、送信データにCRC (Cyclic Redundancy Check )を付加することにより、ブロック符号データを生成する(CRC 符号化)。そして、ブロック符号化されたデータをさらにターボ符号してターボ符号化データを生成する（ターボ符号化）。そして、誤り系列をランダムにするために、生成されたターボ符号化データの順番を入れ替え（インタリーブ）、インタリーブされたデータを送信する。
【０００３】
一方、従来の無線通信システムにおいて、その受信側は、送信側から送信された受信信号のデータ系列の順番を、送信側でインタリーブされる前のデータ系列の順番に戻す（デインタリーブ）。そして、デインタリーブされたデータ系列を有する受信信号を、ターボ復号する（ターボ復号化）。そして、ターボ復号された受信信号のCRC 検出を行ない、受信信号の誤り検出を行なう。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の無線通信システムの受信側において、デインタリーブされた受信信号はすべてターボ復号される。ここで、ターボ復号は、誤り訂正能力は高いが、復号に多くの計算量を必要とする。そのため、ターボ復号に多くの時間を必要とし、誤り訂正装置全体としても多くの時間を必要とするという問題があった。また、復号に時間がかかるので、消費電力が増大するという問題もあった。
【０００５】
本発明はこのような従来技術の欠点を解消し、ターボ復号に多くの時間をかけることなく復号ができ、かつ復号にかかる消費電力の増大をおさえることのできる無線通信における誤り訂正装置および方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の誤り訂正方法は、受信データを格納し、格納された受信データに対して第１の符号による誤り検出を行ない、誤りが検出された場合、格納された受信データを第２の符号による復号をすることを特徴とする。
【０００７】
また、上述の本発明の誤り訂正方法において、第２の符号による復号を行なった後に、第１の符号による誤り検出を行なうことを特徴とする。
【０００８】
また、上述の本発明の誤り訂正方法において、第１の符号は巡回符号であり、第２の符号はターボ符号であることを特徴とする。
【０００９】
【発明の実施の形態】
実施の形態の誤り訂正装置及びその方法を説明する前に、無線通信システムの受信信号のデータ系列について説明する。図３は、送信データ、ブロック符号化データ、ターボ符号化データ（受信信号）の構成を示している。図４は、ターボ符号器を示すブロック図である。ここでは、一例として、「ターボ符号―連接符号化・繰返し復号―」（萩原春生、大橋正良、電子情報通信学会誌、Vol.84 NO.3 pp-184-188, 2001年３月）の図３に開示されているターボ符号器を引用する。
【００１０】
図３に示すように、送信データＸｋ（ｋは任意の整数）は、４（k＝４）ビットで構成されている（Ｘ１、Ｘ２、Ｘ３、Ｘ４）。また、ブロック符号化データＢｎ（ｎは任意の整数）は、７（ｎ＝７）ビットで構成されている（Ｘ１、Ｘ２、Ｘ３、Ｘ４、α１、α２、α３）。ここで、ブロック符号化データＢｎの最初の４ビットは送信データＸｋを示し、残りの３（ｎ−ｋ＝７−４＝３）ビットは冗長ビットＰｊ（ｊは任意の整数）を示している。
【００１１】
このブロック符号化データＢｎは、送信データＸｋに冗長ビットＰｊを付加したデータである（Ｂｎ＝ＸｋＰｊ）。一般的に、このようなブロック符号化データＢｎを生成するブロック符号を組織符号という。
【００１２】
図４に示すように、ターボ符号器は、ブロック符号化データＢｎを入力する。ターボ符号器は、入力されたブロック符号化データＢｎを第１の要素符号器 200で符号化し、第１の符号化データＹ１ｎを得る。また、入力されたブロック符号化データＢｎに基づいて第２の要素符号器 210で符号化し、第２の符号化データＹ２ｎを得る。
【００１３】
そして、パラレル／シリアル変換 220を介して、ブロック符号化データＢｎ、第１の符号化データＹ１ｎ、第２の符号化データＹ２ｎをシリアルに出力することにより（時分割多重）、ターボ符号化を行なっている（ＸｍＹ１ｍＹ２ｍ：ｍは任意の整数）。図３に示されるように、ターボ符号化データＺｏ（ｏは任意の整数）は、２１（ｎの３倍）ビットで構成されている（Ｘ１、Ｙ１１、Ｙ２１、Ｘ２、Ｙ１２、Ｙ２２、Ｘ３、…、α３、Ｙ１７、Ｙ２７）。
【００１４】
以上、説明したように、ブロック符号及びターボ符号は、共に、組織符号である。つまり、送信したいデータに冗長ビット（ここでは、ブロック符号化の場合は３ビット、ターボ符号化の場合は２ビット）を付加することで、ブロック符号化若しくはターボ符号化を行なっている。なお、本発明の各実施の形態の誤り訂正装置は、前述のターボ符号化データを受信信号として受信する。
【００１５】
以下、図１及び図２を用いて、本発明の実施の形態の誤り訂正装置および方法を詳細に説明する。
【００１６】
初めに、図１を用いて本発明の実施の形態の誤り訂正装置について説明する。図１は、本発明の実施の形態の誤り訂正装置の構成を示すブロック図である。この本発明の実施の形態の誤り訂正装置は、デインタリーバ部 300と、復号部 310と、CRC 検出部 320とを有している。デインタリーバ部 300は復号部 310と接続され、復号部 310 はCRC 検出部 320と接続されている。
【００１７】
デインタリーバ部 300は、送信側から送信された受信信号のデータ系列の順番を、送信側でインタリーブされる前のデータ系列の順番に戻し、出力する。
【００１８】
復号部 310は、CRC 検出部 320から出力された制御信号320aに基づいて、デインタリーブされた受信信号をターボ復号して出力若しくはデインタリーブされた受信信号から情報ブロック（ブロック符号化データ）を抽出して出力する。
【００１９】
CRC 検出部 320は、復号部 310から出力されたいずれか一方のデータを入力して、そのデータのCRC 検出を行ない、受信信号の誤りを検出する。そして、CRC 検出部 320は、CRC 検出結果に基づく、制御信号320a、受信データ及び検出結果を出力する。
【００２０】
次に、本発明の実施の形態の復号部 310について詳細に説明する。本発明の実施の形態の復号部 310はメモリ部3110と、情報ブロック抜き取り部3120と、ターボ復号部3130と、切替部3140とにより構成されている。
【００２１】
メモリ部3110は、デインタリーバ部 300と接続されている。そして、メモリ部3110は、DRAMやRAM などのメモリ素子3111と、それを制御する制御回路3112とにより構成される。
【００２２】
メモリ素子3111は、デインタリーバ部 300において並び替えられた受信データを格納する。ここで、メモリ素子3111のデータ記憶容量は、少なくとも１回に受信する受信データを記憶する容量を有していればよい。
【００２３】
制御回路3112は、入力される制御信号320aに基づいて、デインタリーバ部 300において並び替えられた受信データをメモリ素子3111に格納したり、格納された受信データを情報ブロック抜き取り部3120若しくはターボ復号部3130に出力することを制御する。
【００２４】
情報ブロック抜き取り部3120は、メモリ部3110と接続されている。情報ブロック抜き取り部3120は、論理積回路(AND ゲート回路)3121とＤ型フリップ・フロップ回路3122とから構成される。
【００２５】
論理積回路3121は、図示されていない受信側の各部を制御する主制御部から送信される制御信号 330と、メモリ素子3111に格納された受信データ 3111aとを入力する。そして、論理積回路3121は、受信データ 3111aに含まれている情報ブロック 3121aだけを抜き取り、出力する。
【００２６】
ここで、図３を用いて、論理積回路3121の具体的な動作について説明する。制御信号 330は、所定の時間毎に“Ｈ（電源電位）レベル”を有する。そして、論理積回路3121は、制御信号 330が“Ｈレベル”の間、受信データから情報ブロック 3121aを抜き出す。この場合、抜き出される情報ブロック 3121aは、Ｘ１、Ｘ２、…、α３であり、ブロック符号化データのデータ系列と同じである。
【００２７】
Ｄ型フリップ・フロップ回路3122は、データ入力端子Ｄ、クロック入力端子 CLK及び出力端子Ｑを有する。そして、データ入力端子Ｄは、論理積回路3121から出力された情報ブロック 3121aを入力する。クロック入力端子 CLKは、図示されていない受信側の各部を制御する主制御部から送信されるクロック信号 CLKを入力する。そして、Ｄ型フリップ・フロップ回路3122は、クロック信号 CLKの電圧レベルに応じて、情報ブロック 3121aをラッチし、出力端子Ｑから出力する。
【００２８】
以上のように、本発明の情報ブロック抜き取り部3120は、送信側でターボ符号化された受信データをターボ復号せずに、受信データからブロック符号化データの抜き取りを行なうことができる。なぜなら、ターボ符号は組織符号（ターボ符号化データ構成は、ブロック符号化データＢｎに冗長ビットＹｉｊ（ｉ，ｊは任意の整数）を付加しただけのデータ構成）であるためである。つまり、ターボ符号化データから冗長ビットＹｉｊを抜き出さないようにすれば、ブロック符号化データのみ抜き出すことができる。
【００２９】
ちなみに、後述するCRC 検出部 320ではCRC 検出のために、ターボ符号化データの冗長ビットＹｉｊを必要としていない。CRC 検出のためには、ブロック符号化データがあれば行なうことができる。
【００３０】
なお、情報ブロック抜き取り部3120は、この例では、論理積回路(AND ゲート回路)3121とＤ型フリップ・フロップ回路3122とから構成したが、たとえば、Ｄ型フリップ・フロップ回路3122のみから構成する回路でもよい。つまり、情報ブロック抜き取り部3120は、ターボ符号化データからブロック符号化データのみ抜き出す回路構成であれば、どのような回路構成でもよい。
【００３１】
なおまた、メモリ部3110の制御回路3112に入力される制御信号320aの電圧レベルがCRC 誤りがないことを示している場合には、制御回路3112は、読み出し制御信号を出力してメモリ素子3111に格納されたデータからブロック符号化データのみを読み出し、この読み出したブロック符号化データ 3111aを情報ブロック抜き取り部3120を介さずに、情報ブロック抜き取り部3120の出力と接続される切替部3140の入力端子に送る構成の回路構成にしてもよい。この場合は、情報ブロック抜き取り部3120は不要となる。
【００３２】
ちなみに、メモリ部3110の制御回路3112に入力される制御信号320aの電圧レベルがCRC 誤りがあることを示している場合には、制御回路3112はメモリ素子3111に格納されているターボ符号化データを読み出してターボ復号部3130に送る。
【００３３】
ターボ復号部3130は、メモリ部3110と接続している。ターボ復号部3130は、メモリ素子3111で格納された受信データ 3111aと、制御信号320aとを入力する。そして、ターボ復号部3130は、制御信号320aの電圧レベルに応じて、受信データ3111a をターボ復号し、出力する。ここで、ターボ復号化されたデータは送信データをブロック符号化したブロック符号化データである。
【００３４】
ターボ復号部3130において、上述の制御信号320aの電圧レベルがCRC 誤りがあることを示している場合は、受信データ 3111aをターボ復号して出力し、また、CRC 誤りがないことを示している場合は、ターボ復号しない。このように、ターボ復号部3130は、CRC 誤りがないことを示している場合は、ターボ復号を行なわないので、ターボ復号部3130における電力の消費はない。
【００３５】
つまり、ターボ復号部3130は、上述の制御信号320aの電圧レベルがCRC 誤りがあることを示している場合は、アクティブの状態にあり、また、CRC 誤りがないことを示している場合は、インアクティブの状態にある。
【００３６】
切替部3140は、情報ブロック抜き取り部3120とターボ復号部3130と接続している。そして、切替部3140は、情報ブロック抜き取り部3120においてラッチされた情報ブロック 3120aと、ターボ復号部3130においてターボ復号された受信データ3130a と、制御信号320aを入力する。切替部3140は、制御信号320aの電圧レベルに応じて、情報データ 3120a若しくは受信データ 3130aのいずれか一方を出力する。
【００３７】
次に、図２を用いて、本発明の実施の形態の誤り訂正装置の動作について説明する。図２は、本発明の実施の形態の誤り訂正装置の動作を示すフローチャートである。
【００３８】
デインタリーバ部 300は、送信側においてインタリーブされたデータ系列をインタリーブされる前のデータ系列に並び替える（ステップ 400）。次に、メモリ部3110はCRC 検出部 320の検出結果（制御信号320a）に基づいて、デインタリーバ部 300において並び替えられた受信信号をメモリ素子3111に格納する（ステップ 401）。
【００３９】
なお、受信信号の入力されない最初の時点では、上述のCRC 検出部 320から出力される制御信号320aの電圧レベルは、CRC 誤りがあるか若しくはないかのいずれか一方の電圧レベルを示している。ここで、制御信号320aの電圧レベルがCRC 誤りがない電圧レベルを示しているとすると、メモリ部3110は、メモリ素子3111に格納された受信信号を情報ブロック抜き取り部3120に送る。
【００４０】
次に、情報ブロック抜き取り部3120は、制御信号 330に基づいて、この送られてきた受信信号から情報ブロック 3121aを抜き出す（ステップ 402）。そして、情報ブロック抜き取り部3120は、抜き出された情報ブロック 3121aを、クロック信号 CLKに基づいて、格納・出力する。
【００４１】
次に、切替部3140は、抜き出された情報ブロックを、CRC 検出部 320へ伝送する。そして、CRC 検出部 320は、伝送されてきた情報ブロックのCRC 検出を行ない、検出結果に基づく制御信号320aを出力する（ステップ 403）。ここで、情報ブロックにCRC 誤りが検出された場合も、CRC 誤りが検出されない場合も制御信号320aの電圧レベルで判断される。
【００４２】
ここにおいて、この検出結果に基づく制御信号320aの電圧レベルがCRC 誤りがないことを示している場合には、ステップ 406に移り、CRC 検出部 320は、この検出結果に基づく制御信号320aと情報ブロックを出力する。
【００４３】
また、ここにおいて、検出結果に基づく制御信号320aの電圧レベルがCRC 誤りがあることを示している場合には、メモリ部3110は、先に、ステップ 401にてメモリ素子3111にて格納した受信信号（つまり、先に、情報ブロック抜き取り部3120に送ったのと同じ受信信号）を、今度は、ターボ復号部3130に送る（図２には示されていない）。
【００４４】
ターボ復号部3130は、この入力した制御信号320aにより、アクティブとなるので、ターボ復号部3130は、入力した受信データのターボ復号を行ない、復号結果を出力する（ステップ 404）。次に、切替部3140は、ターボ復号された受信データをCRC 検出部 320へ伝送する。そして、CRC 検出部 320は、ターボ復号された受信信号のCRC 検出を行なう（ステップ 405）。そして、CRC 検出部 320は、制御信号320aと情報ブロックを出力する（ステップ 406）。
【００４５】
この場合、CRC 検出部 320から出力される制御信号320aの電圧レベルは、ターボ復号部3130によりターボ復号を行なった結果によるものであるから、基本的には、CRC 誤りがないことを示す。したがって、次は、メモリ部3110は、上述した受信信号の次に受信した受信信号を情報ブロック抜き取り部3120に送る。
【００４６】
以上本発明によってなされた発明を実施の形態に基づき具体的に説明してきたが、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、実施の形態においては、送信データを４ビット、ブロック符号化データの冗長ビットを３ビット、ターボ符号化データの冗長ビットを２ビットで構成しているが、それぞれ何ビットでもよい。
【００４７】
また、情報ブロック抜き取り部3120においては、制御信号 330が“Ｈレベル”のときに、情報ブロックを抜き出すように構成しているが、“Ｌ（接地電位）レベル”のときに抜き出すように構成してもよい。
【００４８】
【発明の効果】
本発明の実施の形態の誤り訂正装置及びその方法によれば、受信信号の情報ブロックにCRC 誤りが検出された場合は受信信号のターボ復号を行ない、情報ブロックにCRC 誤りが検出されない場合は受信信号のターボ復号を行なわない。従って、本発明の実施の形態の誤り訂正装置及びその方法は、従来の誤り訂正装置及びその方法に比べ、ターボ復号に多くの時間をかけることなく受信信号を復号することができる。加えて、本発明の実施の形態の誤り訂正装置及びその方法は、従来の誤り訂正装置及びその方法に比べ、受信信号の復号にかかる消費電力の増大を抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の誤り訂正装置の構成を示すブロック図である。
【図２】本発明の実施の形態の誤り訂正方法を示すフローチャートである。
【図３】本発明で用いられるデータ構成を示すブロック図である。
【図４】本発明で用いられるターボ符号器の構成を示すブロック図である。
【符号の説明】
300 デインタリーバ部
310 復号部
320 CRC 検出部
3110 メモリ部
3120 情報ブロック抜き取り部
3130 ターボ復号部
3140 切替部
【発明の属する技術分野】
本発明は無線通信の誤り訂正装置及び方法に関し、特に、ターボ復号装置及びターボ復号方法に関するものである。
【０００２】
【従来の技術】
従来の無線通信システムにおいて、その送信側では、送信データにCRC (Cyclic Redundancy Check )を付加することにより、ブロック符号データを生成する(CRC 符号化)。そして、ブロック符号化されたデータをさらにターボ符号してターボ符号化データを生成する（ターボ符号化）。そして、誤り系列をランダムにするために、生成されたターボ符号化データの順番を入れ替え（インタリーブ）、インタリーブされたデータを送信する。
【０００３】
一方、従来の無線通信システムにおいて、その受信側は、送信側から送信された受信信号のデータ系列の順番を、送信側でインタリーブされる前のデータ系列の順番に戻す（デインタリーブ）。そして、デインタリーブされたデータ系列を有する受信信号を、ターボ復号する（ターボ復号化）。そして、ターボ復号された受信信号のCRC 検出を行ない、受信信号の誤り検出を行なう。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の無線通信システムの受信側において、デインタリーブされた受信信号はすべてターボ復号される。ここで、ターボ復号は、誤り訂正能力は高いが、復号に多くの計算量を必要とする。そのため、ターボ復号に多くの時間を必要とし、誤り訂正装置全体としても多くの時間を必要とするという問題があった。また、復号に時間がかかるので、消費電力が増大するという問題もあった。
【０００５】
本発明はこのような従来技術の欠点を解消し、ターボ復号に多くの時間をかけることなく復号ができ、かつ復号にかかる消費電力の増大をおさえることのできる無線通信における誤り訂正装置および方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明の誤り訂正方法は、受信データを格納し、格納された受信データに対して第１の符号による誤り検出を行ない、誤りが検出された場合、格納された受信データを第２の符号による復号をすることを特徴とする。
【０００７】
また、上述の本発明の誤り訂正方法において、第２の符号による復号を行なった後に、第１の符号による誤り検出を行なうことを特徴とする。
【０００８】
また、上述の本発明の誤り訂正方法において、第１の符号は巡回符号であり、第２の符号はターボ符号であることを特徴とする。
【０００９】
【発明の実施の形態】
実施の形態の誤り訂正装置及びその方法を説明する前に、無線通信システムの受信信号のデータ系列について説明する。図３は、送信データ、ブロック符号化データ、ターボ符号化データ（受信信号）の構成を示している。図４は、ターボ符号器を示すブロック図である。ここでは、一例として、「ターボ符号―連接符号化・繰返し復号―」（萩原春生、大橋正良、電子情報通信学会誌、Vol.84 NO.3 pp-184-188, 2001年３月）の図３に開示されているターボ符号器を引用する。
【００１０】
図３に示すように、送信データＸｋ（ｋは任意の整数）は、４（k＝４）ビットで構成されている（Ｘ１、Ｘ２、Ｘ３、Ｘ４）。また、ブロック符号化データＢｎ（ｎは任意の整数）は、７（ｎ＝７）ビットで構成されている（Ｘ１、Ｘ２、Ｘ３、Ｘ４、α１、α２、α３）。ここで、ブロック符号化データＢｎの最初の４ビットは送信データＸｋを示し、残りの３（ｎ−ｋ＝７−４＝３）ビットは冗長ビットＰｊ（ｊは任意の整数）を示している。
【００１１】
このブロック符号化データＢｎは、送信データＸｋに冗長ビットＰｊを付加したデータである（Ｂｎ＝ＸｋＰｊ）。一般的に、このようなブロック符号化データＢｎを生成するブロック符号を組織符号という。
【００１２】
図４に示すように、ターボ符号器は、ブロック符号化データＢｎを入力する。ターボ符号器は、入力されたブロック符号化データＢｎを第１の要素符号器 200で符号化し、第１の符号化データＹ１ｎを得る。また、入力されたブロック符号化データＢｎに基づいて第２の要素符号器 210で符号化し、第２の符号化データＹ２ｎを得る。
【００１３】
そして、パラレル／シリアル変換 220を介して、ブロック符号化データＢｎ、第１の符号化データＹ１ｎ、第２の符号化データＹ２ｎをシリアルに出力することにより（時分割多重）、ターボ符号化を行なっている（ＸｍＹ１ｍＹ２ｍ：ｍは任意の整数）。図３に示されるように、ターボ符号化データＺｏ（ｏは任意の整数）は、２１（ｎの３倍）ビットで構成されている（Ｘ１、Ｙ１１、Ｙ２１、Ｘ２、Ｙ１２、Ｙ２２、Ｘ３、…、α３、Ｙ１７、Ｙ２７）。
【００１４】
以上、説明したように、ブロック符号及びターボ符号は、共に、組織符号である。つまり、送信したいデータに冗長ビット（ここでは、ブロック符号化の場合は３ビット、ターボ符号化の場合は２ビット）を付加することで、ブロック符号化若しくはターボ符号化を行なっている。なお、本発明の各実施の形態の誤り訂正装置は、前述のターボ符号化データを受信信号として受信する。
【００１５】
以下、図１及び図２を用いて、本発明の実施の形態の誤り訂正装置および方法を詳細に説明する。
【００１６】
初めに、図１を用いて本発明の実施の形態の誤り訂正装置について説明する。図１は、本発明の実施の形態の誤り訂正装置の構成を示すブロック図である。この本発明の実施の形態の誤り訂正装置は、デインタリーバ部 300と、復号部 310と、CRC 検出部 320とを有している。デインタリーバ部 300は復号部 310と接続され、復号部 310 はCRC 検出部 320と接続されている。
【００１７】
デインタリーバ部 300は、送信側から送信された受信信号のデータ系列の順番を、送信側でインタリーブされる前のデータ系列の順番に戻し、出力する。
【００１８】
復号部 310は、CRC 検出部 320から出力された制御信号320aに基づいて、デインタリーブされた受信信号をターボ復号して出力若しくはデインタリーブされた受信信号から情報ブロック（ブロック符号化データ）を抽出して出力する。
【００１９】
CRC 検出部 320は、復号部 310から出力されたいずれか一方のデータを入力して、そのデータのCRC 検出を行ない、受信信号の誤りを検出する。そして、CRC 検出部 320は、CRC 検出結果に基づく、制御信号320a、受信データ及び検出結果を出力する。
【００２０】
次に、本発明の実施の形態の復号部 310について詳細に説明する。本発明の実施の形態の復号部 310はメモリ部3110と、情報ブロック抜き取り部3120と、ターボ復号部3130と、切替部3140とにより構成されている。
【００２１】
メモリ部3110は、デインタリーバ部 300と接続されている。そして、メモリ部3110は、DRAMやRAM などのメモリ素子3111と、それを制御する制御回路3112とにより構成される。
【００２２】
メモリ素子3111は、デインタリーバ部 300において並び替えられた受信データを格納する。ここで、メモリ素子3111のデータ記憶容量は、少なくとも１回に受信する受信データを記憶する容量を有していればよい。
【００２３】
制御回路3112は、入力される制御信号320aに基づいて、デインタリーバ部 300において並び替えられた受信データをメモリ素子3111に格納したり、格納された受信データを情報ブロック抜き取り部3120若しくはターボ復号部3130に出力することを制御する。
【００２４】
情報ブロック抜き取り部3120は、メモリ部3110と接続されている。情報ブロック抜き取り部3120は、論理積回路(AND ゲート回路)3121とＤ型フリップ・フロップ回路3122とから構成される。
【００２５】
論理積回路3121は、図示されていない受信側の各部を制御する主制御部から送信される制御信号 330と、メモリ素子3111に格納された受信データ 3111aとを入力する。そして、論理積回路3121は、受信データ 3111aに含まれている情報ブロック 3121aだけを抜き取り、出力する。
【００２６】
ここで、図３を用いて、論理積回路3121の具体的な動作について説明する。制御信号 330は、所定の時間毎に“Ｈ（電源電位）レベル”を有する。そして、論理積回路3121は、制御信号 330が“Ｈレベル”の間、受信データから情報ブロック 3121aを抜き出す。この場合、抜き出される情報ブロック 3121aは、Ｘ１、Ｘ２、…、α３であり、ブロック符号化データのデータ系列と同じである。
【００２７】
Ｄ型フリップ・フロップ回路3122は、データ入力端子Ｄ、クロック入力端子 CLK及び出力端子Ｑを有する。そして、データ入力端子Ｄは、論理積回路3121から出力された情報ブロック 3121aを入力する。クロック入力端子 CLKは、図示されていない受信側の各部を制御する主制御部から送信されるクロック信号 CLKを入力する。そして、Ｄ型フリップ・フロップ回路3122は、クロック信号 CLKの電圧レベルに応じて、情報ブロック 3121aをラッチし、出力端子Ｑから出力する。
【００２８】
以上のように、本発明の情報ブロック抜き取り部3120は、送信側でターボ符号化された受信データをターボ復号せずに、受信データからブロック符号化データの抜き取りを行なうことができる。なぜなら、ターボ符号は組織符号（ターボ符号化データ構成は、ブロック符号化データＢｎに冗長ビットＹｉｊ（ｉ，ｊは任意の整数）を付加しただけのデータ構成）であるためである。つまり、ターボ符号化データから冗長ビットＹｉｊを抜き出さないようにすれば、ブロック符号化データのみ抜き出すことができる。
【００２９】
ちなみに、後述するCRC 検出部 320ではCRC 検出のために、ターボ符号化データの冗長ビットＹｉｊを必要としていない。CRC 検出のためには、ブロック符号化データがあれば行なうことができる。
【００３０】
なお、情報ブロック抜き取り部3120は、この例では、論理積回路(AND ゲート回路)3121とＤ型フリップ・フロップ回路3122とから構成したが、たとえば、Ｄ型フリップ・フロップ回路3122のみから構成する回路でもよい。つまり、情報ブロック抜き取り部3120は、ターボ符号化データからブロック符号化データのみ抜き出す回路構成であれば、どのような回路構成でもよい。
【００３１】
なおまた、メモリ部3110の制御回路3112に入力される制御信号320aの電圧レベルがCRC 誤りがないことを示している場合には、制御回路3112は、読み出し制御信号を出力してメモリ素子3111に格納されたデータからブロック符号化データのみを読み出し、この読み出したブロック符号化データ 3111aを情報ブロック抜き取り部3120を介さずに、情報ブロック抜き取り部3120の出力と接続される切替部3140の入力端子に送る構成の回路構成にしてもよい。この場合は、情報ブロック抜き取り部3120は不要となる。
【００３２】
ちなみに、メモリ部3110の制御回路3112に入力される制御信号320aの電圧レベルがCRC 誤りがあることを示している場合には、制御回路3112はメモリ素子3111に格納されているターボ符号化データを読み出してターボ復号部3130に送る。
【００３３】
ターボ復号部3130は、メモリ部3110と接続している。ターボ復号部3130は、メモリ素子3111で格納された受信データ 3111aと、制御信号320aとを入力する。そして、ターボ復号部3130は、制御信号320aの電圧レベルに応じて、受信データ3111a をターボ復号し、出力する。ここで、ターボ復号化されたデータは送信データをブロック符号化したブロック符号化データである。
【００３４】
ターボ復号部3130において、上述の制御信号320aの電圧レベルがCRC 誤りがあることを示している場合は、受信データ 3111aをターボ復号して出力し、また、CRC 誤りがないことを示している場合は、ターボ復号しない。このように、ターボ復号部3130は、CRC 誤りがないことを示している場合は、ターボ復号を行なわないので、ターボ復号部3130における電力の消費はない。
【００３５】
つまり、ターボ復号部3130は、上述の制御信号320aの電圧レベルがCRC 誤りがあることを示している場合は、アクティブの状態にあり、また、CRC 誤りがないことを示している場合は、インアクティブの状態にある。
【００３６】
切替部3140は、情報ブロック抜き取り部3120とターボ復号部3130と接続している。そして、切替部3140は、情報ブロック抜き取り部3120においてラッチされた情報ブロック 3120aと、ターボ復号部3130においてターボ復号された受信データ3130a と、制御信号320aを入力する。切替部3140は、制御信号320aの電圧レベルに応じて、情報データ 3120a若しくは受信データ 3130aのいずれか一方を出力する。
【００３７】
次に、図２を用いて、本発明の実施の形態の誤り訂正装置の動作について説明する。図２は、本発明の実施の形態の誤り訂正装置の動作を示すフローチャートである。
【００３８】
デインタリーバ部 300は、送信側においてインタリーブされたデータ系列をインタリーブされる前のデータ系列に並び替える（ステップ 400）。次に、メモリ部3110はCRC 検出部 320の検出結果（制御信号320a）に基づいて、デインタリーバ部 300において並び替えられた受信信号をメモリ素子3111に格納する（ステップ 401）。
【００３９】
なお、受信信号の入力されない最初の時点では、上述のCRC 検出部 320から出力される制御信号320aの電圧レベルは、CRC 誤りがあるか若しくはないかのいずれか一方の電圧レベルを示している。ここで、制御信号320aの電圧レベルがCRC 誤りがない電圧レベルを示しているとすると、メモリ部3110は、メモリ素子3111に格納された受信信号を情報ブロック抜き取り部3120に送る。
【００４０】
次に、情報ブロック抜き取り部3120は、制御信号 330に基づいて、この送られてきた受信信号から情報ブロック 3121aを抜き出す（ステップ 402）。そして、情報ブロック抜き取り部3120は、抜き出された情報ブロック 3121aを、クロック信号 CLKに基づいて、格納・出力する。
【００４１】
次に、切替部3140は、抜き出された情報ブロックを、CRC 検出部 320へ伝送する。そして、CRC 検出部 320は、伝送されてきた情報ブロックのCRC 検出を行ない、検出結果に基づく制御信号320aを出力する（ステップ 403）。ここで、情報ブロックにCRC 誤りが検出された場合も、CRC 誤りが検出されない場合も制御信号320aの電圧レベルで判断される。
【００４２】
ここにおいて、この検出結果に基づく制御信号320aの電圧レベルがCRC 誤りがないことを示している場合には、ステップ 406に移り、CRC 検出部 320は、この検出結果に基づく制御信号320aと情報ブロックを出力する。
【００４３】
また、ここにおいて、検出結果に基づく制御信号320aの電圧レベルがCRC 誤りがあることを示している場合には、メモリ部3110は、先に、ステップ 401にてメモリ素子3111にて格納した受信信号（つまり、先に、情報ブロック抜き取り部3120に送ったのと同じ受信信号）を、今度は、ターボ復号部3130に送る（図２には示されていない）。
【００４４】
ターボ復号部3130は、この入力した制御信号320aにより、アクティブとなるので、ターボ復号部3130は、入力した受信データのターボ復号を行ない、復号結果を出力する（ステップ 404）。次に、切替部3140は、ターボ復号された受信データをCRC 検出部 320へ伝送する。そして、CRC 検出部 320は、ターボ復号された受信信号のCRC 検出を行なう（ステップ 405）。そして、CRC 検出部 320は、制御信号320aと情報ブロックを出力する（ステップ 406）。
【００４５】
この場合、CRC 検出部 320から出力される制御信号320aの電圧レベルは、ターボ復号部3130によりターボ復号を行なった結果によるものであるから、基本的には、CRC 誤りがないことを示す。したがって、次は、メモリ部3110は、上述した受信信号の次に受信した受信信号を情報ブロック抜き取り部3120に送る。
【００４６】
以上本発明によってなされた発明を実施の形態に基づき具体的に説明してきたが、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、実施の形態においては、送信データを４ビット、ブロック符号化データの冗長ビットを３ビット、ターボ符号化データの冗長ビットを２ビットで構成しているが、それぞれ何ビットでもよい。
【００４７】
また、情報ブロック抜き取り部3120においては、制御信号 330が“Ｈレベル”のときに、情報ブロックを抜き出すように構成しているが、“Ｌ（接地電位）レベル”のときに抜き出すように構成してもよい。
【００４８】
【発明の効果】
本発明の実施の形態の誤り訂正装置及びその方法によれば、受信信号の情報ブロックにCRC 誤りが検出された場合は受信信号のターボ復号を行ない、情報ブロックにCRC 誤りが検出されない場合は受信信号のターボ復号を行なわない。従って、本発明の実施の形態の誤り訂正装置及びその方法は、従来の誤り訂正装置及びその方法に比べ、ターボ復号に多くの時間をかけることなく受信信号を復号することができる。加えて、本発明の実施の形態の誤り訂正装置及びその方法は、従来の誤り訂正装置及びその方法に比べ、受信信号の復号にかかる消費電力の増大を抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の誤り訂正装置の構成を示すブロック図である。
【図２】本発明の実施の形態の誤り訂正方法を示すフローチャートである。
【図３】本発明で用いられるデータ構成を示すブロック図である。
【図４】本発明で用いられるターボ符号器の構成を示すブロック図である。
【符号の説明】
300 デインタリーバ部
310 復号部
320 CRC 検出部
3110 メモリ部
3120 情報ブロック抜き取り部
3130 ターボ復号部
3140 切替部
Claims (6)
- 受信データを格納し、
前記格納された受信データから情報ブロックを抜き取って、該情報ブロックに対して第１の符号による第１の誤り検出を行ない、
第１の誤り検出の結果、誤りが検出されない場合には、第１の誤り検出の結果を誤り検出結果として出力し、
誤りが検出された場合には、前記格納された受信データに対して第２の符号による復号を行ない、さらに該復号がされた受信データに対して第１の符号による第２の誤り検出を行ない、第２の誤り検出の結果を誤り検出結果として出力することを特徴とする誤り訂正方法。 - 第１および第２の誤り検出の結果に基づく制御信号を出力し、
該制御信号に応じて、誤りが検出されないことを示される場合に前記復号を行なう復号器をインアクティブ状態にし、誤りが検出されたことを示される場合にのみ前記復号器をアクティブ状態にして前記復号を行ない、さらに第２の誤り検出を行なうことを特徴とする請求項１記載の誤り訂正方法。 - 前記第１の符号は巡回符号であり、前記第２の符号はターボ符号であることを特徴とする請求項２記載の誤り訂正方法。
- 前記受信データを格納する前に、該受信データを並び換えを行なったことを特徴とする請求項１記載の誤り訂正方法。
- 受信データを格納する記憶部と、
前記格納された受信データに対して巡回符号による誤り検出を行なうＣＲＣ検出部と、
前記格納した受信データから情報ブロックを抜き取る情報ブロック抜き取り部と、
前記格納された受信データをターボ復号するターボ復号部とを有し、
前記ＣＲＣ検出部は、前記情報ブロック抜き取り部から前記情報ブロックを入力して、該情報ブロックに対して前記巡回符号による第１の誤り検出を行ない、
前記ターボ復号部は、前記ＣＲＣ検出部による前記誤り検出の結果、誤りが検出された場合にのみ、前記格納された受信データをターボ復号して、復号後の受信データを前記ＣＲＣ検出部へと出力し、
さらに、前記ＣＲＣ検出部は、第１の誤り検出の結果、誤りが検出されない場合には、第１の誤り検出の結果を誤り検出結果として出力し、
誤りが検出された場合には、前記復号後の受信データに対して前記巡回符号による第２の誤り検出を行ない、第２の誤り検出の結果を誤り検出結果として出力することを特徴とする誤り訂正装置。 - 前記ＣＲＣ検出部は、誤り検出の結果に基づく制御信号を出力し、
前記ターボ復号部は、前記制御信号に応じて、誤りが検出されないことを示される場合にインアクティブ状態となり、誤りが検出されたことを示される場合にのみアクティブ状態となってターボ復号を行なうことを特徴とする請求項５記載の誤り訂正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172707A JP3927082B2 (ja) | 2002-06-13 | 2002-06-13 | 無線データ通信における誤り訂正装置および方法 |
| US10/460,212 US7293219B2 (en) | 2002-06-13 | 2003-06-13 | Error correcting device and method thereof that turbo-decodes only if an error is detected in the received data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002172707A JP3927082B2 (ja) | 2002-06-13 | 2002-06-13 | 無線データ通信における誤り訂正装置および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004023249A JP2004023249A (ja) | 2004-01-22 |
| JP3927082B2 true JP3927082B2 (ja) | 2007-06-06 |
Family
ID=29727875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002172707A Expired - Fee Related JP3927082B2 (ja) | 2002-06-13 | 2002-06-13 | 無線データ通信における誤り訂正装置および方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7293219B2 (ja) |
| JP (1) | JP3927082B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4501566B2 (ja) * | 2004-07-13 | 2010-07-14 | 富士通株式会社 | 無線通信装置及び移動局 |
| JP4321394B2 (ja) * | 2004-07-21 | 2009-08-26 | 富士通株式会社 | 符号化装置、復号装置 |
| JP2008085939A (ja) * | 2006-09-29 | 2008-04-10 | Oki Electric Ind Co Ltd | 通信装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817339B2 (ja) * | 1993-01-14 | 1996-02-21 | 日本電気株式会社 | 誤り訂正伝送装置 |
| JP2671821B2 (ja) * | 1994-09-28 | 1997-11-05 | 日本電気株式会社 | データ伝送装置 |
| US7160985B2 (en) * | 1997-10-29 | 2007-01-09 | Genentech, Inc. | Pro180 polypeptide |
| US6199190B1 (en) * | 1998-02-11 | 2001-03-06 | Conexant Systems, Inc. | Convolution decoding terminated by an error detection block code with distributed parity bits |
| CN1187904C (zh) * | 1999-02-26 | 2005-02-02 | 富士通株式会社 | 增强解码装置及交错－去交错装置 |
| KR100330244B1 (ko) * | 1999-07-08 | 2002-03-25 | 윤종용 | 이동 통신시스템의 데이터 레이트 검출 장치 및 방법 |
| JP3699863B2 (ja) * | 1999-07-12 | 2005-09-28 | 株式会社日立コミュニケーションテクノロジー | エラー訂正符号装置、エラー訂正符号復号装置および伝送装置 |
| US6848069B1 (en) * | 1999-08-10 | 2005-01-25 | Intel Corporation | Iterative decoding process |
| US6795947B1 (en) * | 1999-10-07 | 2004-09-21 | The Regents Of The University Of California | Parity check outer code and runlength constrained outer code usable with parity bits |
| JP3852736B2 (ja) * | 2000-02-23 | 2006-12-06 | 株式会社エヌ・ティ・ティ・ドコモ | 受信信号合成方法、システム、無線受信局及び受信局 |
-
2002
- 2002-06-13 JP JP2002172707A patent/JP3927082B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-13 US US10/460,212 patent/US7293219B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7293219B2 (en) | 2007-11-06 |
| JP2004023249A (ja) | 2004-01-22 |
| US20030233610A1 (en) | 2003-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7831884B2 (en) | Method of correcting message errors using cyclic redundancy checks | |
| JP4955150B2 (ja) | 高並列ｍａｐ復号器 | |
| CA2147816C (en) | Punctured convolutional encoder | |
| US20200351015A1 (en) | Method and device for polar code rate matching | |
| CN110999095B (zh) | 用于极化码的按块并行冻结位生成 | |
| CN109644006B (zh) | 编码数据和解码数据的装置及方法 | |
| JP2001203589A (ja) | Ｘｏｒコード、これを用いた直列連接符号器及び復号器 | |
| Cai et al. | Coding for segmented edits with local weight constraints | |
| KR100369561B1 (ko) | 터보 코드용 인코더 및 디코더 | |
| KR20110037953A (ko) | 데이터 복호화 방법, 데이터 인터리브 방법, 데이터 복호화 장치, 인터리버 테이블 생성 장치 및 데이터 인터리브 장치 | |
| JP3545623B2 (ja) | 復号方法 | |
| US20100306621A1 (en) | Encoding and decoding data | |
| JP3927082B2 (ja) | 無線データ通信における誤り訂正装置および方法 | |
| WO2009146517A1 (en) | Method of encoding and/or decoding multidimensional and a system comprising such method | |
| Lastras-Montaño et al. | Algorithms for memories with stuck cells | |
| KR100464228B1 (ko) | 디지탈정보신호의송신및수신장치및그의송신방법 | |
| CN103138769B (zh) | 一种具有不等错误保护的编码方法 | |
| US6757859B1 (en) | Parallel turbo trellis-coded modulation | |
| US6101281A (en) | Method for improving data encoding and decoding efficiency | |
| JP2000067532A (ja) | 誤り訂正符号化／復号化方式及び誤り訂正符号化／復号化装置 | |
| CN101562457A (zh) | 编码输入序列时用于执行比特咬尾的编码器和方法 | |
| JP2004266324A (ja) | データ受信方法及び装置 | |
| Ye et al. | An extended DISCUS scheme for distributed source coding in wireless sensor networks | |
| KR100447175B1 (ko) | 터보 디코딩 방법 및 이를 위한 장치 | |
| AlAzawi et al. | Joint source-channel coding using variable-length error-correcting codes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070301 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |