JP3922586B2 - liquid crystal television - Google Patents

liquid crystal television Download PDF

Info

Publication number
JP3922586B2
JP3922586B2 JP2004369960A JP2004369960A JP3922586B2 JP 3922586 B2 JP3922586 B2 JP 3922586B2 JP 2004369960 A JP2004369960 A JP 2004369960A JP 2004369960 A JP2004369960 A JP 2004369960A JP 3922586 B2 JP3922586 B2 JP 3922586B2
Authority
JP
Japan
Prior art keywords
liquid crystal
adjustment pattern
flicker adjustment
driving
pattern data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004369960A
Other languages
Japanese (ja)
Other versions
JP2006180119A (en
Inventor
卓哉 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2004369960A priority Critical patent/JP3922586B2/en
Publication of JP2006180119A publication Critical patent/JP2006180119A/en
Application granted granted Critical
Publication of JP3922586B2 publication Critical patent/JP3922586B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

本発明は液晶テレビに係り、より詳細には、少なくともアナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、OSD回路と、CPUと、液晶パネルの液晶駆動部を制御するタイミングコントローラとが1チップIC化された液晶テレビに関する。   The present invention relates to a liquid crystal television, and more specifically, a chip including a video processor to which at least an analog data signal is input, a panel processor, an OSD circuit, a CPU, and a timing controller for controlling a liquid crystal driving unit of the liquid crystal panel. The present invention relates to an IC liquid crystal television.

液晶パネルの欠陥や駆動回路の不良を検査する場合に、コントロール回路内のレジスタの設定値を変更することにより、表示する検査パターンを変更するようにした映像表示装置が提案されている(例えば、特許文献1参照)。具体的には、7個のレジスタAAA〜GGGを用いて、例えばレジスタAAAの設定値を「000」から「055」に、レジスタDDDの設定値を「005」から「042」に、レジスタFFFの設定値を「033」から「063」に各々変更したとき、標準パターンから任意の検査パターンに表示を変更するようになっている。この場合、このレジスタの設定値の変更を、マイコンのメモリに予め記憶した制御信号により行うことによって、レジスタを個別に設定変更する手間を省いている。また、検査パターンは、コントロール回路の有するパターンジェネレータ機能を利用して作成されるようになっている。
特開平11−272222号公報
A video display device has been proposed in which a test pattern to be displayed is changed by changing a set value of a register in a control circuit when inspecting a defect in a liquid crystal panel or a drive circuit (for example, Patent Document 1). Specifically, using the seven registers AAA to GGG, for example, the setting value of the register AAA is changed from “000” to “055”, the setting value of the register DDD is changed from “005” to “042”, and the register FFF When the set value is changed from “033” to “063”, the display is changed from the standard pattern to an arbitrary inspection pattern. In this case, the setting value of the register is changed by a control signal stored in advance in the memory of the microcomputer, thereby eliminating the trouble of individually changing the setting of the register. The inspection pattern is created by using a pattern generator function of the control circuit.
Japanese Patent Laid-Open No. 11-272222

しかし、上記特許文献1では、複数の検査パターンを切り替えて表示するために、複数個のレジスタを用意するとともに、コントロール回路に検査パターンを作成するためのパターンジェネレータ機能を追加する必要があり、回路構成上も複雑になるといった問題があった。   However, in Patent Document 1, it is necessary to prepare a plurality of registers and add a pattern generator function for creating a test pattern to a control circuit in order to switch and display a plurality of test patterns. There was a problem that the configuration was complicated.

ところで、最近の電子機器では、複数の機能ブロックを1チップIC化することによって、部品の小型化を図るとともに、製造コストの低減化を図っている。そのため、液晶テレビにおいても、アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、OSD回路と、CPUと、液晶パネルの液晶駆動部を制御するタイミングコントローラとを1チップIC化することで、小型化と低価格化を図っている。   By the way, in recent electronic devices, by making a plurality of functional blocks into one chip IC, the size of parts is reduced and the manufacturing cost is reduced. Therefore, in a liquid crystal television, a video processor to which an analog data signal is input, a panel processor, an OSD circuit, a CPU, and a timing controller for controlling a liquid crystal driving unit of the liquid crystal panel are integrated into a single chip IC, thereby reducing the size. To reduce the price and price.

一方、このように、アナログデータ信号が入力さるビデオプロセッサから液晶パネルの駆動部を制御するタイミングコントローラまでの複数の機能ブロックを1チップIC化すると、デジタルデータ信号をタイミングコントローラに直接入力することができない。   On the other hand, when a plurality of functional blocks from a video processor to which an analog data signal is input to a timing controller for controlling the driving unit of the liquid crystal panel are integrated into a single chip, digital data signals can be directly input to the timing controller. Can not.

そのため、例えば液晶テレビの製造工程の最後の工程で行われる検査工程において、液晶パネルにフリッカ調整用の検査パターン(フリッカ調整用パターン)を表示する場合、従来であれば、専用の検査装置を外部接続して、タイミングコントローラにデジタルで作成されたフリッカ調整用パターンを直接送り込み、液晶パネルに表示させて調整を行っていたが、このような検査装置を用いての調整が不可能になるといった問題があった。   Therefore, for example, when an inspection pattern for flicker adjustment (flicker adjustment pattern) is displayed on a liquid crystal panel in an inspection process performed at the last step of the manufacturing process of a liquid crystal television, conventionally, a dedicated inspection apparatus is externally provided. Connected and sent the flicker adjustment pattern created digitally to the timing controller and displayed it on the liquid crystal panel for adjustment. However, it is impossible to make adjustments using such an inspection device. was there.

この場合、上記のように1チップIC化した場合には、ビデオプロセッサに入力されるアナログデータ信号を用いてフリッカ調整用パターンを内部で作成することも考えられるが、アナログデータ信号から作成する場合、波形がなまってしまうため、1サブピクセルごとに白と黒とが反転するようなシャープなパターンを作成することができない。従って、このようなアナログデータ入力信号を用いずに、1チップIC内部でフリッカ調整用パターンを作成し表示させる必要が生じる。   In this case, when a single-chip IC is formed as described above, a flicker adjustment pattern may be created internally using an analog data signal input to the video processor. Since the waveform is distorted, it is impossible to create a sharp pattern in which white and black are inverted for each sub-pixel. Therefore, it is necessary to create and display a flicker adjustment pattern within one chip IC without using such an analog data input signal.

一方、液晶パネルの駆動方式としては、1水平走査線ごとに極性を反転させる1×1駆動方式と、2水平走査線ごとに極性を反転させる1×2駆動方式の2種の駆動方式が代表的なものである。   On the other hand, as a driving method of the liquid crystal panel, there are two types of driving methods, a 1 × 1 driving method in which the polarity is inverted for each horizontal scanning line and a 1 × 2 driving method in which the polarity is inverted for every two horizontal scanning lines. Is something.

図2は、1×1駆動方式のときの液晶パネルの駆動信号波形を示しており、図3は、1×2駆動方式のときの液晶パネルの駆動信号波形を示している。図2及び図3において、「YDIO」は、液晶パネル画面の垂直方向(Y方向)のスタートパルス、「YCLK」はY方向のクロックパルス、「XDIO」は、液晶パネル画面の水平方向(X方向)のスタートパルス、「XCLK」はX方向のクロックパルス、「DATA」は表示データ、「XSTB」はX方向のラッチパルス、「XPOL」は極性切換信号である。図2と図3とで異なるところは、図2の極性切換信号「XPOL」が1水平走査期間(1H)ごとに切り換わっているのに対し、図3の極性切換信号「XPOL」が2水平走査期間(2H)ごとに切り換わっている点である。   FIG. 2 shows a driving signal waveform of the liquid crystal panel in the 1 × 1 driving method, and FIG. 3 shows a driving signal waveform of the liquid crystal panel in the 1 × 2 driving method. 2 and 3, “YDIO” is a start pulse in the vertical direction (Y direction) of the liquid crystal panel screen, “YCLK” is a clock pulse in the Y direction, and “XDIO” is a horizontal direction (X direction) of the liquid crystal panel screen. ) Start pulse, “XCLK” is a clock pulse in the X direction, “DATA” is display data, “XSTB” is a latch pulse in the X direction, and “XPOL” is a polarity switching signal. The difference between FIG. 2 and FIG. 3 is that the polarity switching signal “XPOL” in FIG. 2 switches every horizontal scanning period (1H), whereas the polarity switching signal “XPOL” in FIG. It is a point that switches every scanning period (2H).

また、図4(a)は、図2に示した1×1駆動方式に対応したフリッカ調整用パターン(ただし、1部のみを拡大して示している)を示しており、図4(b)は、図3に示した1×2駆動方式に対応したフリッカ調整用パターン(ただし、1部のみ拡大して示している)を示している。   FIG. 4A shows a flicker adjustment pattern (however, only one part is enlarged) corresponding to the 1 × 1 driving method shown in FIG. 2, and FIG. Indicates a flicker adjustment pattern (however, only one portion is enlarged) corresponding to the 1 × 2 driving method shown in FIG.

液晶パネルの駆動方式としては、この他にも、例えば1×3駆動方式など、種々の駆動方式が可能である。そのため、液晶パネルの駆動方式は、各メーカによって異なり、さらに同じメーカであっても、各機種によって異なる場合がある。   In addition to this, various driving methods such as a 1 × 3 driving method are possible as the driving method of the liquid crystal panel. Therefore, the driving method of the liquid crystal panel differs depending on each manufacturer, and even the same manufacturer may differ depending on each model.

この場合、フリッカ調整用パターンは、液晶パネルの駆動方式に合ったパターンを用いることが必要であり、例えば1×1駆動方式の液晶パネルのフリッカを調整するのに、1×2駆動方式に対応したフリッカ調整パターンを用いたのでは、正確なフリッカ調整が行えない。つまり、液晶テレビの映像系の各機能ブロックが1チップIC化されている場合、その中で作成されるフリッカ調整用パターンは、搭載される液晶テレビの駆動方式に合ったパターンのみが作成できればよいのであるが、これでは、この1チップICを例えば1×2駆動方式の液晶テレビに用いることができない。つまり、折角1チップIC化してコスト低減しているにも関わらず、液晶テレビの駆動方式が異なると使用することができなくなるため、コスト低減効果が薄れてしまうことになる。つまり、駆動方式ごとに1チップICを作製する必要がある。   In this case, it is necessary to use a flicker adjustment pattern that matches the driving method of the liquid crystal panel. For example, in order to adjust the flicker of the liquid crystal panel of the 1 × 1 driving method, the flicker adjusting pattern corresponds to the 1 × 2 driving method. If the flicker adjustment pattern is used, accurate flicker adjustment cannot be performed. In other words, when each functional block of the video system of the liquid crystal television is made into a one-chip IC, it is sufficient that the flicker adjustment pattern created therein can only create a pattern that matches the driving method of the mounted liquid crystal television. However, in this case, this one-chip IC cannot be used for, for example, a 1 × 2 drive type liquid crystal television. In other words, although the cost is reduced by making a one-chip IC, it cannot be used if the driving method of the liquid crystal television is different, and the cost reduction effect is diminished. That is, it is necessary to manufacture a one-chip IC for each driving method.

従って、コスト低減効果を考えれば、映像系の各機能ブロックを1チップIC化するだけでなく、この1チップICを、駆動方式の異なる種々の液晶テレビに共通使用できるように考慮することが必要となる。また、共通使用可能とする場合でも、1チップICの内部構成が極力複雑になることなく、かつ、既存の機能を利用して実現できれば、1チップIC化することのメリットは非常に大きなものとなる。   Therefore, considering the cost reduction effect, it is necessary to consider not only that each functional block of the video system is made into one chip IC, but also that this one chip IC can be commonly used for various liquid crystal televisions having different driving methods. It becomes. Also, even if it can be used in common, if the internal configuration of a single-chip IC is not complicated as much as possible and can be realized by using existing functions, the merit of using a single-chip IC is very large. Become.

本発明はかかる実情に鑑みて創案されたもので、その目的は、少なくともアナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、OSD回路と、CPUと、液晶パネルの液晶駆動部を制御するタイミングコントローラとを1チップIC化するとともに、この1チップICを、内部構成を複雑にすることなく、駆動方式の異なる種々の液晶パネルに共通使用可能とした液晶テレビを提供することにある。   The present invention has been made in view of such a situation, and an object of the present invention is to control at least a video processor to which an analog data signal is input, a panel processor, an OSD circuit, a CPU, and a liquid crystal driving unit of a liquid crystal panel. An object of the present invention is to provide a liquid crystal television in which the controller is integrated into a one-chip IC, and the one-chip IC can be used in common for various liquid crystal panels having different driving methods without complicating the internal configuration.

上記課題を解決するため、本発明の液晶テレビは、アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、OSD回路と、CPUと、液晶パネルの液晶駆動部を制御するタイミングコントローラとが1チップIC化された液晶テレビにおいて、複数の検査パターンデータが格納されたメモリ部を備えており、検査工程時、前記CPUは、前記タイミングコントローラの液晶駆動用レジスタの設定値により、この設定値に対応した検査パターンデータを前記メモリ部から取得し、前記OSD回路により検査パターンを作成して前記液晶パネルに表示することを特徴とする。   In order to solve the above-described problems, a liquid crystal television of the present invention includes a video processor to which an analog data signal is input, a panel processor, an OSD circuit, a CPU, and a timing controller for controlling a liquid crystal driving unit of the liquid crystal panel. An IC liquid crystal television has a memory unit that stores a plurality of inspection pattern data. During the inspection process, the CPU responds to this setting value by the setting value of the liquid crystal driving register of the timing controller. The inspection pattern data obtained is acquired from the memory unit, an inspection pattern is created by the OSD circuit, and is displayed on the liquid crystal panel.

ここで、前記検査パターンデータはフリッカ調整用パターンデータである。具体的には、前記メモリ部には、1水平走査線ごとに極性を反転させる1×1駆動方式に対応したフリッカ調整用パターンデータと、2水平走査線ごとに極性を反転させる1×2駆動方式に対応したフリッカ調整用パターンデータの2種のパターンデータが格納されている。   Here, the inspection pattern data is flicker adjustment pattern data. Specifically, the memory unit includes flicker adjustment pattern data corresponding to a 1 × 1 driving method in which the polarity is inverted for each horizontal scanning line, and 1 × 2 driving in which the polarity is inverted for every two horizontal scanning lines. Two types of pattern data of flicker adjustment pattern data corresponding to the method are stored.

このような構成の液晶テレビによれば、1チップICの内部で、液晶パネルの種々の駆動方式に対応したフリッカ調整用パターンをソフトウェア的に作成して表示することができるので、この1チップICを搭載後に液晶パネルの駆動方式を変更した場合でも、フリッカ調整時にこの変更に対応した最適なフリッカ調整用パターンを表示することができる。   According to the liquid crystal television having such a configuration, a flicker adjustment pattern corresponding to various driving methods of the liquid crystal panel can be created and displayed within the one-chip IC. Even when the driving method of the liquid crystal panel is changed after mounting, an optimal flicker adjustment pattern corresponding to this change can be displayed during flicker adjustment.

この場合、本発明では、前記メモリ部に格納されているフリッカ調整用パターンを選択するための前記液晶駆動用レジスタとして、映像系の各種機能を調整するための従来の液晶駆動用レジスタを兼用している。これにより、1チップICの内部構成を、新たなレジスタを用意することなく、簡単な構成とすることが可能となる。また、前記メモリ部としては、外付けのEEPROMを使用することが可能であるが、このメモリ部も当然1チップICの内部に設けてもよい。   In this case, in the present invention, the conventional liquid crystal driving register for adjusting various functions of the video system is also used as the liquid crystal driving register for selecting the flicker adjustment pattern stored in the memory unit. ing. As a result, the internal configuration of the one-chip IC can be simplified without preparing a new register. Further, an external EEPROM can be used as the memory unit, but this memory unit may naturally be provided inside a one-chip IC.

本発明の液晶テレビによれば、アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、OSD回路と、CPUと、液晶パネルの液晶駆動部を制御するタイミングコントローラとを1チップIC化するとともに、この1チップICに液晶パネルの種々の駆動方式に対応した複数のフリッカ調整用パターンを予め格納し、タイミングコントローラが元々備えている液晶駆動用レジスタを用いてその設定値を変更することで、いずれかのフリッカ調整用パターンデータを選択し、OSD回路を用いてフリッカ調整用パターンを作成し表示するように構成している。すなわち、この1チップICの内部で、液晶パネルの種々の駆動方式に対応したフリッカ調整用パターンをソフトウェア的に作成して表示することができるので、この1チップICを搭載後に液晶パネルの駆動方式を変更した場合でも、フリッカ調整時にこの変更に対応した最適なフリッカ調整用パターンを表示することができる。また、この1チップICを駆動方式の異なる種々の液晶テレビに共通使用することができるので、液晶テレビ自体の製造コストも低減することができる。また、フリッカ調整時に液晶駆動方式に合致した最適なフリッカ調整用パターンを表示することができるので、画面のちらつきを間違ったフリッカ調整用パターンを使って調整してしまうといった事態の発生も確実に防止することができる。さらに、1チップIC自体も、タイミングコントローラが元々備えている液晶駆動用レジスタを用いて最適なフリッカ調整用パターンを選択するように構成したので、内部の回路構成を複雑にすることなく、コスト的にも安価に作製することができ、ひいてはこれを搭載した液晶テレビをユーザに安価に提供することが可能となる。   According to the liquid crystal television of the present invention, a video processor to which an analog data signal is input, a panel processor, an OSD circuit, a CPU, and a timing controller for controlling a liquid crystal driving unit of the liquid crystal panel are made into one chip IC, A plurality of flicker adjustment patterns corresponding to various driving methods of the liquid crystal panel are stored in advance in this one-chip IC, and the setting value is changed by using the liquid crystal driving register originally provided in the timing controller. Such flicker adjustment pattern data is selected, and a flicker adjustment pattern is created and displayed using an OSD circuit. That is, the flicker adjustment pattern corresponding to various driving methods of the liquid crystal panel can be created and displayed in the inside of this one-chip IC, so that the driving method of the liquid crystal panel after mounting this one-chip IC. Even when the change is made, the optimum flicker adjustment pattern corresponding to the change can be displayed during the flicker adjustment. Further, since this one-chip IC can be commonly used for various liquid crystal televisions having different driving systems, the manufacturing cost of the liquid crystal television itself can be reduced. In addition, since the optimal flicker adjustment pattern that matches the LCD drive method can be displayed during flicker adjustment, it is possible to reliably prevent the occurrence of situations such as adjusting the flicker of the screen using the wrong flicker adjustment pattern. can do. In addition, since the one-chip IC itself is configured to select an optimal flicker adjustment pattern by using the liquid crystal driving register originally provided in the timing controller, the cost is reduced without complicating the internal circuit configuration. In addition, it can be manufactured at low cost, and as a result, a liquid crystal television equipped with the same can be provided to the user at low cost.

以下、本発明の実施の形態について、図面を参照して説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1は、本実施形態に係わる液晶テレビの主要部の構成を示す機能ブロック図である。   FIG. 1 is a functional block diagram showing a configuration of a main part of the liquid crystal television according to the present embodiment.

この液晶テレビは、大別すると、1チップIC10と、液晶パネル(LCDパネル)モジュール20とからなる。   This liquid crystal television is roughly composed of a one-chip IC 10 and a liquid crystal panel (LCD panel) module 20.

液晶パネルモジュール20は、データが供給される複数のソースライン及びスキャン信号が供給される複数のゲートラインのそれぞれの交差部に液晶セルを駆動するためのTFTが形成された液晶パネル21と、ソースラインにデータを供給するためのソースドライバ22と、ゲートラインにスキャン信号(パルス)を供給するためのゲートドライバ23とからなる。   The liquid crystal panel module 20 includes a liquid crystal panel 21 in which a TFT for driving a liquid crystal cell is formed at each intersection of a plurality of source lines to which data is supplied and a plurality of gate lines to which a scan signal is supplied. It comprises a source driver 22 for supplying data to the line and a gate driver 23 for supplying a scan signal (pulse) to the gate line.

また、1チップIC10は、アナログデータ信号が入力さるビデオプロセッサ11と、入力されたインタレース方式のビデオ信号をプログレッシブ方式に変換するIP変換回路(走査線変換機能部)12と、プログレッシブ映像をパネル解像度に適合させるためのスケーラー13と、パネルプロセッサ14と、OSD回路15と、CPU16と、前記ソースドライバ22及びゲートドライバ23にそれぞれ制御信号を供給するタイミングコントローラ17とからなる。   Further, the one-chip IC 10 includes a video processor 11 to which an analog data signal is input, an IP conversion circuit (scanning line conversion function unit) 12 that converts the input interlaced video signal to a progressive format, and a progressive video to a panel. It comprises a scaler 13 for adapting to the resolution, a panel processor 14, an OSD circuit 15, a CPU 16, and a timing controller 17 for supplying control signals to the source driver 22 and the gate driver 23, respectively.

また、この1チップIC10には、外付けのメモリ部18として本実施形態ではEEPROMが設けられており、このEEPROM18には、1水平走査線ごとに極性を反転させる1×1駆動方式に対応したフリッカ調整用パターンデータと、2水平走査線ごとに極性を反転させる1×2駆動方式に対応したフリッカ調整用パターンデータの2種のパターンデータが格納されている。   In addition, this one-chip IC 10 is provided with an EEPROM as an external memory unit 18 in the present embodiment, and this EEPROM 18 corresponds to a 1 × 1 driving method in which the polarity is inverted for each horizontal scanning line. Two types of pattern data are stored: flicker adjustment pattern data and flicker adjustment pattern data corresponding to the 1 × 2 driving method in which the polarity is inverted every two horizontal scanning lines.

また、タイミングコントローラ17には、液晶駆動用レジスタ17aが設けられている。この液晶駆動用レジスタ17aは、例えば表示データ出力の反転機能やCLKの遅延設定スキャン方向制御といった各種駆動系設定に用いられている。   The timing controller 17 is provided with a liquid crystal driving register 17a. The liquid crystal drive register 17a is used for various drive system settings such as a display data output inversion function and a CLK delay setting scan direction control.

本実施形態では、この液晶駆動用レジスタ17aを、EEPROM18に格納されている2種のフリッカ調整用パターンデータのいずれかを選択するためのレジスタとして兼用している。これにより、1チップIC10の内部構成を、新たなレジスタを用意することなく、簡単な構成とすることができる。   In the present embodiment, the liquid crystal drive register 17 a is also used as a register for selecting one of the two types of flicker adjustment pattern data stored in the EEPROM 18. Thus, the internal configuration of the one-chip IC 10 can be simplified without preparing a new register.

次に、上記構成の1チップIC10を用いて液晶パネル21に最適なフリッカ調整用パターンを表示する具体例について説明する。   Next, a specific example in which the optimal flicker adjustment pattern is displayed on the liquid crystal panel 21 using the one-chip IC 10 having the above configuration will be described.

例えば、液晶テレビの製造工場における最後の工程である検査工程において、液晶テレビがフリッカ調整モードに設定されると、CPU16は、タイミングコントローラ17に設けられた液晶駆動用レジスタ17aに「1」または「0」のいずれかの値を設定する。この設定は、液晶テレビがフリッカ調整モードに設定されると、内部の制御信号によって予め定められた値に設定されるようになっている。   For example, when the liquid crystal television is set to the flicker adjustment mode in the inspection process which is the last step in the manufacturing factory of the liquid crystal television, the CPU 16 sets “1” or “1” in the liquid crystal driving register 17 a provided in the timing controller 17. Any value of “0” is set. This setting is set to a predetermined value by an internal control signal when the liquid crystal television is set to the flicker adjustment mode.

例えば、液晶駆動用レジスタ17aに「1」を設定すると、CPU16は、この設定値に対応した例えば1×1駆動方式のフリッカ調整用パターンデータをEEPROM18から取得し、OSD回路15により1×1駆動用のフリッカ調整用パターン(図4(a)参照)を作成して液晶パネル21に表示する。   For example, when “1” is set in the liquid crystal driving register 17 a, the CPU 16 acquires, for example, 1 × 1 driving method flicker adjustment pattern data corresponding to the set value from the EEPROM 18, and the OSD circuit 15 performs 1 × 1 driving. A flicker adjustment pattern (see FIG. 4A) is created and displayed on the liquid crystal panel 21.

一方、液晶駆動用レジスタ17aに「0」を設定すると、CPU16は、この設定値に対応した例えば1×2駆動方式のフリッカ調整用パターンデータをEEPROM18から取得し、OSD回路15により1×2駆動用のフリッカ調整用パターン(図4(b)参照)を作成して液晶パネル21に表示する。   On the other hand, when “0” is set in the liquid crystal drive register 17a, the CPU 16 acquires, for example, 1 × 2 drive type flicker adjustment pattern data corresponding to the set value from the EEPROM 18, and the OSD circuit 15 drives the 1 × 2 drive. A flicker adjustment pattern (see FIG. 4B) is created and displayed on the liquid crystal panel 21.

つまり、フリッカ調整モード時に、液晶駆動用レジスタ17aに「1」を設定するように予め決めておくことで、1×1駆動方式の液晶テレビに対応できるとともに、液晶駆動用レジスタ17aに「0」を設定するように予め決めておくことで、1×2駆動方式の液晶テレビに対応することができるものである。これにより、液晶パネルの駆動方式が異なる2種の液晶テレビに同じ1チップIC10を共通使用することが可能となる。   In other words, in the flicker adjustment mode, by predetermining to set “1” in the liquid crystal driving register 17a, it is possible to cope with a 1 × 1 driving type liquid crystal television and to set “0” in the liquid crystal driving register 17a. By setting in advance so as to set “1”, it is possible to deal with a liquid crystal television of a 1 × 2 drive system. As a result, the same one-chip IC 10 can be commonly used for two types of liquid crystal televisions having different liquid crystal panel driving methods.

なお、上記実施形態では、フリッカ調整用パターンを、1×1駆動方式に対応したフリッカ調整用パターンと、1×2駆動方式に対応したフリッカ調整用パターンの2種として説明しているが、市場に提供されている液晶テレビの種々の駆動方式に対応したフリッカ調整用パターンをEEPROM18に格納しておけば、全ての液晶テレビに対応することができる。この場合、フリッカ調整用パターンが3種類以上になる場合には、液晶駆動用レジスタ17aもこれに対応して2個以上用意すればよい。   In the above embodiment, the flicker adjustment pattern is described as two types of flicker adjustment patterns corresponding to the 1 × 1 driving method and flicker adjustment patterns corresponding to the 1 × 2 driving method. If the flicker adjustment patterns corresponding to the various driving methods of the liquid crystal television provided in the above are stored in the EEPROM 18, all the liquid crystal televisions can be handled. In this case, when there are three or more types of flicker adjustment patterns, two or more liquid crystal driving registers 17a may be prepared correspondingly.

また、上記実施形態では、外付けのメモリ部18としてEEPROMを用いているが、EEPROMに限定されるものではない。また、このメモリ部18は、必ずしも外付けである必要はなく、図1に破線で示すように、1チップIC10に含まれていてもよい。   In the above embodiment, an EEPROM is used as the external memory unit 18, but the present invention is not limited to the EEPROM. Further, the memory unit 18 does not necessarily need to be externally attached, and may be included in the one-chip IC 10 as indicated by a broken line in FIG.

本発明液晶テレビの主要部の構成を示す機能ブロック図である。It is a functional block diagram which shows the structure of the principal part of this invention liquid crystal television. 1×1駆動方式のときの液晶パネルの駆動信号波形を示すタイミングチャートである。It is a timing chart which shows the drive signal waveform of a liquid crystal panel at the time of a 1x1 drive system. 1×2駆動方式のときの液晶パネルの駆動信号波形を示すタイミングチャートである。It is a timing chart which shows the drive signal waveform of a liquid crystal panel at the time of a 1x2 drive system. (a)は、図2に示した1×1駆動方式に対応したフリッカ調整用パターンの一部を示す模式図、図4(b)は、図3に示した1×2駆動方式に対応したフリッカ調整用パターンの一部を示す模式図である。FIG. 4A is a schematic diagram showing a part of a flicker adjustment pattern corresponding to the 1 × 1 driving method shown in FIG. 2, and FIG. 4B corresponds to the 1 × 2 driving method shown in FIG. It is a schematic diagram showing a part of the flicker adjustment pattern.

符号の説明Explanation of symbols

10 1チップIC
11 ビデオプロセッサ
12 IP変換回路(走査線変換機能部)
13 スケーラー
14 パネルプロセッサ
15 OSD回路
16 CPU
17 タイミングコントローラ
18 メモリ部(EEPROM)
20 液晶パネルモジュール
21 液晶パネル
22 ソースドライバ
23 ゲートドライバ
10 1 chip IC
11 Video Processor 12 IP Conversion Circuit (Scanning Line Conversion Function Unit)
13 Scaler 14 Panel Processor 15 OSD Circuit 16 CPU
17 Timing controller 18 Memory part (EEPROM)
20 Liquid crystal panel module 21 Liquid crystal panel 22 Source driver 23 Gate driver

Claims (5)

アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、OSD回路と、CPUと、液晶パネルの液晶駆動部を制御するタイミングコントローラとが1チップIC化された液晶テレビにおいて、
1水平走査線ごとに極性を反転させる1×1駆動方式に対応したフリッカ調整用パターンデータと、2水平走査線ごとに極性を反転させる1×2駆動方式に対応したフリッカ調整用パターンの2種のパターンデータが格納されたメモリ部を備えており、
検査工程時、前記CPUは、前記タイミングコントローラに設けられた映像系の各種機能を調整するための1個の液晶駆動用レジスタに1または0のいずれかの値が設定されることにより、この設定値に対応したフリッカ調整用パターンデータを前記メモリ部から取得し、前記OSD回路によりフリッカ調整用パターンを作成して前記液晶パネルに表示することを特徴とする液晶テレビ。
In a liquid crystal television in which a video processor to which an analog data signal is input, a panel processor, an OSD circuit, a CPU, and a timing controller for controlling a liquid crystal driving unit of a liquid crystal panel are integrated into a single chip,
Two types of flicker adjustment pattern data corresponding to the 1 × 1 driving method for inverting the polarity for each horizontal scanning line and flicker adjustment pattern data corresponding to the 1 × 2 driving method for inverting the polarity for each two horizontal scanning lines The memory unit that stores the pattern data of
During the inspection process, the CPU sets this value by setting either 1 or 0 to one liquid crystal driving register for adjusting various video functions provided in the timing controller. A liquid crystal television, wherein flicker adjustment pattern data corresponding to a value is acquired from the memory unit, and a flicker adjustment pattern is created by the OSD circuit and displayed on the liquid crystal panel.
アナログデータ信号が入力さるビデオプロセッサと、パネルプロセッサと、OSD回路と、CPUと、液晶パネルの液晶駆動部を制御するタイミングコントローラとが1チップIC化された液晶テレビにおいて、
液晶テレビの種々の駆動方式に対応した複数のフリッカ調整用パターンデータが格納されたメモリ部を備えており、
検査工程時、前記CPUは、前記タイミングコントローラの液晶駆動用レジスタの設定値により、この設定値に対応したフリッカ調整用パターンデータを前記メモリ部から取得し、前記OSD回路によりフリッカ調整用パターンを作成して前記液晶パネルに表示することを特徴とする液晶テレビ。
In a liquid crystal television in which a video processor to which an analog data signal is input, a panel processor, an OSD circuit, a CPU, and a timing controller for controlling a liquid crystal driving unit of a liquid crystal panel are integrated into a single chip,
It has a memory unit that stores a plurality of flicker adjustment pattern data corresponding to various driving methods for liquid crystal televisions .
During the inspection process, the CPU acquires flicker adjustment pattern data corresponding to the set value from the memory unit according to the set value of the liquid crystal drive register of the timing controller, and creates the flicker adjustment pattern by the OSD circuit. And displaying on the liquid crystal panel.
前記メモリ部には、1水平走査線ごとに極性を反転させる1×1駆動方式に対応したフリッカ調整用パターンデータと、2水平走査線ごとに極性を反転させる1×2駆動方式に対応したフリッカ調整用パターンデータの2種のパターンデータが格納されていることを特徴とする請求項2に記載の液晶テレビ。   The memory unit includes flicker adjustment pattern data corresponding to a 1 × 1 driving method in which the polarity is inverted every horizontal scanning line, and flicker corresponding to a 1 × 2 driving method in which the polarity is inverted every two horizontal scanning lines. The liquid crystal television according to claim 2, wherein two types of pattern data of adjustment pattern data are stored. 前記メモリ部に格納されているフリッカ調整用パターンを選択するための前記液晶駆動用レジスタは、映像系の各種機能を調整するための従来の液晶駆動用レジスタを兼用していることを特徴とする請求項2または請求項3に記載の液晶テレビ。   The liquid crystal driving register for selecting a flicker adjustment pattern stored in the memory unit is also used as a conventional liquid crystal driving register for adjusting various functions of a video system. The liquid crystal television set according to claim 2 or 3. 前記メモリ部が外付けのEEPROMであることを特徴とする請求項2ないし請求項4のいずれかに記載の液晶テレビ。   5. The liquid crystal television according to claim 2, wherein the memory unit is an external EEPROM.
JP2004369960A 2004-12-21 2004-12-21 liquid crystal television Expired - Fee Related JP3922586B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004369960A JP3922586B2 (en) 2004-12-21 2004-12-21 liquid crystal television

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004369960A JP3922586B2 (en) 2004-12-21 2004-12-21 liquid crystal television

Publications (2)

Publication Number Publication Date
JP2006180119A JP2006180119A (en) 2006-07-06
JP3922586B2 true JP3922586B2 (en) 2007-05-30

Family

ID=36733811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004369960A Expired - Fee Related JP3922586B2 (en) 2004-12-21 2004-12-21 liquid crystal television

Country Status (1)

Country Link
JP (1) JP3922586B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008191400A (en) 2007-02-05 2008-08-21 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
KR101472843B1 (en) 2008-07-11 2014-12-15 삼성디스플레이 주식회사 Device for testing a display port function, and system and methode for testing a display port function using the same
CN111445810A (en) * 2020-03-18 2020-07-24 福建华佳彩有限公司 Single liquid crystal panel supporting dual systems

Also Published As

Publication number Publication date
JP2006180119A (en) 2006-07-06

Similar Documents

Publication Publication Date Title
JP4079147B2 (en) liquid crystal television
KR101432717B1 (en) Display apparaturs and method for driving the same
KR101325982B1 (en) Liquid crystal display device and method of driving the same
JP4749687B2 (en) Display device
JP2009109955A (en) Timing controller for matrix display device, and liquid crystal display device adopting the same
US8823626B2 (en) Matrix display device with cascading pulses and method of driving the same
KR100559229B1 (en) The Tuning Device for Control signals Of LCD
KR20070037900A (en) Display device for using lcd panel and method for excuting timing control options thereof
JP3922586B2 (en) liquid crystal television
JP5299734B2 (en) Image processing method, image display apparatus and timing controller thereof
JP2019101593A (en) Touch panel control device, touch panel control method and input display device
KR20080039586A (en) Liquid crystal display device
KR20060016275A (en) Multi display apparatus with display control circuit for removing an afterimage of sub display and multi display control method for the same
KR100494713B1 (en) Liquid crystal display
JP2007286351A (en) Liquid crystal display and display
JP2007264368A (en) Liquid crystal display device
JP4633662B2 (en) Scanning signal line driving device, liquid crystal display device, and liquid crystal display method
JP2001092422A (en) Driving method for liquid crystal display device and liquid crystal display device using the same
JP2007264572A (en) Liquid crystal display device
JPH08184794A (en) Liquid crystal display device
KR20020094637A (en) Liquid crystal display and driving method of the same
JP2785327B2 (en) Display control device and display device using the same
JP2008116497A (en) Gamma correction device and gamma correction method for liquid crystal display
KR20060119308A (en) Liquid crystal display
KR100961958B1 (en) Driving apparatus of liquid crystal display

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20060823

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees