JP3922058B2 - Circuit board manufacturing method - Google Patents

Circuit board manufacturing method Download PDF

Info

Publication number
JP3922058B2
JP3922058B2 JP2002078404A JP2002078404A JP3922058B2 JP 3922058 B2 JP3922058 B2 JP 3922058B2 JP 2002078404 A JP2002078404 A JP 2002078404A JP 2002078404 A JP2002078404 A JP 2002078404A JP 3922058 B2 JP3922058 B2 JP 3922058B2
Authority
JP
Japan
Prior art keywords
lead frame
thermosetting composition
circuit board
manufacturing
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002078404A
Other languages
Japanese (ja)
Other versions
JP2002359339A (en
Inventor
哲也 津村
静夫 古山
勝美 田渕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2002078404A priority Critical patent/JP3922058B2/en
Publication of JP2002359339A publication Critical patent/JP2002359339A/en
Application granted granted Critical
Publication of JP3922058B2 publication Critical patent/JP3922058B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子機器における大電力回路などに使用される、放熱性の優れた回路基板（熱伝導性基板または高放熱性基板）の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の高性能化、小型化の要求にともない、半導体の高密度化や高機能化が要求されている。
【０００３】
これにより、それらを実装するための回路基板もまた小型高密度で、かつ、熱伝導性、放熱性の優れた構造が必要となる。このため、熱硬化性樹脂に無機の熱伝導性フィラーを充填した熱硬化性組成物を、リードフレームや放熱用金属板と一体化した回路基板（熱伝導性基板または高放熱性基板）が提案されていた。
【０００４】
従来における回路基板の製造方法を、図３の製造概要摸式工程図を用いて説明する。すなわち図３において、１は少なくとも片面を粗面化した銅やその合金などの金属板材でなる基材、２は絶縁性、耐熱性および耐薬品性を有するレジストであり、印刷により所定のパターンを形成し、熱あるいは紫外線により硬化している。
【０００５】
そして、４は所定箇所に施される半田めっき、５はリードフレーム３を形成するために打抜きなどにより形成された加工孔、６は熱硬化性樹脂に熱伝導性フイラーを充填した熱硬化性組成物、７は熱電導性の良い鉄、銅、アルミニウムあるいはそれらの合金などの金属材でなる放熱用金属板である。
【０００６】
まず、図３（ａ）に示すように、帯状板形状の基材１の片面を粗面化する（図示せず）。その後、図３（ｂ）に示すように、基材１の粗面化された上面に基材１表面を保護するレジスト２を印刷し、熱あるいは紫外線により硬化させて所定パターンを形成する。
【０００７】
そして図３（ｃ）に示すように、基材１にプレス打抜きなどにより加工孔５を施して回路形成部と端子部を構成し、所定のリードフレーム３を形成する。続いて、図３（ｄ）に示すようにレジスト２の部分を除いたリードフレーム３全体に、半田めっき４を施す。
【０００８】
次に図３（ｅ）に示すように、次工程における熱硬化性組成物６との密着性を向上させるため、サンドブラストなどによる粒子の打撃により、リードフレーム３における回路形成部の裏面（下面）の不要な半田めっき４を除去する。
【０００９】
そして、図３（ｆ）に示すように、リードフレーム３の回路形成部の裏面に熱硬化性組成物６を介して放熱用金属板７を積層し、加熱加圧してそれらを一体化させる。その後、必要であれば所定の電子部品やデバイスを回路形成部（表面）に実装して回路基板を完成させるのであった。
【００１０】
【発明が解決しようとする課題】
しかしながら、前記従来の回路基板の製造方法では、リードフレーム３の回路形成部をプレス打抜きした後に半田めっき４を施すため、リードフレーム３の打抜き加工切断面にも半田めっき４が施されてしまう。それにより、そのリードフレーム３に熱硬化性組成物６を一体成形する際の加熱により、半田めっき４が溶融し、半田めっき４を介した熱硬化性組成物６とリードフレーム３との接合強度が低下し、その接合面で剥離が生じ、また、その剥離部の熱伝導性を低下させるという問題点を有していた。
【００１１】
本発明は、前記課題を解決しようとするものであり、リードフレームとの接合面において熱硬化性組成物が剥離することのない、信頼性の高い回路基板の製造方法を提供することを目的とするものである。
【００１２】
【課題を解決するための手段】
前記課題を解決するために本発明の回路基板の製造方法は、以下の構成を有する。
【００１３】
本発明の請求項１記載の発明は、導電性の金属材よりなる板状のリードフレームの少なくとも熱硬化性組成物との接合面にマスキングを行い、前記リードフレームの前記マスキングをした表面を除く全面をめっきし、その後、前記リードフレームに、前記熱硬化性組成物設置側からプレス打ち抜きにより貫通孔を加工して所定パターンの回路形成部を形成し、次に前記貫通孔に絶縁材よりなる熱硬化性組成物を侵入させるとともに、この熱硬化性組成物を、前記マスキングをした前記リードフレームの片面側に形成し一体化させる回路基板の製造方法であり、貫通孔断面およびマスキングをした表面において、めっきを介することなくリードフレームと熱硬化性組成物とを直接的に接合することにより、リードフレームと熱硬化性組成物との接合強度を高くすることができ、また、マスキングした回路形成部はめっき処理により係わる作業で損傷あるいは汚染されることを防止することができるという作用効果を有する。さらに熱硬化性組成物設置側からプレス打ち抜きにより打抜くことで熱硬化性組成物側には湾曲面が形成されるので、後で熱硬化性組成物をスムーズに押込むことができるようになる。また貫通孔のリードフレームの上面側開口部には上記打抜きによる上方への突出リブが形成され、この突出リブはめっきの貫通孔内への流動を抑制するダム的な働きをすることになる。
【００１４】
本発明の請求項２記載の発明は、リードフレームが少なくとも熱硬化性組成物との接合面を粗面化しているものであり、後工程における部材（熱硬化性組成物）との密着性がさらに向上することができるという作用効果を有する。
【００１５】
本発明の請求項３記載の発明は、サンドペーパーの粗化材をリードフレームの表面に当接し、前記リードフレームの表面に平行方向に前記サンドペーパーの粗化材を摺動して前記リードフレームの表面を粗面化することを特徴とする請求項２記載の回路基板の製造方法であり、粗面化する際のリードフレームの表面に垂直な方向へ負荷を低減することにより、リードフレームの反りなどの変形を防止するという作用効果を有する。
【００１６】
本発明の請求項４記載の発明は、リードフレームにマスキングを行い、前記リードフレームの前記マスキングをした表面を除く全面をめっきし、その後、所定パターンの端子部を前記リードフレームに形成してなる請求項１記載の回路基板の製造方法であり、端子部を形成する際に、回路形成部の損傷を防止することができるという作用効果を有する。
【００１７】
本発明の請求項５記載の発明は、リードフレームの回路形成部に所定パターンを加工形成した後、マスキングを除去する請求項１記載の回路基板の製造方法であり、回路形成部に所定パターンを化工形成する際に、マスキングした表面の損傷を防止し、熱硬化性組成物を確実にリードフレーム表面に形成することができるという作用効果を有する。
【００１８】
本発明は、リードフレームが、銅あるいは銅の合金材よりなると、電気的特性および熱伝導性が優れたリードフレームが形成できるという作用効果を有する。
【００１９】
本発明は、後加工による貫通孔をリードフレームの硬化性組成物設置側から例えば打抜きにより加工したものである。
【００２０】
そしてこのように、打抜くことで熱硬化性組成物側には湾曲面が形成されるので、後で熱硬化性組成物をスムーズに押込むことができるようになる。
【００２１】
また貫通孔のリードフレームの上面側開口部には上記打抜きによる上方への突出リブが形成され、この突出リブはめっきの貫通孔内への流動を抑制するダム的な働きをすることになる。
【００２２】
なおリードフレームの両面を、同一の表面粗さに粗面化すると、両面を同じように粗面化することにより、リードフレームを変形させること無く、リードフレームの加工精度を向上させることができるという作用効果を有する。
【００２３】
またリードフレームのマスキングを、マスキングテープの貼付あるいはレジスト印刷により行うと、リードフレームの必要箇所のみ容易にマスキングをすることができるという作用効果を有する。
【００２４】
またリードフレームのめっきは、半田めっき、あるいはニッケル下地めっきと半田めっきにより構成されると、半田の密着性を高め、デバイスなどの電子部品の実装性を向上させることができるという作用効果を有する。
【００２５】
【発明の実施の形態】
以下、本発明の一実施の形態における回路基板の製造方法について図面を用いて説明する。図１は、本発明の一実施形態における回路基板の製造方法を説明する工程図、図２はその回路基板（高放熱性基板）の要部断面図である。
【００２６】
なお、従来の技術で説明した構成部材については同一の符号を付与し、詳細な説明は簡略化する。図１において、１４は半田めっき、１５は加工孔であり、従来の技術で説明した構成部材と同じものである。
【００２７】
１３はリードフレーム、１７は放熱用金属板、そして１６は熱硬化性組成物で
ある。また、１８は紙、樹脂あるいは金属箔材などでなるマスキング用のマスキングテープ、１９は、エッチング、レーザ加工あるいはプレス打抜きなどにより回路形成部に設けられる後加工孔である。
【００２８】
まず、図１（ａ）に示す基材１の両面は、後工程における部材との密着性を向上させるため、サンドペーパーの粗化材を当接し、図１（ｃ）でリードフレーム１３となるパターンに対して平行方向に摺動して粗面化を行う。なお、この際基材１の両面を同一の表面粗さに粗面化することにより、リードフレーム１３における延びなどの変形（反り）をより一層防止することができる。
【００２９】
次に図１（ｂ）に示すように、基材１の粗面化された上面にレジスト２を印刷し、熱あるいは紫外線硬化させる事により所定パターンを形成する。
【００３０】
その後、図１（ｃ）に示すように、プレス打抜きなどにより回路形成部を除いた部分に加工孔１５を設けて回路形成部１Ａと端子部１Ｂを構成し、所定形状のリードフレーム１３を形成するのである。
【００３１】
続いて、図１（ｄ）に示すように、回路形成部の裏面部分をマスキングするために、マスキングテープ１８を貼付する。そして、マスキング部分を除いたリードフレーム１３全体に半田めっき１４を施すのである。
【００３２】
なお、マスキングテープ１８は前記加工孔１５を加工する前に貼付しても良く、回路形成部への損傷をより一層低減することができる。また、ニッケル下地めっきの後半田めっき１４を実施すれば、密着強度を高めることなどのめっき性能をより向上させることができる。
【００３３】
次に図１（ｅ）に示すように、マスキングテープ１８を除去した後、選択的なエッチング、レーザ加工あるいはプレス打抜きなどにより貫通孔となる後加工孔１９の加工をし、回路形成部を所定の構成に形成する。
【００３４】
なお、回路構成や構造により、マスキングテープ１８を貼付したまま、レーザ加工やプレス打抜きなどによる後加工孔１９の加工を行い、その後にマスキングテープ１８を除去する事により、回路形成部を所定の構成に形成する方法としてもよい。
【００３５】
そして、図１（ｆ）に示すように、回路形成部１Ａに熱硬化性組成物１６と放熱用金属板１７を積層し、例えば２４０℃で加熱加圧し、後加工孔１９内に熱硬化性組成物１６を侵入させ、一体化させる。その後、必要であればリードフレーム１３の表面上の半田めっき１４上に所定のデバイスなどの電子部品を実装して完成させるのである。
【００３６】
なお、回路や構成などによりマスキングテープ１８に代えてレジストを印刷して熱あるいは紫外線硬化によりマスキングを構成しても同じ効果を発揮する事ができる。
【００３７】
図２は後加工孔１９部分を示し、この後加工孔１９はこの図２に示すように基材１の図１（ｆ）の熱硬化性組成物１６設置側から例えば打抜きにより加工される。
【００３８】
そしてこの図２の下方側から打抜くことで下面、つまり熱硬化性組成物１６側には湾曲面１Ｃが形成されるので、後で熱硬化性組成物１６をスムーズに押込むことができる。
【００３９】
また後加工孔１９の基材１の上面側開口部には上記打抜きによる上方への突出リブ１Ｄが形成され、この突出リブ１Ｄは半田めっき１４の後加工孔１９内への流動を抑制するダム的な働きをすることになる。
【００４０】
【発明の効果】
以上のように本発明による回路基板の製造方法によれば、リードフレームをめっきする際に、回路形成部における貫通孔断面には半田めっきが施されず、したがって、高温に加熱する工程を経ても半田めっきが溶融せず、熱硬化性組成物とリードフレームとを直接的に接合し、その密着性を向上させることができるという効果を有する。さらに熱硬化性組成物設置側からプレス打ち抜きにより打抜くことで熱硬化性組成物側には湾曲面が形成されるので、後で熱硬化性組成物をスムーズに押込むことができるようになる。また貫通孔のリードフレームの上面側開口部には上記打抜きによる上方への突出リブが形成され、この突出リブはめっきの貫通孔内への流動を抑制するダム的な働きをすることになる。そしてその結果、めっきを介することなくリードフレームと熱硬化性組成物とを直接的に接合でき、リードフレームと熱硬化性組成物との接合強度がさらに向上し、接合面の剥離による熱伝導性低下という問題を解決しうるものである。
【図面の簡単な説明】
【図１】 （ａ）〜（ｆ）は本発明の一実施の形態における回路基板の製造方法を説明する工程図
【図２】 同後加工孔部分の要部断面図
【図３】 （ａ）〜（ｆ）は従来における回路基板の製造方法を説明する工程図
【符号の説明】
１ 基材
２ レジスト
３ リードフレーム
４ 半田めっき（めっき）
５ 加工孔
６ 熱硬化性組成物
７ 放熱用金属板
１３ リードフレーム
１４ 半田めっき（めっき）
１５ 加工孔
１６ 熱硬化性組成物
１７ 放熱用金属板
１８ マスキングテープ（マスキング）
１９ 後加工孔（貫通孔）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a circuit board (a heat conductive board or a high heat dissipation board) with excellent heat dissipation, which is used for a large power circuit in an electronic device.
[0002]
[Prior art]
In recent years, with the demand for higher performance and miniaturization of electronic devices, higher density and higher functionality of semiconductors are required.
[0003]
As a result, a circuit board for mounting them is also required to have a small, high-density structure with excellent thermal conductivity and heat dissipation. For this reason, a circuit board (thermally conductive substrate or high heat dissipation substrate) in which a thermosetting composition in which a thermosetting resin is filled with an inorganic heat conductive filler is integrated with a lead frame or a metal plate for heat dissipation is proposed. It had been.
[0004]
A conventional method for manufacturing a circuit board will be described with reference to a schematic manufacturing process diagram of FIG. That is, in FIG. 3, 1 is a base material made of a metal plate material such as copper or an alloy thereof roughened at least on one side, 2 is a resist having insulating properties, heat resistance and chemical resistance, and a predetermined pattern is formed by printing. It is formed and cured by heat or ultraviolet light.
[0005]
4 is solder plating applied to a predetermined location, 5 is a processed hole formed by punching to form the lead frame 3, and 6 is a thermosetting composition in which a thermosetting resin is filled with a heat conductive filler. An object 7 is a metal plate for heat dissipation made of a metal material such as iron, copper, aluminum or an alloy thereof having good thermal conductivity.
[0006]
First, as shown to Fig.3 (a), the single side | surface of the strip | belt-shaped plate-shaped base material 1 is roughened (not shown). Thereafter, as shown in FIG. 3B, a resist 2 that protects the surface of the substrate 1 is printed on the roughened upper surface of the substrate 1 and cured by heat or ultraviolet rays to form a predetermined pattern.
[0007]
Then, as shown in FIG. 3 (c), the substrate 1 is formed with a processing hole 5 by press punching or the like to constitute a circuit forming portion and a terminal portion, and a predetermined lead frame 3 is formed. Subsequently, as shown in FIG. 3D, solder plating 4 is applied to the entire lead frame 3 excluding the resist 2 portion.
[0008]
Next, as shown in FIG. 3 (e), in order to improve the adhesion with the thermosetting composition 6 in the next step, the back surface (lower surface) of the circuit forming portion in the lead frame 3 is hit by particles by sandblasting or the like. The unnecessary solder plating 4 is removed.
[0009]
And as shown in FIG.3 (f), the metal plate 7 for heat dissipation is laminated | stacked on the back surface of the circuit formation part of the lead frame 3 through the thermosetting composition 6, and they are united by heat-pressing. Thereafter, if necessary, predetermined electronic components and devices are mounted on the circuit forming portion (surface) to complete the circuit board.
[0010]
[Problems to be solved by the invention]
However, in the conventional circuit board manufacturing method, since the solder plating 4 is performed after the circuit forming portion of the lead frame 3 is press punched, the solder plating 4 is also applied to the punched cut surface of the lead frame 3. As a result, the solder plating 4 is melted by heating when the thermosetting composition 6 is integrally formed with the lead frame 3, and the bonding strength between the thermosetting composition 6 and the lead frame 3 through the solder plating 4. However, there is a problem that peeling occurs at the joint surface, and the thermal conductivity of the peeling portion is lowered.
[0011]
An object of the present invention is to provide a highly reliable method of manufacturing a circuit board in which the thermosetting composition is not peeled off at a joint surface with a lead frame. To do.
[0012]
[Means for Solving the Problems]
In order to solve the above problems, a circuit board manufacturing method of the present invention has the following configuration.
[0013]
The invention according to claim 1 of the present invention masks at least the joint surface of the plate-like lead frame made of a conductive metal material with the thermosetting composition, and removes the masked surface of the lead frame. plated on the entire surface, from then on the lead frame, by processing the through hole by press punching from the thermosetting composition installation side to form a circuit forming part of the predetermined pattern, then the insulating material in the through-hole causes penetrate the composed thermosetting composition, a thermosetting composition, a method for manufacturing a circuit board to be integrated formed to one side of the lead frame of the masking was a through-hole cross section and masking On the surface, the lead frame and the thermosetting composition are directly bonded to each other without any plating. It is possible to increase the coupling strength, also has the effect that that masked circuit formation section is damaged or contaminated by the work involved by plating can and child prevented. Further, by punching from the thermosetting composition installation side by press punching, a curved surface is formed on the thermosetting composition side, so that the thermosetting composition can be smoothly pushed in later. . Further, an upward protruding rib is formed by punching at the opening on the upper surface side of the lead frame of the through hole, and this protruding rib functions as a dam that suppresses the flow of plating into the through hole.
[0014]
In the invention according to claim 2 of the present invention, the lead frame has at least a roughened joint surface with the thermosetting composition, and the adhesion with a member (thermosetting composition) in a subsequent process is improved. Furthermore, it has the effect that it can improve.
[0015]
According to a third aspect of the present invention, the sandpaper roughening material is brought into contact with the surface of the lead frame, and the sandpaper roughening material is slid in a direction parallel to the surface of the leadframe. 3. The method of manufacturing a circuit board according to claim 2, wherein the surface of the lead frame is roughened by reducing a load in a direction perpendicular to the surface of the lead frame when the surface is roughened. It has the effect of preventing deformation such as warpage.
[0016]
According to a fourth aspect of the present invention, the lead frame is masked, the entire surface of the lead frame is plated except for the masked surface, and then a terminal portion having a predetermined pattern is formed on the lead frame. The method for manufacturing a circuit board according to claim 1, wherein when forming the terminal part, the circuit forming part can be prevented from being damaged.
[0017]
The invention according to claim 5 of the present invention is the circuit board manufacturing method according to claim 1, wherein the masking is removed after the predetermined pattern is processed and formed on the circuit forming portion of the lead frame. In the chemical formation, the masked surface is prevented from being damaged, and the thermosetting composition can be reliably formed on the lead frame surface.
[0018]
This onset Ming, lead frame has becomes an alloy material of copper or copper effects that lead frame electrical properties and thermal conductivity and excellent can be formed.
[0019]
This onset Ming is obtained by machining a through-hole by post-processing the curable composition installation side of the lead frame, for example, by punching.
[0020]
And since a curved surface is formed on the thermosetting composition side by punching in this way, the thermosetting composition can be pushed in smoothly later.
[0021]
Further, an upward protruding rib is formed by punching at the opening on the upper surface side of the lead frame of the through hole, and this protruding rib functions as a dam that suppresses the flow of plating into the through hole.
[0022]
Both surfaces of healing over lead frame, when roughened same surface roughness, by roughening both sides in the same way, without deforming the lead frame, thereby improving the machining accuracy of the lead frame It has the effect of.
[0023]
Masking Matari over lead frame, having performed by sticking or resist printing masking tape, the effect that it is possible to easily masked only necessary portions of the lead frame.
[0024]
Plating Matari over lead frame has the effect that it is possible to improve and constituted by solder plating, or nickel under plating and solder plating, increasing the solder adhesion, the mounting of electronic components such as device.
[0025]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a method of manufacturing a circuit board according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a process diagram for explaining a method of manufacturing a circuit board according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view of an essential part of the circuit board (high heat dissipation substrate).
[0026]
In addition, the same code | symbol is provided about the structural member demonstrated by the prior art, and detailed description is simplified. In FIG. 1, 14 is solder plating, 15 is a processed hole, which are the same as the constituent members described in the prior art.
[0027]
13 is a lead frame, 17 is a metal plate for heat dissipation, and 16 is a thermosetting composition. Reference numeral 18 denotes a masking tape for masking made of paper, resin or metal foil material, and 19 denotes a post-processing hole provided in the circuit forming portion by etching, laser processing or press punching.
[0028]
First, both surfaces of the base material 1 shown in FIG. 1A are brought into contact with a roughening material of sandpaper in order to improve adhesion with members in a subsequent process, and become lead frames 13 in FIG. The surface is roughened by sliding in the direction parallel to the pattern. At this time, by roughening both surfaces of the substrate 1 to the same surface roughness, deformation (warping) such as extension in the lead frame 13 can be further prevented.
[0029]
Next, as shown in FIG. 1B, a resist 2 is printed on the roughened upper surface of the substrate 1, and a predetermined pattern is formed by heat or ultraviolet curing.
[0030]
Thereafter, as shown in FIG. 1 (c), by forming a hole 15 in a portion excluding the circuit forming portion by press punching or the like to constitute the circuit forming portion 1A and the terminal portion 1B, a lead frame 13 having a predetermined shape is formed To do.
[0031]
Subsequently, as shown in FIG. 1D, a masking tape 18 is applied to mask the back surface portion of the circuit forming portion. Then, the solder lead 14 is applied to the entire lead frame 13 excluding the masking portion.
[0032]
Note that the masking tape 18 may be affixed before the processing hole 15 is processed, and damage to the circuit forming portion can be further reduced. In addition, if the post-solder plating 14 is performed after the nickel base plating, the plating performance such as increasing the adhesion strength can be further improved.
[0033]
Next, as shown in FIG. 1E, after the masking tape 18 is removed, a post-processed hole 19 that becomes a through-hole is processed by selective etching, laser processing, press punching, etc. It is formed in the configuration.
[0034]
Depending on the circuit configuration and structure, the post-processed hole 19 is processed by laser processing, press punching, or the like while the masking tape 18 is stuck, and then the masking tape 18 is removed to form a circuit forming portion with a predetermined configuration. It is good also as the method of forming in.
[0035]
Then, as shown in FIG. 1 (f), the thermosetting composition 16 and the heat-dissipating metal plate 17 are laminated on the circuit forming portion 1 </ b> A, and heated and pressurized at, for example, 240 ° C. The composition 16 is intruded and integrated. Thereafter, if necessary, an electronic component such as a predetermined device is mounted on the solder plating 14 on the surface of the lead frame 13 and completed.
[0036]
It should be noted that the same effect can be achieved even if the resist is printed instead of the masking tape 18 depending on the circuit or configuration and the masking is configured by heat or ultraviolet curing.
[0037]
FIG. 2 shows a post-processed hole 19 portion, and the post-processed hole 19 is processed by punching, for example, from the side of the thermosetting composition 16 shown in FIG.
[0038]
Then, since the curved surface 1C is formed on the lower surface, that is, the thermosetting composition 16 side, by punching from the lower side of FIG. 2, the thermosetting composition 16 can be smoothly pushed in later.
[0039]
Further, an upward projecting rib 1D is formed by punching at the upper surface side opening of the base material 1 of the post-processed hole 19, and this projecting rib 1D suppresses the flow into the post-processed hole 19 of the solder plating 14. Will work in the same way.
[0040]
【The invention's effect】
As described above, according to the method for manufacturing a circuit board according to the present invention, when the lead frame is plated, the cross section of the through hole in the circuit forming portion is not subjected to solder plating. The solder plating is not melted, and the thermosetting composition and the lead frame are directly bonded to each other, and the adhesion can be improved. Further, by punching from the thermosetting composition installation side by press punching, a curved surface is formed on the thermosetting composition side, so that the thermosetting composition can be smoothly pushed in later. . Further, an upward protruding rib is formed by punching at the opening on the upper surface side of the lead frame of the through hole, and this protruding rib functions as a dam that suppresses the flow of plating into the through hole. As a result, the lead frame and the thermosetting composition can be directly bonded without interposing plating, the bonding strength between the lead frame and the thermosetting composition is further improved, and the thermal conductivity due to peeling of the bonding surface is achieved. It can solve the problem of decline.
[Brief description of the drawings]
FIGS. 1A to 1F are process diagrams for explaining a method of manufacturing a circuit board according to an embodiment of the present invention. FIG. 2 is a cross-sectional view of an essential part of a post-processed hole portion. ) To (f) are process diagrams for explaining a conventional circuit board manufacturing method.
DESCRIPTION OF SYMBOLS 1 Base material 2 Resist 3 Lead frame 4 Solder plating (plating)
5 Processing hole 6 Thermosetting composition 7 Metal plate for heat dissipation 13 Lead frame 14 Solder plating (plating)
15 Processing hole 16 Thermosetting composition 17 Metal plate for heat dissipation 18 Masking tape (masking)
19 Post-processed hole (through hole)

Claims (5)

導電性の金属材よりなる板状のリードフレームの少なくとも熱硬化性組成物との接合面にマスキングを行い、
前記リードフレームの前記マスキングをした表面を除く全面をめっきし、
その後、前記リードフレームに、前記熱硬化性組成物設置側からプレス打ち抜きにより貫通孔を加工して所定パターンの回路形成部を形成し、
次に前記貫通孔に絶縁材よりなる熱硬化性組成物を侵入させるとともに、この熱硬化性組成物を、前記マスキングをした前記リードフレームの片面側に形成し一体化させる回路基板の製造方法。Mask the bonding surface with at least the thermosetting composition of the plate-like lead frame made of a conductive metal material,
Plating the entire surface of the lead frame except the masked surface;
Thereafter, the lead frame, by processing the through-hole by press stamping to form a circuit forming part of the predetermined pattern from the thermosetting composition installation side,
Then causes penetrate the made of an insulating material in the through hole thermosetting composition, a thermosetting composition, a manufacturing method of a circuit board to be integrated formed to one side of the lead frame of the masking. リードフレームは、少なくとも熱硬化性組成物との接合面を粗面化していることを特徴とする請求項１記載の回路基板の製造方法。The method for manufacturing a circuit board according to claim 1, wherein the lead frame has a roughened bonding surface with at least the thermosetting composition . サンドペーパーの粗化材をリードフレームの表面に当接し、前記リードフレームの表面に平行方向に前記サンドペーパーの粗化材を摺動して前記リードフレームの表面を粗面化することを特徴とする請求項２記載の回路基板の製造方法。  The sandpaper roughening material is brought into contact with the surface of the lead frame, and the surface of the leadframe is roughened by sliding the sandpaper roughening material in a direction parallel to the surface of the leadframe. A method for manufacturing a circuit board according to claim 2. リードフレームにマスキングを行い、前記リードフレームの前記マスキングをした表面を除く全面をめっきし、その後、所定パターンの端子部を前記リードフレームに形成してなる請求項１記載の回路基板の製造方法。  2. The method of manufacturing a circuit board according to claim 1, wherein the lead frame is masked, the entire surface of the lead frame except for the masked surface is plated, and then a terminal portion having a predetermined pattern is formed on the lead frame. リードフレームの回路形成部に所定パターンを加工形成した後、マスキングを除去する請求項１記載の回路基板の製造方法。  The method for manufacturing a circuit board according to claim 1, wherein the masking is removed after the predetermined pattern is formed on the circuit forming portion of the lead frame.
JP2002078404A 2001-03-30 2002-03-20 Circuit board manufacturing method Expired - Fee Related JP3922058B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002078404A JP3922058B2 (en) 2001-03-30 2002-03-20 Circuit board manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001098670 2001-03-30
JP2001-98670 2001-03-30
JP2002078404A JP3922058B2 (en) 2001-03-30 2002-03-20 Circuit board manufacturing method

Publications (2)

Publication Number Publication Date
JP2002359339A JP2002359339A (en) 2002-12-13
JP3922058B2 true JP3922058B2 (en) 2007-05-30

Family

ID=26612694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002078404A Expired - Fee Related JP3922058B2 (en) 2001-03-30 2002-03-20 Circuit board manufacturing method

Country Status (1)

Country Link
JP (1) JP3922058B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298869B2 (en) 2008-03-21 2012-10-30 Sumitomo Chemical Company, Limited Resin package and production method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007052652A1 (en) * 2005-11-01 2007-05-10 Showa Denko K. K. Solid electrolytic capacitor and method for manufacturing same
JP4953090B2 (en) * 2005-11-01 2012-06-13 株式会社村田製作所 Solid electrolytic capacitor and manufacturing method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298869B2 (en) 2008-03-21 2012-10-30 Sumitomo Chemical Company, Limited Resin package and production method thereof

Also Published As

Publication number Publication date
JP2002359339A (en) 2002-12-13

Similar Documents

Publication Publication Date Title
JP5100081B2 (en) Electronic component-mounted multilayer wiring board and manufacturing method thereof
WO2009110376A1 (en) Leadframe substrate, semiconductor module and method for manufacturing leadframe substrate
US7279365B2 (en) Method of manufacturing heat conductive substrate
JP2007110010A (en) Flexible printed wiring board, flexible printed circuit board, and their manufacturing method
JP2002033558A (en) Circuit board and its manufacturing method
CN111132476A (en) Preparation method of double-sided circuit radiating substrate
JP2008091814A (en) Circuit substrate, and method of manufacturing circuit substrate
JP3922058B2 (en) Circuit board manufacturing method
JP3946659B2 (en) High heat dissipation plastic package and manufacturing method thereof
EP1276153A1 (en) Circuit board and production method therefor
JP4348893B2 (en) Method for manufacturing thermally conductive substrate
JP3948317B2 (en) Method for manufacturing thermally conductive substrate
JPS61287152A (en) Manufacture of chip carrier for electronic element
JP4251105B2 (en) High heat dissipation resin substrate and manufacturing method thereof
JP2004235503A (en) Circuit board and method for manufacturing the same
JP2001177022A (en) Heat conduction board and method of manufacturing the same
WO2024185566A1 (en) Method for producing circuit pattern, method for producing circuit board, and circuit pattern
JP2019204869A (en) Heat dissipation circuit board, method for manufacturing the same, and semiconductor device
JP3985650B2 (en) Heat dissipation substrate and manufacturing method thereof
JP3985558B2 (en) Method for manufacturing thermally conductive substrate
JP2005093582A (en) Heat radiation circuit board and method of manufacturing the same
JP5052290B2 (en) Manufacturing method of circuit board with metal fittings
JPH06181371A (en) Metallic base circuit substrate and manufacturing method thereof
JP2002299525A (en) Method of manufacturing heat-conductive substrate
JPS61124196A (en) Multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050315

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070212

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120302

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130302

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140302

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees