JP3921762B2

JP3921762B2 - Manufacturing method of semiconductor device

Info

Publication number: JP3921762B2
Application number: JP31771197A
Authority: JP
Inventors: 正紀舟木
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1997-11-04
Filing date: 1997-11-04
Publication date: 2007-05-30
Anticipated expiration: 2017-11-04
Also published as: JPH11145075A

Description

【０００１】
【発明の属する技術分野】
本発明は、レトログレードウエル方法を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、ＩＣやＬＳＩ等の半導体装置を製造するに際して、製造方法が簡単でラッチアップ耐性が高いという利点を有するレトログレードウエルという方法が盛んに用いられるようになってきた。このレトログレードウエルとはウエルの不純物の深さ方向プロファイルのピークが基板表面ではなく、基板の深いところにあるような形状をしている構造をいう。図８は基板の深さ方向における不純物濃度の関係を示しており、通常のウエルの不純物濃度は基板表面が一番高く、深くなるに従って次第に不純物濃度が減少しているのに対して、レトログレードウエルは基板の深い位置に濃度ピークＰ１がある。このようなレトログレードウエル構造をしていると、ウエルの抵抗を下げることができ、ウエルに流れる電流によってウエルの電位が変動することが小さくなり、ラッチアップが起きにくくなるという利点を有する。
【０００３】
通常のレトログレードウエルの製作工程は次のようである。まず、図９（Ａ）に示すように例えば所定の不純物を含むシリコン基板１上に１００〜５００Å程度の薄い酸化膜（ＳｉＯ₂ ）２を形成し、ついでこの酸化膜２上にＳｉ₃ Ｎ₄ 等の窒化膜３（０．１μｍ〜０．３μｍ程度）を堆積して形成する（図９（Ｂ））。その後、フィールド酸化膜を形成すべき部分の窒化膜３と酸化膜２を選択的に除去し、フィールド酸化膜用のマスクを形成する（図９（Ｃ））。次に、１０００℃程度の酸素雰囲気で熱処理することにより０．５μｍ程度の厚い酸化膜を形成することによりフィールド酸化膜４を形成し（図９（Ｄ））、更に、残りの窒化膜３及び酸化膜２も除去してデバイス部５を露出形成する（図９（Ｅ））。
【０００４】
その後、レジスト（図示せず）をマスクにして、高エネルギーで例えばＰウエルを形成すべき部分には不純物としてボロンを、Ｎウエルを生成すべき部分には不純物としてリンを注入してウエル６を形成する（図９（Ｆ））。このときの注入エネルギーは４００ＫｅＶ以上で、例えばボロンを４００ＫｅＶ、リンを８００ＫｅＶといったエネルギーである。このような高エネルギーで注入する結果、不純物が達する深さが１．５μｍ以上になり、この深さはフィールド酸化膜４の膜厚よりも大きいので、フィールド酸化膜４の膜厚がウエルの不純物注入に及ぼす影響は小さい。尚、以後は、このデバイス部５に成膜やエッチングやイオン注入を行なうことによって、トランジスタ等の所定の素子を作る。
【０００５】
【発明が解決しようとする課題】
ところで、最も普及しているイオン注入装置の加速電圧は高々２００ＫＶまでであり、２価のイオンを使っても最大のエネルギーはせいぜい４００ＫｅＶ程度である。そして、上記の従来のような高エネルギーのイオン注入を行なう場合には、特殊なイオン注入装置が必要になり、製造コストが大幅に上昇してしまう。そこで、普及しているイオン注入装置のような２００ＫＶ以下の加速電圧で、従来の方法でレトログレードウエルを形成することが望まれるが、この普及型のイオン注入装置でレトログレードウエルを形成すると、深さが１μｍ弱までしか不純物が達しないために、図１０のようにフィールド酸化膜４の下のウエル部分がデバイス部のウエル部分に比べて浅くなり過ぎてフィールド酸化膜部とデバイス部のウエル底部の段差が大きくなるため、ウエル・コンタクトから離れた場所ではウエルの電位が安定しないという問題がある。図中、７はゲート酸化膜上に設けられたゲート電極である。
【０００７】
尚、従来のこのような高エネルギーで不純物を注入する場合、最適なウエルの形成を得るために、数回に分けて不純物注入を行なうことも多い。特にフィールド酸化膜下の不純物濃度は、反転して素子と素子が導通するのを防ぐために、濃度を高くしておく必要がある。このため、図１１のように、フィールド酸化膜４の下に不純物濃度ピーク領域８がくるような条件での不純物注入も合わせて行なうことが多い。この高濃度の不純物注入がデバイス特性に悪影響を与える可能性があるので、この場合には、フィールド酸化膜４を図１０に示す場合と比較して十分厚くしておき、デバイス部では不純物濃度ピーク領域８の位置が十分に深い部分に位置するようになるようにしてある場合が普通である。図中、９はソース、１０はドレインである。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものであり、その目的は２００ＫＶ以下の加速電圧でレトログレードウエルを形成することができる半導体装置の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、上記問題点を解決するために、Ｓｉ基板の表面にフィールド酸化膜形成用のマスクを形成する工程と、前記マスクを用いてフィールド酸化膜を形成する工程と、前記マスクを除去する工程と、前記フィールド酸化膜を前記Ｓｉ基板の表面からの高さが０．１μｍ以下となるようにエッチングする工程と、前記エッチング後に、イオン源としてリンを用い、加速電圧を１００ＫＶから２００ＫＶの範囲、注入量が５×１０^１２ｃｍ^−２以上の条件下で、前記Ｓｉ基板に前記リンのイオン注入を行って、前記Ｓｉ基板の深さ方向に沿って、中央部が前記Ｓｉ基板の濃度よりも高い放物状のリン不純物濃度プロファイルを有するウエルを形成する工程と、前記Ｓｉ基板にボロンを含む不純物のイオン注入を行って、前記Ｓｉ基板の表面近傍の深さ方向に沿って、前記Ｓｉ基板の濃度よりも高い前記ボロンを含む不純物の濃度プロファイルを有し、かつ前記放物状のリン不純物濃度プロファイルが前記Ｓｉ基板の濃度と同じになる第１、第２深さ位置間に前記ボロンを含む不純物のイオン注入深さが位置するようにした不純物領域を形成する工程と、からなるようにする。
【０００９】
これにより、フィールド酸化膜を所定の厚さまでエッチングして薄くした状態でウエル形成用の不純物注入を行なうようにしたので、２００ＫＶ以下の加速電圧でも特性の良好なウエルを形成することが可能となる。
この場合、フィールド酸化膜のエッチングは、フッ酸（ＨＦ）やバッファフッ酸（ＮＨ₄ ＨＦ₂ ）の水溶液等を用いることができる。不純物としては、Ｎ型のウエルを形成する場合には、例えばリンを用い、Ｐ型のウエルを形成する場合には、例えばボロンを用いる。特に、リンを用いる場合には、注入エネルギーを増すために２価イオンを用いるのがよい。
また、ウエルの不純物注入の基板表面の濃度を、基板の不純物濃度よりも低くしておくことにより、デバイス特性に悪影響を与えることもない。
【００１０】
更に、上記ウエル形成のための不純物注入を行なうと同時に、しきい値電圧の調整を行なう不純物注入を行なうようにすれば、プロセス数を削減することができる。
【００１１】
また、上記しきい値電圧の調整の不純物濃度プロファイルの深さは、前記基板表面のジャンクションの深さよりも大きくすることにより、デバイス特性に悪影響を与えることを防止することができる。
【００１２】
特に、上記ウエル形成のための不純物注入の注入量とこの不純物濃度プロファイルを最適化することにより、前記ウエルの不純物がチャネルストッパを兼ねることができる。
【００１３】
【発明の実施の形態】
以下に、本発明の半導体装置の製造方法の一実施例を添付図面を参照して説明する。
図１は本発明の半導体装置の製造方法の主要部分を説明するための工程図、図２は本発明方法を用いて製造した半導体装置の不純物濃度プロファイルを示す図である。尚、先に説明した図中と同一部分については同一符号を付して説明する。
図１（Ａ）は先の図９（Ｅ）に示した場合と同じ工程の状態を示しており、図１（Ｂ）は図１（Ａ）のフィールド酸化膜を一部エッチングして不純物注入を行なった状態を示す。
図１において、１は所定の不純物を含むシリコン基板であり、４はデバイス部５を囲むようにして形成されたフィールド酸化膜である。
【００１４】
まず、加速電圧２００ＫＶで２価のイオンを４００ＫｅＶ以下の小さなエネルギーでフィールド酸化膜４を通してウエルの不純物を注入する場合に、まず問題になるのはデバイス部５と比べてフィールド酸化膜４（素子分離部）の下でウエルの深さが浅くなってしまうことである。これは先に説明した図１０のように、フィールド酸化膜４が基板表面よりも高く盛り上がっているために起こる。このためフィールド酸化膜４の厚さによっては、ウエル６が十分な幅にできず、特性に影響がでる可能性がある。
【００１５】
そこで、本発明では、この問題を解決するために図１（Ｂ）に示すようにフィールド酸化膜４の上部を適度にエッチングにより除去した後にウエルの不純物を注入するようにしている。図１（Ａ）では、一点鎖線により元のエッチング前のフィールド酸化膜４の形状を示している。例えば図１（Ａ）に示す工程の後に、フィールド酸化膜４をフッ酸（ＨＦ）の水溶液を使って除去する工程を加えればよい。このときのフッ酸の処理の時間、濃度を調整することによって、フィールド酸化膜４の厚さを問題のない薄さにすることが可能である。ここで、フッ酸の水溶液に代えてバッファフッ酸（ＮＨ₄ ＨＦ₂ ）の水溶液を用いてもよいし、更に他の薬剤の水溶液を用いてもよい。また、このようなウエットエッチングに代えてドライエッチングによってそれを行なうことも可能である。フィールド酸化膜４を除去するタイミングとしては、窒化膜（図９（Ｄ）参照）を除去する前に窒化膜３をマスクとして行なうようにしてもよいし、窒化膜除去後に窒化膜３の下の薄い酸化膜２（図９（Ｄ）参照）を除去するときに、一緒に行なってもよい。これにより、ウエル６の底部の段差がデバイス部と素子分離部との間で大幅に減ることになる。尚、本実施例において、加速電圧の下限値は、１００ＫＶ程度である。
【００１６】
本実施例では、例えばフィールド酸化膜４を厚みＬ１が０．４５μｍになるように行なった後、窒化膜３を除去し、更に酸化膜２、４を厚みＬ２が０．１３μｍだけフッ酸で除去してフィールド酸化膜４の厚みＬ３が０．３２μｍまで膜厚を減らす。この結果、フィールド酸化膜４の基板表面からの高さＨ１は約０．１μｍとなる。その後、４００ＫｅＶ（加速電圧２００ＫＶ）で２価のリンの注入を行なった。図２はこのようにして作った基板を用いて作った半導体装置の不純物濃度プロファイルである。図中、７はゲート電極、９はソース、１０はドレインである。デバイス部５とフィールド酸化膜４におけるウエル６の深さはフィールド酸化膜４の下において段差Ｈ２が０．１μｍ程度浅くなっているが、略問題のないレベルである。この段差をなくしてウエル６の深さをデバイス部５と同じ深さにしたい場合には、フィールド酸化膜４の除去する量をもっと増やし、基板１と略同じ水平レベル（面一）になるまでフィールド酸化膜４をエッチング除去すればよい。
【００１７】
このように製造することにより、フィールド酸化膜４の下におけるウエル６の厚さをデバイス部５のフィールド酸化膜４の厚さと同様にかなり厚くすることができ、かなりのデバイス特性の向上を図ることができる。
ところで、上述した方法によりデバイス特性をある程度向上させることができるが、このようにフィールド酸化膜４の下の不純物濃度のピークがデバイス部５のピークと略同じ水平レベルであると、新たな問題が発生する。従来の通常のレトログレードウエルの場合、図１１のように不純物濃度ピーク領域８は、フィールド酸化膜とデバイス部とで高さが異なっているので、フィールド酸化膜４の下が濃くなるように不純物注入してもデバイス特性に影響を及ぼす可能性は低い。本発明の図１の場合、デバイス部５におけるウエル６の不純物濃度のピーク領域が従来よりも基板表面に近い。
従って、図３に示すようにデバイス部５におけるウエル６の不純物濃度ピーク領域８の水平レベルが基板表面に近くなり、フィールド酸化膜４の下のピーク領域８とのレベル差が非常に小さくなり、この結果、フィールド酸化膜下の反転防止用の不純物がデバイス特性に影響を与える可能性がある。このような問題は従来のレトログレードウエルになかった新たな問題であり、解決しなければならない。
【００１８】
以下に、この問題を解決できる条件について説明する。
まず、フィールド酸化膜下が反転しないような条件について検討する。この場合、反転電圧は電源電圧の２、３倍程度あれば十分である。近年、電源電圧は減少する傾向にあり、０．３５μｍルール以下の微細化されたルールでは、３．３Ｖ以下になっている。従って、反転電圧は７〜１０Ｖ程度あれば十分であると言える。除去されて残ったフィールド酸化膜４が１５００Å程度ならば、その下の不純物のピーク濃度が１×１０¹⁷／ｃｍ³ 程度あればこの条件を満たせることが、簡単な計算やシミュレーションによって分かる。このような条件を満たす注入量はＰ（リン）で４００ＫｅＶのエネルギーの場合、５×１０¹²／ｃｍ² 程度の注入量で可能である。ところが、このような条件で作製すると、デバイス部分は５Ω・ｃｍのＰ型基板の場合、図４に示すように基板の表面側に基板の不純物濃度よりもウエハ中の不純物濃度が小さくなるジャンクション１１が発生し、このように基板の表面にジャンクション１１ができると完全にウエルができていないという問題が発生する。
【００１９】
ところで、デバイス部にＭＯＳＦＥＴを形成する時には、基板表面にしきい値電圧を調整する不純物注入やソース・ドレイン間のパンチスルーを阻止するチャネルストッパなど、１〜２種類の不純物を注入するのが普通である。これはこの時注入する不純物の濃度は一般的にはウエルの濃度よりも大きい。従って、このようなデバイス特性を決定するような不純物の深さよりも浅いところにジャンクションができているのであれば、基板表面のジャンクションは問題なくなり、デバイス特性に影響を与えることはない。
図５はそれを説明するための図である。図５に示すようにジャンクション１１の領域を、チャネルストッパの深さ領域よりも浅く設定すればよい。尚、この図５ではチャネルストッパの深さ領域よりもジャンクションが浅くなるように描かれているが、チャネルストッパがなくて、しきい値調整用の１種類の不純物しか注入されていない場合は、ジャンクション１１の領域をしきい値調整用の不純物注入よりも浅くすればよい。
【００２０】
更に、ウエル注入量を最適にすると、チャネルストッパの役割を兼ねるような条件にすることができる。すなわち、図６に示すようにウエルにおける不純物の注入量をより大きく設定し、基板表面側のジャンクションがより浅くなるように設定する。これによれば、図７に示すように、丁度ソース・ドレインが導通するパンチスルーの経路１２を切るように設定できる。この場合、チャネルストッパの不純物注入の工程を減らすことができて、コストを低減できる。
これまで述べてきた効果が現れるようなレトログレードウエルの製作条件を以下に示す。
【００２１】
フィールド酸化膜：１０００℃ ７０分ＷＥＴ酸化（膜厚０．４５μｍ）
フィールド酸化膜除去：０．１３μｍ
ウエル注入：Ｐ（リン２価）、１．２×１０¹³／ｃｍ² 、４００ＫｅＶ、（Ｎウエル）
Ｂ（ボロン）、１．５×１０¹³／ｃｍ² 、２００ＫｅＶ、（Ｐウエル）
しきい値調整用注入：ＢＦ₂ 、２５ＫｅＶ、５×１０¹²／ｃｍ² （Ｎウエル）
Ｂ（ボロン）、２５ＫｅＶ、４×１０¹²／ｃｍ² （Ｐウエル）
【００２２】
この条件では丁度ソース、ドレインと基板のジャンクションの深さの濃度がパンチスルーを防止するのに最適な濃度になっており、パンチスルー・ストッパの不純物注入を行なわなくてもよい。従って、その分プロセスを簡略化できる。ウエルの注入としきい値調整の注入は同じマスクを使って同時に行なっており、フォトプロセスの回数を減らすことができる。
このようにして実際に作製したデバイスの特性は以下のようであった。

【００２３】
このように、非常に良好なデバイス特性を示しており、プロセスに問題のないことが分かる。このデバイスを使ったＬＳＩの動作等も良好で、設計方法に問題のないことが確かめられた。
また、レトログレードウエルの本来の目的であるラッチアップ耐性は従来のウエルに比べて約３倍向上しており、有効性を示した。更に本発明により、プロセス時間が３３％短縮した。このようにして、２００ＫＶ以下の加速電圧をもつ汎用のイオン注入装置でも十分な特性を持つレトログレードウエルの作製方法を得ることができた。
尚、本実施例において、加速電圧２００ＫＶを除く各数値は単に一例を示したに過ぎず、プロセス条件が変わればそれに対応させて適宜変更させるのは勿論である。
【００２４】
【発明の効果】
以上説明したように、本発明の半導体装置の製造方法によれば、次のように優れた作用効果を発揮することができる。
ウエル形成の不純物注入を行なう前に、フィールド酸化膜の上部を削って所定の厚さまでエッチングするようにしたので、フィールド酸化膜下のウエルの厚みを大きくでき、加速電圧２００ＫＶ以下のイオン注入操作でデバイス特性の良好なレトログレードウエル構造の半導体装置を提供することができる。
また、ウエルの不純物注入の基板表面の濃度を、基板の不純物濃度よりも低くすることにより、デバイス特性を更に向上させることができる。
【００２５】
更に、ウエル形成の不純物注入を行なうと同時に、しきい値電圧調整用の不純物注入を行なうことにより、不純物注入プロセスを簡略化することができる。
また、しきい値電圧調整の不純物濃度プロファイルの深さを、ジャンクションの深さよりも大きくすることにより、デバイス特性を一層向上させることができる。
更には、ウエル形成のための不純物注入の注入量とこの不純物濃度プロファイルを最適化することにより、ウエルの不純物にチャネルストッパを兼ねさせることができる。
また、ウエルコンタクトから離れた場所でも安定したウエル電位が得られるのみならず、フィールド酸化膜部における反転電圧を３．３Ｖ以下の電源電圧に比べ十分大きくでき、しかもソース・ドレイン間のパンチスルーを防止できる。
またウエル中にデバイスを作製した場合にはボロンを含む不純物のイオン注入深さで決まるデバイス特性を得ることができる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法の主要部分を説明するための工程図である。
【図２】本発明方法を用いて製造した半導体装置の不純物濃度プロファイルを示す図である。
【図３】本発明方法により不純物を注入した時の不純物濃度ピーク領域を示す図である。
【図４】基板の表面にジャンクションができた時の不純物濃度の状態を示す図である。
【図５】チャネルストッパの深さ領域とジャンクションとの関係を示す図である。
【図６】ウエルへのイオン注入量を調整してチャネルストッパを兼用させた時の不純物濃度の状態を示す図である。
【図７】不純物濃度ピーク領域がパンチスルーの経路を切る時の状態を示す図である。
【図８】基板の深さ方向における不純物濃度の関係を示す図である。
【図９】レトログレードウエル構造を持つ半導体装置の従来の製造方法を示す図である。
【図１０】２００ＫＶ以下の加速電圧でレトログレードウエルを作る場合の問題を説明するための図である。
【図１１】従来のレトログレードウエル構造を説明するための図である。
【符号の説明】
１…シリコン基板（基板）、３…窒化膜（フィールド酸化膜用のマスク）、４…フィールド酸化膜、５…デバイス部、６…ウエル、７…ゲート電極、８…不純物濃度ピーク領域。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor device using a retrograde well method.
[0002]
[Prior art]
In recent years, when manufacturing a semiconductor device such as an IC or LSI, a method called a retrograde well has been actively used which has an advantage that the manufacturing method is simple and the latch-up resistance is high. This retrograde well is a structure in which the peak of the depth profile of impurities in the well is not in the substrate surface but in the deep portion of the substrate. FIG. 8 shows the relationship of the impurity concentration in the depth direction of the substrate. The impurity concentration of a normal well is the highest at the substrate surface, and the impurity concentration gradually decreases as it becomes deeper. The well has a concentration peak P1 at a deep position of the substrate. Such a retrograde well structure has the advantage that the resistance of the well can be lowered, the potential of the well fluctuates due to the current flowing through the well, and latch-up is less likely to occur.
[0003]
A typical retrograde well fabrication process is as follows. First, as shown in FIG. 9A, for example, a thin oxide film (SiO ₂ ) 2 of about 100 to 500 mm is formed on a silicon substrate 1 containing predetermined impurities, and then Si ₃ N ₄ is formed on the oxide film 2. A nitride film 3 (about 0.1 μm to 0.3 μm) is deposited and formed (FIG. 9B). Thereafter, a portion of the nitride film 3 and the oxide film 2 where the field oxide film is to be formed is selectively removed to form a field oxide film mask (FIG. 9C). Next, a field oxide film 4 is formed by forming a thick oxide film of about 0.5 μm by heat treatment in an oxygen atmosphere of about 1000 ° C. (FIG. 9D), and the remaining nitride film 3 and The oxide film 2 is also removed to form the device portion 5 exposed (FIG. 9E).
[0004]
Thereafter, using a resist (not shown) as a mask, for example, boron as an impurity is implanted into a portion where a P well is to be formed with high energy, and phosphorus is implanted as an impurity into a portion where an N well is to be formed. It is formed (FIG. 9F). The implantation energy at this time is 400 KeV or more, for example, boron is 400 KeV and phosphorus is 800 KeV. As a result of the implantation with such high energy, the depth reached by the impurity becomes 1.5 μm or more, and this depth is larger than the film thickness of the field oxide film 4, so that the film thickness of the field oxide film 4 is the impurity of the well. The effect on injection is small. Thereafter, a predetermined element such as a transistor is formed by performing film formation, etching, or ion implantation on the device portion 5.
[0005]
[Problems to be solved by the invention]
By the way, the acceleration voltage of the most popular ion implantation apparatus is up to 200 KV, and even if divalent ions are used, the maximum energy is about 400 KeV at most. In the case of performing high energy ion implantation as in the conventional case, a special ion implantation apparatus is required, which greatly increases the manufacturing cost. Therefore, it is desired to form a retrograde well by a conventional method at an acceleration voltage of 200 KV or less as in a popular ion implanter, but when a retrograde well is formed by this popular ion implanter, Since impurities reach only a depth of less than 1 μm, the well portion under the field oxide film 4 becomes too shallow as compared with the well portion of the device portion as shown in FIG. Since the step at the bottom becomes large, there is a problem that the potential of the well is not stable at a location away from the well contact. In the figure, 7 is a gate electrode provided on the gate oxide film.
[0007]
When impurities are implanted with such high energy as in the prior art, impurity implantation is often performed in several steps in order to obtain an optimal well formation. In particular, it is necessary to increase the impurity concentration under the field oxide film in order to invert the element and prevent the element from conducting. For this reason, as shown in FIG. 11, impurity implantation is often performed under the condition that the impurity concentration peak region 8 comes under the field oxide film 4. Since this high concentration impurity implantation may adversely affect the device characteristics, in this case, the field oxide film 4 is made sufficiently thick as compared with the case shown in FIG. In general, the region 8 is positioned in a sufficiently deep portion. In the figure, 9 is a source and 10 is a drain.
The present invention has been made in view of the above-mentioned problems and was devised to effectively solve the problems. The object of the present invention is to manufacture a semiconductor device capable of forming a retrograde well with an acceleration voltage of 200 KV or less. It is to provide a method.
[0008]
[Means for Solving the Problems]
In order to solve the above problems, the present invention eliminates the step of forming a field oxide film forming mask on the surface of the Si substrate, the step of forming a field oxide film using the mask, and the mask. A step of etching the field oxide film so that the height from the surface of the Si substrate is 0.1 μm or less, and using phosphorus as an ion source after the etching, and an acceleration voltage in the range of 100 KV to 200 KV Then, the phosphorus ion is implanted into the Si substrate under the condition where the implantation amount is 5 × 10 ¹² cm ⁻² or more, and the central portion is formed along the depth direction of the Si substrate from the concentration of the Si substrate. Forming a well having a high parabolic phosphorus impurity concentration profile, and implanting boron-containing impurities into the Si substrate to obtain a surface near the surface of the Si substrate. A concentration profile of the impurity containing boron higher than the concentration of the Si substrate along a side depth direction, and the parabolic phosphorus impurity concentration profile is the same as the concentration of the Si substrate. Forming an impurity region in which the ion implantation depth of the impurity containing boron is located between the first and second depth positions .
[0009]
As a result, impurity implantation for well formation is performed in a state where the field oxide film is etched and thinned to a predetermined thickness, so that a well having good characteristics can be formed even at an acceleration voltage of 200 KV or less. .
In this case, the etching of the field oxide film can use an aqueous solution of hydrofluoric acid (HF) or buffer hydrofluoric acid (NH ₄ HF ₂ ). As an impurity, for example, phosphorus is used when an N-type well is formed, and boron is used when a P-type well is formed. In particular, when phosphorus is used, it is preferable to use divalent ions in order to increase the implantation energy.
Further, by keeping the concentration of the substrate surface for impurity implantation of the well lower than the impurity concentration of the substrate, the device characteristics are not adversely affected.
[0010]
Further, if the impurity implantation for adjusting the threshold voltage is performed simultaneously with the impurity implantation for forming the well, the number of processes can be reduced.
[0011]
Further, by making the depth of the impurity concentration profile for adjusting the threshold voltage larger than the junction depth of the substrate surface, it is possible to prevent the device characteristics from being adversely affected.
[0012]
In particular, by optimizing the implantation amount of the impurity implantation for forming the well and the impurity concentration profile, the impurity of the well can also serve as a channel stopper.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of a method of manufacturing a semiconductor device according to the present invention will be described below with reference to the accompanying drawings.
FIG. 1 is a process diagram for explaining the main part of the method for manufacturing a semiconductor device of the present invention, and FIG. 2 is a diagram showing an impurity concentration profile of a semiconductor device manufactured by using the method of the present invention. In addition, the same code | symbol is attached | subjected and demonstrated about the same part in the figure demonstrated previously.
FIG. 1A shows a state of the same process as that shown in FIG. 9E, and FIG. 1B shows impurity implantation by partially etching the field oxide film of FIG. This shows the state of having performed.
In FIG. 1, reference numeral 1 denotes a silicon substrate containing predetermined impurities, and reference numeral 4 denotes a field oxide film formed so as to surround the device portion 5.
[0014]
First, when implanting well impurities through the field oxide film 4 with an acceleration voltage of 200 KV and divalent ions with a small energy of 400 KeV or less, the first problem is that the field oxide film 4 (element isolation) is different from the device portion 5. The depth of the well becomes shallow under the part. This occurs because the field oxide film 4 is raised higher than the substrate surface as shown in FIG. For this reason, depending on the thickness of the field oxide film 4, the well 6 cannot be made sufficiently wide, which may affect the characteristics.
[0015]
Therefore, in the present invention, in order to solve this problem, as shown in FIG. 1B, the upper portion of the field oxide film 4 is appropriately removed by etching, and then the well impurities are implanted. In FIG. 1A, the shape of the original field oxide film 4 before etching is shown by a one-dot chain line. For example, a process of removing the field oxide film 4 using an aqueous solution of hydrofluoric acid (HF) may be added after the process shown in FIG. By adjusting the time and concentration of the hydrofluoric acid treatment at this time, the thickness of the field oxide film 4 can be made thin without any problem. Here, instead of an aqueous solution of hydrofluoric acid, an aqueous solution of buffer hydrofluoric acid (NH ₄ HF ₂ ) may be used, or an aqueous solution of another drug may be used. It is also possible to perform this by dry etching instead of such wet etching. The timing of removing the field oxide film 4 may be performed using the nitride film 3 as a mask before removing the nitride film (see FIG. 9D), or below the nitride film 3 after removing the nitride film. When removing the thin oxide film 2 (see FIG. 9D), it may be performed together. As a result, the step at the bottom of the well 6 is greatly reduced between the device portion and the element isolation portion. In this embodiment, the lower limit value of the acceleration voltage is about 100 KV.
[0016]
In this embodiment, for example, after the field oxide film 4 is formed so that the thickness L1 becomes 0.45 μm, the nitride film 3 is removed, and the

oxide films

2 and 4 are further removed by hydrofluoric acid with a thickness L2 of 0.13 μm. Thus, the thickness of the field oxide film 4 is reduced to 0.32 μm. As a result, the height H1 of the field oxide film 4 from the substrate surface is about 0.1 μm. Thereafter, divalent phosphorus was implanted at 400 KeV (acceleration voltage 200 KV). FIG. 2 shows an impurity concentration profile of a semiconductor device manufactured using the substrate manufactured as described above. In the figure, 7 is a gate electrode, 9 is a source, and 10 is a drain. The depth of the well 6 in the device portion 5 and the field oxide film 4 has a level difference of about 0.1 μm below the field oxide film 4 but is at a level with no problem. In the case where it is desired to eliminate the step and make the depth of the well 6 the same as that of the device portion 5, the amount of the field oxide film 4 to be removed is further increased until the level becomes substantially the same as the substrate 1. The field oxide film 4 may be removed by etching.
[0017]
By manufacturing in this way, the thickness of the well 6 under the field oxide film 4 can be made considerably thick like the thickness of the field oxide film 4 in the device portion 5, and the device characteristics can be considerably improved. Can do.
By the way, the device characteristics can be improved to some extent by the above-described method. However, if the peak of the impurity concentration under the field oxide film 4 is substantially the same horizontal level as the peak of the device portion 5 as described above, a new problem arises. appear. In the case of a conventional normal retrograde well, as shown in FIG. 11, the impurity concentration peak region 8 is different in height between the field oxide film and the device portion. Implantation is unlikely to affect device characteristics. In the case of FIG. 1 of the present invention, the peak region of the impurity concentration of the well 6 in the device portion 5 is closer to the substrate surface than in the prior art.
Therefore, as shown in FIG. 3, the horizontal level of the impurity concentration peak region 8 of the well 6 in the device portion 5 is close to the substrate surface, and the level difference from the peak region 8 under the field oxide film 4 becomes very small. As a result, the inversion preventing impurity under the field oxide film may affect the device characteristics. Such a problem is a new problem not found in the conventional retrograde well and must be solved.
[0018]
Hereinafter, conditions that can solve this problem will be described.
First, the conditions under which the field oxide film does not reverse are examined. In this case, it is sufficient that the inversion voltage is about 2 to 3 times the power supply voltage. In recent years, the power supply voltage tends to decrease, and in the miniaturized rule of 0.35 μm or less, it is 3.3 V or less. Therefore, it can be said that the inversion voltage of about 7 to 10 V is sufficient. It can be seen from simple calculations and simulations that if the field oxide film 4 remaining after removal is about 1500 mm, this condition can be satisfied if the peak concentration of the impurity below it is about 1 × 10 ¹⁷ / cm ³ . An injection amount satisfying such conditions is possible with an injection amount of about 5 × 10 ¹² / cm ^{2 in} the case of P (phosphorus) and an energy of 400 KeV. However, when manufactured under such conditions, when the device portion is a P-type substrate of 5 Ω · cm, as shown in FIG. 4, the junction 11 has an impurity concentration in the wafer smaller than the impurity concentration of the substrate on the surface side of the substrate. When the junction 11 is formed on the surface of the substrate as described above, there is a problem that the well is not completely formed.
[0019]
By the way, when forming a MOSFET in the device portion, it is usual to implant one or two kinds of impurities such as an impurity implantation for adjusting a threshold voltage on the substrate surface and a channel stopper for preventing punch-through between the source and drain. is there. This is because the concentration of the impurity implanted at this time is generally higher than the concentration of the well. Therefore, if the junction is formed at a depth shallower than the depth of the impurity that determines the device characteristics, the junction on the substrate surface has no problem and does not affect the device characteristics.
FIG. 5 is a diagram for explaining this. As shown in FIG. 5, the region of the junction 11 may be set shallower than the depth region of the channel stopper. In FIG. 5, the junction is drawn so as to be shallower than the depth region of the channel stopper. However, when there is no channel stopper and only one kind of impurity for threshold adjustment is implanted, The region of the junction 11 may be shallower than the impurity implantation for adjusting the threshold value.
[0020]
Furthermore, when the well injection amount is optimized, it is possible to make conditions that also serve as a channel stopper. That is, as shown in FIG. 6, the impurity implantation amount in the well is set larger, and the junction on the substrate surface side is set shallower. According to this, as shown in FIG. 7, it can be set so as to cut the punch-through path 12 where the source and drain are conducted. In this case, the number of channel stopper impurity implantation steps can be reduced, and the cost can be reduced.
The manufacturing conditions for retrograde wells that have the effects described so far are shown below.
[0021]
Field oxide film: 1000 ° C. 70 minutes WET oxidation (film thickness 0.45 μm)
Field oxide film removal: 0.13 μm
Well injection: P (phosphorous divalent), 1.2 × 10 ¹³ / cm ² , 400 KeV, (N well)
B (boron), 1.5 × 10 ¹³ / cm ² , 200 KeV, (P well)
Threshold adjustment implantation: BF ₂ , 25 KeV, 5 × 10 ¹² / cm ² (N well)
B (boron), 25 KeV, 4 × 10 ¹² / cm ² (P well)
[0022]
Under this condition, the concentration of the junction depth of the source, drain, and substrate is just the optimum concentration for preventing punch-through, and impurity implantation of the punch-through stopper need not be performed. Therefore, the process can be simplified correspondingly. Well implantation and threshold adjustment implantation are performed simultaneously using the same mask, and the number of photo processes can be reduced.
The characteristics of the device actually produced in this way were as follows.

[0023]
Thus, it can be seen that the device has very good device characteristics and there is no problem in the process. The operation of the LSI using this device was good, and it was confirmed that there was no problem in the design method.
In addition, the latch-up resistance, which is the original purpose of the retrograde well, was improved by about 3 times compared to the conventional well, indicating the effectiveness. In addition, the process time was reduced by 33% with the present invention. Thus, a retrograde well fabrication method having sufficient characteristics could be obtained even with a general-purpose ion implantation apparatus having an acceleration voltage of 200 KV or less.
In the present embodiment, each numerical value excluding the acceleration voltage of 200 KV is merely an example, and it is a matter of course that if the process condition changes, the numerical value is appropriately changed correspondingly.
[0024]
【The invention's effect】
As described above, according to the method for manufacturing a semiconductor device of the present invention, the following excellent operational effects can be exhibited.
Since the upper portion of the field oxide film is etched and etched to a predetermined thickness before the impurity implantation for well formation, the thickness of the well under the field oxide film can be increased, and an ion implantation operation with an acceleration voltage of 200 KV or less can be performed. A retrograde well structure semiconductor device having good device characteristics can be provided.
Further, the device characteristics can be further improved by making the concentration of the substrate surface of the well impurity implantation lower than the impurity concentration of the substrate.
[0025]
Furthermore, the impurity implantation process can be simplified by performing the impurity implantation for adjusting the threshold voltage simultaneously with the impurity implantation for forming the well.
Further, by making the depth of the impurity concentration profile for adjusting the threshold voltage larger than the depth of the junction, the device characteristics can be further improved.
Further, by optimizing the implantation amount of the impurity implantation for forming the well and the impurity concentration profile, the impurity of the well can be used as a channel stopper.
Further, not only can a stable well potential be obtained even at a location away from the well contact, the inversion voltage in the field oxide film can be made sufficiently larger than the power supply voltage of 3.3 V or less, and punch-through between the source and drain can be achieved. Can be prevented.
When a device is fabricated in the well, device characteristics determined by the ion implantation depth of impurities including boron can be obtained.
[Brief description of the drawings]
FIG. 1 is a process diagram for explaining a main part of a semiconductor device manufacturing method according to the present invention;
FIG. 2 is a diagram showing an impurity concentration profile of a semiconductor device manufactured using the method of the present invention.
FIG. 3 is a diagram showing an impurity concentration peak region when impurities are implanted by the method of the present invention.
FIG. 4 is a diagram showing a state of impurity concentration when a junction is formed on the surface of a substrate.
FIG. 5 is a diagram illustrating a relationship between a depth region of a channel stopper and a junction.
6 is a diagram showing the state of impurity concentration when the channel stopper is also used by adjusting the amount of ion implantation into the well. FIG.
FIG. 7 is a diagram showing a state when an impurity concentration peak region cuts a punch-through path.
FIG. 8 is a diagram showing the relationship of impurity concentration in the depth direction of a substrate.
FIG. 9 is a view showing a conventional manufacturing method of a semiconductor device having a retrograde well structure.
FIG. 10 is a diagram for explaining a problem when a retrograde well is formed with an acceleration voltage of 200 KV or less.
FIG. 11 is a diagram for explaining a conventional retrograde well structure.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Silicon substrate (substrate), 3 ... Nitride film (mask for field oxide film), 4 ... Field oxide film, 5 ... Device part, 6 ... Well, 7 ... Gate electrode, 8 ... Impurity concentration peak region.

Claims

Forming a field oxide film forming mask on the surface of the Si substrate;
Forming a field oxide film using the mask;
Removing the mask;
Etching the field oxide film so that the height from the surface of the Si substrate is 0.1 μm or less;
After the etching, phosphorus is used as the ion source, the range of 200KV accelerating voltage from 100 KV, the amount of implanted under the conditions of 5 × ¹⁰ 12 ^{cm -2} or more, by ion implantation of the phosphorus in the Si substrate, the Forming a well having a parabolic phosphorus impurity concentration profile whose central portion is higher than the concentration of the Si substrate along the depth direction of the Si substrate;
Impurity ion implantation of boron-containing impurities into the Si substrate has a concentration profile of impurities containing boron higher than the concentration of the Si substrate along the depth direction near the surface of the Si substrate, and An impurity region is formed in which the ion implantation depth of the impurity including boron is located between first and second depth positions where the parabolic phosphorus impurity concentration profile is the same as the concentration of the Si substrate. Process,
A method for manufacturing a semiconductor device, comprising: