JP3918107B2 - データ伝送回路 - Google Patents
データ伝送回路 Download PDFInfo
- Publication number
- JP3918107B2 JP3918107B2 JP2001021466A JP2001021466A JP3918107B2 JP 3918107 B2 JP3918107 B2 JP 3918107B2 JP 2001021466 A JP2001021466 A JP 2001021466A JP 2001021466 A JP2001021466 A JP 2001021466A JP 3918107 B2 JP3918107 B2 JP 3918107B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bits
- bit
- digital
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Description
【発明の属する技術分野】
本発明は多チャンネル海中データ収集装置、特にソノブイにおけるデータ伝送回路に関するものである。
【0002】
【従来の技術】
一般に従来の多チャンネルデータ収集装置のデータ伝送は、センサで受信した信号を電気信号に変換し、符号化を施して伝送する構成であった。
図4は、従来のデータ伝送回路の構成を示す図である。
図において、20は信号を受信、電気信号変換するセンサ、21は適正なレベルまで増幅したり、適当な周波数領域に限定するフィルタなどの電気回路、22は必要に応じたサンプル・ホールド回路、23はアナログデジタル変換回路、24はパラレルシリアル変換回路である。
センサからデータを記録する装置までの伝送路が長く、各センサの信号をアナログのまま同時に伝送できない場合、図4の21〜23に示す回路が必要となっている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記構成の装置では、チャンネル数や信号の性質により1秒間に送信すべきデジタルデータが多くなる。標本化において入力信号が、foHzまでの周波数帯域を有す場合、ナイキストの定理を満たすために少なくとも2foでのサンプリングが必要となる。
現実的にはアンチエリアシングフィルタの特性を実現可能なのと考え2.56foが一般的である。
【0004】
また、入力信号のレベルが時間で変化する場合、変化分以上の十分なダイナミックレンジが必要であり、90dBのダイナミックレンジを得るためには、交流信号の場合16ビットの量子化が必要になる。今チャンネル数を30程度、音響信号を2.5kHzまでとし、16ビット量子化を考えると、30×2500×2.56×16=3072000より3.072Mbpsのデータ伝送レートが必要になる。
この場合、伝送路に周波数特性等の制約が多い場合、伝送速度が速すぎて伝送できない、特殊なケーブルを採用しなければならない、周波数帯域が広くなるため無線伝送できないという問題点があった。
【0005】
【課題を解決するための手段】
本発明に係るデータ伝送回路は、複数箇所における音のデータを収集する多チャンネルデータ収集装置におけるデータ伝送回路において、それぞれ任意の箇所において受信した音の信号を電気信号に変換する複数のセンサと、各センサの出力信号の増幅及び周波数領域限定の処理を行う複数の電気回路と、各電気回路の出力信号をサンプル・ホールドする複数のサンプル・ホールド回路と、各サンプル・ホールド回路がサンプリングした信号に基づく数値化を行って所定ビット数のビット列で数値を表し、さらに極性を示す極性ビットを付加したデジタルデータを含むデジタル信号を出力する複数のアナログデジタル変換回路と、各アナログデジタル変換回路からの各デジタル信号を変換処理し、シリアル信号として送信するパラレルシリアル変換回路とを備え、パラレルシリアル変換回路は、各アナログデジタル変換回路からの各デジタル信号に含まれる各デジタルデータに基づいて、極性ビットを除いた所定ビット数のビット列が表す数値の中の最大値を検出する最大値検出回路と、最大値を表す所定ビット数のビット列の最上位のビットから連続に続くゼロの個数を検出するゼロ符号検出回路と、所定ビット数のビット列の上位から連続に続くゼロの個数分を除き、除いた後の最上位のビットから、所定ビット数よりも少ないあらかじめ定めたビット数分のビット列を抽出して、抽出したビット列に極性ビットを付加することによるデジタルデータの変換処理を、各デジタル信号の各デジタルデータに対して行い、変換した各デジタルデータとゼロの個数を表すビット列とを含めたシリアル信号を送信するビット変換回路とを有するものである。
【0006】
【発明の実施の形態】
図1は本発明の一実施の形態に係るデータ伝送回路の構成を示すブロック図、図2はこの実施の形態のデータの例を示す図である。
図において、1は信号を受信、電気信号変換するセンサ、2は適正なレベルまで増幅したり、適当な周波数領域に限定するフィルタなどの電気回路、3は必要に応じたサンプル・ホールド回路、4はアナログデジタル変換回路、5はパラレルシリアル変換回路であり、パラレルシリアル変換回路5は、最大値検出回路10、ゼロ符号検出回路11、ビット変換回路12が付加されている。
【0007】
まず、16ビットのデジタル信号に量子化された各センサの出力は、極性を示す1ビットの極性ビットB15と、レベルを示すB0〜B14の15ビットの量子化ビットに分割される。図2に示すように、レベルの重みの一番小さいビットをB0、重みの一番大きいビットをB14としたとき、B0の方からB14のほうへ1ビット移動するとそのビットの重みは2倍となる。
【0008】
そして、各サンプル毎に、各センサの信号は最大値検出回路11に入力され、極性ビットを除いた15ビットで最大値を示すチャンネルのレベルが選択される。このレベルはゼロ符号検出回路12に入力される。
ゼロ符号検出回路12において、最上位ビットであるB14からB4まで連続に続くゼロの個数を検出する。
【0009】
したがってB14に1が出力されている場合、ゼロ符号検出回路12の出力は0となり、B14からB4までゼロが続いている場合、ゼロ符号検出回路12の出力は11となる。
ここで、ゼロ符号検出回路12の出力をn(0≦n≦11)とする。この時、nの値が大きいと、センサは小さな信号を受信し、nの値が小さいとセンサは大きな信号を受信していることになる。
【0010】
そして、各チャンネルの16ビットの5ビットのデータに変換する。この5ビットは、極性ビットB15と、レベルを示す4ビットから構成され、レベルを示す4ビットは、(14−n)番目のビットから(11−n)番目のビットである。
【0011】
次に、この実施の形態の動作について、図2を参照して説明する。
あるサンプルにおいて極性ビットB15を除く最大レベルを示すデジタル信号出力が図2の14に示す信号であった場合、B14〜B11にゼロが連続するので図2の15に示すように、n=4となる。
【0012】
この時のこのチャンネルのデータは図2の16に示すように、極性ビットB15とB10〜B7の5ビットになる。同時にサンプルされた図2の17に示すようなデータに対しても、図2の18に示すような極性ビットB15とB10〜B7に変換する。
最後に、nの値はこの時最大11であるから4ビットの2進数で表わす事ができ、各チャンネルの5ビットに変換されたデータと共にパラレルシリアル変換し伝送する。
【0013】
今、この実施の形態のように16ビットのデータを5ビットとnで表わす場合、量子化による雑音の影響を考える必要がある。
信号を符号化する場合、過負荷点を定め、その領域内を一定の法則で量子化を行う。符号化による雑音は、過負荷雑音と量子化雑音の和となる。
この実施の形態では、入力信号を符号化するときの過負荷点をnで規定し、5ビットの均等量子化を計ったことに等しいものとなっている。
【0014】
多チャンネル海中データ収集装置における対象となる信号は、海中雑音である。海中雑音は、波浪、生物音、航行船舶音などからなる広帯域雑音であり、通常そのレベルの確率分布は正規分布をなしている。
そして、同時間帯では各センサは同じレベルの信号を受信している。したがって、1サンプルにおいて、センサ1とセンサ2の受信した信号レベルが大きく異なっていたとしても、単位時間での実効値は同じであり、レベルの確率分布も同じとみなすことができる。
このことにより、過負荷点をチャンネル毎に設定しなくともよく、共通の過負荷点を設定しても符号化雑音はチャンネル毎に変動しないことになる。
【0015】
また、入力信号が正規分布P(X)のときの均一量子化の符号化雑音Ncは以下の計算によって算出される。
【0016】
【数1】
【0017】
但し、過負荷点を±V、量子化ビット数をNq、量子化ステップ数k=2Nq−1、量子化ステップ幅E=V/(2(Nq-1)−1)である。
【0018】
図3は、横軸に過負荷点と入力信号の実効値の比をとり、縦軸は符号化雑音を入力信号に対するレベル比で示したグラフである。
5ビットの均一量子化を行えば、過負荷点と入力信号の実効値の比が2以上5以下のとき符号化雑音は、入力信号に対し20dB以上低い値である。
この実施の形態においては、1サンプル毎に絶対値の最大値を過負荷点としている。
【0019】
この最大値は、実効値の5倍以上になると過負荷点と入力信号の実効値の比が5以上になるが、確率上正規分布の5σ以上の値を採ることに等しく通常無視可能である。また、すべてのセンサが実効値の2倍以下のレベルを受信した場合、最大値は実効値の2倍以下で実施例では過負荷点を実効値の2倍以下に設定することになる。
しかし、この場合においても過負荷雑音が増加しているわけではなく、逆にステップが小さい量子化を行っているのでこのサンプルにおける量子化雑音は、通常取り得る量子化雑音よりも小さい。
【0020】
以上のことにより、この実施の形態では常に符号化雑音を入力信号に対し20dB以上小さくすることが可能である。
海中雑音は、図1に示す電気回路2で、周波数特性を白色化することが可能であり、また符号化による雑音は白色雑音と考えて良い。
【0021】
したがって、通常考えられる海中雑音の最小値の実効値レベルをn=11の過負荷点に設定すれば目的とする周波数帯域全域でほぼ符号化雑音は、海中雑音より約20dB以上小さくなる。これは入力信号に対し0.1dB程度の雑音が加わったことに相当し、0.1dBという値は通常無視可能な値である。
よって、この実施の形態においての符号化による雑音の影響は考えなくとも良い。
【0022】
多ビットのデジタル信号をより少ないビットに圧縮する方法には、A法則やμ法則が一般的であるが、多チャンネルに適用した場合、各チャンネル毎について法則を適用するため圧縮効果が実施の形態よりも小さくなる。
以上の実施の形態で示されるように、16ビットのデータは5ビットで示すことができる。n(0≦n≦11)は、4ビットで表わすことが可能であるので、チャンネル数mの場合、1サンプルの総ビット数16×mビットが5×m+4ビットに圧縮して伝送することが可能となる。
【0023】
なお、この実施の形態では、16ビットで示したが、よりダイナミックレンジの大きい20ビット、24ビットなどの場合でも、ダイナミックレンジ小さい8ビットの場合でも5ビットの信号とnに変換することができ、データ伝送速度を低減することが可能である。
【0024】
【発明の効果】
以上のように、本発明によれば、信号を受信、電気信号変換するセンサと、センサの出力信号を適正なレベルまで増幅したり、適当な周波数領域に限定するフィルタなどの電気回路と、電気回路の出力信号を必要に応じて、サンプル・ホールドするサンプル・ホールド回路と、アナログデジタル変換回路と、パラレルシリアル変換回路とを備え、パラレルシリアル変換回路は、極性ビットを除いた所定数のビットで最大値を示すチャンネルのレベルを選択する最大値検出回路、連続に続くゼロの個数を検出するゼロ符号検出回路、及びビット数を変換するビット変換回路を有ししているので、データ伝送速度を低減することができ、また、符号化雑音も低減することができるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係るデータ伝送回路の構成を示すブロック図である。
【図2】実施の形態のデータの例を示す図である。
【図3】過負荷点と入力信号の実効値の比に対する、符号化雑音を入力信号に対するレベル比を示したグラフである。
【図4】従来のデータ伝送回路の構成を示す図である。
【符号の説明】
1 センサ
2 電気回路
3 サンプル・ホールド回路
4 アナログデジタル変換回路
5 パラレルシリアル変換回路
10 最大値検出回路
11 ゼロ符号検出回路
12 ビット変換回路
Claims (1)
- 複数箇所における音のデータを収集する多チャンネルデータ収集装置におけるデータ伝送回路において、
それぞれ任意の箇所において受信した音の信号を電気信号に変換する複数のセンサと、
各センサの出力信号の増幅及び周波数領域限定の処理を行う複数の電気回路と、
各電気回路の出力信号をサンプル・ホールドする複数のサンプル・ホールド回路と、
各サンプル・ホールド回路がサンプリングした信号に基づく数値化を行って所定ビット数のビット列で数値を表し、さらに極性を示す極性ビットを付加したデジタルデータを含むデジタル信号を出力する複数のアナログデジタル変換回路と、
各アナログデジタル変換回路からの各デジタル信号を変換処理し、シリアル信号として送信するパラレルシリアル変換回路とを備え、
前記パラレルシリアル変換回路は、
各アナログデジタル変換回路からの前記各デジタル信号に含まれる各デジタルデータに基づいて、前記極性ビットを除いた前記所定ビット数のビット列が表す数値の中の最大値を検出する最大値検出回路と、
前記最大値を表す前記所定ビット数のビット列の最上位のビットから連続に続くゼロの個数を検出するゼロ符号検出回路と、
前記所定ビット数のビット列の上位から前記連続に続くゼロの個数分を除き、除いた後の最上位のビットから、前記所定ビット数よりも少ないあらかじめ定めたビット数分のビット列を抽出して、抽出したビット列に前記極性ビットを付加することによる前記デジタルデータの変換処理を、前記各デジタル信号の各デジタルデータに対して行い、変換した各デジタルデータと前記ゼロの個数を表すビット列とを含めたシリアル信号を送信するビット変換回路と
を有することを特徴とするデータ伝送回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001021466A JP3918107B2 (ja) | 2001-01-30 | 2001-01-30 | データ伝送回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001021466A JP3918107B2 (ja) | 2001-01-30 | 2001-01-30 | データ伝送回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002230677A JP2002230677A (ja) | 2002-08-16 |
JP3918107B2 true JP3918107B2 (ja) | 2007-05-23 |
Family
ID=18887026
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001021466A Expired - Lifetime JP3918107B2 (ja) | 2001-01-30 | 2001-01-30 | データ伝送回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3918107B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4705685B2 (ja) * | 2009-06-12 | 2011-06-22 | 日本電信電話株式会社 | 信号の符号化装置、復号化装置、方法、プログラム、および記録媒体 |
-
2001
- 2001-01-30 JP JP2001021466A patent/JP3918107B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002230677A (ja) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5688861B2 (ja) | レベル・モードとラン・レングス/レベル・モードの間での符号化を適応させるエントロピー符号化 | |
EP2267698A1 (en) | Entropy coding by adapting coding between level and run-length/level modes. | |
EP0361384A3 (en) | Variable rate coder | |
KR960032911A (ko) | 오디오 신호 압축 방법 | |
CN107276590B (zh) | 一种信号处理方法及系统 | |
Johnson et al. | Low complexity lossless compression of underwater sound recordings | |
EP2383730B1 (en) | Adaptive differential pulse code modulation encoding apparatus and decoding apparatus | |
US5298899A (en) | PCM encoder and decoder using exkrema | |
JP3918107B2 (ja) | データ伝送回路 | |
GB2125255A (en) | Digital data coding | |
EP0632597A2 (en) | Audio signal transmitting apparatus and the method thereof | |
CN110559012B (zh) | 电子听诊器及其控制方法及医疗设备的控制方法 | |
CN1206528A (zh) | 具有特定的第一取样频率的数字信息信号的传输 | |
EP0626763B1 (en) | Method and apparatus for converting an analog signal to a digital floating-point number and a digital floating-pont number to an analog signal | |
JP2820096B2 (ja) | 符号化方式および復号方式 | |
EP0110352B1 (en) | Digital information transmitting system and digital information receiving apparatus | |
JPH09232964A (ja) | ブロック長可変型変換符号化装置および過渡状態検出装置 | |
JPS5921144A (ja) | 信号伝送方式およびその装置 | |
JP2004361604A (ja) | 音声入力装置および音声認識処理システム | |
JPH09230894A (ja) | 音声圧縮伸張装置及び音声圧縮伸張方法 | |
JP2778161B2 (ja) | 適応変換符号化の方法及び装置 | |
JPH10322205A (ja) | 非線形歪み補正装置及び非線形歪み補正方法 | |
JP2578775B2 (ja) | 信号受信器 | |
JP3220321B2 (ja) | 回線品質推定回路 | |
JPS5979651A (ja) | 信号伝送方式およびその装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060906 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061026 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3918107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110223 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120223 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130223 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140223 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |