JP3917041B2 - Receiving machine - Google Patents

Receiving machine Download PDF

Info

Publication number
JP3917041B2
JP3917041B2 JP2002230441A JP2002230441A JP3917041B2 JP 3917041 B2 JP3917041 B2 JP 3917041B2 JP 2002230441 A JP2002230441 A JP 2002230441A JP 2002230441 A JP2002230441 A JP 2002230441A JP 3917041 B2 JP3917041 B2 JP 3917041B2
Authority
JP
Japan
Prior art keywords
collector
circuit
switch transistor
resistor
square wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002230441A
Other languages
Japanese (ja)
Other versions
JP2004072514A (en
Inventor
茂博 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2002230441A priority Critical patent/JP3917041B2/en
Publication of JP2004072514A publication Critical patent/JP2004072514A/en
Application granted granted Critical
Publication of JP3917041B2 publication Critical patent/JP3917041B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Devices For Checking Fares Or Tickets At Control Points (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はASK変調された高周波信号を受信すると共に検波して方形波からなるデータを抽出する受信機に関し、特に、ETCシステム(自動料金収受システム)用に好適な受信機に関する。
【0002】
【従来の技術】
ETCシステム等に適用される従来の受信機の主要な構成を図3に示す。ASK変調された高周波信号は図示しない周波数変換手段によって40MHzの中間周波信号に周波数変換された後にダイナミックレンジを拡大するために対数増幅器31に入力され、増幅された後に検波回路32に入力される。対数増幅器31に入力される中間周波信号は図4のAに示すように包絡線がほぼ正弦波の形をしている。対数増幅器31は入力された中間周波信号のレベルに対して対数的な重み付けをするので、検波回路32によって検波された信号(検波信号)は図4のBに示すように、Aの包絡線の波形の正の半サイクルをつぶしたような波形となる。
【0003】
検波信号は波形整形回路33に入力される。波形整形回路33はコンパレータ33cを有する。そして、検波信号はコンパレータ33cの一方の入力端に抵抗33aを介して入力され、他方の入力端に積分回路33bを介して入力される。積分回路33bを介して入力される検波信号の位相が遅れることで二つの入力端に入力された検波信号の間にレベル差が生じ、検波信号は図4のCに示すような方形波に変換されるが、上述の如く検波信号がつぶれているのでデューティサイクルは60乃至70%程度となる。この方形波がデータとなる。方形波はコンパレータ33c内の最終段のスイッチトランジスタTRから出力される。トランジスタTRのコレクタには給電抵抗Rを介して電源電圧が供給される。
【0004】
【発明が解決しようとする課題】
波形整形回路から出力される方形波のデューティサイクはデータ処理の関係上所定の値、例えば50%であることが求められるが、ASK変調された高周波信号が対数増幅器によって増幅されることから必ずしも50%とはならないという問題があった。
【0005】
本発明は検波された方形波のデューティサイクルを所定の値、例えば50%に正確に調整可能な受信機を提供することを目的とする。
【0006】
【課題を解決するための手段】
以上の課題を解決するため、本発明は、ASK変調された高周波信号を対数的な重み付けをして増幅する対数増幅器と、増幅された前記高周波信号を包絡線検波する検波回路と、前記検波回路から出力される検波信号を方形波に波形整形する波形整形回路とを備え、前記波形整形回路は給電抵抗を介して電源電圧がコレクタに印加されると共に前記方形波をコレクタから出力するスイッチトランジスタを有し、固有のスレッショルドレベルにおいてオン又はオフするスイッチング回路を前記スイッチトランジスタのコレクタに接続すると共に前記スイッチトランジスタのコレクタを容量素子を介して接地した。
【0007】
また、前記スイッチング回路をインバータによって構成した。
【0008】
また、前記スイッチトランジスタのコレクタと前記容量素子との間に抵抗を接続した。
【0009】
【発明の実施の形態】
本発明の受信機の主要な構成を図1に示す。ASK変調された高周波信号は図示しない周波数変換手段によって40MHzの中間周波信号に周波数変換される。中間周波信号は、ダイナミックレンジを拡大するために対数増幅器1に入力され、増幅された後に検波回路2に入力される。対数増幅器1に入力される中間周波信号は図2のAに示すように包絡線がほぼ正弦波の形をしている。対数増幅器1は入力された信号のレベルに対して対数的な重み付けをするので、検波回路2によって検波された信号(検波信号)は図2のBに示すように、Aの包絡線の波形の正の半サイクルをつぶしたような波形となる。
【0010】
検波信号は波形整形回路3に入力される。波形整形回路3はコンパレータ3cを有し、検波信号はコンパレータ3cの一方の入力端に抵抗3aを介して入力され、他方の入力端に積分回路3bを介して入力される。積分回路3bを介して入力される検波信号の位相が遅れることで二つの入力端に入力された検波信号の間にレベル差が生じ、検波信号は図2のCに示すようなデューティサイクルが60乃至70%程度の方形波に変換される。この方形波がデータとなる。方形波はコンパレータ3c内の最終段のスイッチトランジスタTRから出力される。トランジスタTRのコレクタには給電抵抗Rを介して電源電圧が供給される。
【0011】
波形整形回路3には時定数回路4を介してスイッチング回路5が接続される。時定数回路4は例えば抵抗4aと容量素子4bとからなる積分回路で構成され、波形整形回路3におけるスイッチトランジスタTRのコレクタが抵抗4aを介して容量素子4bによって接地される。そして、抵抗4aと容量素子4bとの接続点にスイッチング回路5が接続される。スイッチング回路5は、例えば論理回路のインバータによって構成され、固有のスレッショルドレベルにおいてオン又はオフとなる。
【0012】
以上の構成において、抵抗4aと容量素子4bとの接続点にはスイッチトランジスタTRのコレクタに現れる方形波に対応してハイとローに変化する方形波が現れるが、スイッチトランジスタTRがオフとなったときには給電抵抗R、抵抗4aを介して容量素子4bに充電され、スイッチトランジスタTRがオンとなったときには抵抗4aとスイッチトランジスタTRの内部抵抗を介して放電されるので、図2のDに示すように立ち上がり時間と立ち下がり時間とが異なる方形波となる。立ち上がり時間と立ち下がり時間とは給電抵抗Rと抵抗4aと容量素子4bと内部抵抗とに依存するので、広範囲にわたって変えることができ、スイッチング回路のスレッショルドレベルのばらつきに対応できる。
【0013】
よって、給電抵抗Rの抵抗値を適宜に設定することで、スイッチング回路5がオンする時刻を変え、出力される方形波のデューティサイクルを所定の値、例えば図2のEに示すように50%に設定することができる。
【0014】
なお、抵抗4aを削除してスイッチトランジスタTRのコレクタを直接容量素子4bによって接地してもよい。その場合は、容量素子4bは給電抵抗Rを介して充電され、また、スイッチトランジスタTRの内部抵抗によって放電される。
【0015】
【発明の効果】
以上説明したように、本発明は、ASK変調された高周波信号を対数的な重み付けをして増幅する対数増幅器と、増幅された高周波信号を包絡線検波する検波回路と、検波回路から出力される検波信号を方形波に波形整形する波形整形回路とを備え、波形整形回路は給電抵抗を介してコレクタに電源電圧が印加されると共に方形波をコレクタから出力するスイッチトランジスタを有し、固有のスレッショルドレベルにおいてオン又はオフするスイッチング回路をスイッチトランジスタのコレクタに接続すると共にスイッチトランジスタのコレクタを容量素子を介して接地したので、スイッチング回路から出力される方形波のデューティサイクルを給電抵抗と容量素子とによる時定数によって簡単に所定の割合、例えば50%に設定できる。
【0016】
また、スイッチング回路をインバータによって構成したので、構成は極めて簡単となる。
【0017】
また、スイッチトランジスタのコレクタと容量素子との間に抵抗を接続したので、スイッチング回路のスレッショルドレベルにの如何に関わらずデューティサイクルの調整が可能となる。
【図面の簡単な説明】
【図1】本発明の受信機の主要部の構成を示す回路図である。
【図2】本発明の受信機における各部の波形である。
【図3】従来の受信機の主要部の構成を示す回路図である。
【図4】従来の受信機における各部の波形である。
【符号の説明】
1 対数増幅器
2 検波回路
3 波形整形回路
3a コンパレータ
3b 抵抗
3c 積分回路
4 時定数回路
4a 抵抗
4b 容量素子
5 スイッチング回路
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a receiver that receives an ASK-modulated high-frequency signal and detects and extracts square wave data, and more particularly to a receiver suitable for an ETC system (automatic toll collection system).
[0002]
[Prior art]
FIG. 3 shows the main configuration of a conventional receiver applied to an ETC system or the like. The ASK-modulated high-frequency signal is frequency-converted to an intermediate frequency signal of 40 MHz by a frequency converter (not shown), and then input to the logarithmic amplifier 31 in order to expand the dynamic range. After being amplified, it is input to the detector circuit 32. The intermediate frequency signal input to the logarithmic amplifier 31 has a substantially sinusoidal envelope as shown in FIG. Since the logarithmic amplifier 31 performs logarithmic weighting on the level of the input intermediate frequency signal, the signal (detection signal) detected by the detection circuit 32 has an envelope of A as shown in FIG. The waveform looks like a collapse of the positive half cycle of the waveform.
[0003]
The detection signal is input to the waveform shaping circuit 33. The waveform shaping circuit 33 has a comparator 33c. The detection signal is input to one input terminal of the comparator 33c via the resistor 33a, and input to the other input terminal via the integrating circuit 33b. Since the phase of the detection signal input via the integration circuit 33b is delayed, a level difference occurs between the detection signals input to the two input terminals, and the detection signal is converted into a square wave as shown in FIG. However, since the detection signal is crushed as described above, the duty cycle is about 60 to 70%. This square wave becomes data. The square wave is output from the last-stage switch transistor TR in the comparator 33c. A power supply voltage is supplied to the collector of the transistor TR via a power supply resistor R.
[0004]
[Problems to be solved by the invention]
The duty cycle of the square wave output from the waveform shaping circuit is required to be a predetermined value, for example, 50% because of data processing. However, since the ASK-modulated high frequency signal is amplified by the logarithmic amplifier, it is not necessarily 50. There was a problem that it was not%.
[0005]
An object of the present invention is to provide a receiver capable of accurately adjusting the duty cycle of a detected square wave to a predetermined value, for example, 50%.
[0006]
[Means for Solving the Problems]
In order to solve the above problems, the present invention provides a logarithmic amplifier that amplifies an ASK-modulated high-frequency signal by logarithmic weighting, a detection circuit that detects an envelope of the amplified high-frequency signal, and the detection circuit A waveform shaping circuit that shapes the detection signal output from the waveform into a square wave, and the waveform shaping circuit includes a switch transistor that applies a power supply voltage to the collector via a feeding resistor and outputs the square wave from the collector. And a switching circuit that is turned on or off at a specific threshold level is connected to the collector of the switch transistor, and the collector of the switch transistor is grounded through a capacitive element.
[0007]
Further, the switching circuit is constituted by an inverter.
[0008]
A resistor is connected between the collector of the switch transistor and the capacitive element.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
The main configuration of the receiver of the present invention is shown in FIG. The ASK-modulated high frequency signal is frequency converted into a 40 MHz intermediate frequency signal by frequency conversion means (not shown). The intermediate frequency signal is input to the logarithmic amplifier 1 to expand the dynamic range, and is amplified and then input to the detection circuit 2. The intermediate frequency signal input to the logarithmic amplifier 1 has a substantially sinusoidal envelope as shown in FIG. Since the logarithmic amplifier 1 performs logarithmic weighting on the level of the input signal, the signal (detection signal) detected by the detection circuit 2 has the waveform of the envelope of A as shown in FIG. The waveform looks like a collapse of the positive half cycle.
[0010]
The detection signal is input to the waveform shaping circuit 3. The waveform shaping circuit 3 includes a comparator 3c, and the detection signal is input to one input terminal of the comparator 3c via the resistor 3a and input to the other input terminal via the integrating circuit 3b. The phase of the detection signal input via the integration circuit 3b is delayed, resulting in a level difference between the detection signals input to the two input terminals. The detection signal has a duty cycle of 60 as indicated by C in FIG. It is converted into a square wave of about 70%. This square wave becomes data. The square wave is output from the last-stage switch transistor TR in the comparator 3c. A power supply voltage is supplied to the collector of the transistor TR via a power supply resistor R.
[0011]
A switching circuit 5 is connected to the waveform shaping circuit 3 via a time constant circuit 4. The time constant circuit 4 is composed of, for example, an integrating circuit composed of a resistor 4a and a capacitive element 4b, and the collector of the switch transistor TR in the waveform shaping circuit 3 is grounded by the capacitive element 4b via the resistor 4a. The switching circuit 5 is connected to the connection point between the resistor 4a and the capacitive element 4b. The switching circuit 5 is configured by, for example, an inverter of a logic circuit, and is turned on or off at a specific threshold level.
[0012]
In the above configuration, a square wave that changes between high and low in response to a square wave appearing at the collector of the switch transistor TR appears at the connection point between the resistor 4a and the capacitive element 4b, but the switch transistor TR is turned off. Sometimes, the capacitive element 4b is charged through the power supply resistor R and the resistor 4a, and when the switch transistor TR is turned on, it is discharged through the resistor 4a and the internal resistance of the switch transistor TR. In this case, the square wave has a different rise time and fall time. Since the rise time and the fall time depend on the power supply resistor R, the resistor 4a, the capacitive element 4b, and the internal resistance, the rise time and the fall time can be changed over a wide range, and can cope with variations in the threshold level of the switching circuit.
[0013]
Therefore, by appropriately setting the resistance value of the feeding resistor R, the time when the switching circuit 5 is turned on is changed, and the duty cycle of the output square wave is set to a predetermined value, for example, 50% as shown in E of FIG. Can be set to
[0014]
The resistor 4a may be deleted and the collector of the switch transistor TR may be directly grounded by the capacitive element 4b. In this case, the capacitive element 4b is charged via the power supply resistor R and discharged by the internal resistance of the switch transistor TR.
[0015]
【The invention's effect】
As described above, the present invention provides a logarithmic amplifier that amplifies an ASK-modulated high-frequency signal by logarithmically weighting, a detection circuit that detects an envelope of the amplified high-frequency signal, and an output from the detection circuit. A waveform shaping circuit that shapes the detection signal into a square wave, and the waveform shaping circuit includes a switch transistor that applies a power supply voltage to the collector via a feeding resistor and outputs a square wave from the collector, and has a unique threshold. Since the switching circuit that is turned on or off at the level is connected to the collector of the switch transistor and the collector of the switch transistor is grounded via the capacitive element, the duty cycle of the square wave that is output from the switching circuit depends on the feeding resistor and the capacitive element It can be easily set to a predetermined ratio, for example, 50% depending on the time constant.
[0016]
Further, since the switching circuit is configured by an inverter, the configuration is extremely simple.
[0017]
In addition, since the resistor is connected between the collector of the switch transistor and the capacitive element, the duty cycle can be adjusted regardless of the threshold level of the switching circuit.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a main part of a receiver according to the present invention.
FIG. 2 is a waveform of each part in the receiver of the present invention.
FIG. 3 is a circuit diagram showing a configuration of a main part of a conventional receiver.
FIG. 4 is a waveform of each part in a conventional receiver.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Logarithmic amplifier 2 Detection circuit 3 Waveform shaping circuit 3a Comparator 3b Resistance 3c Integration circuit 4 Time constant circuit 4a Resistance 4b Capacitance element 5 Switching circuit

Claims (3)

ASK変調された高周波信号を対数的な重み付けをして増幅する対数増幅器と、増幅された前記高周波信号を包絡線検波する検波回路と、前記検波回路から出力される検波信号を方形波に波形整形する波形整形回路とを備え、前記波形整形回路は給電抵抗を介して電源電圧がコレクタに印加されると共に前記方形波をコレクタから出力するスイッチトランジスタを有し、固有のスレッショルドレベルにおいてオン又はオフするスイッチング回路を前記スイッチトランジスタのコレクタに接続すると共に前記スイッチトランジスタのコレクタを容量素子を介して接地したことを特徴とする受信機。A logarithmic amplifier that amplifies the ASK-modulated high-frequency signal by logarithmically weighting, a detection circuit that detects the amplified high-frequency signal by envelope detection, and a waveform shaping of the detection signal output from the detection circuit into a square wave The waveform shaping circuit includes a switch transistor that applies a power supply voltage to the collector via a feeding resistor and outputs the square wave from the collector, and is turned on or off at a specific threshold level. A receiver characterized in that a switching circuit is connected to a collector of the switch transistor and the collector of the switch transistor is grounded via a capacitive element. 前記スイッチング回路をインバータによって構成したことを特徴とする請求項1に記載の受信機。The receiver according to claim 1, wherein the switching circuit is configured by an inverter. 前記スイッチトランジスタのコレクタと前記容量素子との間に抵抗を接続したことを特徴とする請求項1又は2に記載の受信機。The receiver according to claim 1, wherein a resistor is connected between the collector of the switch transistor and the capacitive element.
JP2002230441A 2002-08-07 2002-08-07 Receiving machine Expired - Fee Related JP3917041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002230441A JP3917041B2 (en) 2002-08-07 2002-08-07 Receiving machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002230441A JP3917041B2 (en) 2002-08-07 2002-08-07 Receiving machine

Publications (2)

Publication Number Publication Date
JP2004072514A JP2004072514A (en) 2004-03-04
JP3917041B2 true JP3917041B2 (en) 2007-05-23

Family

ID=32016517

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002230441A Expired - Fee Related JP3917041B2 (en) 2002-08-07 2002-08-07 Receiving machine

Country Status (1)

Country Link
JP (1) JP3917041B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007028257A (en) * 2005-07-19 2007-02-01 Sony Corp Demodulation circuit
JP4791185B2 (en) * 2006-01-04 2011-10-12 富士通セミコンダクター株式会社 Correction circuit
JP2008005373A (en) * 2006-06-26 2008-01-10 Morioka Seiko Instruments Inc Communication apparatus

Also Published As

Publication number Publication date
JP2004072514A (en) 2004-03-04

Similar Documents

Publication Publication Date Title
KR20140096149A (en) Rf system for a radio-frequency lamp
KR910010897A (en) AM radio receiver
JP3917041B2 (en) Receiving machine
CN101079648B (en) An ultra-regeneration receiving device
US7659840B2 (en) Sigma-delta conversion circuit suitable for photocurrent measurement applications
CN208818364U (en) Temperature measuring circuit
CN100550611C (en) Automatic gain control circuit
CN108955930A (en) temperature measuring circuit
KR970005123B1 (en) Fsk data waveform correction circuit
CN107633230B (en) High-efficient finger capacitance detection circuit
CN113701849A (en) Water level detection device and method and household appliance
WO1980001345A1 (en) Interval timer circuit
CN113031075B (en) Detection circuit and detection method based on wireless charging
CN112665499B (en) Position detection device and method of inductive height sensor and automobile
CN108107271B (en) Phase demodulation circuit of radio frequency power supply matcher
CN101771401A (en) Oscillator circuit
CN113036830A (en) Detection control circuit and control method based on wireless charging
JP3557097B2 (en) Signal input circuit
CN114189230A (en) Tunable anti-interference pulse self-checking detection circuit
JP2009188818A (en) Ask demodulating circuit, and receiver
JPH033011Y2 (en)
CN116700527A (en) Touch signal identification circuit and electronic equipment
KR20010045460A (en) Frequency detector in raido altimeter
JPS643242Y2 (en)
JP4312422B2 (en) High frequency power detector

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070207

LAPS Cancellation because of no payment of annual fees