JP3916856B2 - Noise generator - Google Patents

Noise generator Download PDF

Info

Publication number
JP3916856B2
JP3916856B2 JP2000230898A JP2000230898A JP3916856B2 JP 3916856 B2 JP3916856 B2 JP 3916856B2 JP 2000230898 A JP2000230898 A JP 2000230898A JP 2000230898 A JP2000230898 A JP 2000230898A JP 3916856 B2 JP3916856 B2 JP 3916856B2
Authority
JP
Japan
Prior art keywords
characteristic
noise signal
noise
coefficient
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000230898A
Other languages
Japanese (ja)
Other versions
JP2001185998A (en
Inventor
健 望月
政治 内野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2000230898A priority Critical patent/JP3916856B2/en
Publication of JP2001185998A publication Critical patent/JP2001185998A/en
Application granted granted Critical
Publication of JP3916856B2 publication Critical patent/JP3916856B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、所望特性の雑音信号を速やかに発生し、また、発生する信号の特性を事前に確認できるようにするための技術に関する。
【0002】
【従来の技術】
例えば、ディジタル信号を通信するシステムでは、ディジタル信号の位相の揺らぎ(ジッタやワンダ)による通信品質の低下が問題となる。
【0003】
このため、従来では、通信システムあるいはこのシステムを構成する機器のディジタル信号の位相揺らぎに対する耐力等を測定している。
【0004】
このような測定を実際の動作状態に近い状態で行うために、従来では、雑音発生装置から出力された雑音信号でクロック信号を位相変調し、このクロック信号に同期したディジタル信号を測定対象の通信システムや機器に入力して、通信システムや機器の符号誤り率等を測定していた。
【0005】
このような目的で使用される雑音発生装置として近年ではアナログ方式のものに代わってディジタル式のものが用いられている。
【0006】
ディジタル式の雑音発生装置として、従来では、予めメモリに記憶されている雑音信号の波形データを読み出して出力する構成のものや、複数段のシフトレジスタの所定段の出力の排他的論理和を初段に帰還することで擬似ランダム信号を発生する複数の擬似ランダム発生器の出力を合成して出力する構成のものがあった。
【0007】
ところが、メモリに記憶されている雑音信号の波形データを読み出して出力する構成のものでは、波形の最大周期がメモリの容量に依存し、出力できる雑音信号の低周波成分がメモリの容量で制限されてしまい、例えば、10Hz以下の位相揺らぎ(ワンダ)を生成するためには膨大な容量のメモリが必要になってしまう。
【0008】
また、複数の擬似ランダム信号発生器から出力される擬似ランダム信号を合成するものでは、各擬似ランダム信号発生器の段数を大きくすることで低い周波数成分の雑音信号を発生できるが、この構成のものでは振幅がガウス分布にしたがう白色雑音に近似した特性の雑音しか発生できず、所望の位相揺らぎ特性を与えることができない。
【0009】
これを解決するために、図10に示すように、雑音発生器11から出力される白色性の雑音信号をディジタルフィルタ12に入力し、このディジタルフィルタ12のフィルタ係数をフィルタ係数設定手段13によって可変制御して、任意の周波数特性の雑音信号をディジタルフィルタ12から出力させることが考えられる。
【0010】
なお、ディジタルフィルタ12は、一般に、入力信号を内部の複数の記憶素子に順次シフトしながら記憶するとともに、各記憶素子の内容と各記憶素子に対応したフィルタ係数との積和演算を行い、その演算結果を順次出力する構成を有しており、フィルタ係数を可変することで、フィルタの周波数特性を可変できるようになっている。
【0011】
【発明が解決しようとする課題】
しかしながら、ディジタルフィルタ12に任意の周波数特性をもたせるためには、設定できる周波数分解能を高くする必要があり、そのためには、フィルタの次数を大きくする、即ち、ディジタルフィルタ内の記憶素子の数を多くしなければならない。
【0012】
ところが、このようにディジタルフィルタ内の記憶素子の数を多くした場合、動作初期時や特性の切り換え時に、所望特性の雑音信号が出力されるまでの時間が非常に長くなるという問題があった。
【0013】
例えば、動作初期時には、ディジタルフィルタ12内の各記憶素子の記憶値が0にリセットされており、雑音信号がこれらの記憶素子の数だけ入力されるまでの間、ディジタルフィルタ12からは所望特性と全く異なる特性の雑音信号が出力されることになり、前記のように内部の記憶素子の数が多いと、この待ち時間が非常に長くなってしまう。
【0014】
一方、このように出力する雑音信号の特性を任意に可変できるようにした場合、雑音発生装置から実際に出力される雑音信号や、この雑音発生装置を用いてジッタやワンダを発生する装置から実際に生成されるクロック信号の特性がどのような特性であるかを確認できないと不便である。
【0015】
これを解決するために、ディジタルフィルタ12から出力される雑音信号や、その雑音信号に基づいて生成されるクロック信号の特性を測定し、その測定結果を表示することも考えられるが、このように雑音信号やクロック信号を実際に測定する方法では、雑音発生装置やこれを用いたジッタ・ワンダ発生装置の構成が複雑化するとともに、測定する特性の内容によっては測定が完了するまで非常に時間(数時間〜数十日)がかかってしまい、実現が困難である。
【0016】
本発明は、このような問題を解決した雑音発生装置を提供することを目的としている。
【0017】
【課題を解決するための手段】
前記目的を達成するために、本発明の請求項1の雑音発生装置は、
ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、
ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、該複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、前記白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、
前記フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、
前記フィルタ部から前記特性係数に対応した周波数特性の雑音信号が出力されている状態における前記ディジタルフィルタの各記憶素子の記憶内容と同等の雑音信号列を、少なくとも装置の動作初期時に前記ディジタルフィルタの各記憶素子に初期設定する初期設定手段とを備えている。
【0018】
また、本発明の請求項2の雑音発生装置は、
ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、
ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、該複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、前記白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、
前記フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、
前記フィルタ部から出力される雑音信号に予め設定された振幅係数を乗算する乗算器と、
前記乗算器に任意の振幅係数を設定する振幅設定手段と、
前記特性係数設定手段から前記フィルタ部に設定された特性係数および振幅設定手段の振幅係数とに基づいて、前記乗算器から出力される雑音信号の特性を求める特性算出手段と、
前記特性算出手段によって求められた雑音信号の特性を表示する特性表示手段とを備えている。
【0019】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
図1は、本発明を適用した雑音発生装置20の構成を示している。
【0020】
雑音発生装置20の白色雑音発生手段21は、ディジタルの白色性の雑音信号n(k)を所定レートで出力する。この白色雑音発生手段21は、例えば図2に示すように、複数N(例えばN=12)の擬似ランダム信号発生器22(1)〜22(N)からクロック信号CKnに同期してシリアル出力される各Kビットののランダム信号を加算回路24で加算してK+〔logN〕ビットとした白色雑音信号n(k)を出力する。ここで、上記の括弧記号〔 〕は、小数を切り上げた整数値を表す。
【0021】
これら複数Nの擬似ランダム信号発生器22(1)〜22(N)は、同一のS段シフトレジスタから生成される符号周期(2−1)の擬似ランダム信号を発生するものであるが、その出力の相関ピークが離間するように、制御回路23によって出力符号の位相が大きく異なるように初期設定され、n(1)、n(2)、…、n(2−2)、n(2−1)までの雑音信号を1周期として、これを繰り返し出力する。
【0022】
このように、複数の擬似ランダム信号を加算して生成される白色雑音信号の瞬時値はガウス分布特性に近似する。
【0023】
制御回路23は、後述の初期設定手段31からの雑音信号出力指示を受けて、擬似ランダム信号発生器22(1)〜22(N)を初期化してクロック信号CKnを出力する。
【0024】
白色雑音発生手段21から出力された雑音信号n(k)は、フィルタ部25に入力される。フィルタ部25は、ディジタル信号列を内部の複数の記憶素子に順次シフトしながら記憶し、その複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有しており、白色雑音発生手段21から出力された雑音信号n(k)を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力する。
【0025】
ここで、例えばフィルタ部25が、図3に示すようなFIR型のディジタルフィルタ26によって構成されている場合について説明する。
【0026】
このディジタルフィルタ26は、入力データを順次後段へシフトしながら記憶する複数M段直列の記憶素子(遅延素子ともいう)27(1)〜27(M)と、初段の記憶素子27(1)の入力データおよび各記憶素子27(1)〜27(M)の出力データに対してフィルタ係数(この実施形態の特性係数)h〜hをそれぞれ乗算する乗算器28(1)〜28(M+1)と、乗算器28(1)〜28(M+1)の出力の総和を求める加算器29とによって構成されている。
【0027】
各記憶素子27(1)〜27(M)は雑音信号n(k)をそのクロック信号CKnに同期して順次シフトさせる。また、各記憶素子27(1)〜27(M)は、後述の初期設定手段31から任意の値D(1)〜D(M)をセットできるようになっている。
【0028】
また、乗算器28(1)〜28(M+1)に入力されるフィルタ係数h〜hは、後述の特性係数設定手段30によって設定される。
【0029】
このように構成されたFIR型のディジタルフィルタ26は、入力される雑音信号n(k)をフィルタ係数h〜hに応じた周波数特性の雑音信号に変換して出力する。
【0030】
特性係数設定手段30は、フィルタ部25から出力される雑音信号u(k)の特性を決定するための特性係数(上記のようにフィルタ部25がディジタルフィルタ26のみで構成されている場合にはそのフィルタ係数)を設定するためのものであり、図示しない操作部等の操作によって任意の特性係数を設定できるようになっている。
【0031】
初期設定手段31は、メモリ(ROM)31aを有し、フィルタ部25から特性係数に対応した周波数特性の雑音信号が出力されている状態におけるディジタルフィルタ内の各記憶素子の記憶内容と同等の雑音信号列を、メモリ31aの内容に基づいて求めて、少なくとも装置の動作初期時にディジタルフィルタ内の各記憶素子に初期設定する。
【0032】
即ち、前記のようにフィルタ部25がディジタルフィルタ26のみによって構成されているような場合には、ディジタルフィルタ26からフィルタ係数h〜hに対応した周波数特性の雑音信号が出力されている状態における各記憶素子27(1)〜27(M)の記憶内容と同等の雑音信号列を初期設定する。
【0033】
ここで、白色雑音発生手段21が動作初期時に発生する雑音信号n(1)を既知とすれば、その雑音信号n(1)より前のM個の雑音信号n(2−1)、n(2−2)、…、n(2−M)をそれぞれ初期値D(1)〜D(M)としてメモリ31aに予め記憶しておき、電源投入等の動作初期時に、図4に示すように、ディジタルフィルタ26の各記憶素子27(1)〜27(M)にそれぞれ初期設定してから、白色雑音発生手段21へ雑音信号の出力を指示する。
【0034】
このため、動作初期時に、フィルタ部25の内部の状態は直ちに定常状態と同一の状態に設定されるため、フィルタ部25からは、特性係数設定手段30から設定されたフィルタ係数h〜hに応じた周波数特性の雑音信号が直ちに出力される。
【0035】
フィルタ部25から出力される雑音信号u(k)は、乗算器32に入力される。乗算器32は振幅設定手段33によって設定された振幅係数Aを雑音信号u(k)に乗算し、その乗算結果を所望特性の雑音信号y(k)として出力する。
【0036】
また、特性算出手段34は、フィルタ部25に設定された特性係数および乗算器32に設定された振幅係数Aとに基づいて、乗算器32から出力される雑音信号y(k)の周波数特性や振幅等を求める。
【0037】
特性表示手段35は、表示器36に特性算出手段34によって求められた雑音信号の特性をグラフや数値で表示する。
【0038】
このように構成された雑音発生装置20では、初期設定手段31によってフィルタ部25から特性係数に対応した周波数特性の雑音信号が出力されている状態におけるディジタルフィルタ26内の各記憶素子27(1)〜27(M)の記憶内容と同等の雑音信号を、少なくとも装置の動作初期時に各記憶素子27(1)〜27(M)に初期設定している。
【0039】
このため、白色雑音発生手段21からM個の雑音信号がフィルタ部25に取り込まれるまで待たなくても、直ちに特性係数に対応した周波数特性の雑音信号をフィルタ部25から出力させることができ、この特性に合わない雑音信号の出力による測定等の影響をなくすことができる。
【0040】
また、特性算出手段34によって、特性係数設定手段30からフィルタ部25に設定された特性係数および振幅設定手段33の振幅係数Aに基づいて、出力される雑音信号y(k)の特性を求め、その特性を特性表示手段35によって表示しているので、出力する雑音信号y(k)の特性を事前に且つ速やかに確認することができて便利である。
【0041】
前記説明では、フィルタ部25がディジタルフィルタ26のみで構成されている場合について説明したが、これは本発明を限定するものではない。
【0042】
例えば、フィルタ部25を図5に示すように、分波回路41と、重み付け回路43と、ディジタルフィルタを含む合成回路45とで構成することも可能である。
【0043】
分波回路41は、複数Pの1/2デシメート回路42(1)〜42(P)がカスケード接続されて構成されている。
【0044】
各1/2デシメート回路42(1)〜42(P)は、入力データされるデータを2つの出力経路に交互に振り分けて、入力レートの1/2のレートで出力する回路である。
【0045】
初段の1/2デシメート回路42(P)は、図6の(a)の雑音信号n(1)、n(2)、n(3)、…が入力されると、その一方の出力端子から、図6の(b)のように、奇数番目の雑音信号n(1)、n(3)、n(5)、…を出力し、他方の出力端子から偶数番目の雑音信号n(2)、n(4)、n(6)、…を出力する。この他方の出力端子から出力される雑音信号は、2段目の1/2デシメート回路42(P−1)に入力される。
【0046】
2段目の1/2デシメート回路42(P−1)も同様に、入力された雑音信号n(2)、n(4)、n(6)、…のうち、一方の出力端子から図6の(c)のように、雑音信号n(2)、n(6)、n(10)、…を出力し、他方の出力端子から雑音信号n(4)、n(8)、n(12)、…を出力する。この他方の出力端子から出力された雑音信号は、3段目の1/2デシメート回路42(P−2)に入力される。
【0047】
同様に、3段目の1/2デシメート回路42(P−2)の一方の出力端子からは、図6の(d)のように、雑音信号n(4)、n(12)、n(20)、…が出力され、他方の出力端子からは雑音信号n(8)、n(16)、n(24)、…が出力され、4段目の1/2デシメート回路42(P−3)の一方の出力端子からは、図6の(e)のように、雑音信号n(8)、n(24)、n(40)、…が出力され、他方の出力端子からは雑音信号n(16)、n(32)、n(56)、…が出力され、さらに各1/2デシメート回路42(P−4)〜42(1)からは、出力レートが1/2ずつ低くなるように雑音信号が出力される。
【0048】
このように、各1/2デシメート回路42(1)〜42(P)の一方の出力端子から異なるレートで出力される雑音信号n、n、n、…、nP+1は、重み付け回路43の乗算器44(1)〜44(P+1)にそれぞれ入力される。
【0049】
乗算器44(1)〜44(P+1)は、入力される雑音信号n、n、n、…、nP+1に対して、それそれ重み付け係数(特性係数)σ、σ、σ…、σP+1を乗算して出力する。
【0050】
このように各レートの雑音信号n、n、n、…、nP+1に対して重み付けを行うことで、このフィルタ部25から出力される雑音信号u(k)の周波数特性を任意に設定することができる。
【0051】
例えば、図7に示すような重み付け(この図ではPが12)を行うことで、ワンダの評価に用いる特定のTDEVマスク特性に対応した電力スペクトル密度分布の位相揺らぎをもつクロック信号を生成することができる。この際、電力スペクトル密度分布は、σの2乗値の分布に従う。
【0052】
重み付けされた各レートの雑音信号n′、n′、n′、…、nP+1′は、合成回路45のサブバンド合成器46(1)〜46(P)にそれぞれ入力される。
【0053】
各サブバンド合成器46(1)〜46(P)は、前記したFIR型で遮断周波数が共通のLPF(ローパスフィルタ)とHPF(ハイパスフィルタ)とを内部に備えており、入力される2つのディジタル信号に対してインターポーレーション処理を行い、その一方(周波数が高い方)の入力に対してHPFで低域を遮断し、他方(周波数が低い方)の入力に対してはLPFで高域を遮断して、両フィルタの出力を合成して出力するように構成されている。
【0054】
サブバンド合成器46(1)〜46(P)の内部のフィルタの遮断周波数は、最も周波数が低いサブバンド合成器46(1)の遮断周波数をfaとすると、2fa、4fa、8fa、…、2P−1faの順に、入力する雑音信号のレートに対応して2倍ずつ高くなるように設定されており、レートの低い雑音信号から順に合成するように接続されている。
【0055】
即ち、図8に示すように、最もレートの2つの低い雑音信号n′、n′はサブバンド合成器46(1)において遮断周波数faで合成され、その合成出力と雑音信号n′とがサブバンド合成器46(2)において遮断周波数2faで合成され、その合成出力と雑音信号n′とがサブバンド合成器46(3)において遮断周波数4faで合成される。
【0056】
以下同様にレートに低い雑音信号から順に合成されるため、サブバンド合成器46(P)からは、図8に示しているように、オクターブ幅の各帯域のレベルが重み付け係数に応じて変化する周波数特性の雑音信号u(k)が出力されることになる。
【0057】
このように分波回路41、重み付け回路43および合成回路45によって構成されたフィルタ部25の場合、合成回路45の各サブバンド合成器46のフィルタの遮断周波数は固定であるのでフィルタ係数を可変制御する必要はなく、フィルタの特性を決定する重み付け係数σ、σ、σ、…、σP+1を特性係数設定手段30から設定する。
【0058】
また、合成回路46のフィルタ(ディジタルフィルタ)内部の記憶素子に対して、初期設定手段31は、フィルタ部25から特性係数(この場合重み付け係数)に対応した周波数特性の雑音信号が出力されている状態における各記憶素子の記憶内容と同一特性の雑音信号列を、装置の動作初期時および重み付け係数変更時に初期設定する。
【0059】
ただし、この場合には、前記のように白色雑音発生手段21から出力される信号列を単純に代入できないので、白色雑音信号と特性係数設定手段30からの重み付け係数等の情報に基づいて、各フィルタの記憶素子に設定すべき初期値を算出して設定する。
【0060】
即ち、前記したように、白色雑音発生手段21が動作初期時に発生する雑音信号n(1)を既知とすれば、定常状態で白色雑音発生手段21が雑音信号n(1)を発生するときに、分波回路41から出力されている各雑音信号n〜nP+1も既知であり、また、合成回路45の各サブバンド合成器46のフィルタの特性(伝達関数)も既知である。
【0061】
また、合成回路45の各サブバンド合成器46(1)〜46(P)の内部のLPFとHPFの記憶素子を前記同様にともにM段とすると、最終段のサブバンド合成器46(P)のフィルタの各記憶素子に正規のM個の雑音信号が入力されるのは、初段のサブバンド合成器46(1)に2・M個の雑音信号が入力されたときであり、このときのi番目(iは1〜Pのいずれか)のサブバンド合成器46(i)のLPFのm段目(mは1〜Mのいずれか)記憶素子の記憶値L(m)とHPFのm段目の記憶素子の記憶値H(m)は、
(m)=j=1Σi+1σ・x(m)
(m)=j=1Σi+1σ・y(m)
と表される。
【0062】
ここで、x(m)、y(m)は、LPFとHPFの伝達関数と白色雑音発生手段21から出力される雑音信号から求まる定数列(重み付け係数を1としたときの定数列)であり、前記したように、LPFとHPFの伝達関数と白色雑音発生手段21から出力される雑音信号は既知である。
【0063】
したがって、定数列x(m)、y(m)を予め求めてメモリ31aに記憶しておき、動作初期時や重み付け係数の変更時に、上記演算によってフィルタの初期値を求めて合成回路45の各サブバンド合成器46(1)〜46(P)に設定すれば、直ちに所望の特性の雑音信号u(k)を出力することができる。
【0064】
上記の積和演算の総演算回数は、M〔(P+1)+(P+1)−2〕となり、M=24、P+1=20の場合10032回となり、この積和演算は短時間に終了することができる。
【0065】
初期設定手段31は、この演算によって得られた初期値L(1)〜L(M)、L(1)〜L(M)、…、L(1)〜L(M)、H(1)〜H(M)、H(1)〜H(M)、…、H(1)〜H(M)を、合成回路45の各サブバンド合成器46(1)〜46(P)の内部のLPFとHPFの記憶素子に設定してから、白色雑音発生手段21に雑音信号出力を指示する。
【0066】
なお、この初期設定を実際に白色雑音発生手段21からの雑音信号の入力で行うとすれば、前記のように2・M個の雑音信号を入力する必要があり、その入力レートを50Hzとすると約70時間もかかってしまう。また、仮に初期設定中のみ入力レートを上げたとしても、合成回路45が2・M個の雑音信号を計算するのに必要な総積和演算回数が2M(2−1)であるため、前述と同様にM=24、P+1=20とした場合には、60205倍の積和演算を必要とし、長時間を要する。
【0067】
このように、動作初期時や特性係数変更時にフィルタ部25のディジタルフィルタの各記憶素子に初期設定をすることにより、フィルタ部25の内部の状態は直ちに定常状態と同一の状態に設定されるため、フィルタ部25からは、特性係数設定手段30から設定された特性係数(この場合重み付け係数)に応じた周波数特性の雑音信号を速やかに出力させることができる。
【0068】
上記雑音発生装置21は単独で用いたり、位相揺らぎのあるクロック信号を発生する信号発生装置等の変調信号発生部として用いることができる。
【0069】
図9は、上記雑音発生装置とほぼ同一構成を用いて位相揺らぎ(ジッタまたはワンダ)のあるクロック信号を発生するジッタ・ワンダ発生装置50の構成を示している。
【0070】
この図において、白色雑音発生手段21、フィルタ部25、特性係数設定手段30、初期設定手段31、乗算器32および振幅設定手段33は、前記雑音発生装置20のものと同一構成なので、同一符号を付している。
【0071】
このジッタ・ワンダ発生装置50は、乗算器32の出力y(k)を周波数シンセサイザ51に入力している。
【0072】
周波数シンセサイザ51は、例えばDDS(ダイレクトディジタルシンセサイザ)やPLL発振器等で構成されており、所定の中心周波数をもち、乗算器32の出力y(k)に応じて位相が変調されたクロック信号CKを出力する。
【0073】
一方、特性算出手段34′は、特性係数設定手段30からの特性係数、振幅設定手段33の振幅係数Aおよび図示しない操作部等から設定されたパラメータに基づいて、雑音信号y(k)あるいはクロック信号CKの特性を求める。
【0074】
例えば、10Hz以下の位相揺らぎであるワンダの評価量として、TIErms(τ)(Root Mean Square Time Interval Error)、ADEV(τ)(Allan Deviation)、MADEV(nτ)(Modified Allan Deviation)、TDEV(nτ)(Time Deviation)等があるが、これらを実際にクロック信号CKに対して測定して得ようとすれば、前記したように非常に長い時間(数時間以上)かかってしまう。
【0075】
そこで、このジッタ・ワンダ発生装置50では、特性算出手段34′において上記特性を以下の演算を行って選択的に求めている。
【0076】
TIErms(τ)
=〔8∫S(f)sin(πfτ)df〕1/2
【0077】
ADEV(τ)
=〔(16/τ)∫S(f)sin(πfτ)df〕1/2
【0078】
MADEV(nτ
={〔16/(nτ〕∫〔sin(πfτ)/sin(πfτ)〕 ・S(f)df}1/2 (n=0,1,2,…,N)
【0079】
TDEV(nτ
={(16/3n)∫〔sin(πfτ)/sin(πfτ)〕S(f )df}1/2 (n=0,1,2,…,N)
【0080】
ここで、
(f)
=fc〔(σ・u・A)sin(πf/fs)/2πfsin(πf/fc)〕・|H(ejπf/fs)|
【0081】
また、記号∫はf=0〜f=fhまでの積分をとるものとし、パラメータfhは雑音最大周波数、τは測定時間、τは測定サンプリング時間、σは白色雑音の標準偏差、fsは白色雑音発生手段21のサンプリング周波数、uは周波数シンセサイザ51をDDSで構成した場合のDDSの量子化ステップ、fcは同D/Aコンバータのクロック周波数である。
【0082】
Aは振幅設定手段33からの振幅係数、|H(ejπf/fs)|は、特性係数設定手段31から設定された特性係数に基づいて算出される周波数特性、S(f)は特性係数設定手段31から設定された特性係数に基づいて算出される時間誤差のパワースペクトルである。
【0083】
このような演算によって得られた特性は、特性表示手段35によって表示器36に数値あるいはグラフで表示されるが、上記演算は、実際のクロック信号を測定せずに、特性係数、振幅係数および前記パラメータに基づいて算出しているので、短時間に求めることができ、信号を出力させるときに事前に雑音特性やその位相揺らぎ特性等を確認することができる。
【0084】
なお、前記実施形態では、フィルタ部25に含まれるディジタルフィルタがFIR型の場合について説明したが、これは本発明を限定するものでなく、入力データを内部の複数の記憶素子にシフトしながら記憶して演算を行う構造のディジタルフィルタであればよく、例えばIIR型の場合でも同様に適用することができる。
【0085】
【発明の効果】
以上説明したように、本発明の請求項1の雑音発生装置は、ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、その複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、フィルタ部から特性係数に対応した周波数特性の雑音信号が出力されている状態におけるディジタルフィルタの各記憶素子の記憶内容と同等の雑音信号列を、少なくとも装置の動作初期時にディジタルフィルタの各記憶素子に初期設定する初期設定手段とを備えている。
【0086】
このため、動作初期時等に、フィルタ部の内部状態は直ちに定常状態と同一の状態に設定されるため、特性係数設定手段から設定された特性係数に応じた周波数特性の雑音信号を速やかに出力させることができる。
【0087】
また、本発明の請求項2の雑音発生装置は、ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、その複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、フィルタ部から出力される雑音信号に予め設定された振幅係数を乗算する乗算器と、乗算器に任意の振幅係数を設定する振幅設定手段と、特性係数設定手段からフィルタ部に設定された特性係数および振幅設定手段の振幅係数とに基づいて、乗算器から出力される雑音信号の特性を求める特性算出手段と、特性算出手段によって求められた雑音信号の特性を表示する特性表示手段とを備えている。
【0088】
このため、出力される雑音を測定することなく、事前にその雑音特性が分かり、便利である。
【図面の簡単な説明】
【図1】本発明の実施形態の雑音発生装置の構成を示すブロック図
【図2】実施形態の要部の構成を示すブロック図
【図3】実施形態の要部の構成を示すブロック図
【図4】実施形態の動作を説明するためのブロック図
【図5】実施形態の要部の変形例を示すブロック図
【図6】図5の変形例の動作を説明するためのタイミング図
【図7】図5の変形例の動作を説明するための図
【図8】図5の変形例の動作を説明するための図
【図9】本発明の実施形態の雑音発生装置を含むジッタ・ワンダ発生装置の構成を示すブロック図
【図10】ディジタル方式の雑音発生装置の概略構成を示すブロック図
【符号の説明】
20 雑音発生装置
21 白色雑音発生手段
22(1)〜21(N) 擬似ランダム信号発生器
23 制御回路
25 フィルタ部
26 ディジタルフィルタ
27(1)〜27(M) 記憶素子
28(1)〜28(M+1) 乗算器
29 加算器
30 特性係数設定手段
31 初期設定手段
32 乗算器
33 振幅設定手段
34、34′ 特性算出手段
35 特性表示手段
36 表示器
41 分波回路
42(1)〜42(P) 1/2デシメート回路
43 重み付け回路
44(1)〜44(P+1) 乗算器
45 合成回路
46(1)〜46(P) サブバンド合成器
50 ジッタ・ワンダ発生装置
51 周波数シンセサイザ
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a technique for quickly generating a noise signal having a desired characteristic and enabling the characteristics of the generated signal to be confirmed in advance.
[0002]
[Prior art]
For example, in a system that communicates digital signals, there is a problem of deterioration in communication quality due to digital signal phase fluctuations (jitter or wander).
[0003]
For this reason, conventionally, the tolerance to the phase fluctuation of the digital signal of the communication system or the equipment constituting the system is measured.
[0004]
In order to perform such measurement in a state close to the actual operating state, conventionally, the clock signal is phase-modulated with the noise signal output from the noise generator, and the digital signal synchronized with this clock signal is transmitted as the communication to be measured. Input to a system or device and measure a code error rate of the communication system or device.
[0005]
In recent years, a digital type is used instead of an analog type as a noise generating device used for such a purpose.
[0006]
Conventionally, as a digital noise generation device, a configuration in which waveform data of a noise signal stored in a memory is read out and output in advance, or exclusive OR of a predetermined stage output of a multistage shift register is used as the first stage. There is a configuration in which outputs of a plurality of pseudo-random generators that generate pseudo-random signals by feeding back to are combined and output.
[0007]
However, in the configuration that reads and outputs the waveform data of the noise signal stored in the memory, the maximum period of the waveform depends on the memory capacity, and the low frequency component of the noise signal that can be output is limited by the memory capacity. For example, in order to generate a phase fluctuation (wander) of 10 Hz or less, a huge amount of memory is required.
[0008]
In addition, in the case of synthesizing pseudo random signals output from multiple pseudo random signal generators, noise signals with low frequency components can be generated by increasing the number of stages of each pseudo random signal generator. However, only noise having characteristics approximating to white noise whose amplitude follows a Gaussian distribution can be generated, and a desired phase fluctuation characteristic cannot be given.
[0009]
In order to solve this, as shown in FIG. 10, the white noise signal output from the noise generator 11 is input to the digital filter 12, and the filter coefficient of the digital filter 12 is variable by the filter coefficient setting means 13. It is conceivable to control and output a noise signal having an arbitrary frequency characteristic from the digital filter 12.
[0010]
The digital filter 12 generally stores the input signal while sequentially shifting it to a plurality of internal storage elements, and performs a product-sum operation between the contents of each storage element and the filter coefficient corresponding to each storage element. The calculation result is sequentially output, and the frequency characteristic of the filter can be varied by varying the filter coefficient.
[0011]
[Problems to be solved by the invention]
However, in order for the digital filter 12 to have an arbitrary frequency characteristic, it is necessary to increase the frequency resolution that can be set. For this purpose, the order of the filter is increased, that is, the number of storage elements in the digital filter is increased. Must.
[0012]
However, when the number of storage elements in the digital filter is increased in this way, there is a problem that it takes a very long time until a noise signal having a desired characteristic is output at the initial stage of operation or when switching characteristics.
[0013]
For example, at the initial stage of operation, the stored value of each storage element in the digital filter 12 is reset to 0, and until the noise signal is input by the number of these storage elements, the digital filter 12 has a desired characteristic. Noise signals having completely different characteristics are output, and if the number of internal storage elements is large as described above, this waiting time becomes very long.
[0014]
On the other hand, when the characteristics of the noise signal to be output can be arbitrarily varied in this way, the noise signal actually output from the noise generation device, or the device that generates jitter and wander using this noise generation device is actually It is inconvenient if the characteristics of the generated clock signal cannot be confirmed.
[0015]
In order to solve this, it is conceivable to measure the characteristics of the noise signal output from the digital filter 12 and the clock signal generated based on the noise signal, and display the measurement result. In the method of actually measuring a noise signal or a clock signal, the configuration of the noise generator and the jitter / wander generator using the noise generator becomes complicated, and depending on the characteristics of the characteristics to be measured, it takes a very long time to complete the measurement ( Several hours to several tens of days), which is difficult to realize.
[0016]
An object of the present invention is to provide a noise generator that solves such problems.
[0017]
[Means for Solving the Problems]
In order to achieve the above object, a noise generator according to claim 1 of the present invention comprises:
White noise generating means for generating a digital white noise signal;
A digital signal is stored while being sequentially shifted to a plurality of internal storage elements, and a product-sum operation is performed on the storage contents of the plurality of storage elements, and the noise signal output from the white noise generating means is A filter unit that converts and outputs a noise signal having a frequency characteristic corresponding to a preset characteristic coefficient;
Characteristic coefficient setting means for setting an arbitrary characteristic coefficient for the filter unit;
A noise signal sequence equivalent to the storage content of each storage element of the digital filter in a state where a noise signal having a frequency characteristic corresponding to the characteristic coefficient is output from the filter unit, at least at the initial operation of the device, Initial setting means for initial setting in each memory element.
[0018]
The noise generator of claim 2 of the present invention is:
White noise generating means for generating a digital white noise signal;
A digital signal is stored while being sequentially shifted to a plurality of internal storage elements, and a product-sum operation is performed on the storage contents of the plurality of storage elements, and the noise signal output from the white noise generating means is A filter unit that converts and outputs a noise signal having a frequency characteristic corresponding to a preset characteristic coefficient;
Characteristic coefficient setting means for setting an arbitrary characteristic coefficient for the filter unit;
A multiplier for multiplying a noise signal output from the filter unit by a preset amplitude coefficient;
Amplitude setting means for setting an arbitrary amplitude coefficient in the multiplier;
Based on the characteristic coefficient set in the filter unit from the characteristic coefficient setting means and the amplitude coefficient of the amplitude setting means, characteristic calculation means for obtaining the characteristic of the noise signal output from the multiplier,
Characteristic display means for displaying the characteristic of the noise signal obtained by the characteristic calculation means.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 shows a configuration of a noise generator 20 to which the present invention is applied.
[0020]
The white noise generating means 21 of the noise generating device 20 outputs a digital white noise signal n (k) at a predetermined rate. For example, as shown in FIG. 2, the white noise generating means 21 is serially output in synchronization with the clock signal CKn from a plurality of N (for example, N = 12) pseudo random signal generators 22 (1) to 22 (N). Each K-bit random signal is added by an adder circuit 24 and K + [log2N] white noise signal n (k) is output in bits. Here, the above bracket sign [] represents an integer value obtained by rounding up a decimal number.
[0021]
The plural N pseudo random signal generators 22 (1) to 22 (N) are provided with a code period (2) generated from the same S-stage shift register.S-1) is generated so that the phase of the output code is greatly different by the control circuit 23 so that the correlation peak of the output is separated, and n (1), n ( 2), ..., n (2S-2), n (2SThe noise signal up to -1) is set as one period, and this is repeatedly output.
[0022]
Thus, the instantaneous value of the white noise signal generated by adding a plurality of pseudo-random signals approximates the Gaussian distribution characteristic.
[0023]
The control circuit 23 receives a noise signal output instruction from the initial setting means 31 to be described later, initializes the pseudo random signal generators 22 (1) to 22 (N), and outputs the clock signal CKn.
[0024]
The noise signal n (k) output from the white noise generating unit 21 is input to the filter unit 25. The filter unit 25 has a digital filter that stores a digital signal sequence while sequentially shifting it to a plurality of internal storage elements, and that performs a product-sum operation on the storage contents of the plurality of storage elements. The noise signal n (k) output from 21 is converted into a noise signal having a frequency characteristic corresponding to a preset characteristic coefficient and output.
[0025]
Here, for example, a case where the filter unit 25 is configured by an FIR type digital filter 26 as shown in FIG. 3 will be described.
[0026]
The digital filter 26 includes a plurality of M-stage serial storage elements (also referred to as delay elements) 27 (1) to 27 (M) that store input data while sequentially shifting to the subsequent stage, and a first-stage storage element 27 (1). Filter coefficient (characteristic coefficient of this embodiment) h for input data and output data of each storage element 27 (1) to 27 (M)0~ HMAre respectively constituted by multipliers 28 (1) to 28 (M + 1), and an adder 29 for calculating the sum of the outputs of the multipliers 28 (1) to 28 (M + 1).
[0027]
Each storage element 27 (1) to 27 (M) sequentially shifts the noise signal n (k) in synchronization with the clock signal CKn. In addition, each of the storage elements 27 (1) to 27 (M) can set arbitrary values D (1) to D (M) from an initial setting means 31 described later.
[0028]
Further, the filter coefficient h input to the multipliers 28 (1) to 28 (M + 1).0~ HMIs set by the characteristic coefficient setting means 30 described later.
[0029]
The FIR type digital filter 26 configured as described above converts the input noise signal n (k) into a filter coefficient h.0~ HMIs converted into a noise signal having a frequency characteristic corresponding to the output.
[0030]
The characteristic coefficient setting means 30 is a characteristic coefficient for determining the characteristic of the noise signal u (k) output from the filter unit 25 (when the filter unit 25 is composed of only the digital filter 26 as described above). The filter coefficient is set, and an arbitrary characteristic coefficient can be set by operating an operation unit (not shown).
[0031]
The initial setting means 31 has a memory (ROM) 31a, and noise equivalent to the stored contents of each storage element in the digital filter in a state where a noise signal having a frequency characteristic corresponding to the characteristic coefficient is output from the filter unit 25. A signal string is obtained based on the contents of the memory 31a, and is initially set in each storage element in the digital filter at least at the initial operation of the apparatus.
[0032]
That is, when the filter unit 25 is constituted only by the digital filter 26 as described above, the filter coefficient h is changed from the digital filter 26 to the filter coefficient h.0~ HMA noise signal sequence equivalent to the stored contents of the storage elements 27 (1) to 27 (M) in a state where a noise signal having a frequency characteristic corresponding to is output is initialized.
[0033]
Here, if the noise signal n (1) generated at the initial stage of operation by the white noise generating means 21 is known, M noise signals n (2) before the noise signal n (1) are known.N-1), n (2N-2), ..., n (2N-M) is stored in advance in the memory 31a as initial values D (1) to D (M), respectively, and at the initial stage of operation such as power-on, as shown in FIG. 1) to 27 (M) are respectively initialized, and then the white noise generating means 21 is instructed to output a noise signal.
[0034]
For this reason, since the internal state of the filter unit 25 is immediately set to the same state as the steady state at the initial stage of operation, the filter unit 25 sets the filter coefficient h set by the characteristic coefficient setting unit 30.0~ HMA noise signal having a frequency characteristic corresponding to is immediately output.
[0035]
The noise signal u (k) output from the filter unit 25 is input to the multiplier 32. The multiplier 32 multiplies the noise signal u (k) by the amplitude coefficient A set by the amplitude setting means 33 and outputs the multiplication result as a noise signal y (k) having a desired characteristic.
[0036]
Further, the characteristic calculation unit 34 determines the frequency characteristic of the noise signal y (k) output from the multiplier 32 based on the characteristic coefficient set in the filter unit 25 and the amplitude coefficient A set in the multiplier 32. Find the amplitude.
[0037]
The characteristic display means 35 displays the characteristic of the noise signal obtained by the characteristic calculation means 34 on the display 36 as a graph or a numerical value.
[0038]
In the noise generator 20 configured as described above, each storage element 27 (1) in the digital filter 26 in a state where a noise signal having a frequency characteristic corresponding to the characteristic coefficient is output from the filter unit 25 by the initial setting means 31. A noise signal equivalent to the stored content of .about.27 (M) is initially set in each of the storage elements 27 (1) to 27 (M) at least at the initial operation of the apparatus.
[0039]
Therefore, it is possible to immediately output a noise signal having a frequency characteristic corresponding to the characteristic coefficient from the filter unit 25 without waiting for the M noise signals from the white noise generating unit 21 to be taken into the filter unit 25. It is possible to eliminate the influence of measurement or the like due to the output of a noise signal that does not match the characteristics.
[0040]
Further, the characteristic calculation means 34 obtains the characteristic of the output noise signal y (k) based on the characteristic coefficient set in the filter unit 25 from the characteristic coefficient setting means 30 and the amplitude coefficient A of the amplitude setting means 33, Since the characteristic is displayed by the characteristic display means 35, the characteristic of the output noise signal y (k) can be confirmed in advance and quickly, which is convenient.
[0041]
In the above description, the case where the filter unit 25 includes only the digital filter 26 has been described. However, this does not limit the present invention.
[0042]
For example, as shown in FIG. 5, the filter unit 25 can be configured by a branching circuit 41, a weighting circuit 43, and a synthesis circuit 45 including a digital filter.
[0043]
The demultiplexing circuit 41 is configured by cascading a plurality of P ½ decimating circuits 42 (1) to 42 (P).
[0044]
Each of the ½ decimating circuits 42 (1) to 42 (P) is a circuit that alternately distributes input data to two output paths and outputs the data at a rate ½ of the input rate.
[0045]
When the noise signal n (1), n (2), n (3),... Of FIG. 6A is input, the 1/2 decimating circuit 42 (P) of the first stage receives from one of the output terminals. 6B, odd-numbered noise signals n (1), n (3), n (5),... Are output, and the even-numbered noise signal n (2) is output from the other output terminal. , N (4), n (6),. The noise signal output from the other output terminal is input to the second-stage 1/2 decimating circuit 42 (P-1).
[0046]
Similarly, the second-stage ½ decimating circuit 42 (P-1) is connected to one of the input noise signals n (2), n (4), n (6),. As shown in (c), noise signals n (2), n (6), n (10),... Are output, and the noise signals n (4), n (8), n (12) are output from the other output terminal. ), ... are output. The noise signal output from the other output terminal is input to the third-stage 1/2 decimating circuit 42 (P-2).
[0047]
Similarly, from one output terminal of the third stage decimating circuit 42 (P-2), as shown in FIG. 6D, noise signals n (4), n (12), n ( 20),... Are output, and noise signals n (8), n (16), n (24),... Are output from the other output terminal, and the fourth-stage 1/2 decimating circuit 42 (P-3) is output. ), Noise signals n (8), n (24), n (40),... Are output from the other output terminal, as shown in FIG. (16), n (32), n (56),... Are output, and the output rate is lowered by 1/2 from each 1/2 decimating circuit 42 (P-4) to 42 (1). A noise signal is output.
[0048]
Thus, the noise signal n output at a different rate from one output terminal of each of the ½ decimating circuits 42 (1) to 42 (P).1, N2, N3..., nP + 1Are respectively input to the multipliers 44 (1) to 44 (P + 1) of the weighting circuit 43.
[0049]
The multipliers 44 (1) to 44 (P + 1) receive the input noise signal n.1, N2, N3..., nP + 1, Weighting coefficient (characteristic coefficient) σ1, Σ2, Σ3…, ΣP + 1Multiply and output.
[0050]
Thus, the noise signal n at each rate1, N2, N3..., nP + 1Is weighted, the frequency characteristic of the noise signal u (k) output from the filter unit 25 can be arbitrarily set.
[0051]
For example, by performing weighting as shown in FIG. 7 (P is 12 in this figure), a clock signal having a phase fluctuation of a power spectrum density distribution corresponding to a specific TDEV mask characteristic used for wander evaluation is generated. Can do. At this time, the power spectral density distribution follows the distribution of the square value of σ.
[0052]
Weighted noise signal n at each rate1', N2', N3', ..., nP + 1'Is input to the sub-band combiners 46 (1) to 46 (P) of the combining circuit 45, respectively.
[0053]
Each of the subband synthesizers 46 (1) to 46 (P) includes an LPF (low-pass filter) and an HPF (high-pass filter) having the same cut-off frequency as the FIR type described above, Interpolation processing is performed on the digital signal, and the low frequency is cut off by HPF for one (higher frequency) input, and the high frequency by LPF for the other (low frequency) input. And the outputs of both filters are combined and output.
[0054]
The cutoff frequencies of the filters in the subband synthesizers 46 (1) to 46 (P) are 2fa, 4fa, 8fa, ..., where fa is the cutoff frequency of the subband synthesizer 46 (1) having the lowest frequency. 2P-1In order of fa, it is set so as to be increased by a factor of 2 corresponding to the rate of the input noise signal, and is connected so as to synthesize in order from the low-rate noise signal.
[0055]
That is, as shown in FIG. 8, the two lowest-rate noise signals n1', N2'Is synthesized at the cut-off frequency fa in the subband synthesizer 46 (1), and its synthesized output and noise signal n3'Is synthesized at the cut-off frequency 2fa in the sub-band synthesizer 46 (2), and the synthesized output and the noise signal n4'Is synthesized at the cut-off frequency 4fa in the sub-band synthesizer 46 (3).
[0056]
Similarly, since the noise signals are synthesized in order from the lowest in the rate, the subband synthesizer 46 (P) changes the level of each band of the octave width according to the weighting coefficient as shown in FIG. A noise signal u (k) having a frequency characteristic is output.
[0057]
In the case of the filter unit 25 configured by the branching circuit 41, the weighting circuit 43, and the combining circuit 45 as described above, the cutoff frequency of the filter of each subband combiner 46 of the combining circuit 45 is fixed, so that the filter coefficient is variably controlled. The weighting factor σ that determines the characteristics of the filter1, Σ2, Σ3, ..., σP + 1Is set from the characteristic coefficient setting means 30.
[0058]
The initial setting means 31 outputs a noise signal having a frequency characteristic corresponding to the characteristic coefficient (weighting coefficient in this case) from the filter unit 25 to the storage element in the filter (digital filter) of the synthesis circuit 46. A noise signal sequence having the same characteristics as the stored contents of each storage element in the state is initialized at the initial operation of the apparatus and when the weighting coefficient is changed.
[0059]
However, in this case, since the signal sequence output from the white noise generating means 21 cannot be simply substituted as described above, each signal is determined based on the white noise signal and information such as the weighting coefficient from the characteristic coefficient setting means 30. An initial value to be set in the storage element of the filter is calculated and set.
[0060]
That is, as described above, assuming that the noise signal n (1) generated when the white noise generating means 21 is in the initial stage of operation is known, the white noise generating means 21 generates the noise signal n (1) in a steady state. Each noise signal n output from the demultiplexing circuit 411~ NP + 1In addition, the filter characteristics (transfer functions) of the subband synthesizers 46 of the synthesis circuit 45 are also known.
[0061]
Further, if the LPF and HPF storage elements in each of the sub-band synthesizers 46 (1) to 46 (P) of the synthesizer circuit 45 are both M-stages as described above, the final-stage sub-band synthesizer 46 (P). The normal M noise signals are input to each storage element of the filter of 2 in the first stage sub-band synthesizer 46 (1).PWhen M noise signals are input, the mth stage (m is 1 to M) of the LPF of the i-th (i is any one of 1 to P) subband synthesizer 46 (i) at this time. Any one) storage value L of the storage elementi(M) and the storage value H of the mth storage element of HPFi(M)
Li(M) =j = 1Σi + 1σj・ Xj(M)
Hi(M) =j = 1Σi + 1σj・ Yj(M)
It is expressed.
[0062]
Where xj(M), yj(M) is a constant string (a constant string when the weighting coefficient is 1) obtained from the transfer function of the LPF and HPF and the noise signal output from the white noise generating means 21, and as described above, the LPF and HPF. And the noise signal output from the white noise generating means 21 are known.
[0063]
Therefore, the constant sequence xj(M), yj(M) is obtained in advance and stored in the memory 31a, and at the initial stage of operation or when the weighting coefficient is changed, the initial value of the filter is obtained by the above calculation, and each subband synthesizer 46 (1) to 46 of the synthesizer circuit 45 is obtained. If set to (P), a noise signal u (k) having desired characteristics can be output immediately.
[0064]
The total number of times of the product-sum operation is M [(P + 1)2+ (P + 1) −2]. When M = 24 and P + 1 = 20, the number of times is 10032, and this product-sum operation can be completed in a short time.
[0065]
The initial setting means 31 uses the initial value L obtained by this calculation.1(1) to L1(M), L2(1) to L2(M), ..., LP(1) to LP(M), H1(1) to H1(M), H2(1) to H2(M) ... HP(1) to HP(M) is set in the LPF and HPF storage elements in each of the subband synthesizers 46 (1) to 46 (P) of the synthesis circuit 45, and then the white noise generation means 21 is instructed to output a noise signal. .
[0066]
If this initial setting is actually performed by inputting a noise signal from the white noise generating means 21, 2 as described above.P-It is necessary to input M noise signals. If the input rate is 50 Hz, it takes about 70 hours. Even if the input rate is increased only during the initial setting, the combining circuit 45 is 2P・ The total number of product-sum operations required to calculate M noise signals is 2M2(2PTherefore, if M = 24 and P + 1 = 20 as described above, 60205 times product-sum operation is required, which takes a long time.
[0067]
As described above, by initializing each storage element of the digital filter of the filter unit 25 at the initial operation time or when changing the characteristic coefficient, the internal state of the filter unit 25 is immediately set to the same state as the steady state. The filter unit 25 can promptly output a noise signal having a frequency characteristic corresponding to the characteristic coefficient (weighting coefficient in this case) set by the characteristic coefficient setting unit 30.
[0068]
The noise generator 21 can be used alone or as a modulation signal generator of a signal generator that generates a clock signal with phase fluctuation.
[0069]
FIG. 9 shows a configuration of a jitter / wander generator 50 that generates a clock signal having phase fluctuations (jitter or wander) using almost the same configuration as that of the noise generator.
[0070]
In this figure, the white noise generating means 21, the filter unit 25, the characteristic coefficient setting means 30, the initial setting means 31, the multiplier 32, and the amplitude setting means 33 have the same configuration as that of the noise generating device 20, and therefore have the same reference numerals. It is attached.
[0071]
The jitter wander generator 50 inputs the output y (k) of the multiplier 32 to the frequency synthesizer 51.
[0072]
The frequency synthesizer 51 is composed of, for example, a DDS (direct digital synthesizer) or a PLL oscillator, and has a predetermined center frequency and a clock signal CK whose phase is modulated in accordance with the output y (k) of the multiplier 32. Output.
[0073]
On the other hand, the characteristic calculating unit 34 'is configured to generate the noise signal y (k) or the clock based on the characteristic coefficient from the characteristic coefficient setting unit 30, the amplitude coefficient A of the amplitude setting unit 33, and parameters set from an operation unit (not shown). The characteristics of the signal CK are obtained.
[0074]
For example, as an evaluation amount of a wander having a phase fluctuation of 10 Hz or less, TIErms (τ) (Root Mean Square Time Error), ADEV (τ) (Allan Deviation), MADEV (nτ0) (Modified Allan Deviation), TDEV (nτ0) (Time Deviation) and the like, but if these are actually obtained by measuring the clock signal CK, it takes a very long time (several hours or more) as described above.
[0075]
Therefore, in the jitter / wander generating apparatus 50, the characteristic calculation means 34 'selectively obtains the characteristic by performing the following calculation.
[0076]
TIErms (τ)
= [8∫Sx(F) sin2(Πfτ) df]1/2
[0077]
ADEV (τ)
= [((16 / τ2) Sx(F) sin4(Πfτ) df]1/2
[0078]
MADEV (nτ0)
= {[16 / (n2τ0)2] ∫ [sin6(Πfτ0) / Sin2(Πfτ0)] ・ Sx(F) df}1/2          (N = 0, 1, 2, ..., N)
[0079]
TDEV (nτ0)
= {(16 / 3n2) [Sin6(Πfτ0) / Sin2(Πfτ0)] Sx(F) df}1/2                  (N = 0, 1, 2, ..., N)
[0080]
here,
Sx(F)
= Fc [(σaU · A) sin (πf / fs) / 2πfsin (πf / fc)]2・ | H (ejπf / fs) |2
[0081]
The symbol ∫ is an integral from f = 0 to f = fh, the parameter fh is the maximum noise frequency, τ is the measurement time, τ0Is the measurement sampling time, σaIs the standard deviation of white noise, fs is the sampling frequency of the white noise generating means 21, u is the DDS quantization step when the frequency synthesizer 51 is configured with DDS, and fc is the clock frequency of the D / A converter.
[0082]
A is an amplitude coefficient from the amplitude setting means 33, and | H (ejπf / fs) | Is a frequency characteristic calculated based on the characteristic coefficient set by the characteristic coefficient setting means 31, and Sx(F) is a power spectrum of time error calculated based on the characteristic coefficient set by the characteristic coefficient setting means 31.
[0083]
The characteristic obtained by such an operation is displayed as a numerical value or a graph on the display unit 36 by the characteristic display means 35. However, the above operation does not measure the actual clock signal, but the characteristic coefficient, the amplitude coefficient, and the above-mentioned characteristic. Since it is calculated based on the parameters, it can be obtained in a short time, and the noise characteristics and the phase fluctuation characteristics thereof can be confirmed in advance when outputting the signal.
[0084]
In the above-described embodiment, the case where the digital filter included in the filter unit 25 is the FIR type has been described. However, this does not limit the present invention, and input data is stored while being shifted to a plurality of internal storage elements. Any digital filter having a structure for performing an operation can be used. For example, an IIR type filter can be applied in the same manner.
[0085]
【The invention's effect】
As described above, the noise generating apparatus according to claim 1 of the present invention stores the white noise generating means for generating a digital white noise signal and the digital signal while sequentially shifting it to a plurality of internal storage elements. A digital filter that performs a product-sum operation on the storage contents of the plurality of storage elements, and converts the noise signal output from the white noise generating means into a noise signal having a frequency characteristic corresponding to a preset characteristic coefficient. Output filter unit, characteristic coefficient setting means for setting an arbitrary characteristic coefficient for the filter unit, and each storage of the digital filter in a state where a noise signal having a frequency characteristic corresponding to the characteristic coefficient is output from the filter unit Initial setting means for initially setting a noise signal string equivalent to the stored contents of the element in each storage element of the digital filter at least at the initial operation of the device It is equipped with a.
[0086]
For this reason, since the internal state of the filter unit is immediately set to the same state as the steady state at the initial stage of operation, etc., a noise signal having a frequency characteristic corresponding to the characteristic coefficient set by the characteristic coefficient setting means is quickly output. Can be made.
[0087]
According to a second aspect of the present invention, there is provided a noise generating device comprising: white noise generating means for generating a digital white noise signal; and storing the digital signal while sequentially shifting the digital signal to a plurality of internal storage elements. A filter having a digital filter that performs a product-sum operation on the storage contents of the storage element, and converting the noise signal output from the white noise generating means into a noise signal having a frequency characteristic corresponding to a preset characteristic coefficient and outputting the converted noise signal Unit, characteristic coefficient setting means for setting an arbitrary characteristic coefficient for the filter unit, a multiplier for multiplying a noise signal output from the filter unit by a preset amplitude coefficient, and an arbitrary amplitude coefficient for the multiplier Noise output from the multiplier based on the amplitude setting means for setting the characteristic coefficient, the characteristic coefficient set in the filter unit from the characteristic coefficient setting means and the amplitude coefficient of the amplitude setting means It includes a characteristic calculating means for obtaining a degree in characteristics, and a characteristic display means for displaying the characteristics of the noise signal obtained by the characteristic calculating means.
[0088]
Therefore, it is convenient to know the noise characteristics in advance without measuring the output noise.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a noise generator according to an embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of a main part of the embodiment.
FIG. 3 is a block diagram showing a configuration of a main part of the embodiment.
FIG. 4 is a block diagram for explaining the operation of the embodiment;
FIG. 5 is a block diagram showing a modification of the main part of the embodiment.
6 is a timing chart for explaining the operation of the modified example of FIG.
7 is a diagram for explaining the operation of the modified example of FIG. 5;
8 is a diagram for explaining the operation of the modification of FIG. 5;
FIG. 9 is a block diagram showing a configuration of a jitter wander generator including a noise generator according to an embodiment of the present invention.
FIG. 10 is a block diagram showing a schematic configuration of a digital noise generator.
[Explanation of symbols]
20 Noise generator
21 White noise generation means
22 (1) to 21 (N) pseudo-random signal generator
23 Control circuit
25 Filter section
26 Digital filter
27 (1) to 27 (M) Memory element
28 (1) to 28 (M + 1) multiplier
29 Adder
30 characteristic coefficient setting means
31 Initial setting means
32 multiplier
33 Amplitude setting means
34, 34 'characteristic calculation means
35 Characteristic display means
36 Display
41 Demultiplexer circuit
42 (1) to 42 (P) 1/2 decimating circuit
43 Weighting circuit
44 (1) to 44 (P + 1) multiplier
45 Synthesis circuit
46 (1) to 46 (P) subband synthesizer
50 Jitter / Wander Generator
51 frequency synthesizer

Claims (2)

ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、
ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、該複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、前記白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、
前記フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、
前記フィルタ部から前記特性係数に対応した周波数特性の雑音信号が出力されている状態における前記ディジタルフィルタの各記憶素子の記憶内容と同等の雑音信号列を、少なくとも装置の動作初期時に前記ディジタルフィルタの各記憶素子に初期設定する初期設定手段とを備えた雑音発生装置。
White noise generating means for generating a digital white noise signal;
The digital signal is stored in a plurality of internal storage elements while being sequentially shifted, and has a digital filter that performs a product-sum operation on the storage contents of the plurality of storage elements, and the noise signal output from the white noise generating means is A filter unit that converts a noise signal having a frequency characteristic corresponding to a preset characteristic coefficient and outputs the noise signal;
Characteristic coefficient setting means for setting an arbitrary characteristic coefficient for the filter unit;
A noise signal sequence equivalent to the storage content of each storage element of the digital filter in a state where a noise signal having a frequency characteristic corresponding to the characteristic coefficient is output from the filter unit, at least at the initial operation of the apparatus, A noise generating device comprising initial setting means for initial setting in each storage element.
ディジタルの白色性の雑音信号を発生する白色雑音発生手段と、
ディジタル信号を内部の複数の記憶素子に順次シフトしながら記憶し、該複数の記憶素子の記憶内容についての積和演算を行うディジタルフィルタを有し、前記白色雑音発生手段から出力された雑音信号を予め設定された特性係数に対応する周波数特性の雑音信号に変換して出力するフィルタ部と、
前記フィルタ部に対して任意の特性係数を設定する特性係数設定手段と、
前記フィルタ部から出力される雑音信号に予め設定された振幅係数を乗算する乗算器と、
前記乗算器に任意の振幅係数を設定する振幅設定手段と、
前記特性係数設定手段から前記フィルタ部に設定された特性係数および振幅設定手段の振幅係数とに基づいて、前記乗算器から出力される雑音信号の特性を求める特性算出手段と、
前記特性算出手段によって求められた雑音信号の特性を表示する特性表示手段とを備えた雑音発生装置。
White noise generating means for generating a digital white noise signal;
The digital signal is stored in a plurality of internal storage elements while being sequentially shifted, and has a digital filter that performs a product-sum operation on the storage contents of the plurality of storage elements, and the noise signal output from the white noise generating means is A filter unit that converts a noise signal having a frequency characteristic corresponding to a preset characteristic coefficient and outputs the noise signal;
Characteristic coefficient setting means for setting an arbitrary characteristic coefficient for the filter unit;
A multiplier for multiplying a noise signal output from the filter unit by a preset amplitude coefficient;
Amplitude setting means for setting an arbitrary amplitude coefficient in the multiplier;
Based on the characteristic coefficient set in the filter unit from the characteristic coefficient setting means and the amplitude coefficient of the amplitude setting means, characteristic calculation means for obtaining the characteristic of the noise signal output from the multiplier,
A noise generating device comprising: characteristic display means for displaying the characteristic of the noise signal obtained by the characteristic calculation means.
JP2000230898A 2000-07-31 2000-07-31 Noise generator Expired - Fee Related JP3916856B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000230898A JP3916856B2 (en) 2000-07-31 2000-07-31 Noise generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000230898A JP3916856B2 (en) 2000-07-31 2000-07-31 Noise generator

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11367209 Division 1999-12-24 1999-12-24

Publications (2)

Publication Number Publication Date
JP2001185998A JP2001185998A (en) 2001-07-06
JP3916856B2 true JP3916856B2 (en) 2007-05-23

Family

ID=18723795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000230898A Expired - Fee Related JP3916856B2 (en) 2000-07-31 2000-07-31 Noise generator

Country Status (1)

Country Link
JP (1) JP3916856B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015215222A1 (en) 2015-08-10 2017-02-16 Innovationszentrum für Telekommunikationstechnik GmbH IZT noise generator

Also Published As

Publication number Publication date
JP2001185998A (en) 2001-07-06

Similar Documents

Publication Publication Date Title
US7450633B2 (en) Wander generator, and digital line tester and phase noise transfer characteristic analyzer using the same
JPH06507057A (en) N-fractional synthesis of multiple accumulators by serial recombination
JPS5853352B2 (en) speech synthesizer
JPH0350224B2 (en)
JPS5858595A (en) Electronic musical instrument
JP3916856B2 (en) Noise generator
JPH0894725A (en) Timing generator for a plurality of reference oscillators
JPH09284094A (en) Digital filter bank device and its operating method
KR101011286B1 (en) Sound synthesiser
KR930012023B1 (en) Bpsk modulator with smoothe envelope
JPS6227397B2 (en)
RU2030092C1 (en) Digital frequency synthesizer
JP3470185B2 (en) Wander generator and digital circuit tester including the same
JPH1084252A (en) Filter device and radio communication terminal equipment
JPH1155076A (en) Sampling frequency converting device
JP3491422B2 (en) Digital signal converter and parallel linear feedback shift register forming method
JP3097599B2 (en) Digital filter
JP4445358B2 (en) Fading signal generator and multipath fading simulator
JP3192803B2 (en) Digital modulator
JP2001127597A (en) Noise generating device and cn controller
JP2790066B2 (en) Tone signal generator and waveform memory read-out interpolator
RU2262190C1 (en) Digital frequencies synthesizer
JP2003198337A (en) Method and apparatus for generating noise-signal
JPH0343797A (en) Musical sound synthesizer
JPH02267594A (en) Musical sound synthesizing device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees