JP3915530B2

JP3915530B2 - Oscillator and electronic equipment using it

Info

Publication number: JP3915530B2
Application number: JP2002025133A
Authority: JP
Inventors: 卓也西出; 幸司吉田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2002-02-01
Filing date: 2002-02-01
Publication date: 2007-05-16
Anticipated expiration: 2022-02-01
Also published as: JP2003229745A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体集積回路（ＩＣ）などに用いられる発振器とそれを用いた電子機器に関するものである。
【０００２】
【従来の技術】
従来、この種の発振器は、図１１に示す電気的回路構成となっていた。
【０００３】
すなわち、コンデンサ１１に充電電流と放電電流を交互に流す制御を行うことにより発振波形を得るものである。
【０００４】
上記コンデンサ１１の充電回路は第１の直流電源１からトランジスタ９のベースとコレクタを短絡し、第５の抵抗８を介して、アースに接続した電流源を持ち、上記トランジスタ９とトランジスタ１０のベース間を接続した第１のカレントミラー回路の出力側の上記トランジスタ１０のコレクタに上記コンデンサ１１が接続された構成からなっている。
【０００５】
また上記コンデンサ１１の放電回路は、第２の直流電源２とトランジスタ３と抵抗６とベースとコレクタを短絡したトランジスタ４とで第１の定電流回路を構成し、この第１の定電流回路をトランジスタ４とトランジスタ５のベース間を接続した第２のカレントミラー回路から、トランジスタ７とトランジスタ１２のベース間を接続した第３のカレントミラー回路を介して、トランジスタ１４とトランジスタ１５で構成される第１の差動アンプに接続されこの第１の差動アンプのトランジスタ１５のコレクタに上記コンデンサ１１が接続された構成からなっている。
【０００６】
次に、上記コンデンサ１１への充電と放電の切り替え回路は、コンパレータを構成するトランジスタ２９、トランジスタ３０、トランジスタ３８、トランジスタ２７、トランジスタ３３、トランジスタ２２、トランジスタ２４において、上記コンパレータの一方の入力であるトランジスタ３０のベースに上記コンデンサ１１が接続され、他方の入力である上記トランジスタ２９のベースに抵抗２６が接続され、更にこの抵抗２６にはコンパレータの出力であるＢ点とＣ点を入力とするトランジスタ１６、トランジスタ１３で構成される第２の差動アンプの出力のトランジスタ１６のコレクタと、抵抗３５、トランジスタ３６、抵抗３７、トランジスタ２０、抵抗１９からなる第２の定電流回路が接続された構成からなる。
【０００７】
上述した上記これらの回路の動作を、図１１の発振器の電気的回路図と図１２の動作波形説明図で説明する。なお、Ｖ（ＣＦ：０）は周囲温度が０℃のときのコンデンサ１１の電圧変化を示し、Ｖ（ＣＦ：１００）は同様に周囲温度が１００℃のときのコンデンサ１１の電圧変化を示している。またＶ（Ａ：０）、Ｖ（Ｂ：０）、Ｖ（Ｃ：０）はそれぞれ周囲温度が０℃のときの図１１中内に示されるＡ点（抵抗２６の電圧）、Ｂ点（コンパレータの一方の出力電圧）、Ｃ点（コンパレータの他方の出力電圧）の電圧変化を示し、またＶ（Ａ：１００）、Ｖ（Ｂ：１００）、Ｖ（Ｃ：１００）はそれぞれ同様に周囲温度が１００℃のときの各点における電圧変化を示している。
【０００８】
第１の直流電源１が投入されると、コンデンサ１１にトランジスタ１０を介して充電電流が流れ、上記コンデンサ１１の電圧Ｖ（ＣＦ）は上昇する（ｔ１：充電期間）。また、抵抗２６の電圧Ｖ（Ａ）（図１１のＡ点）は第２の定電流回路の電流により電圧Ｖ（Ａ）ａとなる。コンパレータには上記コンデンサ１１の電圧Ｖ（ＣＦ）と上記抵抗２６の電圧Ｖ（Ａ）ａが入力され、上記コンデンサ１１の電圧Ｖ（ＣＦ）が電圧Ｖ（Ａ）ａより大きくなると、上記コンパレータの第１の出力電圧Ｖ（Ｂ）（図１１のＢ点）と第２の出力電圧Ｖ（Ｃ）（図１１のＣ点）の電圧は、Ｖ（Ｂ）＜Ｖ（Ｃ）からＶ（Ｂ）＞Ｖ（Ｃ）と反転（図１２のｔ１からｔ２）し、その結果、Ｖ（Ｂ）とＶ（Ｃ）を入力とする第１の作動アンプのトランジスタ１４はオフ、トランジスタ１５はオンに切り替わり、このトランジスタ１５のコレクタに接続された上記コンデンサ１１から上記トランジスタ１５を介して放電電流を流すと共に、第２の差動アンプのトランジスタ１３はオフ、トランジスタ１６はオンに切り替わり、上記トランジスタ１６のコレクタに接続された上記抵抗２６に上記トランジスタ１６のコレクタを介した電流が加算して流れ、上記抵抗２６の電圧Ｖ（Ａ）ｂ（図１１のＡ点）となる（ｔ２：放電期間）。
【０００９】
上記コンデンサ１１の放電電流はコンデンサ１１の電圧Ｖ（ＣＦ）＞抵抗２６の電圧Ｖ（Ａ）ｂの間続き、上記電圧がＶ（ＣＦ）＜Ｖ（Ａ）ｂになると、上記コンパレータの第１の出力電圧Ｖ（Ｂ）と第２の出力電圧Ｖ（Ｃ）の電圧は、Ｖ（Ｂ）＞Ｖ（Ｃ）からＶ（Ｂ）＜Ｖ（Ｃ）と反転（図１２のｔ２からｔ１）し、第１の差動アンプのトランジスタ１４はオン、トランジスタ１５はオフに切り替わり、このトランジスタ１５のコレクタに接続された上記コンデンサ１１から上記トランジスタ１５を介した放電回路はオフされると共に、第２の差動アンプのトランジスタ１３はオン、トランジスタ１６はオフに切り替わり、上記トランジスタ１６のコレクタに接続された上記抵抗２６に上記トランジスタ１６のコレクタを介した電流がなくなるため、上記抵抗２６の電圧Ｖ（Ａ）ａ（図１１のＡ点）となって最初の状態に戻り、発振が継続されることになる。
【００１０】
以上のようにこの発振は、上記コンデンサ１１の電圧Ｖ（ＣＦ）と上記抵抗２６の電圧Ｖ（Ａ）を上記コンパレータで比較して上記コンデンサ１１への充放電が繰返されて行なわれ、上記抵抗２６の電圧Ｖ（Ａ）を基準電圧としているため、この電圧が不安定であると、結果、発振は不安定なものとなる。
【００１１】
図１２は発振器の周囲温度が０℃と１００℃の状態における発振波形を示したものである。この図において上記コンデンサ１１の電圧Ｖ（ＣＦ）、上記抵抗２６の電圧Ｖ（Ａ）、上記コンパレータの出力電圧Ｖ（Ｂ）、Ｖ（Ｃ）が上記周囲温度変化において変化することがわかる。これは、上記コンデンサ１１の電圧Ｖ（ＣＦ）の上限と下限電圧を決める上記抵抗２６の電圧Ｖ（Ａ）ａとＶ（Ａ）ｂが、上記抵抗２６に流れる電流によって決まり、この電流は第２の定電流回路、特に、温度依存性のある抵抗３５，３７，１９等を温度補償なしに構成した回路部分で決まることに起因していた。
【００１２】
【発明が解決しようとする課題】
以上のような従来の発振器は、周囲温度の変化が大きい場合に発振波形や発振周波数の変化が大きくなるという欠点を有していた。本発明はかかる点に鑑みてなされたもので、周囲温度の変化の大きい場合でも安定した発振波形を発生する発振器を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明は以下の構成を有するものである。
【００１４】
本発明の請求項１に記載の発明は、特に、直流電源と、この直流電源を複数に分圧した第１の分圧電圧および第２の分圧電圧と、前記第１の分圧電圧を第１のトランジスタのエミッタフォロワーを介して第２のトランジスタのエミッタフォロワーと温度補償接続することにより形成された第１の電圧源と、前記第２の分圧電圧を第３のトランジスタのエミッタフォロワーを介して第４のトランジスタのエミッタフォロワーと温度補償接続することにより形成された第２の電圧源と、前記第１の電圧源と前記第２の電圧源との間に接続された第１の抵抗と、複数のトランジスタから形成されるとともに、一方の入力側に前記第４のトランジスタのエミッタフォロワーが接続され、他方の入力側にコンデンサとこのコンデンサを充電するための充電回路とこのコンデンサを放電するための放電回路が接続されたコンパレータとを備え、前記コンパレータの出力により前記第１の抵抗に電流を流すとともに、前記放電回路のオン・オフを制御することにより、周囲温度の変化が大きい場合でも上記コンデンサと比較する電圧を上記各トランジスタのエミッタフォロワー接続で温度補償された電圧とすることで波形の変化がほとんど無く発振波形や発振周波数が安定なためそれを用いる電子機器も安定し、かつ信頼性にも貢献できるものである。
【００１５】
本発明の請求項２に記載の発明は、特に、放電回路は、第２の分圧電圧を第３のトランジスタのエミッタフォロワーを介して第５のトランジスタのエミッタフォロワーと温度補償接続することにより形成された第３の電圧源と、その一端がこの第３の電圧源に接続されるとともにその他端がコンパレータの出力によりオン・オフ電流を流す回路に接続された第２の抵抗と、直流電源を複数に分圧した第３の分圧電圧と、その一方の入力側にこの第３の分圧電圧が第６のトランジスタのエミッタフォロワーを介して接続されるとともに、その他方の入力側に前記第２の抵抗の他端が接続された差動アンプと、この差動アンプのエミッタに接続された第３の抵抗とからなり、この差動アンプの一方の出力をコンデンサに接続するとともに他方の出力を電流電源に接続することにより、発振器で発生するのこぎり波の上限と下限を決定する電圧が温度に依存しないだけでなく、さらに放電電流も温度に依存しない回路構成が可能となり、さらに安定した発振器が得られるものである。
【００１６】
本発明の請求項３に記載の発明は、特に、放電回路は、差動アンプのエミッタに接続された第３の抵抗と並列に第４の抵抗および第７のトランジスタを接続し、この第７のトランジスタをコンパレータの出力によりオン・オフする構成により、少ない消費電流で、安定に動作させることが可能となり、かつ信頼性にも貢献できるものである。
【００１７】
本発明の請求項４に記載の発明は、特に、充電回路は、直流電源に並列に設けられたカレントミラー回路を有し、前記カレントミラー回路の電流入力側に第５の抵抗を接続するとともに電流出力側にコンデンサを接続し、さらに第８のトランジスタのベースに第３の分圧電圧を接続し、そのエミッタに第６の抵抗を接続し、そのコレクタを前記コンデンサに接続することにより、上記コンデンサへの充電波形がより安定になり、発振周波数が更に安定に動作する。
【００１８】
本発明の請求項５に記載の発明は、特に、コンパレータの出力により第１の抵抗に電流を流すとともに、放電回路のオン・オフを制御し、さらに外部の信号によりエッジ検出回路を介して第１の抵抗に電流を流し、外部の信号と同期させたことにより、外部の信号と容易に同期するため、周囲温度の変化の大きい時でも安定した発振波形が得られ、それを用いる電子機器も安定し、かつ信頼性にも貢献できるものである。
【００１９】
本発明の請求項６に記載の発明は、特に、エッジ検出回路は、外部の同期信号を第２のコンデンサを介して第７の抵抗から第９のトランジスタと第８の抵抗から第１０のトランジスタに入力し、この第１０のトランジスタのコレクタは電流源と積分回路に接続され、この積分回路の信号を第１１のトランジスタのベースに入力すると共に、上記第９のトランジスタのコレクタに接続した第１２のトランジスタの電流源に第１１のトランジスタのコレクタを接続し、上記同期信号の立ち下がりのエッジを検出し、更に第１３のトランジスタで反転させエッジ検出信号を発生させる回路を有し、外部の信号と容易に同期するため、周囲温度の変化の大きい時でも安定した発振波形が得られ、それを用いる電子機器も安定し、かつ信頼性にも貢献できるものである。
【００２０】
本発明の請求項７に記載の発明は、特に、コンデンサで発生するのこぎり波信号を増幅し、その出力を、同様の発振器の外部同期信号とすることにより、任意の位相差を持つ２個以上の発振器を構成することも可能となる。
【００２１】
本発明の請求項８に記載の発明は、特に、請求項１から請求項７のいずれか一つの発振器を電源装置用の半導体集積回路（ＩＣ）などに用い、それを応用した電源装置は、パーソナルコンピュータ等に用いられるマイクロプロセッサやメモリー及びその周辺回路に低電圧、大電流を供給する高周波スイッチング電源としての応用が可能である。更に、上記電源装置は複数個並列運転する際、同期運転を行いリップルが少なく周囲温度の変化の大きい時でも安定し、かつ信頼性にも貢献できるものである。
【００２２】
【発明の実施の形態】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１に記載の発明について説明する。
【００２３】
図１は本発明の実施の形態１における発振器の電気的回路図である。
【００２４】
図において、１は直流電源であり、この直流電源１にはトランジスタ９のベースとコレクタを短絡し第５の抵抗８を介してアースに接続した電流源と上記トランジスタ９とトランジスタ１０のベース間を接続した第１のカレントミラー回路からなる充電回路と、この充電回路のトランジスタ１０のコレクタとアース間に接続されるコンデンサ５５と、このコンデンサ５５に並列に放電回路９１が接続される。
【００２５】
また、上記直流電源１とアース間には抵抗８０、抵抗８１、抵抗８３、抵抗８５の直列体と、トランジスタ７８、第１のトランジスタ７９、第３のトランジスタ８２、第６のトランジスタ８４の直列体がそれぞれ接続され、さらにトランジスタ６１にトランジスタ６２とトランジスタ６４の直列体およびトランジスタ６３とトランジスタ６５の直列体が直列接続され、さらにトランジスタ８６のベースとコレクタを短絡すると共に、上記トランジスタのコレクタに抵抗８７を介してアースに接続した電流源が接続される。また、上記トランジスタ８６は上記トランジスタ７８、上記トランジスタ６１のベース間を接続した第２のカレントミラー回路を構成している。
【００２６】
上記抵抗８０、抵抗８１、抵抗８３、抵抗８５の直列体は上記直流電源１を分圧するもので、上記抵抗８０と上記抵抗８１間の第１の分圧電圧Ｖａは上記第１のトランジスタ７９のエミッタフォロワーを介して第２のトランジスタ７２のエミッタフォロワーを温度補償接続されて第１の抵抗７３の一端に接続され、上記抵抗８１と上記抵抗８３間の第２の分圧電圧Ｖｂは上記第３のトランジスタ８２のエミッタフォロワーを介して第４のトランジスタ７４のエミッタフォロワーを温度補償接続されて前記第１の抵抗７３の他端に接続される。
【００２７】
上記トランジスタ６１、上記トランジスタ６２、上記トランジスタ６３、上記トランジスタ６４、上記トランジスタ６５およびトランジスタ６６、トランジスタ６９、トランジスタ７０はコンパレータを構成し、このコンパレータの一方の入力である上記トランジスタ６２のベースは上記コンデンサ５５に接続され、上記コンパレータの他方の入力である上記トランジスタ６３のベースは上記第１の抵抗７３の他端に接続される。
【００２８】
上記トランジスタ６４はベースとコレクタが短絡されると共に、上記トランジスタ６４と上記トランジスタ６５のベース間が接続された第３のカレントミラー回路を構成している。
【００２９】
また、上記トランジスタ６３と上記トランジスタ６５間はトランジスタ６６のベースが接続されるとともに、このトランジスタ６６のベースとコレクタは短絡されさらに、このトランジスタ６６とトランジスタ６９、トランジスタ７０のベース間が接続された第４のカレントミラー回路が構成され、それぞれに抵抗６７、抵抗６８、抵抗７１が接続されている。
【００３０】
また上記トランジスタ６９のコレクタは上記第１の抵抗７３の他端に接続され、上記トランジスタ７０のコレクタは第２の抵抗７６を介して上記第２の分圧電圧Ｖｂを上記第３のトランジスタ８２のエミッタフォロワーを介して第５のトランジスタ７５のエミッタフォロワーを温度補償接続された上記第５のトランジスタ７５のエミッタに接続される。
【００３１】
さらに上記トランジスタ７０のコレクタと上記第２の抵抗７６の間は上記放電回路９１に接続され、上記第２の抵抗７６と上記第５のトランジスタ７５のエミッタの間は抵抗７７を介してアースに接続される。
【００３２】
以上のように構成された発振器について、以下にその動作を図面を参照しながら説明する。
【００３３】
図２は本発明の実施の形態１における発振器の動作波形説明図である。
【００３４】
コンデンサ５５に充電電流と放電電流を交互に流す制御を行うことにより発振波形を得るのは従来例と同様である。
【００３５】
直流電源１が投入されると、コンデンサ５５にトランジスタ１０を介して充電電流が流れ、上記コンデンサ５５の電圧Ｖ（ＣＦ１）は上昇する（ｔ１：充電期間）。コンパレータの一方のトランジスタ６２のベースは上記コンデンサ５５の電圧Ｖ（ＣＦ１）が入力され、他方のトランジスタ６３のベースには第１の抵抗７３の他端の電圧（Ａ１）ａが入力され比較される。ここで、ｔ１：充電期間のコンパレータのトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ａとの関係はＶ（ＣＦ１）＜Ｖ（Ａ１）ａとなるように設定されている。
【００３６】
この時、上記コンパレータの上記トランジスタ６２のコレクタには出力電流が流れるため、アクティブロードのトランジスタ６４も電流が流れ、トランジスタ６５はオンとなるので、上記コンパレータの上記トランジスタ６３のコレクタに接続されたトランジスタ６６、トランジスタ６９、トランジスタ７０には電流が流れない。その結果、上記トランジスタ６９のコレクタに接続された第１の抵抗７３には電圧降下が生じないため、抵抗８０と抵抗８１間の第１の分圧電圧をＶａとすると、上記コンパレータの入力であるトランジスタ６３のベース電圧Ｖ（Ａ１）ａは、第１のトランジスタ７９のベース・エミッタ電圧Ｖｂｅ（７９）、第２のトランジスタ７２のベース・エミッタ電圧Ｖｂｅ（７２）とすると
Ｖ（Ａ１）ａ＝Ｖａ＋Ｖｂｅ（７９）−Ｖｂｅ（７２）となる。
【００３７】
ここで半導体集積回路等の場合には温度変化も含めほぼ
Ｖｂｅ（７９）＝Ｖｂｅ（７２）となり、上式はＶ（Ａ１）ａ＝Ｖａとなり、温度変化に影響されない電圧Ｖ（Ａ１）が上記トランジスタ６３のベースに印加され比較電圧（上限電圧＝Ｖａ）となる（上図のｔ１期間）。また、同様に第２の抵抗７６にも電流が流れないので抵抗８１と抵抗８３の第２の分圧電圧をＶｂとすると、放電回路９１の電圧Ｖ（Ｂ１）ａは、第５のトランジスタ７５のエミッタ電圧Ｖｅ（７５）、第３のトランジスタ８２のベース・エミッタ電圧Ｖｂｅ（８２）、第５のトランジスタ７５のベース・エミッタ電圧Ｖｂｅ（７５）とすると
Ｖ（Ｂ１）ａ＝Ｖｅ（７５）＝Ｖｂ＋Ｖｂｅ（８２）−Ｖｂｅ（７５）となる。ここで半導体集積回路の場合には温度変化も含めほぼ
Ｖｂｅ（８２）＝Ｖｂｅ（７５）となり、上式はＶ（Ｂ１）ａ＝Ｖｅ（７５）＝Ｖｂとなる（下図のｔ１期間）。
【００３８】
上記コンデンサ５５の充電が進むと上記コンパレータのトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ａとの関係は上記と逆転し、Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａとなる。すると上記コンパレータのトランジスタ６２のコレクタには出力電流が流れなくなるため、アクティブロードのトランジスタ６４も電流が流れず、トランジスタ６５はオフするので、上記トランジスタ６３のコレクタ電流はトランジスタ６６と抵抗６７に流れる。トランジスタ６６、トランジスタ６９、トランジスタ７０はカレントミラー回路を構成しているためそれぞれにトランジスタに接続された抵抗６７、抵抗６８、抵抗７１の抵抗値に反比例した電流が流れ、その結果上記トランジスタ６９のコレクタに接続された上記第１の抵抗７３が電圧降下し上記第４のトランジスタ７４のエミッタの電圧Ｖ（Ａ１）ｂまで下がることになる。また同様にトランジスタ７０のコレクタに接続された第２の抵抗７６の電圧降下を検出して放電回路９１はコンデンサ５５から放電電流を引き出す。
【００３９】
ここで、上記第１の抵抗７３の電圧降下が上記第４のトランジスタ７４のエミッタ電圧Ｖｅ（７４）以下になるよう抵抗値と流れる電流は設定されており、この時のトランジスタ６３のベース電圧Ｖ（Ａ１）ｂは第４のトランジスタ７４のエミッタ電圧Ｖｅ（７４）以下にはならずこの電圧Ｖｅ（７４）でクランプされる。また、上記から
Ｖｅ（７４）＝Ｖｅ（７５）＝Ｖｂであり、
Ｖ（Ａ１）ｂ＝Ｖｅ（７４）＝Ｖｅ（７５）＝Ｖｂであるから温度に影響されない電圧Ｖ（Ａ１）が上記トランジスタ６３のベースに印加され比較電圧（下限電圧＝Ｖｂ）となる（上図のｔ２期間）。
【００４０】
この状態はＶ（ＣＦ１）＜Ｖ（Ａ１）ｂになるまで続き、その後再び充電状態になり発振が繰返され継続する。
【００４１】
すなわち、発振器で発生するのこぎり波の上限電圧＝Ｖａと下限電圧＝Ｖｂを決定する比較電圧Ｖ（Ａ１）が温度に依存しない回路構成となり、周囲温度の変化の大きい場合でも安定した発振器が得られる。
【００４２】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項２に記載の発明について説明する。
【００４３】
図３は本発明の実施の形態２における発振器の電気的回路図である。本実施の形態における図３において、実施の形態１の図１で説明したものと同一のものは同一符号を付し、詳細な説明は省略する。
【００４４】
本実施の形態の図３と実施の形態１の図１と相違する点は、放電回路の回路構成を示した点である。
【００４５】
図３において、コンデンサ５５の放電回路は、差動アンプを構成するトランジスタ５６とトランジスタ５７のエミッタ接続点とアース間に第３の抵抗５８を接続され、上記トランジスタ５６のベースは抵抗８３と抵抗８５間の第３の分圧電圧Ｖｃにベースを接続した第６のトランジスタ８４のエミッタに接続され上記トランジスタ５６のコレクタはコンデンサ５５に接続され、上記トランジスタ５７のベースは第２の抵抗７６とトランジスタ７０のコレクタ間に接続され、また上記トランジスタ５７のコレクタは直流電源１に接続されている。
【００４６】
以上のように構成された発振器について、以下にその動作を図３の電気的回路図と図２の動作波形説明図を参照しながら説明する。
【００４７】
図３において、発振器は、コンデンサ５５に充電が進むとコンパレータのトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ａとの関係は逆転し、Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａとなる。すると上記コンパレータのトランジスタ６２のコレクタには出力電流が流れず、アクティブロードのトランジスタ６４も電流が流れず、トランジスタ６５はオフするので、トランジスタ６６、トランジスタ６９、トランジスタ７０に電流が流れ、その結果、上記トランジスタ７０に接続した第２の抵抗７６に電圧降下を発生する。この時の第２の抵抗７６の電圧をＶ（Ｂ１）ｂとすると、差動アンプのトランジスタ５６のベース電圧Ｖ（Ｃ１）とトランジスタ５７のベース電圧Ｖ（Ｂ１）ｂとの関係はＶ（Ｃ１）＞Ｖ（Ｂ１）ｂとなり上記トランジスタ５６が導通しこのトランジスタ５６のコレクタを通してコンデンサ５５から放電電流を引き出す。
【００４８】
この時の放電電流Ｉｏは上記トランジスタ５６のエミッタ電圧で決まり、その電圧をＶｅ（５６）とすると、抵抗８３と抵抗８５間の第３の分圧電圧Ｖｃは上記第６のトランジスタ８４と上記トランジスタ５６のＶｂｅが相殺され
Ｖｅ（５６）＝Ｖｃ＋Ｖｂｅ（８４）−Ｖｂｅ（５６）＝Ｖｃとなり、
Ｉｏ＝Ｖｃ／Ｒ５８（Ｒ５８は第３の抵抗５８の抵抗値）
放電電流Ｉｏは温度に影響されない放電電流となる（図２のｔ２：放電期間）。
【００４９】
コンデンサ５５の放電はコンパレータのトランジスタ６２のベース電圧Ｖ（ＣＦ１）とトランジスタ６３のベース電圧Ｖ（Ａ１）ｂがＶ（ＣＦ１）＜Ｖ（Ａ１）ａまで続き、この関係が逆転すると上記コンパレータのトランジスタ６２のコレクタに出力電流が流れるため、アクティブロードのトランジスタ６４も電流が流れ、トランジスタ６５はオンするので、トランジスタ６６、トランジスタ６９、トランジスタ７０に電流が流れず、その結果、上記トランジスタ７０に接続した第２の抵抗７６に電圧降下は生じなくなる。この時の第２の抵抗７６の電圧をＶ（Ｂ１）ａとすると、差動アンプのトランジスタ５６のベース電圧Ｖ（Ｃ１）とトランジスタ５７のベース電圧Ｖ（Ｂ１）ａとの関係はＶ（Ｃ１）＜Ｖ（Ｂ１）ａとなり、上記トランジスタ５６がオフとなりコンデンサ５５から放電がとまることになる。その後再び充電状態になり発振が繰返され継続する。
【００５０】
すなわち、発振器で発生するのこぎり波の上限と下限を決定する電圧が温度に依存しないだけでなく、さらに放電電流も温度に依存しない回路構成が可能となり、さらに安定した発振器が得られる。
【００５１】
（実施の形態３）
以下、実施の形態３を用いて、本発明の特に請求項３に記載の発明について説明する。
【００５２】
図４は本発明の実施の形態３における発振器の電気的回路図である。本実施の形態における図４において、実施の形態２の図３で説明したものと同一のものは同一符号を付し、詳細な説明は省略する。本実施の形態の図４と実施の形態２の図３と相違する点は、放電回路を構成する差動アンプに接続された第３の抵抗５８に並列に第４の抵抗５９と第７のトランジスタ６０を接続し、この第７のトランジスタ６０をコンパレータの出力であるＤ１点に接続して放電期間のみオンさせるようにした点である。
【００５３】
図４において、コンデンサ５５の放電回路は、直流電源１の分圧電圧Ｖｂを第３のトランジスタ８２のエミッタフォロワーを介して第５のトランジスタ７５のエミッタフォロワーを温度補償接続して第２の抵抗７６に接続され、この第２の抵抗７６の他端にはコンパレータの出力によりオン・オフ電流を流すトランジスタ７０と、さらに差動アンプの一方の入力であるトランジスタ５７のベースが接続される。上記差動アンプの他方の入力であるトランジスタ５６のベースには上記直流電圧の分割電圧Ｖｃを第６のトランジスタ８４のエミッタフォロワーを介して接続され、上記差動アンプのエミッタには第３の抵抗５８と並列に第４の抵抗５９と第７のトランジスタ６０が接続され、この第７のトランジスタ６０のベースは上記コンパレータの出力であるトランジスタ６６のベースに接続されている。
【００５４】
この回路構成により、上記コンデンサ５５の放電期間には上記第７のトランジスタ６０がオンになり上記コンデンサ５５の放電電流は上記差動アンプのエミッタから上記第３の抵抗５８と上記第４の抵抗５９を通して流れる。また、第４の抵抗５９の抵抗値を小さくし第３の抵抗５８の抵抗値を上記第４の抵抗５９の数倍に設定すると、上記コンデンサ５５の充電期間に上記第７のトランジスタ６０がオフになり上記直流電源１から上記差動アンプのトランジスタ５７と第３の抵抗５８を介して流れるアイドリング電流を削減することができるものである。
【００５５】
以上のように構成された発振器について、以下にその動作を図４の電気的回路図と図２の動作波形説明図を参照しながら説明する。
【００５６】
図４において、発振器は、コンデンサ５５の充電期間ｔ１は上記コンデンサ５５の放電回路を構成する差動アンプのトランジスタ５６がオン、トランジスタ５７がオフしている。これは、コンデンサ５５の充電期間はコンパレータの出力の１つであるトランジスタ７０がオフのため第２の抵抗７６に電流が流れないのでトランジスタ５７のベース電圧Ｖ（Ｂ１）ａは、
Ｖ（Ｂ１）ａ＝Ｖｅ（７５）＝Ｖｂ＋Ｖｂｅ（８２）−Ｖｂｅ（７５）
Ｖｂｅ（８２）＝Ｖｂｅ（７５）とすると、上式は
Ｖ（Ｂ１）ａ＝Ｖｅ（７５）＝Ｖｂとなる（下図のｔ１期間）。
【００５７】
ここで、ｔ１期間はトランジスタ５７が導通するので第３の抵抗５８に流れる電流をＩ（Ｒ５８）とすると
Ｉ（Ｒ５８）＝（Ｖｂ−Ｖｂｅ（５７））／Ｒ５８となる。
【００５８】
例えば、第３の抵抗５８の抵抗値を５００Ω、Ｖｂ＝２．２Ｖ、Ｖｂｅ（５７）＝０．７Ｖとすると
Ｉ（Ｒ５８）＝（２．２−０．７）／５００＝３ｍＡがアイドリング電流として流れる。
【００５９】
そして、放電電流ＩｏはＩｏ＝Ｖｃ／Ｒ５８であるからＶｃ＝１ＶとするとＩｏ＝１／５００＝２ｍＡとなる。
【００６０】
すなわち、短い放電期間ｔ２を得るために、充電期間ｔ１に電源１からトランジスタ５７を介して大きな電流を流しておく必要があった。さらに充電期間ｔ１は放電期間ｔ２の９０％以上でありＩ（Ｒ５８）は消費電流に大きく影響する。
【００６１】
そこで、本発明ではコンデンサ５５の放電期間の電流は、放電期間ｔ２にコンパレータの出力アクティブロードの負荷であるトランジスタ６６と抵抗６７に発生する電圧Ｖ（Ｄ１）（下図：Ｖ（Ｄ１：０℃）及びＶ（Ｄ１：１００℃））を用いて、抵抗９０を介して第７のトランジスタ６０をオンさせる。第４の抵抗５９と第３の抵抗５８は並列に接続されているため上記コンデンサ５５の放電期間の電流は両方の抵抗に流れる。
【００６２】
ここで、第４の抵抗５９の抵抗値を５００Ω、第３の抵抗５８の抵抗値を５ＫΩ、
Ｖｂ＝２．３Ｖ、Ｖｃ＝１ＶとＶｂｅ（５６）＝Ｖｂｅ（５７）＝Ｖｂｅ（８４）＝０．７Ｖとすると放電電流Ｉｏ´は
Ｉｏ´＝Ｖｃｘ（１／Ｒ５９＋１／Ｒ５８）＝２．２ｍＡとなる。
【００６３】
そして、ｔ１期間は第７のトランジスタ６０は導通しないので第３の抵抗５８に流れる電流をＩ（Ｒ５８）´とすると

とアイドリング電流Ｉ（Ｒ５８）は従来回路の１０％に削減可能となる。
【００６４】
このように上記回路構成により、コンデンサ５５の放電期間の放電電流は、差動アンプのエミッタから第３の抵抗５８と第４の抵抗５９を通して流れ、上記コンデンサ５５の充電期間は直流電源１から上記差動アンプのトランジスタ５７と上記第３の抵抗５８を介して流れるためアイドリング電流を削減することができるものである。
【００６５】
（実施の形態４）
以下、実施の形態４を用いて、本発明の特に請求項４に記載の発明について説明する。
【００６６】
図５は本発明の実施の形態４における発振器の電気的回路図である。本実施の形態における図５において、実施の形態１の図１で説明したものと同一のものは同一符号を付し、詳細な説明は省略する。本実施の形態の図５と実施の形態１の図１と相違する点は、充電回路を構成するカレントミラー回路の電流出力側に接続されたコンデンサ５５に並列に、第８のトランジスタ５１と第６の抵抗５２の直列体を接続し、上記第８のトランジスタ５１のベースに直流電源１の分圧電圧Ｖｃ、エミッタに第６の抵抗５２、コレクタに上記コンデンサ５５を接続することで、周囲温度の変化によって充電回路を構成するトランジスタ９のＶｂｅ温度依存によるコンデンサ５５の充電電流の変化を打ち消すことを可能とする構成とした点である。
【００６７】
図５において、コンデンサ５５の充電回路は、直流電源１からトランジスタ９とトランジスタ１０とで構成されるカレントミラー回路の電流出力側トランジスタ１０にコンデンサ５５が接続されると共に、このコンデンサ５５に並列に第８のトランジスタ５１と第６の抵抗５２の直列体が接続され、上記第８のトランジスタ５１のベースに上記直流電源１を分圧した分圧電圧Ｖｃが接続され、上記第８のトランジスタ５１のエミッタに第６の抵抗５２が接続された構成である。
【００６８】
この構成により、周囲温度の変化によって充電回路を構成するトランジスタ９のＶｂｅ温度依存によるコンデンサ５５の充電電流の変化を打ち消すことが可能となり、その結果、温度変化に対し発振波形をさらに安定にすることができるものである。
【００６９】
以上のように構成された発振器について、以下にその動作を図５の電気的回路図と図２の動作波形説明図を参照しながら説明する。
【００７０】
図５において、充電回路は、直流電源１Ｖｃｃにトランジスタ９とトランジスタ１０とで構成するカレントミラー回路の電流入力側トランジスタ９に第５の抵抗８が接続され、電流出力側トランジスタ１０のコレクタ電流Ｉｃ（１０）は、トランジスタ９のベース・エミッタ電圧をＶｂｅ（９）、第５の抵抗８の抵抗値をＲ８とすると
Ｉｃ（１０）＝（Ｖｃｃ−Ｖｂｅ（９））／Ｒ８となる。
【００７１】
このＶｂｅ（９）は周囲温度の変化により電圧が変化するため、コンデンサ５５への充電電流も変化することになる。
【００７２】
本発明は、上記直流電源１を分圧した分圧電圧Ｖｃを上記第８のトランジスタ５１のベースに接続し、そのエミッタに上記第６の抵抗５２を接続しコレクタをコンデンサ５５に接続することにより周囲温度の変化による充電電流の変化を最小にするもので、上記第８のトランジスタ５１のコレクタ電流をＩｃ（５１）、ベース・エミッタ電圧をＶｂｅ（５１）、上記第６の抵抗５２の抵抗値をＲ５２とすると、
Ｉｃ（５１）＝（Ｖｃ−Ｖｂｅ（５１））／Ｒ５２となり、
その結果、コンデンサ５５への充電電流Ｉｃｈは
Ｉｃｈ＝Ｉｃ（１０）−Ｉｃ（５１）
＝（Ｖｃｃ−Ｖｂｅ（９））／Ｒ８−（Ｖｃ−Ｖｂｅ（５１））／Ｒ５２
＝Ｖｃｃ／Ｒ８−Ｖｃ／Ｒ５２−Ｖｂｅ（９）／Ｒ８＋Ｖｂｅ（５１）／Ｒ５２
ここで、Ｖｂｅ（９）＝Ｖｂｅ（５１）、Ｒ８＝Ｒ５２とすると上記Ｉｃｈは
Ｉｃｈ＝Ｖｃｃ／Ｒ８−Ｖｃ／Ｒ５２となり、温度による変化が無くなる。
【００７３】
厳密にはトランジスタ９、トランジスタ１０に流れる電流と第８のトランジスタ５１に流れる電流が異なるのでＲ５２の抵抗値はＲ８より小さい値にすることでコンデンサ５５の充電電流を温度変化の無いものにすることが可能となる。
【００７４】
（実施の形態５）
以下、実施の形態５を用いて、本発明の特に請求項５に記載の発明について説明する。
【００７５】
図６は本発明の実施の形態５における発振器の電気的回路図である。本実施の形態における図６において、実施の形態１の図１で説明したものと同一のものは同一符号を付し、詳細な説明は省略する。本実施の形態の図６と実施の形態１の図１と相違する点は、外部信号に同期するための回路構成を付加した点である。
【００７６】
図６において、外部信号の入力端子５３に入力された同期信号は、コンデンサ３８を介してエッジ検出回路５４に入力され上記同期信号の立ち下がりまたは立ち上がりエッジを検出され、検出されたエッジ信号は抵抗５０とダイオード４９を介してトランジスタ６９と第１の抵抗７３間に接続された上記第１の抵抗７３に流れるようにする構成である。
【００７７】
以上のように構成された発振器について、以下にその動作を図６の電気的回路図と図７の動作波形説明図を参照しながら説明する。
【００７８】
図６において、外部信号の入力端子５３に入力された同期信号（図７（ａ））は、コンデンサ３８を介してエッジ検出回路５４に入力され上記同期信号の立ち下がりエッジを検出され、検出されたエッジ信号（図７（ｂ））は抵抗５０とダイオード４９を介して第１の抵抗７３に流れることにより、コンデンサ５５への充電期間中にコンパレータのトランジスタ６３のベース電圧Ｖ（Ａ１）ａが強制的に引き下げられ、
Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａとなる（図７（ｃ））。
【００７９】
するとコンパレータのトランジスタ６２のコレクタには出力電流が流れず、アクティブロードのトランジスタ６４も電流が流れず、トランジスタ６５はオフするので、トランジスタ６６、トランジスタ６９、トランジスタ７０に電流が流れ、上記トランジスタ６９と上記トランジスタ７０に接続した第１の抵抗７３と第２の抵抗７６には電圧降下を発生する（図７（ｄ））。放電回路９１は上記第２の抵抗７６の電圧降下を検出してコンデンサ５５から放電電流を引き出す放電期間ｔ２に移行する。
【００８０】
ここで抵抗５０とダイード４９は、上記トランジスタ６９のコレクタ電圧が下がりすぎないようにするものである。
【００８１】
このように上記回路構成により、外部信号と容易に同期する発振器を可能とするものである。
【００８２】
（実施の形態６）
以下、実施の形態６を用いて、本発明の特に請求項６に記載の発明について説明する。
【００８３】
図８は本発明の実施の形態６における発振器の電気的回路図である。本実施の形態における図８において、実施の形態５の図６で説明したものと同一のものは同一符号を付し、詳細な説明は省略する。本実施の形態の図８と実施の形態５の図６と相違する点は、エッジ検出回路の具体的回路構成を示した点である。
【００８４】
図８において、外部信号の入力端子５３はコンデンサ３８を介して第７の抵抗４０から第９のトランジスタ４２と第８の抵抗４１から第１０のトランジスタ４３に接続され、上記第１０のトランジスタ４３のコレクタはトランジスタ４７の定電流源と積分回路である抵抗４４とコンデンサ４５を接続され、上記第９のトランジスタ４２のコレクタは第１２のトランジスタ４８の定電流源と第１１のトランジスタ４６を接続される。また上記第１１のトランジスタ４６のベースは上記積分回路を構成する抵抗４４とコンデンサ４５に接続され、さらに上記第１１のトランジスタ４６のコレクタには第１３のトランジスタ５５が接続され、この第１３のトランジスタ５５のコレクタは抵抗５０とダイオード４９を介して第１の抵抗７３に接続された構成である。
【００８５】
以上のように構成された発振器について、以下にその動作を図８の電気的回路図と図９の動作波形説明図を参照しながら説明する。
【００８６】
図８において、外部信号の入力端子５３に入力された同期信号（図９（ａ））はコンデンサ３８を介して第８の抵抗４１から第１０のトランジスタ４３のベースに入力され、この第１０のトランジスタ４３のコレクタ（図９（ａ）：Ａ波形）に接続された積分回路により時間遅れをした信号（図９（ｂ）：Ｃ波形）は第１１のトランジスタ４６のベースに入力される。一方、上記同期信号は第７の抵抗４０から第９のトランジスタ４２のベースにも入力され、この第９のトランジスタ４２のコレクタに接続した第１２のトランジスタ４８の定電流源に第１１のトランジスタ４６のコレクタを接続することにより、上記同期信号の立ち下がりのエッジ信号を発生（図９（ｂ）：Ｂ波形）し、さらに第１３のトランジスタ５５で反転させエッジ検出信号を発生（図９（ｃ）：エッジ検出信号波形）させる。このエッジ検出信号を抵抗５０とダイオード４９を介して第１の抵抗７３に電流を流すことにより、コンデンサ５５への充電期間中にコンパレータのトランジスタ６３のベース電圧Ｖ（Ａ１）ａが強制的に引き下げられ、Ｖ（ＣＦ１）＞Ｖ（Ａ１）ａとなりコンデンサ５５から放電電流を引き出す放電期間に移行する。
【００８７】
このように上記回路構成により、外部信号と容易に同期する発振器を可能とするものである。
【００８８】
（実施の形態７）
以下、実施の形態７を用いて、本発明の特に請求項７に記載の発明について説明する。
【００８９】
図１０は本発明の実施の形態７における発振器の電気的回路図である。本実施の形態における図１０において、実施の形態５の図６で説明したものと同一のものは同一符号を付し、詳細な説明は省略する。本実施の形態の図１０と実施の形態５の図６と相違する点は、コンデンサ５５に発生する信号を増幅又は低インピーダンス化した信号を別の発振器の外部同期信号とし、外部同期信号入力端子に入力する点である。
【００９０】
図１０において、コンデンサ５５の一端（ＣＦ１）は増幅器９１を介して出力端子９２に接続され、この出力端子９２は別の発振器９３ａの外部同期信号入力端子５３ａに接続した構成である。
【００９１】
以上のように構成された発振器について、以下にその動作を図１０の電気的回路図と図７の動作波形説明図を参照しながら説明する。
【００９２】
図１０において、コンデンサ５５に発生する電圧Ｖ（ＣＦ１）を増幅器９１で増幅した信号を出力端子９２から出力し、上記信号を本発明の別の発振器９３ａの外部同期信号入力端子５３ａの同期信号として入力される。この同期信号は、図７（ａ）に示されるような矩形波の同期信号ではなく図７（ｃ）に示されるのこぎり波Ｖ（ＣＦ１）であり、上記信号はコンデンサを介してエッジ検出回路に入力され、このエッジ検出回路は上記のこぎり波の立ち下がりを検出し、図７（ｂ）と同様にエッジ検出信号を発生させ、このエッジ検出信号により図１０の発振器９３ａは発振器９３に同期した発振を行うことが可能となる。
【００９３】
発振器９３ａは発振器９３よりも若干、位相の送れた状態で同期運転が行われる。
【００９４】
また、出力端子９２ののこぎり波スロープをコンパレータ等で任意の位置でスライスして立ち下がり波形を発生させ、発振器の外部同期信号とすることにより、任意の位相差を持つ２個以上の発振器を構成することも可能となる。
【００９５】
（実施の形態８）
以下、実施の形態８を用いて、本発明の特に請求項８に記載の発明について説明する。
【００９６】
図１０は、本発明の実施の形態７における発振器と同期回路の具体的回路図を示すものであるが、この各発振器を電源装置用の半導体集積回路（ＩＣ）などに用い、それを応用した電源装置は、パーソナルコンピュータ等に用いられるマイクロプロセッサやメモリー及びその周辺回路に低電圧、大電流を供給する高周波スイッチング電源としての応用が可能である。
【００９７】
さらに、上記電源装置は複数個並列運転する際、同期運転を行いリップルが少なく周囲温度の変化が大きい時でも非常に安定で、かつ信頼性にも貢献できる電子機器を提供できるものである。
【００９８】
【発明の効果】
以上のように本発明によれば、周囲温度の変化が大きい時でも安定した発振波形を得ることができるため、この発振器を電源装置用の半導体集積回路（ＩＣ）などに用いた電源装置を組み込んだ電子機器も安定し、かつ信頼性にも貢献でき産業的価値の大なるものである。
【図面の簡単な説明】
【図１】本発明の一実施の形態における発振器の電気的回路図
【図２】本発明の一実施の形態における発振器の動作波形説明図
【図３】本発明の一実施の形態における発振器の電気的回路図
【図４】本発明の一実施の形態における発振器の電気的回路図
【図５】本発明の一実施の形態における発振器の電気的回路図
【図６】本発明の一実施の形態における発振器の電気的回路図
【図７】本発明の一実施の形態における発振器の動作波形説明図
【図８】本発明の一実施の形態における発振器の電気的回路図
【図９】本発明の一実施の形態における発振器の動作波形説明図
【図１０】本発明の一実施の形態における発振器の電気的回路図
【図１１】従来の発振器の電気的回路図
【図１２】従来の発振器の動作波形説明図
【符号の説明】
１直流電源
８，６７，６８，７１，７３，７６，７７，８０，８１，８３，８５，８７抵抗
９，１０，６１，６２，６３，６４，６５，６６，６９，７０，７２，７４，７５，７８，７９，８２，８４，８６トランジスタ
５５コンデンサ
９１放電回路
Ｖａ，Ｖｂ，Ｖｃ分圧電圧[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an oscillator used in a semiconductor integrated circuit (IC) or the like and an electronic apparatus using the same.
[0002]
[Prior art]
Conventionally, this type of oscillator has an electric circuit configuration shown in FIG.
[0003]
In other words, an oscillation waveform is obtained by controlling the charging current and discharging current to flow alternately through the capacitor 11.
[0004]
The charging circuit of the capacitor 11 has a current source connected to the ground through the fifth resistor 8 by short-circuiting the base and collector of the transistor 9 from the first DC power source 1, and the bases of the transistor 9 and the transistor 10. The capacitor 11 is connected to the collector of the transistor 10 on the output side of the first current mirror circuit connected between them.
[0005]
In addition, the discharge circuit of the capacitor 11 constitutes a first constant current circuit by the second DC power source 2, the transistor 3, the resistor 6, the transistor 4 whose base and collector are short-circuited, and this first constant current circuit is A second current mirror circuit in which the bases of the transistor 4 and the transistor 5 are connected to each other through a third current mirror circuit in which the bases of the transistor 7 and the transistor 12 are connected to each other. The capacitor 11 is connected to the collector of the transistor 15 of the first differential amplifier.
[0006]
Next, the switching circuit for charging and discharging the capacitor 11 is one input of the comparator in the transistor 29, transistor 30, transistor 38, transistor 27, transistor 33, transistor 22, and transistor 24 constituting the comparator. The capacitor 11 is connected to the base of the transistor 30, the resistor 26 is connected to the base of the transistor 29, which is the other input, and the resistor 26 has transistors B and C as inputs. 16, the collector of the transistor 16 of the output of the second differential amplifier composed of the transistor 13 and the second constant current circuit composed of the resistor 35, the transistor 36, the resistor 37, the transistor 20, and the resistor 19 are connected. Consists of.
[0007]
The operation of the above-described circuits will be described with reference to the electric circuit diagram of the oscillator shown in FIG. 11 and the operation waveform explanatory diagram shown in FIG. V (CF: 0) indicates the voltage change of the capacitor 11 when the ambient temperature is 0 ° C., and V (CF: 100) indicates the voltage change of the capacitor 11 when the ambient temperature is 100 ° C. Yes. V (A: 0), V (B: 0), and V (C: 0) are point A (voltage of resistor 26) and point B (shown in FIG. 11) when the ambient temperature is 0 ° C. Indicates the change in voltage at one output voltage of the comparator) and point C (the other output voltage of the comparator), and V (A: 100), V (B: 100) and V (C: 100) are similarly The voltage change at each point when the temperature is 100 ° C. is shown.
[0008]
When the first DC power supply 1 is turned on, a charging current flows to the capacitor 11 via the transistor 10, and the voltage V (CF) of the capacitor 11 increases (t1: charging period). Further, the voltage V (A) of the resistor 26 (point A in FIG. 11) becomes the voltage V (A) a by the current of the second constant current circuit. The voltage V (CF) of the capacitor 11 and the voltage V (A) a of the resistor 26 are input to the comparator, and when the voltage V (CF) of the capacitor 11 becomes higher than the voltage V (A) a, the comparator The voltage of the first output voltage V (B) (point B in FIG. 11) and the second output voltage V (C) (point C in FIG. 11) is V (B) <V (C) to V (B )> V (C) and inversion (from t1 to t2 in FIG. 12). As a result, the transistor 14 of the first operational amplifier having V (B) and V (C) as inputs is turned off and the transistor 15 is turned on. The capacitor 11 connected to the collector of the transistor 15 is supplied with a discharge current through the transistor 15, and the transistor 13 of the second differential amplifier is turned off and the transistor 16 is turned on. 6 flows through the resistor 26 connected to the collector of the transistor 6 through the collector of the transistor 16 and becomes the voltage V (A) b (point A in FIG. 11) of the resistor 26 (t2: discharge period). ).
[0009]
The discharge current of the capacitor 11 continues between the voltage V (CF) of the capacitor 11 and the voltage V (A) b of the resistor 26. When the voltage becomes V (CF) <V (A) b, the first current of the comparator 11 The output voltage V (B) and the second output voltage V (C) are inverted from V (B)> V (C) to V (B) <V (C) (from t2 to t1 in FIG. 12). Then, the transistor 14 of the first differential amplifier is turned on and the transistor 15 is turned off. The discharge circuit via the transistor 15 from the capacitor 11 connected to the collector of the transistor 15 is turned off, and the second The transistor 13 of the differential amplifier is turned on, the transistor 16 is turned off, and there is no current through the collector of the transistor 16 in the resistor 26 connected to the collector of the transistor 16. Because, return to the initial state becomes a voltage of the resistor 26 V (A) a (A point in FIG. 11), so that the oscillation is continued.
[0010]
As described above, this oscillation is performed by comparing the voltage V (CF) of the capacitor 11 and the voltage V (A) of the resistor 26 by the comparator, and charging and discharging the capacitor 11 repeatedly. Since the voltage V (A) of 26 is used as the reference voltage, if this voltage is unstable, the oscillation becomes unstable as a result.
[0011]
FIG. 12 shows oscillation waveforms when the ambient temperature of the oscillator is 0 ° C. and 100 ° C. In this figure, it can be seen that the voltage V (CF) of the capacitor 11, the voltage V (A) of the resistor 26, and the output voltages V (B) and V (C) of the comparator change with the ambient temperature change. This is because the voltages V (A) a and V (A) b of the resistor 26 that determine the upper limit and the lower limit voltage of the voltage V (CF) of the capacitor 11 are determined by the current flowing through the resistor 26. This is because the constant current circuit 2 is determined by the circuit portion in which the temperature-

dependent resistors

35, 37, 19 and the like are configured without temperature compensation.
[0012]
[Problems to be solved by the invention]
The conventional oscillator as described above has a drawback that the change in the oscillation waveform and the oscillation frequency becomes large when the change in the ambient temperature is large. The present invention has been made in view of this point, and an object of the present invention is to provide an oscillator that generates a stable oscillation waveform even when the ambient temperature changes greatly.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the present invention has the following configuration.
[0014]
The invention according to claim 1 of the present invention particularly includes a DC power supply, a first divided voltage and a second divided voltage obtained by dividing the DC power supply into a plurality of parts, and the first divided voltage. A first voltage source formed by temperature compensating connection with an emitter follower of the second transistor via an emitter follower of the first transistor, and the second divided voltage is used as the emitter follower of the third transistor. And a first resistor connected between the first voltage source and the second voltage source through a temperature compensated connection with the emitter follower of the fourth transistor. And the emitter follower of the fourth transistor is connected to one input side, and a capacitor and a charge for charging the capacitor are connected to the other input side. A circuit and a comparator connected to a discharge circuit for discharging the capacitor, a current flows through the first resistor by the output of the comparator, and the on / off of the discharge circuit is controlled to Even when the temperature change is large, the voltage to be compared with the capacitor is a voltage compensated for temperature by connecting the emitter follower of each transistor, so that there is almost no change in waveform and the oscillation waveform and oscillation frequency are stable. Equipment is stable and can contribute to reliability.
[0015]
According to a second aspect of the present invention, in particular, the discharge circuit is formed by temperature-compensatingly connecting the second divided voltage to the emitter follower of the fifth transistor via the emitter follower of the third transistor. A third voltage source, one end of which is connected to the third voltage source and the other end of which is connected to a circuit for supplying an on / off current by the output of the comparator, and a DC power source. A third divided voltage divided into a plurality of voltages, and the third divided voltage is connected to one input side of the third divided voltage via the emitter follower of the sixth transistor, and the other input side is connected to the first divided voltage. 2 and a third resistor connected to the emitter of the differential amplifier. One output of the differential amplifier is connected to a capacitor and the other output is connected. By connecting to the current power supply, the voltage that determines the upper and lower limits of the sawtooth wave generated by the oscillator does not depend on the temperature, and the discharge current does not depend on the temperature. Is obtained.
[0016]
According to a third aspect of the present invention, in particular, the discharge circuit has a fourth resistor and a seventh transistor connected in parallel with the third resistor connected to the emitter of the differential amplifier. With the configuration in which the transistor is turned on / off by the output of the comparator, the transistor can be stably operated with low current consumption and can contribute to reliability.
[0017]
According to a fourth aspect of the present invention, in particular, the charging circuit includes a current mirror circuit provided in parallel with a DC power supply, and a fifth resistor is connected to a current input side of the current mirror circuit. The capacitor is connected to the current output side, the third divided voltage is connected to the base of the eighth transistor, the sixth resistor is connected to the emitter, and the collector is connected to the capacitor. The capacitor charging waveform becomes more stable, and the oscillation frequency operates more stably.
[0018]
According to the fifth aspect of the present invention, in particular, a current is passed through the first resistor by the output of the comparator, the on / off of the discharge circuit is controlled, and further, the first signal is output via the edge detection circuit by an external signal. Since a current is passed through the resistor 1 and synchronized with an external signal, it is easily synchronized with the external signal, so that a stable oscillation waveform can be obtained even when the ambient temperature changes greatly. It is stable and can contribute to reliability.
[0019]
In the invention according to claim 6 of the present invention, in particular, the edge detection circuit sends an external synchronizing signal through the second capacitor from the seventh resistor to the ninth transistor and from the eighth resistor to the tenth transistor. The collector of the tenth transistor is connected to the current source and the integrating circuit, and the signal of the integrating circuit is input to the base of the eleventh transistor and the twelfth connected to the collector of the ninth transistor. The collector of the eleventh transistor is connected to the current source of the transistor, the falling edge of the synchronizing signal is detected, and the circuit is further inverted by the thirteenth transistor to generate an edge detection signal. This makes it possible to obtain a stable oscillation waveform even when the ambient temperature changes greatly, and the electronic equipment that uses it is stable and contributes to reliability. Is shall.
[0020]
In the invention according to claim 7 of the present invention, in particular, two or more having an arbitrary phase difference can be obtained by amplifying a sawtooth wave signal generated by a capacitor and using the output as an external synchronization signal of a similar oscillator. It is also possible to configure the oscillator.
[0021]
In the invention according to claim 8 of the present invention, in particular, the oscillator according to any one of claims 1 to 7 is used for a semiconductor integrated circuit (IC) for a power supply device, etc. The present invention can be applied as a high frequency switching power supply for supplying a low voltage and a large current to a microprocessor and a memory used in a personal computer or the like and peripheral circuits. Further, when a plurality of the power supply devices are operated in parallel, they can be operated synchronously, have little ripple, and are stable even when the change in the ambient temperature is large, and can contribute to reliability.
[0022]
DETAILED DESCRIPTION OF THE INVENTION
(Embodiment 1)
Hereinafter, the first aspect of the present invention will be described with reference to the first embodiment.
[0023]
FIG. 1 is an electric circuit diagram of the oscillator according to the first embodiment of the present invention.
[0024]
In the figure, reference numeral 1 denotes a DC power source. The DC power source 1 has a current source connected between the transistor 9 and the base of the transistor 10 and a current source connected to the ground via a fifth resistor 8 by short-circuiting the base and collector of the transistor 9. A charging circuit composed of a connected first current mirror circuit, a capacitor 55 connected between the collector of the transistor 10 of the charging circuit and the ground, and a discharging circuit 91 are connected in parallel to the capacitor 55.
[0025]
Between the DC power source 1 and the ground, a series body of a resistor 80, a resistor 81, a resistor 83, and a resistor 85 and a series body of a transistor 78, a first transistor 79, a third transistor 82, and a sixth transistor 84 are provided. Are further connected to each other, and a series body of a transistor 62 and a transistor 64 and a series body of a transistor 63 and a transistor 65 are connected in series to the transistor 61. Further, the base and collector of the transistor 86 are short-circuited, and a resistor 87 is connected to the collector of the transistor. A current source connected to the ground via is connected. The transistor 86 forms a second current mirror circuit in which the bases of the transistor 78 and the transistor 61 are connected.
[0026]
A series body of the resistor 80, the resistor 81, the resistor 83, and the resistor 85 divides the DC power supply 1, and a first divided voltage Va between the resistor 80 and the resistor 81 is applied to the first transistor 79. The emitter follower of the second transistor 72 is temperature-compensated and connected to one end of the first resistor 73 via the emitter follower, and the second divided voltage Vb between the resistor 81 and the resistor 83 is the third voltage. The emitter follower of the fourth transistor 74 is connected to the other end of the first resistor 73 via the emitter follower of the transistor 82.
[0027]
The transistor 61, the transistor 62, the transistor 63, the transistor 64, the transistor 65 and the transistor 66, the transistor 69, and the transistor 70 constitute a comparator, and the base of the transistor 62 that is one input of the comparator is the capacitor. And the base of the transistor 63 which is the other input of the comparator is connected to the other end of the first resistor 73.
[0028]
The transistor 64 constitutes a third current mirror circuit in which the base and the collector are short-circuited and the bases of the transistor 64 and the transistor 65 are connected.
[0029]
The base of the transistor 66 is connected between the transistor 63 and the transistor 65, the base and collector of the transistor 66 are short-circuited, and the bases of the transistor 66, transistor 69 and transistor 70 are connected. 4 current mirror circuits are configured, and a resistor 67, a resistor 68, and a resistor 71 are connected to each of them.
[0030]
The collector of the transistor 69 is connected to the other end of the first resistor 73, and the collector of the transistor 70 supplies the second divided voltage Vb via the second resistor 76 to the third transistor 82. Through the emitter follower, the emitter follower of the fifth transistor 75 is connected to the emitter of the fifth transistor 75 which is temperature compensated.
[0031]
Further, the collector of the transistor 70 and the second resistor 76 are connected to the discharge circuit 91, and the emitter of the second resistor 76 and the fifth transistor 75 is connected to the ground via a resistor 77. Is done.
[0032]
The operation of the oscillator configured as described above will be described below with reference to the drawings.
[0033]
FIG. 2 is an explanatory diagram of operation waveforms of the oscillator according to the first embodiment of the present invention.
[0034]
The oscillation waveform is obtained by controlling the charging current and the discharging current alternately through the capacitor 55 as in the conventional example.
[0035]
When the DC power source 1 is turned on, a charging current flows to the capacitor 55 via the transistor 10, and the voltage V (CF1) of the capacitor 55 increases (t1: charging period). The voltage V (CF1) of the capacitor 55 is input to the base of one transistor 62 of the comparator, and the voltage (A1) a at the other end of the first resistor 73 is input to the base of the other transistor 63 for comparison. . Here, t1: The relationship between the base voltage V (CF1) of the transistor 62 of the comparator in the charging period and the base voltage V (A1) a of the transistor 63 is set such that V (CF1) <V (A1) a. ing.
[0036]
At this time, since the output current flows through the collector of the transistor 62 of the comparator, the current also flows through the active load transistor 64 and the transistor 65 is turned on. Therefore, the transistor connected to the collector of the transistor 63 of the comparator No current flows through the

transistors

66, 69, and 70. As a result, no voltage drop occurs in the first resistor 73 connected to the collector of the transistor 69. Therefore, when the first divided voltage between the resistor 80 and the resistor 81 is Va, it is the input of the comparator. The base voltage V (A1) a of the transistor 63 is the base-emitter voltage Vbe (79) of the first transistor 79 and the base-emitter voltage Vbe (72) of the second transistor 72.
V (A1) a = Va + Vbe (79) -Vbe (72).
[0037]
In the case of a semiconductor integrated circuit, etc.
Vbe (79) = Vbe (72), and the above equation becomes V (A1) a = Va, and the voltage V (A1) that is not affected by the temperature change is applied to the base of the transistor 63 and the comparison voltage (upper limit voltage = Va). (T1 period in the above figure). Similarly, since no current flows through the second resistor 76, if the second divided voltage of the resistor 81 and the resistor 83 is Vb, the voltage V (B1) a of the discharge circuit 91 is the fifth transistor 75. Of the third transistor 82, the base-emitter voltage Vbe (82) of the third transistor 82, and the base-emitter voltage Vbe (75) of the fifth transistor 75.
V (B1) a = Ve (75) = Vb + Vbe (82) −Vbe (75). Here, in the case of a semiconductor integrated circuit, almost including the temperature change.
Vbe (82) = Vbe (75), and the above expression becomes V (B1) a = Ve (75) = Vb (t1 period in the lower diagram).
[0038]
As the charging of the capacitor 55 proceeds, the relationship between the base voltage V (CF1) of the transistor 62 of the comparator and the base voltage V (A1) a of the transistor 63 is reversed from the above, and V (CF1)> V (A1) a It becomes. Then, since no output current flows through the collector of the transistor 62 of the comparator, no current flows through the active load transistor 64 and the transistor 65 is turned off, so that the collector current of the transistor 63 flows through the transistor 66 and the resistor 67. Since the

transistors

66, 69, and 70 constitute a current mirror circuit, a current that is inversely proportional to the resistance values of the

resistors

67, 68, and 71 connected to the transistors flows. As a result, the collector of the transistor 69 The voltage of the first resistor 73 connected to the voltage drops to the voltage V (A1) b of the emitter of the fourth transistor 74. Similarly, the voltage drop of the second resistor 76 connected to the collector of the transistor 70 is detected, and the discharge circuit 91 extracts the discharge current from the capacitor 55.
[0039]
Here, the resistance value and the flowing current are set so that the voltage drop of the first resistor 73 is equal to or lower than the emitter voltage Ve (74) of the fourth transistor 74, and the base voltage V of the transistor 63 at this time is set. (A1) b is not lower than the emitter voltage Ve (74) of the fourth transistor 74, and is clamped by this voltage Ve (74). Also from above
Ve (74) = Ve (75) = Vb,
Since V (A1) b = Ve (74) = Ve (75) = Vb, a voltage V (A1) which is not influenced by temperature is applied to the base of the transistor 63 and becomes a comparison voltage (lower limit voltage = Vb) (upper) T2 period in the figure).
[0040]
This state continues until V (CF1) <V (A1) b, and then the state is charged again, and oscillation is repeated and continued.
[0041]
That is, the comparison voltage V (A1) for determining the upper limit voltage = Va and the lower limit voltage = Vb of the sawtooth wave generated by the oscillator has a circuit configuration independent of temperature, and a stable oscillator can be obtained even when the ambient temperature changes greatly. .
[0042]
(Embodiment 2)
The second aspect of the present invention will be described below with reference to the second embodiment.
[0043]
FIG. 3 is an electric circuit diagram of the oscillator according to the second embodiment of the present invention. In FIG. 3 in the present embodiment, the same components as those described in FIG. 1 of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0044]
The difference between FIG. 3 of the present embodiment and FIG. 1 of the first embodiment is that the circuit configuration of the discharge circuit is shown.
[0045]
3, the discharge circuit of the capacitor 55 has a third resistor 58 connected between the emitter connection point of the transistor 56 and the transistor 57 constituting the differential amplifier and the ground, and the base of the transistor 56 has a resistor 83 and a resistor 85. The collector of the transistor 56 is connected to the capacitor 55, and the base of the transistor 57 is connected to the second resistor 76 and the transistor 70. The collector of the transistor 57 is connected to the DC power source 1.
[0046]
The operation of the oscillator configured as described above will be described below with reference to the electric circuit diagram of FIG. 3 and the operation waveform explanatory diagram of FIG.
[0047]
In FIG. 3, the oscillator reverses the relationship between the base voltage V (CF1) of the comparator transistor 62 and the base voltage V (A1) a of the transistor 63 when charging of the capacitor 55 proceeds, and V (CF1)> V ( A1) It becomes a. Then, no output current flows through the collector of the transistor 62 of the comparator, no current flows through the active load transistor 64, and the transistor 65 is turned off. As a result, current flows through the

transistors

66, 69, and 70. A voltage drop is generated in the second resistor 76 connected to the transistor 70. If the voltage of the second resistor 76 at this time is V (B1) b, the relationship between the base voltage V (C1) of the transistor 56 of the differential amplifier and the base voltage V (B1) b of the transistor 57 is V (C1). )> V (B1) b, the transistor 56 becomes conductive, and a discharge current is drawn from the capacitor 55 through the collector of the transistor 56.
[0048]
The discharge current Io at this time is determined by the emitter voltage of the transistor 56, and when the voltage is Ve (56), the third divided voltage Vc between the resistor 83 and the resistor 85 is the sixth transistor 84 and the transistor. 56 Vbe are offset
Ve (56) = Vc + Vbe (84) −Vbe (56) = Vc,
Io = Vc / R58 (R58 is the resistance value of the third resistor 58)
The discharge current Io is a discharge current that is not affected by temperature (t2 in FIG. 2: discharge period).
[0049]
The discharge of the capacitor 55 continues until the base voltage V (CF1) of the comparator transistor 62 and the base voltage V (A1) b of the transistor 63 are V (CF1) <V (A1) a. Since the output current flows through the collector of 62, the current also flows through the active load transistor 64 and the transistor 65 is turned on, so that no current flows through the transistor 66, transistor 69, and transistor 70. As a result, the transistor 70 is connected to the transistor 70. No voltage drop occurs in the second resistor 76. If the voltage of the second resistor 76 at this time is V (B1) a, the relationship between the base voltage V (C1) of the transistor 56 of the differential amplifier and the base voltage V (B1) a of the transistor 57 is V (C1). ) <V (B1) a, the transistor 56 is turned off, and the capacitor 55 is discharged. Thereafter, the battery is charged again and oscillation is repeated to continue.
[0050]
That is, not only the voltage that determines the upper and lower limits of the sawtooth wave generated by the oscillator does not depend on temperature, but also a circuit configuration in which the discharge current does not depend on temperature is possible, and a more stable oscillator can be obtained.
[0051]
(Embodiment 3)
The third embodiment of the present invention will be described below in particular.
[0052]
FIG. 4 is an electric circuit diagram of the oscillator according to the third embodiment of the present invention. In FIG. 4 in the present embodiment, the same components as those described in FIG. 3 in the second embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. The difference between FIG. 4 of the present embodiment and FIG. 3 of the second embodiment is that the fourth resistor 59 and the seventh resistor are connected in parallel to the third resistor 58 connected to the differential amplifier constituting the discharge circuit. The transistor 60 is connected, and the seventh transistor 60 is connected to the point D1 which is the output of the comparator so as to be turned on only during the discharge period.
[0053]
In FIG. 4, the discharge circuit of the capacitor 55 is configured such that the divided voltage Vb of the DC power source 1 is temperature-compensated and connected to the emitter follower of the fifth transistor 75 via the emitter follower of the third transistor 82. The other end of the second resistor 76 is connected to the transistor 70 for supplying an on / off current by the output of the comparator and the base of the transistor 57 as one input of the differential amplifier. The divided voltage Vc of the DC voltage is connected to the base of the transistor 56 which is the other input of the differential amplifier via the emitter follower of the sixth transistor 84, and a third resistor is connected to the emitter of the differential amplifier. A fourth resistor 59 and a seventh transistor 60 are connected in parallel with 58, and the base of the seventh transistor 60 is connected to the base of the transistor 66, which is the output of the comparator.
[0054]
With this circuit configuration, the seventh transistor 60 is turned on during the discharge period of the capacitor 55, and the discharge current of the capacitor 55 is supplied from the emitter of the differential amplifier to the third resistor 58 and the fourth resistor 59. Flowing through. If the resistance value of the fourth resistor 59 is decreased and the resistance value of the third resistor 58 is set to be several times the fourth resistor 59, the seventh transistor 60 is turned off during the charging period of the capacitor 55. Thus, the idling current flowing from the DC power source 1 through the transistor 57 and the third resistor 58 of the differential amplifier can be reduced.
[0055]
The operation of the oscillator configured as described above will be described below with reference to the electric circuit diagram of FIG. 4 and the operation waveform explanatory diagram of FIG.
[0056]
In FIG. 4, in the oscillator, during the charging period t1 of the capacitor 55, the transistor 56 of the differential amplifier constituting the discharging circuit of the capacitor 55 is on and the transistor 57 is off. This is because the transistor 70, which is one of the outputs of the comparator, is off during the charging period of the capacitor 55, so that no current flows through the second resistor 76.
V (B1) a = Ve (75) = Vb + Vbe (82) -Vbe (75)
If Vbe (82) = Vbe (75), the above equation is
V (B1) a = Ve (75) = Vb (t1 period in the lower diagram).
[0057]
Here, since the transistor 57 is conductive during the t1 period, the current flowing through the third resistor 58 is I (R58).
I (R58) = (Vb−Vbe (57)) / R58.
[0058]
For example, if the resistance value of the third resistor 58 is 500Ω, Vb = 2.2V, and Vbe (57) = 0.7V.
I (R58) = (2.2−0.7) / 500 = 3 mA flows as an idling current.
[0059]
Since the discharge current Io is Io = Vc / R58, when Vc = 1V, Io = 1/500 = 2 mA.
[0060]
That is, in order to obtain a short discharge period t2, it is necessary to pass a large current from the power source 1 through the transistor 57 during the charge period t1. Further, the charging period t1 is 90% or more of the discharging period t2, and I (R58) greatly affects the current consumption.
[0061]
Therefore, in the present invention, the current during the discharge period of the capacitor 55 is the voltage V (D1) generated in the transistor 66 and the resistor 67, which is the load of the output active load of the comparator, during the discharge period t2 And V (D1: 100 ° C.)), the seventh transistor 60 is turned on through the resistor 90. Since the fourth resistor 59 and the third resistor 58 are connected in parallel, the current during the discharge period of the capacitor 55 flows through both resistors.
[0062]
Here, the resistance value of the fourth resistor 59 is 500Ω, the resistance value of the third resistor 58 is 5 KΩ,
When Vb = 2.3V, Vc = 1V and Vbe (56) = Vbe (57) = Vbe (84) = 0.7V, the discharge current Io ′ is
Io ′ = Vcx (1 / R59 + 1 / R58) = 2.2 mA.
[0063]
Since the seventh transistor 60 does not conduct during the t1 period, the current flowing through the third resistor 58 is I (R58) ′.

The idling current I (R58) can be reduced to 10% of the conventional circuit.
[0064]
Thus, with the circuit configuration described above, the discharge current during the discharge period of the capacitor 55 flows from the emitter of the differential amplifier through the third resistor 58 and the fourth resistor 59, and the charge period of the capacitor 55 is supplied from the DC power source 1 to the above-described period. Since the current flows through the transistor 57 of the differential amplifier and the third resistor 58, the idling current can be reduced.
[0065]
(Embodiment 4)
The fourth embodiment of the present invention will be described below with reference to the fourth embodiment.
[0066]
FIG. 5 is an electric circuit diagram of the oscillator according to the fourth embodiment of the present invention. In FIG. 5 in the present embodiment, the same components as those described in FIG. 1 of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. The difference between FIG. 5 of the present embodiment and FIG. 1 of the first embodiment is that the eighth transistor 51 and the second transistor 51 are connected in parallel to the capacitor 55 connected to the current output side of the current mirror circuit constituting the charging circuit. 6 is connected in series, the divided voltage Vc of the DC power source 1 is connected to the base of the eighth transistor 51, the sixth resistor 52 is connected to the emitter, and the capacitor 55 is connected to the collector. This is because the change in the charging current of the capacitor 55 due to the Vbe temperature dependence of the transistor 9 constituting the charging circuit can be canceled out by the change in.
[0067]
In FIG. 5, the charging circuit for the capacitor 55 includes a capacitor 55 connected to the current output side transistor 10 of the current mirror circuit composed of the transistor 9 and the transistor 10 from the DC power supply 1, and the capacitor 55 is connected in parallel with the capacitor 55. 8 transistors 51 and a sixth resistor 52 are connected in series, and the divided voltage Vc obtained by dividing the DC power source 1 is connected to the base of the eighth transistor 51, and the emitter of the eighth transistor 51 is connected. In this configuration, a sixth resistor 52 is connected.
[0068]
With this configuration, it becomes possible to cancel the change in the charging current of the capacitor 55 due to the Vbe temperature dependence of the transistor 9 constituting the charging circuit due to the change in the ambient temperature. As a result, the oscillation waveform is further stabilized against the temperature change. It is something that can be done.
[0069]
The operation of the oscillator configured as described above will be described below with reference to the electric circuit diagram of FIG. 5 and the operation waveform explanatory diagram of FIG.
[0070]
In FIG. 5, in the charging circuit, a fifth resistor 8 is connected to a current input side transistor 9 of a current mirror circuit composed of a transistor 9 and a transistor 10 to a DC power source 1Vcc, and a collector current Ic ( 10) When the base-emitter voltage of the transistor 9 is Vbe (9) and the resistance value of the fifth resistor 8 is R8,
Ic (10) = (Vcc−Vbe (9)) / R8.
[0071]
Since the voltage of Vbe (9) changes due to the change of the ambient temperature, the charging current to the capacitor 55 also changes.
[0072]
In the present invention, the divided voltage Vc obtained by dividing the DC power source 1 is connected to the base of the eighth transistor 51, the sixth resistor 52 is connected to the emitter, and the collector is connected to the capacitor 55. A change in charging current due to a change in ambient temperature is minimized. The collector current of the eighth transistor 51 is Ic (51), the base-emitter voltage is Vbe (51), and the resistance value of the sixth resistor 52 is Is R52,
Ic (51) = (Vc−Vbe (51)) / R52,
As a result, the charging current Ich to the capacitor 55 is
Ich = Ic (10) −Ic (51)
= (Vcc-Vbe (9)) / R8- (Vc-Vbe (51)) / R52
= Vcc / R8-Vc / R52-Vbe (9) / R8 + Vbe (51) / R52
Here, when Vbe (9) = Vbe (51) and R8 = R52, the above Ich is
Ich = Vcc / R8−Vc / R52, and there is no change due to temperature.
[0073]
Strictly speaking, since the currents flowing through the

transistors

9 and 10 and the current flowing through the eighth transistor 51 are different, the resistance value of R52 is set to a value smaller than R8 so that the charging current of the capacitor 55 does not change in temperature. Is possible.
[0074]
(Embodiment 5)
Hereinafter, the invention according to claim 5 of the present invention will be described with reference to the fifth embodiment.
[0075]
FIG. 6 is an electric circuit diagram of the oscillator according to the fifth embodiment of the present invention. In FIG. 6 in the present embodiment, the same components as those described in FIG. 1 of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. The difference between FIG. 6 of the present embodiment and FIG. 1 of Embodiment 1 is that a circuit configuration for synchronizing with an external signal is added.
[0076]
In FIG. 6, the synchronization signal input to the input terminal 53 of the external signal is input to the edge detection circuit 54 via the capacitor 38, and the falling or rising edge of the synchronization signal is detected. The detected edge signal is the resistance 50 and the diode 49, the current flows through the first resistor 73 connected between the transistor 69 and the first resistor 73.
[0077]
The operation of the oscillator configured as described above will be described below with reference to the electrical circuit diagram of FIG. 6 and the operation waveform explanatory diagram of FIG.
[0078]
In FIG. 6, the synchronization signal (FIG. 7A) input to the external signal input terminal 53 is input to the edge detection circuit 54 via the capacitor 38, and the falling edge of the synchronization signal is detected and detected. The edge signal (FIG. 7B) flows to the first resistor 73 through the resistor 50 and the diode 49, so that the base voltage V (A1) a of the comparator transistor 63 of the comparator 55 is charged during the charging period of the capacitor 55. Forced down,
V (CF1)> V (A1) a (FIG. 7C).
[0079]
Then, no output current flows through the collector of the transistor 62 of the comparator, no current flows through the active load transistor 64, and the transistor 65 is turned off. Thus, current flows through the

transistors

66, 69, and 70, and A voltage drop occurs in the first resistor 73 and the second resistor 76 connected to the transistor 70 (FIG. 7D). The discharge circuit 91 detects a voltage drop of the second resistor 76 and shifts to a discharge period t2 in which a discharge current is drawn from the capacitor 55.
[0080]
Here, the resistor 50 and the diode 49 prevent the collector voltage of the transistor 69 from dropping too much.
[0081]
Thus, the circuit configuration described above enables an oscillator that can be easily synchronized with an external signal.
[0082]
(Embodiment 6)
The sixth aspect of the present invention will be described below with reference to the sixth embodiment.
[0083]
FIG. 8 is an electric circuit diagram of the oscillator according to the sixth embodiment of the present invention. In FIG. 8 in the present embodiment, the same components as those described in FIG. 6 in the fifth embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. The difference between FIG. 8 of the present embodiment and FIG. 6 of the fifth embodiment is that a specific circuit configuration of the edge detection circuit is shown.
[0084]
In FIG. 8, an external signal input terminal 53 is connected to a seventh resistor 40 to a ninth transistor 42 and an eighth resistor 41 to a tenth transistor 43 via a capacitor 38. The collector is connected to the constant current source of the transistor 47 and the resistor 44 and capacitor 45 which are integration circuits, and the collector of the ninth transistor 42 is connected to the constant current source of the twelfth transistor 48 and the eleventh transistor 46. . The base of the eleventh transistor 46 is connected to a resistor 44 and a capacitor 45 constituting the integrating circuit, and a thirteenth transistor 55 is connected to the collector of the eleventh transistor 46. The thirteenth transistor The collector of 55 is connected to the first resistor 73 via a resistor 50 and a diode 49.
[0085]
The operation of the oscillator configured as described above will be described below with reference to the electrical circuit diagram of FIG. 8 and the operation waveform explanatory diagram of FIG.
[0086]
In FIG. 8, the synchronization signal (FIG. 9A) input to the external signal input terminal 53 is input from the eighth resistor 41 to the base of the tenth transistor 43 via the capacitor 38. A signal (FIG. 9B: C waveform) delayed in time by an integrating circuit connected to the collector of the transistor 43 (FIG. 9A: A waveform) is input to the base of the eleventh transistor 46. On the other hand, the synchronizing signal is also input from the seventh resistor 40 to the base of the ninth transistor 42, and the eleventh transistor 46 is connected to the constant current source of the twelfth transistor 48 connected to the collector of the ninth transistor 42. Are connected to each other to generate a falling edge signal of the synchronizing signal (FIG. 9B: waveform B), and further inverted by a thirteenth transistor 55 to generate an edge detection signal (FIG. 9C). ): Edge detection signal waveform). By passing a current through the edge detection signal through the resistor 50 and the diode 49 to the first resistor 73, the base voltage V (A1) a of the comparator transistor 63 is forcibly lowered during the charging period of the capacitor 55. Thus, V (CF1)> V (A1) a is established, and the process proceeds to a discharge period in which a discharge current is drawn from the capacitor 55.
[0087]
Thus, the circuit configuration described above enables an oscillator that can be easily synchronized with an external signal.
[0088]
(Embodiment 7)
The seventh aspect of the present invention will be described below with reference to the seventh embodiment.
[0089]
FIG. 10 is an electric circuit diagram of the oscillator according to the seventh embodiment of the present invention. In FIG. 10 in the present embodiment, the same components as those described in FIG. 6 of the fifth embodiment are denoted by the same reference numerals, and detailed description thereof is omitted. The difference between FIG. 10 of the present embodiment and FIG. 6 of the fifth embodiment is that the signal generated by the capacitor 55 is amplified or reduced in impedance as an external synchronization signal of another oscillator, and an external synchronization signal input terminal It is a point to input.
[0090]
In FIG. 10, one end (CF1) of a capacitor 55 is connected to an output terminal 92 via an amplifier 91, and this output terminal 92 is connected to an external synchronization signal input terminal 53a of another oscillator 93a.
[0091]
The operation of the oscillator configured as described above will be described below with reference to the electrical circuit diagram of FIG. 10 and the operation waveform explanatory diagram of FIG.
[0092]
In FIG. 10, a signal obtained by amplifying the voltage V (CF1) generated in the capacitor 55 by the amplifier 91 is output from the output terminal 92, and the above signal is used as the synchronization signal of the external synchronization signal input terminal 53a of another oscillator 93a of the present invention. Entered. This synchronizing signal is not a rectangular wave synchronizing signal as shown in FIG. 7 (a) but a sawtooth wave V (CF1) shown in FIG. 7 (c), and the signal is sent to the edge detection circuit via a capacitor. The edge detection circuit detects the falling edge of the sawtooth wave and generates an edge detection signal as in FIG. 7B. The oscillator 93a in FIG. Can be performed.
[0093]
The oscillator 93a is operated in synchronization with the phase slightly shifted from that of the oscillator 93.
[0094]
In addition, two or more oscillators having an arbitrary phase difference are formed by slicing the sawtooth wave slope of the output terminal 92 at an arbitrary position with a comparator or the like to generate a falling waveform to be an external synchronization signal of the oscillator. It is also possible to do.
[0095]
(Embodiment 8)
The eighth embodiment of the present invention will be described below with reference to the eighth embodiment.
[0096]
FIG. 10 shows a specific circuit diagram of the oscillator and the synchronization circuit according to the seventh embodiment of the present invention. Each of these oscillators is used in a semiconductor integrated circuit (IC) for a power supply device and the like are applied. The power supply device can be applied as a high-frequency switching power supply for supplying a low voltage and a large current to a microprocessor and a memory used in a personal computer or the like and peripheral circuits thereof.
[0097]
Furthermore, when a plurality of the power supply devices are operated in parallel, the electronic device can provide an electronic device that performs synchronous operation and is very stable even when the change in ambient temperature is small with little ripple and can contribute to reliability.
[0098]
【The invention's effect】
As described above, according to the present invention, a stable oscillation waveform can be obtained even when the change in the ambient temperature is large. Therefore, a power supply device using this oscillator in a semiconductor integrated circuit (IC) for a power supply device is incorporated. However, electronic equipment is stable and can contribute to reliability, and has great industrial value.
[Brief description of the drawings]
FIG. 1 is an electrical circuit diagram of an oscillator according to an embodiment of the present invention.
FIG. 2 is an explanatory diagram of operation waveforms of the oscillator according to the embodiment of the present invention.
FIG. 3 is an electrical circuit diagram of an oscillator according to an embodiment of the present invention.
FIG. 4 is an electrical circuit diagram of an oscillator according to an embodiment of the present invention.
FIG. 5 is an electrical circuit diagram of an oscillator according to an embodiment of the present invention.
FIG. 6 is an electrical circuit diagram of an oscillator according to an embodiment of the present invention.
FIG. 7 is an operation waveform explanatory diagram of an oscillator according to an embodiment of the present invention.
FIG. 8 is an electrical circuit diagram of an oscillator according to an embodiment of the present invention.
FIG. 9 is an explanatory diagram of operation waveforms of the oscillator according to the embodiment of the present invention.
FIG. 10 is an electrical circuit diagram of an oscillator according to an embodiment of the present invention.
FIG. 11 is an electrical circuit diagram of a conventional oscillator.
FIG. 12 is an explanatory diagram of operation waveforms of a conventional oscillator.
[Explanation of symbols]
1 DC power supply
8, 67, 68, 71, 73, 76, 77, 80, 81, 83, 85, 87 Resistance
9, 10, 61, 62, 63, 64, 65, 66, 69, 70, 72, 74, 75, 78, 79, 82, 84, 86 Transistors
55 capacitors
91 Discharge circuit
Va, Vb, Vc Divided voltage

Claims

DC power supply, first divided voltage and second divided voltage obtained by dividing the DC power supply into a plurality of voltages, and the first divided voltage via the emitter follower of the first transistor, the second transistor The first voltage source formed by temperature compensation connection with the emitter follower of the second transistor and the temperature compensated connection of the second divided voltage with the emitter follower of the fourth transistor via the emitter follower of the third transistor. A first resistor connected between the first voltage source and the second voltage source, and a plurality of transistors, and one input The emitter follower of the fourth transistor is connected to the side, and a capacitor, a charging circuit for charging the capacitor, and a capacitor for discharging the capacitor are connected to the other input side. And a comparator which electric circuit is connected, together with the flow of current to the first resistor the output of the comparator, the oscillator and controls the on-off of the discharge circuit.

The discharge circuit includes a third voltage source formed by temperature compensating connection of the second divided voltage to the emitter follower of the fifth transistor via the emitter follower of the third transistor, and one end of the third voltage source. A third resistor connected to a circuit for supplying an on / off current to the output of the comparator, and a third divided voltage obtained by dividing the DC power supply into a plurality of parts, A differential amplifier in which the third divided voltage is connected to one input side via an emitter follower of a sixth transistor, and the other end of the second resistor is connected to the other input side; And a third resistor connected to the emitter of the differential amplifier, wherein one output of the differential amplifier is connected to a capacitor and the other output is connected to a current power source. Motomeko 1, wherein the oscillator.

The discharge circuit is characterized in that a fourth resistor and a seventh transistor are connected in parallel with the third resistor connected to the emitter of the differential amplifier, and the seventh transistor is turned on / off by an output of the comparator. The oscillator according to claim 1.

The charging circuit includes a current mirror circuit provided in parallel with the DC power supply, and a fifth resistor is connected to the current input side of the current mirror circuit, a capacitor is connected to the current output side, and an eighth transistor 2. The oscillator according to claim 1, wherein a third divided voltage is connected to the base of the first capacitor, a sixth resistor is connected to the emitter, and a collector is connected to the capacitor.

A current is passed through the first resistor by the output of the comparator, the discharge circuit is turned on / off, and a current is passed through the first resistor via the edge detection circuit by an external signal to synchronize with the external signal. The oscillator according to claim 1, wherein:

The edge detection circuit inputs an external synchronization signal from the seventh resistor to the ninth transistor and from the eighth resistor to the tenth transistor via the second capacitor, and the collector of the tenth transistor is a current source. Is connected to the integration circuit, and the signal of this integration circuit is input to the base of the eleventh transistor, and the collector of the eleventh transistor is connected to the current source of the twelfth transistor connected to the collector of the ninth transistor. 6. The oscillator for synchronizing with an external signal according to claim 5, further comprising a circuit for detecting a falling edge of the synchronizing signal, and further generating an edge detecting signal by being inverted by a thirteenth transistor.

The oscillator according to claim 5 or 6, wherein a sawtooth wave signal generated by a capacitor is amplified and an output thereof is used as an external synchronization signal of a similar oscillator.

An electronic device using the oscillator according to claim 1.