JP3913231B2 - 複数のクロックを供給する装置 - Google Patents
複数のクロックを供給する装置 Download PDFInfo
- Publication number
- JP3913231B2 JP3913231B2 JP2004125305A JP2004125305A JP3913231B2 JP 3913231 B2 JP3913231 B2 JP 3913231B2 JP 2004125305 A JP2004125305 A JP 2004125305A JP 2004125305 A JP2004125305 A JP 2004125305A JP 3913231 B2 JP3913231 B2 JP 3913231B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- super
- clock
- period
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/06—Clock generators producing several clock signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
21、29 クロック信号
27 可変遅延要素
30 第1スーパー周期カウンタ
35 第2スーパー周期カウンタ
Claims (21)
- 複数のクロック信号を供給するための装置であって、
少なくとも2つの異なる信号周期を有するm個のクロック信号を生成するよう適合された少なくとも2つのクロック信号生成回路であって、該mは自然数である、クロック信号生成回路と、
前記生成されたm個のクロック信号のうちの第1のクロック信号から、第1スーパー周期信号を導出するよう適合された第1のスーパー周期信号生成ユニットであって、該第1スーパー周期信号の信号周期は、前記m個のクロック信号の信号周期の公倍数である、第1のスーパー周期信号生成ユニットと、
前記生成されたm個のクロック信号のうちの第2のクロック信号から、第2スーパー周期信号を導出するよう適合された第2のスーパー周期信号生成ユニットであって、該第2スーパー周期信号の信号周期は、前記m個のクロック信号の信号周期の公倍数である、第2のスーパー周期信号生成ユニットと、を備え、
前記クロック信号生成回路のうちの少なくとも1つは、該クロック信号生成回路により生成された前記クロック信号を、前記第1スーパー周期信号に同期させるための同期化機構を備えており、該同期化機構は、前記第2スーパー周期信号および前記第1スーパー周期信号の間の相対的な位相遅れを算出して位相比較信号を生成するよう適合された位相検出ユニットを有しており、前記クロック信号生成回路のうちの少なくとも1つには可変遅延要素が設けられ、該可変遅延要素により、前記位相比較信号に基づいて、該クロック信号生成回路により生成された前記クロックと前記第1スーパー周期信号の間の位相遅れが補償される、
装置。 - 前記第1スーパー周期信号の1信号周期は、i番目のクロック信号のni個の信号周期を有しており、該niは自然数であり、1≦i≦mである、
請求項1に記載の装置。 - 前記1≦i≦mを満たすいずれかのiについて、該i番目のクロック信号に対応する前記値niを、プログラムまたは再プログラムするよう適合された中央機構をさらに備える、
請求項2に記載の装置。 - 前記1≦i≦mを満たすいずれかのiについて、該i番目のクロック信号のクロック周波数または該i番目のクロック信号に対応する前記値niのうちの少なくとも一方をプログラムまたは再プログラムするよう適合された中央機構をさらに備える、
請求項2または3に記載の装置。 - 前記第1スーパー周期信号の信号周期は、前記m個のクロック信号の信号周期の最小公倍数(LCM)である、
請求項1から4のいずれかに記載の装置。 - 前記第1のスーパー周期生成ユニットは、j番目のクロック信号のnj個の信号周期ごとに、前記第1スーパー周期信号の1スーパー周期を生成するよう適合された第1スーパー周期カウンタを備える、
請求項1から5のいずれかに記載の装置。 - 前記クロック信号生成回路の少なくともいくつかに前記可変遅延要素が設けられ、該可変遅延要素は、対応する前記クロック信号のエッジの少なくともいくつかが前記第1スーパー周期信号のエッジと一致するように、該対応するクロック信号を遅延させる、
請求項1から6のいずれかに記載の装置。 - 前記クロック信号生成回路の少なくともいくつかに前記第2のスーパー周期信号生成ユニットが設けられ、該第2のスーパー周期信号生成ユニットは、対応する前記クロック信号から、前記第2のスーパー周期信号を導出し、
前記位相遅れの補償は、該第2スーパー周期信号を前記第1スーパー周期信号に同期させることにより実現される
請求項1から7のいずれかに記載の装置。 - 前記第2スーパー周期信号が前記第1スーパー周期信号と位相が一致するように、前記クロック信号生成回路の少なくともいくつかは、対応する前記クロック信号と、該クロック信号から導出された該第2スーパー周期信号の両方を遅延させる、
請求項8に記載の装置。 - 前記クロック信号生成回路の少なくともいくつかは、対応するi番目のクロック信号のni個の信号周期ごとに、前記第2スーパー周期信号の1スーパー周期を生成するよう適合された第2スーパー周期カウンタを備える、
請求項1から9のいずれかに記載の装置。 - 前記クロック信号生成回路の少なくともいくつかは、一連のサンプル値を取得するべく、対応するi番目のクロック信号に従って前記第1スーパー周期信号をサンプリングし、該サンプル値の信号の遷移に応じて、前記第2スーパー周期カウンタの初期化を実行するカウンタ初期化ユニットを備える、
請求項10に記載の装置。 - 前記位相検出ユニットは、フリップフロップによって実現されており、
該フリップフロップは、
前記第1スーパー周期信号がクロック入力に印加され、かつ前記第2スーパー周期信号がデータ入力に印加される形態、または、前記第1スーパー周期信号がデータ入力に印加され、かつ前記第2スーパー周期信号がクロック入力に印加される形態のいずれかである、
請求項1から11のいずれかに記載の装置。 - 前記クロック信号生成回路の少なくともいくつかに前記可変遅延要素が設けられ、該可変遅延要素は、前記位相遅れの補償を、前記第2スーパー周期信号と前記第1スーパー周期信号の間の相対的な位相遅延を補償することにより実現する、
請求項1から請求項12のいずれかに記載の装置。 - 前記クロック信号生成回路の少なくともいくつかは、該クロック信号生成回路自身のクロック信号に加え、リモートクロック信号生成回路のクロック信号を、該クロック信号生成回路の出力信号として選択することを可能にするクロック選択機構を備える、
請求項1から13のいずれかに記載の装置。 - 前記m個のクロック信号のうちのいずれかのクロック信号が、前記第1のクロック信号として選択されることができる、
請求項1から14のいずれかに記載の装置。 - 前記第1および第2スーパー周期カウンタの少なくとも1つは、プログラム可能なスーパー周期カウンタであり、該カウンタの周期niは、プログラムまたは再プログラム可能である、
請求項6から15のいずれかに記載の装置。 - 前記クロック信号生成回路のそれぞれは、共通の基準クロック信号に基づいて前記クロック信号を生成する、
請求項1に記載の装置。 - 前記m個のクロック信号は、前記クロック信号生成回路の初期状態に応じて互いにランダムな位相関係を有する、
請求項1に記載の装置。 - 前記クロック信号は、DUTへの刺激信号の供給または該DUTからの応答信号の受信のうちの少なくとも一方のために、DUT試験環境において使用される、
請求項1から18のいずれかに記載の装置。 - 少なくとも1つのDUTを試験するよう適合された試験回路であって、該少なくとも1つのDUTへの刺激信号の供給と該少なくとも1つのDUTからの応答信号の受信のうちの少なくとも一方を行う試験回路と、
前記請求項1から請求項19のうちのいずれかに記載の装置と、を備え、
該装置は、複数のクロック信号を前記試験回路に供給する、
自動試験装置。 - i番目のクロック信号のクロック周波数、または該i番目のクロック信号に対応する値niのうちの少なくとも一方が、前記DUTのクロックドメインに適合され、該iは、1≦i≦mである、請求項20に記載の自動試験装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03101192A EP1473619B1 (en) | 2003-04-30 | 2003-04-30 | Multiple clocks with superperiod |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004342093A JP2004342093A (ja) | 2004-12-02 |
JP3913231B2 true JP3913231B2 (ja) | 2007-05-09 |
Family
ID=32981936
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004125305A Expired - Fee Related JP3913231B2 (ja) | 2003-04-30 | 2004-04-21 | 複数のクロックを供給する装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7071753B2 (ja) |
EP (1) | EP1473619B1 (ja) |
JP (1) | JP3913231B2 (ja) |
DE (1) | DE60320085T2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5535377A (en) * | 1994-01-31 | 1996-07-09 | Dell Usa, L.P. | Method and apparatus for low latency synchronization of signals having different clock speeds |
JP3037237B2 (ja) * | 1997-11-13 | 2000-04-24 | 日本電気アイシーマイコンシステム株式会社 | 同期回路及びその同期方法及びlsi |
US6333653B1 (en) * | 1999-11-04 | 2001-12-25 | International Business Machines Corporation | System and method for phase alignment of a plurality of clock pulses when starting, stopping and pulsing clocks |
US6754868B2 (en) * | 2001-06-29 | 2004-06-22 | Nextest Systems Corporation | Semiconductor test system having double data rate pin scrambling |
-
2003
- 2003-04-30 DE DE60320085T patent/DE60320085T2/de not_active Expired - Lifetime
- 2003-04-30 EP EP03101192A patent/EP1473619B1/en not_active Expired - Lifetime
-
2004
- 2004-03-31 US US10/814,021 patent/US7071753B2/en not_active Expired - Lifetime
- 2004-04-21 JP JP2004125305A patent/JP3913231B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE60320085T2 (de) | 2009-06-18 |
JP2004342093A (ja) | 2004-12-02 |
EP1473619B1 (en) | 2008-04-02 |
EP1473619A1 (en) | 2004-11-03 |
US7071753B2 (en) | 2006-07-04 |
DE60320085D1 (de) | 2008-05-15 |
US20040232966A1 (en) | 2004-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7793179B2 (en) | Test clock control structures to generate configurable test clocks for scan-based testing of electronic circuits using programmable test clock controllers | |
US7840861B2 (en) | Scan-based testing of devices implementing a test clock control structure (“TCCS”) | |
US6877123B2 (en) | Scan clock circuit and method therefor | |
US7155651B2 (en) | Clock controller for at-speed testing of scan circuits | |
US6671839B1 (en) | Scan test method for providing real time identification of failing test patterns and test bist controller for use therewith | |
US6598192B1 (en) | Method and apparatus for testing an integrated circuit | |
JP4874963B2 (ja) | 低周波数デジタル信号と高周波数デジタル信号との間の同期化 | |
JP4091957B2 (ja) | 複数のクロック発生回路を含むテスト可能な集積回路 | |
US5790563A (en) | Self test of core with unpredictable latency | |
US6880137B1 (en) | Dynamically reconfigurable precision signal delay test system for automatic test equipment | |
JPH0643214A (ja) | ディジタルシステムをテストするための方法及び装置 | |
US8473792B2 (en) | Logic BIST for system testing using stored patterns | |
US5488613A (en) | Scan test circuits for use with multiple frequency circuits | |
EP1776596B1 (en) | Testing of a circuit that has an asynchronous timing circuit | |
US20160349318A1 (en) | Dynamic Clock Chain Bypass | |
US20050276321A1 (en) | Circuit for PLL-based at-speed scan testing | |
US6294935B1 (en) | Built-in-self-test circuitry for testing a phase locked loop circuit | |
JP3913231B2 (ja) | 複数のクロックを供給する装置 | |
EP1812803B1 (en) | Testable integrated circuit | |
US5793777A (en) | System and method for testing internal nodes of an integrated circuit at any predetermined machine cycle | |
JP4526176B2 (ja) | Ic試験装置 | |
West et al. | Digital synchronization for reconfigurable ATE | |
JP2004144599A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060913 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060919 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140209 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |