JP3912661B2 - 光信号分離装置 - Google Patents
光信号分離装置 Download PDFInfo
- Publication number
- JP3912661B2 JP3912661B2 JP2002027742A JP2002027742A JP3912661B2 JP 3912661 B2 JP3912661 B2 JP 3912661B2 JP 2002027742 A JP2002027742 A JP 2002027742A JP 2002027742 A JP2002027742 A JP 2002027742A JP 3912661 B2 JP3912661 B2 JP 3912661B2
- Authority
- JP
- Japan
- Prior art keywords
- optical
- light
- input
- port
- interference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Communication System (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は光ファイバを伝搬する高速光通信、光交換、光情報処理等の光伝送システムに適用され、特に高速で入力する光入力信号をデマックスして一部の低速光信号を分離する光信号分離装置に関するものである。
なお、「デマックス」とは、時間多重と反対の意味、即ち時間分離を意味する。具体的には、例えば４０Ｇｂ／ｓの光信号から４ビットごとの１ビットを抜き出し、１０Ｇｂ／ｓの光信号を作ることを意味する。
【０００２】
【従来の技術】
ＩＴ技術の発展に伴う伝送容量の増加に伴い、１本の光ファイバを伝送する光伝送信号のビットレートは１０Ｇｂ／ｓから２０Ｇｂ／ｓ、４０Ｇｂ／ｓさらには１００Ｇｂ／ｓへと増加する傾向にある。ここで問題となるのが異なるビットレートを持つ信号どうしの接続である。
【０００３】
例えば２０Ｇｂ／ｓの信号を伝送する光ファイバ複数本を束ねて１００Ｇｂ／ｓにする場合を考える。一般にあるユーザが使用するビットレートは高々２．５Ｇｂ／ｓ程度のため、２０Ｇｂ／ｓの場合には８ユーザ、１００Ｇｂ／ｓの場合には４０ユーザ分の信号が時間多重されている。また、２．５Ｇｂ／ｓに必要な１ビットあたりのパルス幅は４００ｐｓｅｃ、１００Ｇｂ／ｓに必要な１ビットあたりのパルス幅は１０ｐｓである。
【０００４】
つまり、２０Ｇｂ／ｓから１００Ｇｂ／ｓに束ねる場合には、２０Ｇｂ／ｓの信号から所望する２．５Ｇｂ／ｓの信号を取り出し、そのパルス幅を圧縮した上で複数個束ねて１００Ｇｂ／ｓを生成する。
【０００５】
ここで重要な技術は２０Ｇｂ／ｓから所望の２．５Ｇｂ／ｓを取り出し、さらに４００ｐｓｅｃから１０ｐｓｅｃにパルス圧縮する技術である。さらに、所望の２．５Ｇｂ／ｓ以外の２０Ｇｂ／ｓは、（所望の２．５Ｇｂ／ｓの信号を消去した上で）異なるファイバに出力する必要がある。
【０００６】
図２は従来の光信号分離装置を説明する図である。図２に示す光信号分離装置は相互位相変調型の波長変換素子を利用したもので、１０１，１０２，１０３，１０４が光カプラ、１０５，１０６は半導体光増幅器であり、全体でマッハ・ツェンダー干渉計を構成した波長変換素子である。
【０００７】
また１０７は短パルス光入力用ポート、１０８は信号光入力用ポート、１１０，１１１は出力用ポート、１１２は短パルスクロック光源、１１４は光変調器である。
【０００８】
図２において、短パルス光入力用ポート１０７より波長λ２の短パルスクロック光を入力し、信号光入力用ポート１０８より波長λ１の２０Ｇｂ／ｓ信号光を入力すると、短パルスクロック光が入力されている間だけ、波長λ２の波長変換光が出力用ポート１１１に出力される。すなわち、短パルスクロック光のパルス幅を１０ｐｓ、周期を２．５ＧＨｚにすると、２０Ｇｂ／ｓの信号光から２．５Ｇｂ／ｓ・パルス幅１０ｐｓの信号（波長変換光）を分離することができ、この分離した信号を４０個時間多重することにより、１００Ｇｂ／ｓの信号を生成することができる。
【０００９】
一方で、入力された２０Ｇｂ／ｓの信号は出力用ポート１１０にも出力される。ここで、出力用ポート１１０から出力される信号の中から、出力用ポート１１１に出力された信号を分離するために、出力用ポート１１１に出力された信号と同じ信号成分を光変調器１１４によって消去する。
【００１０】
上記の方法によって２０Ｇｂ／ｓの信号から所望の２．５Ｇｂ／ｓを分離したうえで、パルス圧縮を行い、さらに分離した信号を消去することも可能になる。
【００１１】
図３は従来の別の光信号分離装置を説明する図である。図３に示す光信号分離装置はサニャック干渉計型の波長変換素子を利用したもので、２０１，２０２は光カプラ、２０３は半導体光増幅器である。また２０５は光信号入力用ポート、２０４はクロック光入力用ポート、２０６はクロック光源、２０７，２０９は出力用ポート、２０８は光変調器である。また半導体光増幅器２０３はサニャック干渉計のループの中央からずれた位置にあり、波長変換素子のウィンドウとして１０ｐｓとなるように形成されている。
【００１２】
図３において、光信号入力用ポート２０５に波長λ１の２０Ｇｂ／ｓの光信号を入力し、クロック光入力用ポート２０４に波長λ２、５０ｐｓ幅、２．５ＧＨｚの光クロック信号を入力すると、光クロック信号があるときだけの信号が２０ＧＨｚの光信号から分離され、出力用ポート２０７に波長λ２の波長変換光として出力される。このとき、サニャック干渉計のウィンドウから、パルス幅１０ｐｓ、２．５Ｇｂ／ｓの信号になっている。
【００１３】
上記の方法は入力用のクロック光源２０６のパルス幅として、１０ｐｓではなく、５０ｐｓのものを利用可能である。このパルス幅はモードロックレーザを用いる必要はなく、安定な変調器付き半導体レーザを用いることができる。
【００１４】
一方で、入力された２０Ｇｂ／ｓの信号は出力用ポート２０９にも出力される。ここで、出力用ポート２０９から出力される信号の中から、出力用ポート２０７に出力された信号を分離するために、出力用ポート２０９に出力された信号と同じ信号成分を光変調器２０８によって消去する。
【００１５】
上記の方法によって２０Ｇｂ／ｓの信号から所望の２．５Ｇｂ／ｓを分離したうえで、パルス圧縮を行い、さらに分離した信号を消去することも可能になる。
【００１６】
【発明が解決しようとする課題】
ところで、図２に示す従来の光信号分離装置には、次のような欠点があった。すなわち、１０ｐｓの信号を作るためには、１０ｐｓのパルス幅を持つ短パルスクロック光源１１２が必要である。この短パルスクロック光源１１２としては、半導体型もしくはファイバ型のモードロックレーザを用いるが、半導体型の場合には２．５Ｇｂ／ｓの正確な周波数を得るのが困難であり、また共振長が長いファイバ型の場合には温度変動に伴う共振器長変化のために安定動作が困難という欠点があった。また、分離した信号を消去するために光変調器１１４を必要とする欠点があった。当然、分離する信号と消去する信号は同一のものである必要があり、同期等が困難であった。
【００１７】
また図３に示す従来の光信号分離装置には、次のような欠点があった。すなわち、分離した信号を消去するために光変調器２０８を必要とする欠点があった。当然、分離する信号と消去する信号は同一のものである必要があり、同期等が困難であった。
【００１８】
本発明は、上記の従来技術の欠点に鑑み、モードロックレーザを必要としない程度の幅広のパルス幅の光源で分離を行うことができ、かつ光変調器を必要としない光信号分離装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決する本発明の構成は、高速で入力される光信号をデマックスして一部の低速光信号を分離する光信号分離装置であって、
２つのポート ( Ｐ 11, Ｐ 12) 及び２つのポート ( Ｐ 13, Ｐ 14) を有する光合分波器(1100)と、両端が前記光合分波器(1100) のポート ( Ｐ 13, Ｐ 14)に接続されたループ導波路(1200)と、マッハ・ツェンダー干渉計型波長変換素子(1300)と、前記低速光信号のビットレートと対応する周波数となっているクロック光を発生するクロック光源(1400)と、連続光を発生する連続光源(1500)とで構成されており、
前記マッハ・ツェンダー干渉計型波長変換素子(1300)は、光干渉回路を構成する２本の干渉用光導波路(1301,1302)と、２本の干渉用光導波路 (1301,1302) を一端側で光結合する第１の光カプラ (1307) と、２本の干渉用光導波路 (1301,1302) を他端側で光結合する第 2 の光カプラ (1310) と、前記第１の光カプラ (1307) と前記第 2 の光カプラ (1310) との間の位置において前記干渉用光導波路(1301,1302)にそれぞれ介装された半導体光増幅器(1303,1304)と、光信号が入力される光信号用光導波路(1305)と、前記光信号用光導波路 (1305) と一方の前記干渉用光導波路 (1301) とを光結合しており前記光信号用光導波路 (1305) に入力された光信号を前記干渉用光導波路 (1301) を介して前記半導体光増幅器 (1303) に入力する第３の光カプラ (1308) と、前記クロック光源(1400)からのクロック光が入力されるクロック光用光導波路(1306)と、前記クロック光用光導波路 (1306) と他方の前記干渉用光導波路 (1302) とを光結合しており前記クロック光源 (1400) から前記クロック光用光導波路 (1306) に入力されたクロック光を前記干渉用光導波路 (1302) を介して前記半導体光増幅器 (1304) に入力する第 4 の光カプラ (1309) とを有し、
しかも、前記マッハ・ツェンダー干渉計型波長変換素子 (1300) は、他方の前記干渉用光導波路 (1302) の一端側のポート ( Ｐ 3) に連続光が入力されると共に前記半導体光増幅器 (1303) に光信号が入力されると波長変換光を他方の前記干渉用光導波路 (1302) の他端側のポート（Ｐ７）から出力し、他方の前記干渉用光導波路 (1302) の一端側のポート ( Ｐ 3) に連続光が入力されると共に前記半導体光増幅器 (1303)) に光信号が入力され更に前記半導体光増幅器 (1304) にクロック光が入力されると波長変換光を一方の前記干渉用光導波路 (1301) の他端側のポート（Ｐ 6 ）から出力し、一方の前記干渉用光導波路 (1301) の他端側のポート ( Ｐ 6) に連続光が入力されると共に前記半導体光増幅器 (1303) に光信号が入力されると波長変換光を一方の前記干渉用光導波路 (1301) の一端側のポート（Ｐ 2 ）から出力し、一方の前記干渉用光導波路 (1301) の他端側のポート ( Ｐ 3) に連続光が入力されると共に前記半導体光増幅器 (1303)) に光信号が入力され更に前記半導体光増幅器 (1304) にクロック光が入力されると波長変換光を他方の前記干渉用光導波路 (1302) の一端側のポート（Ｐ 3 ）から出力する特性を有し、
前記連続光源(1500)は前記光合分波器(1100) のポート( Ｐ 11)に接続され、
前記光合分波器 (1100) は、ポート ( Ｐ 13, Ｐ 14) から入力されてくる光の位相が同じであるときにはポート ( Ｐ 11) から光を出力し、ポート ( Ｐ 13, Ｐ 14) から入力されてくる光の位相が反転しているときにはポート ( Ｐ 12) から光を出力し、
前記マッハ・ツェンダー干渉計型波長変換素子(1300)が前記ループ導波路(1200)の中央の位置からずれた位置に介装されてサニャック型波長変換装置が形成され、しかも、サニャック型波長変換装置によるウィンドウ時間がデマックスされた低速光信号の１ビットに要する時間と等しくもしくは短くなるように、前記マッハ・ツェンダー干渉計型波長変換素子(1300)の介装位置が調整されていることを特徴とする。
【００２０】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき詳細に説明する。
【００２１】
図１は本発明の実施の形態にかかる光信号分離装置１０００を示す。この光信号分離装置１０００は、２入力２出力の光合分波器１１００と、両端が光合分波器１１００に接続された光ファイバで形成したループ導波路１２００と、マッハ・ツェンダ干渉計型波長変換素子１３００と、クロック光源１４００と、連続光源１５００を主要部材として構成されている。
【００２２】
マッハ・ツェンダ干渉計型波長変換素子１３００は、光干渉回路を形成する２本の干渉用光導波路１３０１，１３０２と、この干渉用光導波路１３０１，１３０２に介装された半導体光増幅器１３０３，１３０４と、光信号用光導波路１３０５と、クロック光用光導波路１３０６と、光カプラ１３０７〜１３１０を有している。またＰ１〜Ｐ８はポートである。
【００２３】
光信号用光導波路１３０５には、波長がλ１でビットレートが２０Ｇｂ／ｓの光信号Ｓ１がポートＰ１を介して入力される。この光信号Ｓ１は光カプラ１３０８を介して干渉用光導波路１３０１に入ってから半導体光増幅器１３０３に入力される。
【００２４】
クロック光源１４００は、波長がλ１で、周波数が２．５ＧＨｚで、パルス幅が５０ｐｓのクロック光ＣＬを発生し、このクロック光ＣＬはポートＰ４を介してクロック光用光導波路１３０６に入力される。クロック光ＣＬは光カプラ１３０９を介して干渉用光導波路１３０２に入ってから半導体光増幅器１３０４に入力される。
【００２５】
ループ導波路１２００は、その両端が光合分波器１１００のポートＰ１３，Ｐ１４に接続されている。この光合分波器１１００のポートＰ１１には、連続光源１５００から波長がλ２の連続光ＣＷが入射される。この連続光ＣＷは、光合分波器１１００にて分岐し、ループ導波路１２００中を、右回りの連続光ＣＷ（Ｒ）と左回りの連続光ＣＷ（Ｌ）となって進行し、一周してきてから光合分波器１１００に戻ってくる。このとき戻ってきた右回りと左回りの光の位相が同じであるときには、光の干渉効果により光はポートＰ１１から出力され、戻ってきた右回りと左回りの光の位相が反転しているときには、光の干渉効果により光はポートＰ１２から出力される。
【００２６】
マッハ・ツェンダ干渉計型波長変換素子１３００は、ループ導波路１２００の中央の位置から僅かにずれた位置に介装されている。換言するとループ導波路１２００は、右側の長い導波路１２００ａと左側の短い導波路１２００ｂに分離されており、導波路１２００ａの先端が干渉用光導波路１３０１の右端であるポートＰ６に接続され、導波路１２００ｂの先端が干渉用光導波路１３０２の左端であるポートＰ３に接続されている。このように、ループ導波路１２００中にマッハ・ツェンダ干渉計型波長変換素子１３００が介装されることにより、サニャック型（ループ型）波長変換装置が形成されることになる。そして、このサニャック型波長変換装置によるウィンドウ時間（ウィンドウ幅）が１０ｐｓとなるように、即ち、ポートＰ１２から出力される光のパルス幅が１０ｐｓとなるように、導波路１２００ａ，１２００ｂの長さが調整されている。つまり、ループ導波路１２００中に介装されたマッハ・ツェンダ干渉計型波長変換素子１３００の介装位置が調整されている。
【００２７】
上記構成となっている本実施の形態にかかる光信号分離装置１０００において、波長変換素子１３００の入力ポートＰ１に、波長がλ１でビットレートが２０Ｇｂ／ｓの光信号Ｓ１を入力するとともに、連続光源１５００から出力された波長がλ２の連続光ＣＷ（＝右回りの連続光ＣＷ（Ｒ））を、光合分波器１１００及びループ導波路１２００ｂを通じて波長変換素子１３００の入力ポートＰ３に入力すると、波長がλ２となった波長変換光信号Ｓ２がポートＰ７から出力される。
【００２８】
つまり、ポートＰ３に入力された連続光ＣＷは光カプラ１３０７にて分岐してそれぞれ半導体光増幅器１３０３，１３０４に入力され、半導体光増幅器１３０３，１３０４を通過した連続光ＣＷは光カプラ１３１０にて合波される。光信号Ｓ１が光信号用光導波路１３０５及び光カプラ１３０８を介して一方の半導体光増幅器１３０３に入ると、この半導体光増幅器１３０３での屈折率変化が引き起こされる。このため、半導体光増幅器１３０３を通過してきた連続光ＣＷと、半導体光増幅器１３０４を通過してきた連続光ＣＷとの間に位相差が生じ、半導体光増幅器１３０３，１３０４を通過してきた連続光ＣＷが光カプラ１３１０にて合波されると、干渉効果により位相状態が強度変化に変換されてポートＰ７から光が出力される。このため、ポートＰ７から、光信号Ｓ１の信号状態を有すると共に波長がλ２となっている波長変換光信号Ｓ２が出力される。
【００２９】
この状態でクロック光源１４００から、波長がλ１で、周波数が２．５ＧＨｚで、パルス幅が５０ｐｓのクロック光ＣＬを、波長変換素子１３００のポートＰ４に入力すると、クロック光ＣＬが入っている間だけ波長変換光信号Ｓ２が出力ポートＰ６から出力される。つまり、クロック光ＣＬがクロック光用光導波路１３０６及び光カプラ１３０９を介して半導体光増幅器１３０４に入射されると、この半導体光増幅器１３０４での屈折率変化が引き起こされる（このとき半導体光増幅器１３０３は光信号Ｓ１が入射されることにより屈折率変化が引き起こされている）。
【００３０】
このため、半導体光増幅器１３０３を通過してきた連続光ＣＷと、半導体光増幅器１３０４を通過してきた連続光ＣＷとの間に位相差が無くなり、半導体光増幅器１３０３，１３０４を通過してきた連続光ＣＷが光カプラ１３１０にて合波されると、干渉効果により位相状態が強度変化に変換されて光がポートＰ６から出力される。この結果、クロック光ＣＬが入っている期間（クロック光ＣＬがハイレベルとなっている期間）では、ポートＰ６から、光信号Ｓ１の信号状態を有すると共に波長がλ２となっている波長変換光信号Ｓ２が出力される。このようにクロック光ＣＬが入っている期間では、波長変換光信号Ｓ２は、ポートＰ７から出力されず、ポートＰ６からのみ出力される。
【００３１】
これにより２０Ｇｂ／ｓの光信号Ｓ１から２．５Ｇｂ／ｓを分離することができる。言い換えると、出力ポートＰ７から出力される波長変換信号Ｓ２の中から、ポートＰ６側に分離された信号成分を消去することができる。
【００３２】
同様にして、クロック光ＣＬが入っている期間では、ポートＰ３から、光信号Ｓ１の信号状態を有すると共に波長がλ２となっている波長変換光信号Ｓ２が出力される。つまり、連続光源１５００から出力された波長がλ２の連続光ＣＷ（＝左回りの連続光ＣＷ（Ｌ））をポートＰ６に入力すると、この連続光ＣＷは光カプラ１３１０にて分岐され、半導体光増幅器１３０３，１３０４を通過してから光カプラ１３０７にて合波される。このとき、半導体光増幅器１３０３に光信号Ｓ１が入力され、半導体光増幅器１３０４にクロック光ＣＬが入力されている期間では、波長がλ２となった波長変換光信号Ｓ２がポートＰ３から出力されるのである。
【００３３】
また、分離された２．５Ｇｂ／ｓの信号はサニャック干渉計に入り、ウィンドウ幅の１０ｐｓによってパルス圧縮されて出力ポートＰ１２から出力される。つまり、ポートＰ３から出力された波長変換光信号Ｓ２が、長さの短い方の導波路１２００ｂを通って光合分波器１１００に到着した時点から、ポートＰ７から出力された波長変換光信号Ｓ２が、長さの長い方の導波路１２００ａを通って光合分波器１１００に到着した時点までの期間（この期間が１０ｐｓとなるように導波路１２００ａ，１２００ｂの長さ調整がされている）においては、ポートＰ１３から入力されてくる光とポートＰ１４から入力されている光の位相が異なっているので、この期間（１０ｐｓ）においてのみ、ポートＰ１２から、波長変換光信号Ｓが出力される。つまり、パルス幅が１０ｐｓとなったデマックスされた波長変換光信号Ｓ２がポートＰ１２から出力される。
【００３４】
上記の方法によって２０Ｇｂ／ｓの光信号Ｓ１から所望の２．５Ｇｂ／ｓを分離したうえで、パルス圧縮を行い、さらに分離した信号を消去することも可能になる。
【００３５】
さらに本構成ではモードロックレーザを必要としないパルス幅の光源で分離を行うことができ、かつ光変調器を必要としない。
【００３６】
なお、上記の説明においては２０Ｇｂ／ｓの光信号Ｓ１から、２．５Ｇｂ／ｓを分離し、１０ｐｓのパルス幅にする場合について説明したが、信号のビットレート、分離する信号のビットレートおよびパルス幅は任意に設定することができる。
【００３７】
また、信号光波長λ１を除去するために、サニャック干渉計に波長λ１を除去する波長フィルタを設けても構わない。
【００３８】
また波長λ１、２０Ｇｂ／ｓの信号はＲＺ（return to zero）方式でも、ＮＲＺ（non return to zero）方式のいずれでも構わない。
【００３９】
更に、図１に示す構成においては半導体光増幅器１３０３，１３０４に注入する電流を等しくしていることを前提として説明したが、半導体光増幅器１３０３，１３０４に注入する電流を不均等にした場合には、ループ導波路１２００の左側の導波路１２００ｂをポートＰ２に接続すれば、上述した実施の形態と同じ動作が得られる。
【００４０】
【発明の効果】
以上説明したように、本発明によればモードロックレーザを必要としない程度の幅広のパルス幅の光源で分離を行うことができ、かつ光変調器を必要としない光信号分離装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる光信号分離装置を示す構成図である。
【図２】従来例の光信号分離装置を示す構成図である。
【図３】従来例の光信号分離装置の他の例を示す構成図である。
【符号の説明】
１０１〜１０４ 光カプラ
１０５，１０６ 半導体光増幅器
１０７ 短パルス光入力用ポート
１０８ 信号光入力用ポート
１１０ 出力用ポート
１１１ 出力用ポート
１１２ 短パルスクロック光源
１１４ 光変調器
２０１，２０２ 光カプラ
２０３ 半導体光増幅器
２０４ クロック光入力用ポート
２０５ 光信号入力用ポート
２０６ クロック光源
２０７ 出力用ポート
２０８ 光変調器
２０９ 出力用ポート
１０００ 光信号分離装置
１１００ 光合分波器
１２００ ループ導波路
１３００ マッハ・ツェンダ干渉計型波長変換素子
１４００ クロック光源
１５００ 連続光源
Ｓ１ 光信号
Ｓ２ 波長変換光信号
ＣＷ 連続光
【発明の属する技術分野】
本発明は光ファイバを伝搬する高速光通信、光交換、光情報処理等の光伝送システムに適用され、特に高速で入力する光入力信号をデマックスして一部の低速光信号を分離する光信号分離装置に関するものである。
なお、「デマックス」とは、時間多重と反対の意味、即ち時間分離を意味する。具体的には、例えば４０Ｇｂ／ｓの光信号から４ビットごとの１ビットを抜き出し、１０Ｇｂ／ｓの光信号を作ることを意味する。
【０００２】
【従来の技術】
ＩＴ技術の発展に伴う伝送容量の増加に伴い、１本の光ファイバを伝送する光伝送信号のビットレートは１０Ｇｂ／ｓから２０Ｇｂ／ｓ、４０Ｇｂ／ｓさらには１００Ｇｂ／ｓへと増加する傾向にある。ここで問題となるのが異なるビットレートを持つ信号どうしの接続である。
【０００３】
例えば２０Ｇｂ／ｓの信号を伝送する光ファイバ複数本を束ねて１００Ｇｂ／ｓにする場合を考える。一般にあるユーザが使用するビットレートは高々２．５Ｇｂ／ｓ程度のため、２０Ｇｂ／ｓの場合には８ユーザ、１００Ｇｂ／ｓの場合には４０ユーザ分の信号が時間多重されている。また、２．５Ｇｂ／ｓに必要な１ビットあたりのパルス幅は４００ｐｓｅｃ、１００Ｇｂ／ｓに必要な１ビットあたりのパルス幅は１０ｐｓである。
【０００４】
つまり、２０Ｇｂ／ｓから１００Ｇｂ／ｓに束ねる場合には、２０Ｇｂ／ｓの信号から所望する２．５Ｇｂ／ｓの信号を取り出し、そのパルス幅を圧縮した上で複数個束ねて１００Ｇｂ／ｓを生成する。
【０００５】
ここで重要な技術は２０Ｇｂ／ｓから所望の２．５Ｇｂ／ｓを取り出し、さらに４００ｐｓｅｃから１０ｐｓｅｃにパルス圧縮する技術である。さらに、所望の２．５Ｇｂ／ｓ以外の２０Ｇｂ／ｓは、（所望の２．５Ｇｂ／ｓの信号を消去した上で）異なるファイバに出力する必要がある。
【０００６】
図２は従来の光信号分離装置を説明する図である。図２に示す光信号分離装置は相互位相変調型の波長変換素子を利用したもので、１０１，１０２，１０３，１０４が光カプラ、１０５，１０６は半導体光増幅器であり、全体でマッハ・ツェンダー干渉計を構成した波長変換素子である。
【０００７】
また１０７は短パルス光入力用ポート、１０８は信号光入力用ポート、１１０，１１１は出力用ポート、１１２は短パルスクロック光源、１１４は光変調器である。
【０００８】
図２において、短パルス光入力用ポート１０７より波長λ２の短パルスクロック光を入力し、信号光入力用ポート１０８より波長λ１の２０Ｇｂ／ｓ信号光を入力すると、短パルスクロック光が入力されている間だけ、波長λ２の波長変換光が出力用ポート１１１に出力される。すなわち、短パルスクロック光のパルス幅を１０ｐｓ、周期を２．５ＧＨｚにすると、２０Ｇｂ／ｓの信号光から２．５Ｇｂ／ｓ・パルス幅１０ｐｓの信号（波長変換光）を分離することができ、この分離した信号を４０個時間多重することにより、１００Ｇｂ／ｓの信号を生成することができる。
【０００９】
一方で、入力された２０Ｇｂ／ｓの信号は出力用ポート１１０にも出力される。ここで、出力用ポート１１０から出力される信号の中から、出力用ポート１１１に出力された信号を分離するために、出力用ポート１１１に出力された信号と同じ信号成分を光変調器１１４によって消去する。
【００１０】
上記の方法によって２０Ｇｂ／ｓの信号から所望の２．５Ｇｂ／ｓを分離したうえで、パルス圧縮を行い、さらに分離した信号を消去することも可能になる。
【００１１】
図３は従来の別の光信号分離装置を説明する図である。図３に示す光信号分離装置はサニャック干渉計型の波長変換素子を利用したもので、２０１，２０２は光カプラ、２０３は半導体光増幅器である。また２０５は光信号入力用ポート、２０４はクロック光入力用ポート、２０６はクロック光源、２０７，２０９は出力用ポート、２０８は光変調器である。また半導体光増幅器２０３はサニャック干渉計のループの中央からずれた位置にあり、波長変換素子のウィンドウとして１０ｐｓとなるように形成されている。
【００１２】
図３において、光信号入力用ポート２０５に波長λ１の２０Ｇｂ／ｓの光信号を入力し、クロック光入力用ポート２０４に波長λ２、５０ｐｓ幅、２．５ＧＨｚの光クロック信号を入力すると、光クロック信号があるときだけの信号が２０ＧＨｚの光信号から分離され、出力用ポート２０７に波長λ２の波長変換光として出力される。このとき、サニャック干渉計のウィンドウから、パルス幅１０ｐｓ、２．５Ｇｂ／ｓの信号になっている。
【００１３】
上記の方法は入力用のクロック光源２０６のパルス幅として、１０ｐｓではなく、５０ｐｓのものを利用可能である。このパルス幅はモードロックレーザを用いる必要はなく、安定な変調器付き半導体レーザを用いることができる。
【００１４】
一方で、入力された２０Ｇｂ／ｓの信号は出力用ポート２０９にも出力される。ここで、出力用ポート２０９から出力される信号の中から、出力用ポート２０７に出力された信号を分離するために、出力用ポート２０９に出力された信号と同じ信号成分を光変調器２０８によって消去する。
【００１５】
上記の方法によって２０Ｇｂ／ｓの信号から所望の２．５Ｇｂ／ｓを分離したうえで、パルス圧縮を行い、さらに分離した信号を消去することも可能になる。
【００１６】
【発明が解決しようとする課題】
ところで、図２に示す従来の光信号分離装置には、次のような欠点があった。すなわち、１０ｐｓの信号を作るためには、１０ｐｓのパルス幅を持つ短パルスクロック光源１１２が必要である。この短パルスクロック光源１１２としては、半導体型もしくはファイバ型のモードロックレーザを用いるが、半導体型の場合には２．５Ｇｂ／ｓの正確な周波数を得るのが困難であり、また共振長が長いファイバ型の場合には温度変動に伴う共振器長変化のために安定動作が困難という欠点があった。また、分離した信号を消去するために光変調器１１４を必要とする欠点があった。当然、分離する信号と消去する信号は同一のものである必要があり、同期等が困難であった。
【００１７】
また図３に示す従来の光信号分離装置には、次のような欠点があった。すなわち、分離した信号を消去するために光変調器２０８を必要とする欠点があった。当然、分離する信号と消去する信号は同一のものである必要があり、同期等が困難であった。
【００１８】
本発明は、上記の従来技術の欠点に鑑み、モードロックレーザを必要としない程度の幅広のパルス幅の光源で分離を行うことができ、かつ光変調器を必要としない光信号分離装置を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決する本発明の構成は、高速で入力される光信号をデマックスして一部の低速光信号を分離する光信号分離装置であって、
２つのポート ( Ｐ 11, Ｐ 12) 及び２つのポート ( Ｐ 13, Ｐ 14) を有する光合分波器(1100)と、両端が前記光合分波器(1100) のポート ( Ｐ 13, Ｐ 14)に接続されたループ導波路(1200)と、マッハ・ツェンダー干渉計型波長変換素子(1300)と、前記低速光信号のビットレートと対応する周波数となっているクロック光を発生するクロック光源(1400)と、連続光を発生する連続光源(1500)とで構成されており、
前記マッハ・ツェンダー干渉計型波長変換素子(1300)は、光干渉回路を構成する２本の干渉用光導波路(1301,1302)と、２本の干渉用光導波路 (1301,1302) を一端側で光結合する第１の光カプラ (1307) と、２本の干渉用光導波路 (1301,1302) を他端側で光結合する第 2 の光カプラ (1310) と、前記第１の光カプラ (1307) と前記第 2 の光カプラ (1310) との間の位置において前記干渉用光導波路(1301,1302)にそれぞれ介装された半導体光増幅器(1303,1304)と、光信号が入力される光信号用光導波路(1305)と、前記光信号用光導波路 (1305) と一方の前記干渉用光導波路 (1301) とを光結合しており前記光信号用光導波路 (1305) に入力された光信号を前記干渉用光導波路 (1301) を介して前記半導体光増幅器 (1303) に入力する第３の光カプラ (1308) と、前記クロック光源(1400)からのクロック光が入力されるクロック光用光導波路(1306)と、前記クロック光用光導波路 (1306) と他方の前記干渉用光導波路 (1302) とを光結合しており前記クロック光源 (1400) から前記クロック光用光導波路 (1306) に入力されたクロック光を前記干渉用光導波路 (1302) を介して前記半導体光増幅器 (1304) に入力する第 4 の光カプラ (1309) とを有し、
しかも、前記マッハ・ツェンダー干渉計型波長変換素子 (1300) は、他方の前記干渉用光導波路 (1302) の一端側のポート ( Ｐ 3) に連続光が入力されると共に前記半導体光増幅器 (1303) に光信号が入力されると波長変換光を他方の前記干渉用光導波路 (1302) の他端側のポート（Ｐ７）から出力し、他方の前記干渉用光導波路 (1302) の一端側のポート ( Ｐ 3) に連続光が入力されると共に前記半導体光増幅器 (1303)) に光信号が入力され更に前記半導体光増幅器 (1304) にクロック光が入力されると波長変換光を一方の前記干渉用光導波路 (1301) の他端側のポート（Ｐ 6 ）から出力し、一方の前記干渉用光導波路 (1301) の他端側のポート ( Ｐ 6) に連続光が入力されると共に前記半導体光増幅器 (1303) に光信号が入力されると波長変換光を一方の前記干渉用光導波路 (1301) の一端側のポート（Ｐ 2 ）から出力し、一方の前記干渉用光導波路 (1301) の他端側のポート ( Ｐ 3) に連続光が入力されると共に前記半導体光増幅器 (1303)) に光信号が入力され更に前記半導体光増幅器 (1304) にクロック光が入力されると波長変換光を他方の前記干渉用光導波路 (1302) の一端側のポート（Ｐ 3 ）から出力する特性を有し、
前記連続光源(1500)は前記光合分波器(1100) のポート( Ｐ 11)に接続され、
前記光合分波器 (1100) は、ポート ( Ｐ 13, Ｐ 14) から入力されてくる光の位相が同じであるときにはポート ( Ｐ 11) から光を出力し、ポート ( Ｐ 13, Ｐ 14) から入力されてくる光の位相が反転しているときにはポート ( Ｐ 12) から光を出力し、
前記マッハ・ツェンダー干渉計型波長変換素子(1300)が前記ループ導波路(1200)の中央の位置からずれた位置に介装されてサニャック型波長変換装置が形成され、しかも、サニャック型波長変換装置によるウィンドウ時間がデマックスされた低速光信号の１ビットに要する時間と等しくもしくは短くなるように、前記マッハ・ツェンダー干渉計型波長変換素子(1300)の介装位置が調整されていることを特徴とする。
【００２０】
【発明の実施の形態】
以下に本発明の実施の形態を図面に基づき詳細に説明する。
【００２１】
図１は本発明の実施の形態にかかる光信号分離装置１０００を示す。この光信号分離装置１０００は、２入力２出力の光合分波器１１００と、両端が光合分波器１１００に接続された光ファイバで形成したループ導波路１２００と、マッハ・ツェンダ干渉計型波長変換素子１３００と、クロック光源１４００と、連続光源１５００を主要部材として構成されている。
【００２２】
マッハ・ツェンダ干渉計型波長変換素子１３００は、光干渉回路を形成する２本の干渉用光導波路１３０１，１３０２と、この干渉用光導波路１３０１，１３０２に介装された半導体光増幅器１３０３，１３０４と、光信号用光導波路１３０５と、クロック光用光導波路１３０６と、光カプラ１３０７〜１３１０を有している。またＰ１〜Ｐ８はポートである。
【００２３】
光信号用光導波路１３０５には、波長がλ１でビットレートが２０Ｇｂ／ｓの光信号Ｓ１がポートＰ１を介して入力される。この光信号Ｓ１は光カプラ１３０８を介して干渉用光導波路１３０１に入ってから半導体光増幅器１３０３に入力される。
【００２４】
クロック光源１４００は、波長がλ１で、周波数が２．５ＧＨｚで、パルス幅が５０ｐｓのクロック光ＣＬを発生し、このクロック光ＣＬはポートＰ４を介してクロック光用光導波路１３０６に入力される。クロック光ＣＬは光カプラ１３０９を介して干渉用光導波路１３０２に入ってから半導体光増幅器１３０４に入力される。
【００２５】
ループ導波路１２００は、その両端が光合分波器１１００のポートＰ１３，Ｐ１４に接続されている。この光合分波器１１００のポートＰ１１には、連続光源１５００から波長がλ２の連続光ＣＷが入射される。この連続光ＣＷは、光合分波器１１００にて分岐し、ループ導波路１２００中を、右回りの連続光ＣＷ（Ｒ）と左回りの連続光ＣＷ（Ｌ）となって進行し、一周してきてから光合分波器１１００に戻ってくる。このとき戻ってきた右回りと左回りの光の位相が同じであるときには、光の干渉効果により光はポートＰ１１から出力され、戻ってきた右回りと左回りの光の位相が反転しているときには、光の干渉効果により光はポートＰ１２から出力される。
【００２６】
マッハ・ツェンダ干渉計型波長変換素子１３００は、ループ導波路１２００の中央の位置から僅かにずれた位置に介装されている。換言するとループ導波路１２００は、右側の長い導波路１２００ａと左側の短い導波路１２００ｂに分離されており、導波路１２００ａの先端が干渉用光導波路１３０１の右端であるポートＰ６に接続され、導波路１２００ｂの先端が干渉用光導波路１３０２の左端であるポートＰ３に接続されている。このように、ループ導波路１２００中にマッハ・ツェンダ干渉計型波長変換素子１３００が介装されることにより、サニャック型（ループ型）波長変換装置が形成されることになる。そして、このサニャック型波長変換装置によるウィンドウ時間（ウィンドウ幅）が１０ｐｓとなるように、即ち、ポートＰ１２から出力される光のパルス幅が１０ｐｓとなるように、導波路１２００ａ，１２００ｂの長さが調整されている。つまり、ループ導波路１２００中に介装されたマッハ・ツェンダ干渉計型波長変換素子１３００の介装位置が調整されている。
【００２７】
上記構成となっている本実施の形態にかかる光信号分離装置１０００において、波長変換素子１３００の入力ポートＰ１に、波長がλ１でビットレートが２０Ｇｂ／ｓの光信号Ｓ１を入力するとともに、連続光源１５００から出力された波長がλ２の連続光ＣＷ（＝右回りの連続光ＣＷ（Ｒ））を、光合分波器１１００及びループ導波路１２００ｂを通じて波長変換素子１３００の入力ポートＰ３に入力すると、波長がλ２となった波長変換光信号Ｓ２がポートＰ７から出力される。
【００２８】
つまり、ポートＰ３に入力された連続光ＣＷは光カプラ１３０７にて分岐してそれぞれ半導体光増幅器１３０３，１３０４に入力され、半導体光増幅器１３０３，１３０４を通過した連続光ＣＷは光カプラ１３１０にて合波される。光信号Ｓ１が光信号用光導波路１３０５及び光カプラ１３０８を介して一方の半導体光増幅器１３０３に入ると、この半導体光増幅器１３０３での屈折率変化が引き起こされる。このため、半導体光増幅器１３０３を通過してきた連続光ＣＷと、半導体光増幅器１３０４を通過してきた連続光ＣＷとの間に位相差が生じ、半導体光増幅器１３０３，１３０４を通過してきた連続光ＣＷが光カプラ１３１０にて合波されると、干渉効果により位相状態が強度変化に変換されてポートＰ７から光が出力される。このため、ポートＰ７から、光信号Ｓ１の信号状態を有すると共に波長がλ２となっている波長変換光信号Ｓ２が出力される。
【００２９】
この状態でクロック光源１４００から、波長がλ１で、周波数が２．５ＧＨｚで、パルス幅が５０ｐｓのクロック光ＣＬを、波長変換素子１３００のポートＰ４に入力すると、クロック光ＣＬが入っている間だけ波長変換光信号Ｓ２が出力ポートＰ６から出力される。つまり、クロック光ＣＬがクロック光用光導波路１３０６及び光カプラ１３０９を介して半導体光増幅器１３０４に入射されると、この半導体光増幅器１３０４での屈折率変化が引き起こされる（このとき半導体光増幅器１３０３は光信号Ｓ１が入射されることにより屈折率変化が引き起こされている）。
【００３０】
このため、半導体光増幅器１３０３を通過してきた連続光ＣＷと、半導体光増幅器１３０４を通過してきた連続光ＣＷとの間に位相差が無くなり、半導体光増幅器１３０３，１３０４を通過してきた連続光ＣＷが光カプラ１３１０にて合波されると、干渉効果により位相状態が強度変化に変換されて光がポートＰ６から出力される。この結果、クロック光ＣＬが入っている期間（クロック光ＣＬがハイレベルとなっている期間）では、ポートＰ６から、光信号Ｓ１の信号状態を有すると共に波長がλ２となっている波長変換光信号Ｓ２が出力される。このようにクロック光ＣＬが入っている期間では、波長変換光信号Ｓ２は、ポートＰ７から出力されず、ポートＰ６からのみ出力される。
【００３１】
これにより２０Ｇｂ／ｓの光信号Ｓ１から２．５Ｇｂ／ｓを分離することができる。言い換えると、出力ポートＰ７から出力される波長変換信号Ｓ２の中から、ポートＰ６側に分離された信号成分を消去することができる。
【００３２】
同様にして、クロック光ＣＬが入っている期間では、ポートＰ３から、光信号Ｓ１の信号状態を有すると共に波長がλ２となっている波長変換光信号Ｓ２が出力される。つまり、連続光源１５００から出力された波長がλ２の連続光ＣＷ（＝左回りの連続光ＣＷ（Ｌ））をポートＰ６に入力すると、この連続光ＣＷは光カプラ１３１０にて分岐され、半導体光増幅器１３０３，１３０４を通過してから光カプラ１３０７にて合波される。このとき、半導体光増幅器１３０３に光信号Ｓ１が入力され、半導体光増幅器１３０４にクロック光ＣＬが入力されている期間では、波長がλ２となった波長変換光信号Ｓ２がポートＰ３から出力されるのである。
【００３３】
また、分離された２．５Ｇｂ／ｓの信号はサニャック干渉計に入り、ウィンドウ幅の１０ｐｓによってパルス圧縮されて出力ポートＰ１２から出力される。つまり、ポートＰ３から出力された波長変換光信号Ｓ２が、長さの短い方の導波路１２００ｂを通って光合分波器１１００に到着した時点から、ポートＰ７から出力された波長変換光信号Ｓ２が、長さの長い方の導波路１２００ａを通って光合分波器１１００に到着した時点までの期間（この期間が１０ｐｓとなるように導波路１２００ａ，１２００ｂの長さ調整がされている）においては、ポートＰ１３から入力されてくる光とポートＰ１４から入力されている光の位相が異なっているので、この期間（１０ｐｓ）においてのみ、ポートＰ１２から、波長変換光信号Ｓが出力される。つまり、パルス幅が１０ｐｓとなったデマックスされた波長変換光信号Ｓ２がポートＰ１２から出力される。
【００３４】
上記の方法によって２０Ｇｂ／ｓの光信号Ｓ１から所望の２．５Ｇｂ／ｓを分離したうえで、パルス圧縮を行い、さらに分離した信号を消去することも可能になる。
【００３５】
さらに本構成ではモードロックレーザを必要としないパルス幅の光源で分離を行うことができ、かつ光変調器を必要としない。
【００３６】
なお、上記の説明においては２０Ｇｂ／ｓの光信号Ｓ１から、２．５Ｇｂ／ｓを分離し、１０ｐｓのパルス幅にする場合について説明したが、信号のビットレート、分離する信号のビットレートおよびパルス幅は任意に設定することができる。
【００３７】
また、信号光波長λ１を除去するために、サニャック干渉計に波長λ１を除去する波長フィルタを設けても構わない。
【００３８】
また波長λ１、２０Ｇｂ／ｓの信号はＲＺ（return to zero）方式でも、ＮＲＺ（non return to zero）方式のいずれでも構わない。
【００３９】
更に、図１に示す構成においては半導体光増幅器１３０３，１３０４に注入する電流を等しくしていることを前提として説明したが、半導体光増幅器１３０３，１３０４に注入する電流を不均等にした場合には、ループ導波路１２００の左側の導波路１２００ｂをポートＰ２に接続すれば、上述した実施の形態と同じ動作が得られる。
【００４０】
【発明の効果】
以上説明したように、本発明によればモードロックレーザを必要としない程度の幅広のパルス幅の光源で分離を行うことができ、かつ光変調器を必要としない光信号分離装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる光信号分離装置を示す構成図である。
【図２】従来例の光信号分離装置を示す構成図である。
【図３】従来例の光信号分離装置の他の例を示す構成図である。
【符号の説明】
１０１〜１０４ 光カプラ
１０５，１０６ 半導体光増幅器
１０７ 短パルス光入力用ポート
１０８ 信号光入力用ポート
１１０ 出力用ポート
１１１ 出力用ポート
１１２ 短パルスクロック光源
１１４ 光変調器
２０１，２０２ 光カプラ
２０３ 半導体光増幅器
２０４ クロック光入力用ポート
２０５ 光信号入力用ポート
２０６ クロック光源
２０７ 出力用ポート
２０８ 光変調器
２０９ 出力用ポート
１０００ 光信号分離装置
１１００ 光合分波器
１２００ ループ導波路
１３００ マッハ・ツェンダ干渉計型波長変換素子
１４００ クロック光源
１５００ 連続光源
Ｓ１ 光信号
Ｓ２ 波長変換光信号
ＣＷ 連続光
Claims (1)
- 高速で入力される光信号をデマックスして一部の低速光信号を分離する光信号分離装置であって、
２つのポート ( Ｐ 11, Ｐ 12) 及び２つのポート ( Ｐ 13, Ｐ 14) を有する光合分波器(1100)と、両端が前記光合分波器(1100) のポート ( Ｐ 13, Ｐ 14)に接続されたループ導波路(1200)と、マッハ・ツェンダー干渉計型波長変換素子(1300)と、前記低速光信号のビットレートと対応する周波数となっているクロック光を発生するクロック光源(1400)と、連続光を発生する連続光源(1500)とで構成されており、
前記マッハ・ツェンダー干渉計型波長変換素子(1300)は、光干渉回路を構成する２本の干渉用光導波路(1301,1302)と、２本の干渉用光導波路 (1301,1302) を一端側で光結合する第１の光カプラ (1307) と、２本の干渉用光導波路 (1301,1302) を他端側で光結合する第 2 の光カプラ (1310) と、前記第１の光カプラ (1307) と前記第 2 の光カプラ (1310) との間の位置において前記干渉用光導波路(1301,1302)にそれぞれ介装された半導体光増幅器(1303,1304)と、光信号が入力される光信号用光導波路(1305)と、前記光信号用光導波路 (1305) と一方の前記干渉用光導波路 (1301) とを光結合しており前記光信号用光導波路 (1305) に入力された光信号を前記干渉用光導波路 (1301) を介して前記半導体光増幅器 (1303) に入力する第３の光カプラ (1308) と、前記クロック光源(1400)からのクロック光が入力されるクロック光用光導波路(1306)と、前記クロック光用光導波路 (1306) と他方の前記干渉用光導波路 (1302) とを光結合しており前記クロック光源 (1400) から前記クロック光用光導波路 (1306) に入力されたクロック光を前記干渉用光導波路 (1302) を介して前記半導体光増幅器 (1304) に入力する第 4 の光カプラ (1309) とを有し、
しかも、前記マッハ・ツェンダー干渉計型波長変換素子 (1300) は、他方の前記干渉用光導波路 (1302) の一端側のポート ( Ｐ 3) に連続光が入力されると共に前記半導体光増幅器 (1303) に光信号が入力されると波長変換光を他方の前記干渉用光導波路 (1302) の他端側のポート（Ｐ７）から出力し、他方の前記干渉用光導波路 (1302) の一端側のポート ( Ｐ 3) に連続光が入力されると共に前記半導体光増幅器 (1303)) に光信号が入力され更に前記半導体光増幅器 (1304) にクロック光が入力されると波長変換光を一方の前記干渉用光導波路 (1301) の他端側のポート（Ｐ 6 ）から出力し、一方の前記干渉用光導波路 (1301) の他端側のポート ( Ｐ 6) に連続光が入力されると共に前記半導体光増幅器 (1303) に光信号が入力されると波長変換光を一方の前記干渉用光導波路 (1301) の一端側のポート（Ｐ 2 ）から出力し、一方の前記干渉用光導波路 (1301) の他端側のポート ( Ｐ 3) に連続光が入力されると共に前記半導体光増幅器 (1303)) に光信号が入力され更に前記半導体光増幅器 (1304) にクロック光が入力されると波長変換光を他方の前記干渉用光導波路 (1302) の一端側のポート（Ｐ 3 ）から出力する特性を有し、
前記連続光源(1500)は前記光合分波器(1100) のポート( Ｐ 11)に接続され、
前記光合分波器 (1100) は、ポート ( Ｐ 13, Ｐ 14) から入力されてくる光の位相が同じであるときにはポート ( Ｐ 11) から光を出力し、ポート ( Ｐ 13, Ｐ 14) から入力されてくる光の位相が反転しているときにはポート ( Ｐ 12) から光を出力し、
前記マッハ・ツェンダー干渉計型波長変換素子(1300)が前記ループ導波路(1200)の中央の位置からずれた位置に介装されてサニャック型波長変換装置が形成され、しかも、サニャック型波長変換装置によるウィンドウ時間がデマックスされた低速光信号の１ビットに要する時間と等しくもしくは短くなるように、前記マッハ・ツェンダー干渉計型波長変換素子(1300)の介装位置が調整されていることを特徴とする光信号分離装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027742A JP3912661B2 (ja) | 2002-02-05 | 2002-02-05 | 光信号分離装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027742A JP3912661B2 (ja) | 2002-02-05 | 2002-02-05 | 光信号分離装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003228092A JP2003228092A (ja) | 2003-08-15 |
| JP3912661B2 true JP3912661B2 (ja) | 2007-05-09 |
Family
ID=27749160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002027742A Expired - Fee Related JP3912661B2 (ja) | 2002-02-05 | 2002-02-05 | 光信号分離装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3912661B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3950028B2 (ja) * | 2001-10-05 | 2007-07-25 | 日本電信電話株式会社 | 光増幅器 |
| CN101813238B (zh) * | 2010-04-20 | 2012-07-04 | 上海大学 | Sagnac/Mach-Zehnder干涉仪分布光纤传感系统及其时域定位方法 |
-
2002
- 2002-02-05 JP JP2002027742A patent/JP3912661B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003228092A (ja) | 2003-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5999293A (en) | Optical switch | |
| JP4454763B2 (ja) | 信号光を波形整形するための方法、装置及びシステム | |
| Lee et al. | All-optical comb switch for multiwavelength message routing in silicon photonic networks | |
| EP0591042B1 (en) | Arrayed-wave guide grating multi/demultiplexer with loop-back optical paths | |
| JP3438770B2 (ja) | 光ディジタル再生装置 | |
| JP3882979B2 (ja) | 波形整形のための装置及びシステム | |
| JP4472222B2 (ja) | 信号光を波形整形するための方法、装置及びシステム | |
| KR20090049569A (ko) | 광 스위치 및 광 스위치를 이용한 광 파형 모니터 장치 | |
| JP3732371B2 (ja) | 光信号発生回路 | |
| JP3912661B2 (ja) | 光信号分離装置 | |
| JP4067937B2 (ja) | 光通信システム及び光通信方法 | |
| JP3201566B2 (ja) | 光多重分離回路 | |
| JP4007985B2 (ja) | 光スイッチ | |
| EP1158318A2 (en) | Reconfigurable multi-channel filters having enhanced channel bandwidth | |
| JP3936886B2 (ja) | 光変調・光多重回路 | |
| KR100701120B1 (ko) | 3ｒ 재생기 | |
| JP2002357855A (ja) | 光パルス挿入装置 | |
| JP3753229B2 (ja) | 高速波長変換装置 | |
| US20090290827A1 (en) | Nonlinear optical loop mirrors | |
| JP2001320330A (ja) | 強度変調とクロストカー効果による位相変調とによる同期光再生器 | |
| JP3201564B2 (ja) | 光多重化回路 | |
| EP1408633A1 (en) | Apparatus and method for regeneration of optical pulses | |
| JP2003124912A (ja) | 偏波面保存光ファイバを用いたｗｄｍ光伝送システム | |
| JP2005328564A (ja) | 光信号発生回路 | |
| JP3738991B2 (ja) | 高速光ｅｘＯＲ演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20070125 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130209 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |