JP3895041B2 - IC test equipment - Google Patents

IC test equipment Download PDF

Info

Publication number
JP3895041B2
JP3895041B2 JP15737798A JP15737798A JP3895041B2 JP 3895041 B2 JP3895041 B2 JP 3895041B2 JP 15737798 A JP15737798 A JP 15737798A JP 15737798 A JP15737798 A JP 15737798A JP 3895041 B2 JP3895041 B2 JP 3895041B2
Authority
JP
Japan
Prior art keywords
test
latch
socket
test tray
plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15737798A
Other languages
Japanese (ja)
Other versions
JPH11352184A (en
Inventor
登 齊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP15737798A priority Critical patent/JP3895041B2/en
Publication of JPH11352184A publication Critical patent/JPH11352184A/en
Application granted granted Critical
Publication of JP3895041B2 publication Critical patent/JP3895041B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は被試験ICをテストトレイに搭載し、テストトレイに搭載した状態のまま被試験ICをテストヘッドに設けたICソケットに接触させ、試験を行なう型式のIC試験装置に関する。
【0002】
【従来の技術】
図3乃至図5を用いてテストトレイを用いたIC試験装置の概要を説明する。図3はそのIC試験装置を略線化して示した平面図を示す。図中100はテストヘッドを含むチャンバ部、200はこれから試験を行なう被試験ICを格納し、また試験済のICを分類して格納するIC格納部、300は被試験ICをチャンバ部100に送り込むローダ部、400はチャンバ部100で試験が行われた試験済のICを分類して取り出すアンローダ部、TSTはローダ部300で被試験ICが積み込まれてチャンバ部100に送り込まれ、チャンバ部100でICを試験し、試験済のICをアンローダ部400に運び出すIC搬送用のトレイを示す。以下これをテストトレイTSTと称することにする
チャンバ部100はテストトレイTSTに積み込まれた被試験ICに目的とする高温または低温の熱ストレスを与える恒温槽101と、この恒温槽101で熱ストレスが与えられた状態にあるICをテストヘッドに接触させるテストチャンバ102と、テストチャンバ102で試験されたICから、与えられた熱ストレスを除去する除熱槽103とによって構成される。つまり、恒温槽101で高温を印加した場合は送風により冷却し、室温に戻してアンローダ部400に搬出する。また恒温槽101で例えば−30℃程度の低温を印加した場合は温風乃至はヒータ等で槽内を加熱し、結露が生じない程度の温度に戻してアンローダ部400に搬出する。
【0003】
恒温槽101及び除熱槽103はテストチャンバ102より上方に突出されて配置される。恒温槽101と除熱槽103の上部間に図4に示すように基板105が差し渡され、この基板105にテストトレイ搬送手段108が装着され、このテストトレイ搬送手段108によってテストトレイTSTが、除熱槽103側から恒温槽101に向かって移送される。テストトレイTSTはローダ部300で被試験ICを積み込み、恒温槽101に運び込まれる。恒温槽101には垂直搬送手段が装着されており、この垂直搬送手段によって複数枚のテストトレイTSTが支持されてテストチャンバ102が空くまで待機する。この待機中に被試験ICに高温または低温の熱ストレスを印加する。テストチャンバ102にはその中央にテストヘッド104が配置され、テストヘッド104の上にテストトレイTSTが運ばれて被試験ICをテストヘッド104に設けたICソケットに電気的に接触させ試験を行なう。試験が終了したテストトレイTSTは除熱槽103で除熱し、ICの温度を室温に戻し、アンローダ部400に排出する。
【0004】
IC格納部200には被試験ICを格納する被試験ICストッカ201と、試験の結果に応じて分類されたICを格納する試験済ICストッカ202とが設けられる。被試験ICストッカ201には被試験ICを格納した汎用トレイKSTが積層されて保持される。この汎用トレイKSTがローダ部300に運ばれ、ローダ部300に運ばれた汎用トレイKSTからローダ部300に停止しているテストトレイTSTに被試験ICを積み替える。汎用トレイKSTからテストトレイTSTにICを運び込むIC搬送手段としては図4に示すように、基板105の上部に架設した2本のレール301と、この2本のレール301によってテストトレイTSTと汎用トレイKSTとの間を往復(この方向をY方向とする)することができる可動アーム302と、この可動アーム302によって支持され、可動アーム302に沿ってX方向に移動できる可動ヘッド303とによって構成されるX−Y搬送手段304を用いることができる。可動ヘッド303には下向きに吸着ヘッドが装着され、この吸着ヘッドが空気を吸引しながら移動し、汎用トレイKSTからICを吸着し、そのICをテストトレイTSTに搬送する。吸着ヘッドは可動ヘッド303に対して例えば8本程度装着され、一度に8個のICをテストトレイTSTに搬送する。
【0005】
図5にテストトレイTSTの構造を示す。テストトレイTSTは方形の金属フレーム12に複数の仕切フレーム13が平行かつ等間隔に形成され、これ等仕切フレーム13の両側、或いは仕切フレーム13と対向するフレーム12の辺12aにそれぞれ複数の取付け片14が等間隔に突出形成され、これ等仕切フレーム13間、または仕切フレーム13及び辺12a間と、2つの取付け片14とによりキャリア収納部15が配列構成されている。各キャリア収納部15にそれぞれ1個のICキャリア16が収納され、2つの取付け片14にファスナ17によりフローティング状態で取付けられる。ICキャリア16は1つのテストトレイTSTに16×4個程度取付けられる。
【0006】
ICキャリア16は図6に示すようにICのピン18を下面側に露出して保持する。テストヘッド104ではこの露出したICのピン18をプッシャ19によってICソケット21のソケットコンタクト21Aに押し付け、ICをICソケット21に電気的に接触させている。このためにテストヘッド104の上部には上下に移動できる昇降手段120を配置すると共に、下部には上下に移動できる支持フレーム110が設けられる。この支持フレーム110にテストトレイTSTを位置決めして支持させ、テストトレイTSTとICを上部から抑え付け、ソケットコンタクト21AにICのピン18を接触させている。
【0007】
支持フレーム110は例えば下基板111に植設した垂直シャフト112に貫通して上下方向に移動自在に支持され、バネ113によって上方に偏倚力が与えられ、垂直シャフト112の上端に設けたフランジ114によって抜け止めされ、非押下状態では支持フレーム110はフランジ114の高さの位置に支持される。この状態で上方から昇降手段120によりテストトレイTSTとICに押圧力を与えることにより、支持フレーム110はテストトレイTSTと共に下向きに移動し、ICのピン18をソケットコンタクト21Aに接触させる。
【0008】
昇降手段120は上基板121に装着されたパワーシリンダ122と、このパワーシリンダ122の可動ロッド122Aに装着された可動板123と、上基板121を推動自在に貫通し、昇降板125に連結した推動ロッド124とによって構成される。126は上基板121と下基板111との間を一体化する支柱を示す。
【0009】
【発明が解決しようとする課題】
従来は昇降手段120によってテストトレイTSTとこれに搭載されているICに下向の圧接力を与えているから、昇降手段120は比較的大きい押圧力を発生する必要がある。特にテストトレイTSTに搭載されている複数のICに対して同時に圧接力を与えるから大きな圧接力が必要となる。
【0010】
短時間に多量のICを試験するには同時に試験するICの数は多くなり、16個乃至は32個程度となり、今後この数は増える傾向にある。この結果昇降手段120の圧接力が大きくなり、これに伴なって上基板121、下基板111、支柱126の強度を大きく採らなければならないから、装置全体が大形になることと、重量も大きくなり、更に製造コストも高くなる欠点がある。今後同時に試験するICの数は更に大きくなることが予想されるため、この傾向は益々強くなり装置の大形化は避けられない状況にある。
【0011】
【課題を解決するための手段】
この発明では同時に試験されるICに対して別々に押圧力を与えるシリンダを設け、このシリンダによってICに別々に押圧力を与えると共に、この押圧力に対する反力を各IC毎に設けたラッチ手段によって吸収させる構成とするものである。
【0012】
この発明の構成によれば試験される各ICには各IC毎に設けたシリンダから押圧力が与えられ、更にその押圧力によって発生する反力は各IC毎に設けたラッチ手段によって吸収する。従って昇降手段120は昇降板を昇降させるだけの作業を行なえばよく、大きな圧接力を発生させる必要はない。
この結果、昇降手段を支持する上基板及び下基板、支柱等の強度を大きく採る必要がなくなり、装置の小形化及び低コスト化が可能となる。
【0013】
【発明の実施の形態】
図1にこの発明によるIC試験装置の実施例を示す。この発明ではテストトレイTSTに搭載され、テストトレイに搭載された状態のままにあるICをテストヘッドのICソケットに圧接させ、ICの試験を行なう構造のIC試験装置において、IC及びテストトレイTSTに下向の圧接力を与える昇降手段120に試験を行なう各IC毎に押圧用シリンダ130と、この押圧用シリンダ130とICソケット21の何れか一方にラッチ手段140とを設けた点を特徴とするものである。
【0014】
図1に示す例ではラッチ手段140を一対のラッチレバー141,141と、このラッチレバー141,141にその回動遊端を互に近接する方向に偏倚力を与えるバネ142と、ラッチレバー141の回動遊端に形成した爪143とによって構成した場合を示す。
このラッチ手段140によれば昇降板125を降下させると、一対のラッチレバー141がテストトレイTSTに搭載され試験しようとするICの両側に入り込み、爪143がICソケット21に形成した突起部21Bに係合する。この係合状態はバネ142の偏倚力によって維持される。
【0015】
この状態で押圧用シリンダ130を伸張させることにより、シリンダ130はプッシャ19を押下し、ICのピン18をソケットコンタクト21Aに圧接させる。このときシリンダ130に与えられる反力はラッチ手段140で吸収するから、複数のICのピン18から反力が発生しても上基板121と下基板111にその反力が伝わることはない。
【0016】
従って昇降手段120は単に昇降板125を昇降させるだけの駆動力を持てばよく、また上基板121と下基板111及び支柱126は多数のICから発生する反力に耐える強度を持つ必要はなく、昇降手段120の重量を支持する強度を持てば充分である。
図1の実施例において、150はラッチ手段140のラッチ状態を解除する解除手段を示す。この解除手段140は例えばシリンダ151と、アクチュエータ152とによって構成することができ、アクチュエータ152をラッチレバー141の回動遊端に係合させ、爪143を突起21Bとの係合状態から外すことによりラッチ手段140のラッチ状態を解除する。従ってICの試験終了時点でラッチ手段140のラッチ状態を解除することにより、昇降手段120を上昇させ、この状態でテストトレイTSTを例えば1ピッチ分移動させることにより他のICを試験する。
【0017】
図2はこの発明の他の実施例を示す。この実施例ではラッチレバー141をICソケット21側に軸支させ、その回動遊端部に形成した爪143を昇降板125側に設けた段部127に係合させる構造とした場合を示す。この構造によっても図1に示した実施例と同様の作用効果を奏することができることは容易に理解できよう。
【0018】
【発明の効果】
以上説明したように、この発明によればICソケット21に圧接させ各IC毎にラッチ手段140と、押圧用シリンダ130を設け、ラッチ手段140によって各ICのピン18をICソケット21のソケットコンタクト21Aに圧接させるときに発生する反力を吸収させる構造としたから、上基板121と、下基板111と、支柱126の強度は昇降手段120の重量を支える強度だけで済む。
【0019】
この結果、上基板121と、下基板111と、支柱126の厚み及び直径等を小さくすることができるから、装置を小形化することができ、また全体の重量を軽減することができる。また材料も安価にすることができるから、コストダウンが期待できる。
【図面の簡単な説明】
【図1】この発明の一実施例を説明するための断面図。
【図2】この発明の他の実施例を説明するための断面図。
【図3】従来の技術を説明するための略線的平面図。
【図4】従来の技術を説明するための斜視図。
【図5】従来の技術を説明するためのテストトレイを示す分解斜視図。
【図6】この発明の解決すべき課題を説明するための断面図。
【符号の説明】
18 ピン
19 プッシャ
21 ICソケット
21A ソケットコンタクト
110 支持フレーム
111 下基板
120 昇降手段
121 上基板
122 パワーシリンダ
123 可動板
124 推動ロッド
125 昇降板
126 支柱
127 段部
130 シリンダ
140 ラッチ手段
141 ラッチレバー
142 バネ
143 爪
150 解除手段
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an IC test apparatus of a type in which an IC to be tested is mounted on a test tray and the IC to be tested is brought into contact with an IC socket provided on a test head while being mounted on the test tray.
[0002]
[Prior art]
An outline of an IC test apparatus using a test tray will be described with reference to FIGS. FIG. 3 is a plan view showing the IC test apparatus in a schematic form. In the figure, reference numeral 100 denotes a chamber unit including a test head, 200 stores an IC under test to be tested, and an IC storage unit for classifying and storing tested ICs, and 300 sends the IC under test to the chamber unit 100. The loader unit 400 is an unloader unit that classifies and extracts the tested ICs that have been tested in the chamber unit 100. The TST is loaded into the chamber unit 100 by the loader unit 300, and is sent to the chamber unit 100. An IC carrying tray for testing an IC and carrying the tested IC to the unloader unit 400 is shown. Hereinafter, the chamber section 100, which will be referred to as a test tray TST, has a constant temperature bath 101 that applies a target high or low temperature thermal stress to the IC under test loaded on the test tray TST, and the constant temperature chamber 101 is subjected to thermal stress. The test chamber 102 is configured to bring an IC in a given state into contact with the test head, and a heat removal tank 103 that removes a given thermal stress from the IC tested in the test chamber 102. That is, when a high temperature is applied in the thermostatic chamber 101, it is cooled by blowing air, returned to room temperature, and carried to the unloader unit 400. When a low temperature of about −30 ° C., for example, is applied in the constant temperature bath 101, the inside of the bath is heated with warm air or a heater, and returned to a temperature at which no condensation occurs, and is carried out to the unloader unit 400.
[0003]
The constant temperature bath 101 and the heat removal bath 103 are disposed so as to protrude upward from the test chamber 102. As shown in FIG. 4, a substrate 105 is passed between the upper part of the constant temperature bath 101 and the heat removal bath 103, and a test tray transporting unit 108 is mounted on the substrate 105. It is transferred from the heat removal tank 103 side toward the thermostat 101. The test tray TST is loaded with the IC under test by the loader unit 300 and is carried into the thermostatic chamber 101. The constant temperature bath 101 is equipped with vertical conveying means, and a plurality of test trays TST are supported by the vertical conveying means and wait for the test chamber 102 to become empty. During this standby, high or low temperature heat stress is applied to the IC under test. A test head 104 is arranged in the center of the test chamber 102, and a test tray TST is carried on the test head 104, and an IC to be tested is brought into electrical contact with an IC socket provided on the test head 104 to perform a test. The test tray TST for which the test has been completed is removed by the heat removal tank 103, the temperature of the IC is returned to room temperature, and the test tray TST is discharged to the unloader unit 400.
[0004]
The IC storage unit 200 is provided with an IC stocker 201 to be tested for storing ICs to be tested, and a tested IC stocker 202 for storing ICs classified according to the test results. In the IC stocker 201 to be tested, general purpose trays KST storing ICs to be tested are stacked and held. This general purpose tray KST is carried to the loader unit 300, and the IC under test is transferred from the general purpose tray KST carried to the loader unit 300 to the test tray TST stopped at the loader unit 300. As shown in FIG. 4, IC conveying means for carrying ICs from the general-purpose tray KST to the test tray TST includes two rails 301 installed on the upper portion of the substrate 105, and the test rails TST and general-purpose trays by the two rails 301. The movable arm 302 is configured to reciprocate between the KST and the movable arm 302. The movable arm 302 is supported by the movable arm 302 and can move in the X direction along the movable arm 302. X-Y transport means 304 can be used. A suction head is mounted downward on the movable head 303, and the suction head moves while sucking air, sucks an IC from the general-purpose tray KST, and transports the IC to the test tray TST. For example, about eight suction heads are attached to the movable head 303, and eight ICs are conveyed to the test tray TST at a time.
[0005]
FIG. 5 shows the structure of the test tray TST. In the test tray TST, a plurality of partition frames 13 are formed in parallel and at equal intervals on a rectangular metal frame 12, and a plurality of attachment pieces are provided on both sides of the partition frames 13 or on the side 12a of the frame 12 facing the partition frames 13. 14 are formed so as to protrude at equal intervals, and the carrier storage portions 15 are arranged and arranged between the partition frames 13 or between the partition frames 13 and the sides 12a and the two attachment pieces 14. One IC carrier 16 is accommodated in each carrier accommodating portion 15 and is attached to the two attachment pieces 14 in a floating state by fasteners 17. About 16 × 4 IC carriers 16 are attached to one test tray TST.
[0006]
As shown in FIG. 6, the IC carrier 16 holds the IC pins 18 exposed on the lower surface side. In the test head 104, the exposed IC pin 18 is pressed against the socket contact 21 </ b> A of the IC socket 21 by the pusher 19 so that the IC is brought into electrical contact with the IC socket 21. For this purpose, an elevating means 120 that can be moved up and down is disposed at the top of the test head 104, and a support frame 110 that can be moved up and down is provided at the bottom. The test tray TST is positioned and supported on the support frame 110, the test tray TST and the IC are held down from above, and the IC pin 18 is brought into contact with the socket contact 21A.
[0007]
For example, the support frame 110 penetrates a vertical shaft 112 implanted in the lower substrate 111 and is supported so as to be movable in the vertical direction. A biasing force is given upward by a spring 113, and a flange 114 provided at the upper end of the vertical shaft 112. The support frame 110 is supported at the height of the flange 114 in a non-pressed state. In this state, by applying a pressing force to the test tray TST and the IC by the elevating means 120 from above, the support frame 110 moves downward together with the test tray TST, and the IC pin 18 is brought into contact with the socket contact 21A.
[0008]
The elevating means 120 includes a power cylinder 122 mounted on the upper substrate 121, a movable plate 123 mounted on a movable rod 122 </ b> A of the power cylinder 122, and a thrust coupled through the upper substrate 121 so as to be able to thrust and coupled to the lifting plate 125. And a rod 124. Reference numeral 126 denotes a support column that integrates the upper substrate 121 and the lower substrate 111.
[0009]
[Problems to be solved by the invention]
Conventionally, since the downwardly pressing force is applied to the test tray TST and the IC mounted thereon by the lifting means 120, the lifting means 120 needs to generate a relatively large pressing force. In particular, since a pressing force is simultaneously applied to a plurality of ICs mounted on the test tray TST, a large pressing force is required.
[0010]
In order to test a large number of ICs in a short time, the number of ICs to be tested simultaneously increases to about 16 to 32, and this number tends to increase in the future. As a result, the pressing force of the lifting / lowering means 120 is increased, and accordingly, the strength of the upper substrate 121, the lower substrate 111, and the support column 126 must be increased, so that the entire apparatus becomes large and heavy. Furthermore, there is a drawback that the manufacturing cost is increased. Since the number of ICs to be tested at the same time is expected to increase further in the future, this tendency becomes stronger and the size of the apparatus cannot be avoided.
[0011]
[Means for Solving the Problems]
In the present invention, a cylinder is provided that applies a separate pressing force to the ICs to be tested at the same time, and the pressing force is separately applied to the IC by this cylinder, and a reaction force against this pressing force is provided by a latch means provided for each IC. It is set as the structure made to absorb.
[0012]
According to the configuration of the present invention, a pressing force is applied to each IC to be tested from the cylinder provided for each IC, and the reaction force generated by the pressing force is absorbed by the latch means provided for each IC. Therefore, the lifting / lowering means 120 only needs to perform the work of lifting and lowering the lifting plate, and it is not necessary to generate a large pressure contact force.
As a result, it is not necessary to increase the strength of the upper and lower substrates and the support columns that support the elevating means, and the apparatus can be reduced in size and cost.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows an embodiment of an IC test apparatus according to the present invention. According to the present invention, in an IC test apparatus having a structure in which an IC mounted on a test tray TST and held in the test tray is brought into pressure contact with an IC socket of a test head to test the IC, the IC and the test tray TST It is characterized in that a pressing cylinder 130 is provided for each IC to be tested on the lifting means 120 for applying a downward pressure contact force, and a latching means 140 is provided in one of the pressing cylinder 130 and the IC socket 21. Is.
[0014]
In the example shown in FIG. 1, the latch means 140 includes a pair of latch levers 141, 141, a spring 142 that applies a biasing force to the latch levers 141, 141 in a direction in which the rotational free ends are close to each other, and a latch lever 141 The case where it comprises with the nail | claw 143 formed in the rotation free end is shown.
According to the latch means 140, when the elevating plate 125 is lowered, the pair of latch levers 141 are mounted on the test tray TST and enter both sides of the IC to be tested, and the claws 143 are formed on the protrusions 21B formed on the IC socket 21. Engage. This engaged state is maintained by the biasing force of the spring 142.
[0015]
By extending the pressing cylinder 130 in this state, the cylinder 130 pushes down the pusher 19 and presses the IC pin 18 against the socket contact 21A. At this time, since the reaction force applied to the cylinder 130 is absorbed by the latch means 140, even if reaction force is generated from the pins 18 of the plurality of ICs, the reaction force is not transmitted to the upper substrate 121 and the lower substrate 111.
[0016]
Therefore, the elevating means 120 only needs to have a driving force to simply raise and lower the elevating plate 125, and the upper substrate 121, the lower substrate 111, and the column 126 do not need to have strength to withstand reaction forces generated from a large number of ICs. It is sufficient to have the strength to support the weight of the lifting means 120.
In the embodiment of FIG. 1, reference numeral 150 denotes release means for releasing the latch state of the latch means 140. The releasing means 140 can be constituted by, for example, a cylinder 151 and an actuator 152. By engaging the actuator 152 with the free rotation end of the latch lever 141 and releasing the claw 143 from the engaged state with the protrusion 21B. The latch state of the latch means 140 is released. Therefore, by releasing the latching state of the latch means 140 at the end of the IC test, the elevating means 120 is raised, and another IC is tested by moving the test tray TST by, for example, one pitch in this state.
[0017]
FIG. 2 shows another embodiment of the present invention. In this embodiment, the latch lever 141 is pivotally supported on the IC socket 21 side, and the claw 143 formed on the rotating free end thereof is engaged with the stepped portion 127 provided on the lifting plate 125 side. It can be easily understood that this structure can achieve the same effects as the embodiment shown in FIG.
[0018]
【The invention's effect】
As described above, according to the present invention, the IC socket 21 is pressed against the IC socket 21 and the latch means 140 and the pressing cylinder 130 are provided for each IC. The latch means 140 allows the pin 18 of each IC to be connected to the socket contact 21A of the IC socket 21. Therefore, the upper substrate 121, the lower substrate 111, and the column 126 need only be strong enough to support the weight of the lifting / lowering means 120.
[0019]
As a result, the thickness and diameter of the upper substrate 121, the lower substrate 111, and the column 126 can be reduced, so that the apparatus can be reduced in size and the overall weight can be reduced. In addition, since the material can be made inexpensive, cost reduction can be expected.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view for explaining an embodiment of the present invention.
FIG. 2 is a cross-sectional view for explaining another embodiment of the present invention.
FIG. 3 is a schematic plan view for explaining a conventional technique.
FIG. 4 is a perspective view for explaining a conventional technique.
FIG. 5 is an exploded perspective view showing a test tray for explaining a conventional technique.
FIG. 6 is a cross-sectional view for explaining a problem to be solved by the present invention.
[Explanation of symbols]
18 pin 19 pusher 21 IC socket 21A socket contact 110 support frame 111 lower substrate 120 elevating means 121 upper substrate 122 power cylinder 123 movable plate 124 thrust rod 125 elevating plate 126 column 127 step 130 cylinder 140 latch means 141 latch lever 142 spring 143 Claw 150 release means

Claims (3)

A.平面状に複数のICを搭載したテストトレイと、
B.このテストトレイに支持されたICの下部に配置されるICソケットと、
C.上記テストトレイの上部において昇降自在に支持された昇降板と、
D.この昇降板に支持され上記昇降板が降下動作するとき上記テストトレイに支持されたICと係合する複数のプッシャと、
E.各プッシャと上記昇降板との間に装着され各プッシャに下向の偏倚力を与える押圧用シリンダと、
F.上記昇降板と上記ICソケットの何れか一方に回動自在に支持され、上記昇降板が降下動作時に他方と係合して上記押圧用シリンダの伸張力を上記プッシャを介して上記ICに与え、上記押圧用シリンダに与えられる反力を吸収するラッチ手段と、
G.このラッチ手段の係合状態を外す解除手段と、
によって構成したことを特徴とするIC試験装置。
A. A test tray with a plurality of ICs mounted on a plane;
B. An IC socket disposed under the IC supported by the test tray;
C. An elevating plate supported at the upper part of the test tray so as to be movable up and down;
D. A plurality of pushers engaged with the IC supported by the test tray when the lift plate is lowered by the lift plate;
E. A pressing cylinder that is mounted between each pusher and the lifting plate and applies a downward biasing force to each pusher;
F. The lift plate is rotatably supported by one of the lift plate and the IC socket, and the lift plate engages with the other during the lowering operation to apply the extension force of the pressing cylinder to the IC through the pusher. Latch means for absorbing the reaction force applied to the pressing cylinder;
G. Release means for releasing the engagement state of the latch means;
An IC test apparatus characterized by comprising:
請求項1記載のIC試験装置において、上記ラッチ手段は上記昇降板側に回動自在に支持した一対のラッチレバーによって構成し、上記昇降板が降下した状態で上記ラッチレバーの回動遊端に形成した爪を上記ICソケットに係合させる構造としたことを特徴とするIC試験装置。2. The IC test apparatus according to claim 1, wherein the latch means is constituted by a pair of latch levers rotatably supported on the elevating plate side, and is provided at a rotating free end of the latch lever with the elevating plate lowered. An IC testing device characterized in that the formed claw is structured to engage with the IC socket. 請求項1記載のIC試験装置において、上記ラッチ手段を構成する上記ラッチレバーを上記ICソケット側に回動自在に支持し、上記昇降板が降下した状態で上記ラッチレバーの回動遊端に形成した爪を上記昇降板側に係合させる構造としたことを特徴とするIC試験装置。2. The IC test apparatus according to claim 1, wherein the latch lever constituting the latch means is rotatably supported on the IC socket side, and is formed at a rotating free end of the latch lever in a state where the elevating plate is lowered. An IC testing device characterized in that the nail is engaged with the lifting plate side.
JP15737798A 1998-06-05 1998-06-05 IC test equipment Expired - Fee Related JP3895041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15737798A JP3895041B2 (en) 1998-06-05 1998-06-05 IC test equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15737798A JP3895041B2 (en) 1998-06-05 1998-06-05 IC test equipment

Publications (2)

Publication Number Publication Date
JPH11352184A JPH11352184A (en) 1999-12-24
JP3895041B2 true JP3895041B2 (en) 2007-03-22

Family

ID=15648334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15737798A Expired - Fee Related JP3895041B2 (en) 1998-06-05 1998-06-05 IC test equipment

Country Status (1)

Country Link
JP (1) JP3895041B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101864229B1 (en) * 2016-09-08 2018-06-04 주식회사 윌테크 Jig pallet auto cleaner for electronic goods aging test equipment
KR102065972B1 (en) * 2018-11-01 2020-01-14 세메스 주식회사 Test handler
CN117406067B (en) * 2023-12-11 2024-02-13 上海捷策创电子科技有限公司 Pressure detection device and method for chip test seat

Also Published As

Publication number Publication date
JPH11352184A (en) 1999-12-24

Similar Documents

Publication Publication Date Title
JP3591679B2 (en) IC tray removal device and IC tray storage device
KR101346391B1 (en) Wafer inspection apparatus
US20090255930A1 (en) Substrate accommodating tray pallet and substrate transfer system
JPH1064982A (en) Substrate support mechanism and substrate treatment unit
JP2005003663A (en) Element-accommodating apparatus of semiconductor element test handler
JP3895041B2 (en) IC test equipment
CN112789705B (en) Multi-module chip manufacturing device
JP7190977B2 (en) SUBSTRATE PROCESSING APPARATUS AND SUBSTRATE PROCESSING METHOD
KR100946335B1 (en) Unit for transferring customer trays, method of transferring customer trays, and test handler having the unit for transferring customer trays
KR100212715B1 (en) Wafer loading device in bake chamber
JP3314663B2 (en) Chip bonding equipment
US8847122B2 (en) Method and apparatus for transferring substrate
JP3379077B2 (en) IC test equipment
US4728243A (en) Carrier manual load/unload work station
JPH0943310A (en) Ic test device
JPH08290830A (en) Transfer device for customer tray of semiconductor element inspection machine
KR100352609B1 (en) Contact device for tester handler
JP2751585B2 (en) Eutectic bonding equipment
KR102288733B1 (en) Substrate processing apparatus
KR100262266B1 (en) Carrier module in test tray for testing semiconductor device
KR102235493B1 (en) Substrate processing apparatus
JPH0526753Y2 (en)
US20020109516A1 (en) Clamping and unclamping apparatus for a semiconductor test board
JP2001024048A (en) Etching apparatus
JP4254980B2 (en) Wafer transfer equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050318

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20051109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees