JP3892273B2 - Transistor bias circuit - Google Patents
Transistor bias circuit Download PDFInfo
- Publication number
- JP3892273B2 JP3892273B2 JP2001324116A JP2001324116A JP3892273B2 JP 3892273 B2 JP3892273 B2 JP 3892273B2 JP 2001324116 A JP2001324116 A JP 2001324116A JP 2001324116 A JP2001324116 A JP 2001324116A JP 3892273 B2 JP3892273 B2 JP 3892273B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- collector
- base
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トランジスタのバイアス回路に係わり、特に、携帯電話機の出力用トランジスタのパワーコントロールに好適なバイアス回路に関する。
【０００２】
【従来の技術】
図５（Ａ）は、ＨＢＴ（ヘテロバイポーラトランジスタ）の伝達特性、図５（Ｂ）は、その測定回路を示す図である。図５に示すように、ベース電圧（Ｖｂｂ）を増加させると、トランジスタ（Ｔｒ０）のベース・エミッタ間電圧が１．２〜１．４Ｖ程度で急激に立ち上がる。このような特性のトランジスタ（Ｔｒ０）のベースに高周波信号を入力した場合、コレクタから取り出される出力は、急激に立ち上がる。
【０００３】
携帯電話機では、基地局と端末の距離を検出し、距離に応じて出力パワーをコントロールし、基地局に近いときは弱く、遠いときは強い信号を出力するように調節している。携帯電話機の出力段に上記した特性のトランジスタを用いる場合、トランジスタ（Ｔｒ０）のベース・エミッタ間電圧が、１．２〜１．４Ｖ程度で急激に立ち上がるから、パワー制御がしにくいという欠点があった。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、上記した従来技術の欠点を改良し、特に、ＨＢＴのような急峻な伝達特性を持ったトランジスタに緩やかなコレクタ電流カーブを与え、携帯電話機のパワーコントロールを容易にすることを可能にした新規なトランジスタのバイアス回路を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は上記した目的を達成するため、基本的には、以下に記載されたような技術構成を採用するものである。
【０００６】
即ち、本発明に係わるトランジスタのバイアス回路の第１態様は、
高周波信号を増幅するトランジスタのバイアス回路であって、
コレクタに第１の抵抗器を介して所定の電圧が印加され、エミッタがグランドに接続される第１のトランジスタと、コレクタに第２の抵抗器を介して所定の電圧が印加され、エミッタが前記高周波信号増幅用のトランジスタのベースに接続され、ベースが前記第１のトランジスタのコレクタに接続される第２のトランジスタと、前記第１のトランジスタのベースと前記第２のトランジスタのエミッタ間に設けた第３の抵抗器とからなるカレントミラー回路を設けると共に、
前記第１のトランジスタのコレクタとグランド間に、前記第１の抵抗器を流れる電流をグランドに流す分流手段を設け、この分流手段を流れる電流を制御することで、前記高周波信号増幅用のトランジスタのベースバイアス電圧を制御するトランジスタのバイアス回路において、
前記分流手段は、
コレクタが前記第１のトランジスタのコレクタに接続され、エミッタが第４の抵抗器を介してグランドに接続される第３のトランジスタと、
電源と前記第３のトランジスタのベースとの間に直列接続された第５の抵抗器及び第６の抵抗器と、
前記第３のトランジスタのベースとグランド間に設けられた第７の抵抗器とダイオードとの直列回路と、
前記第５の抵抗器と第６の抵抗器との接続ノードの電圧を制御する制御回路と、
で構成したことを特徴とするものであり、
叉、第２態様は、
高周波信号を増幅するトランジスタのバイアス回路であって、
コレクタに第１の抵抗器を介して所定の電圧が印加され、エミッタがグランドに接続される第１のトランジスタと、前記第１のトランジスタのベース・コレクタ間に設けた第３の抵抗器とからなるカレントミラー回路を設けると共に、
前記第１のトランジスタのコレクタとグランド間に、前記第１の抵抗器を流れる電流をグランドに流す分流手段を設け、この分流手段を流れる電流を制御することで、前記高周波信号増幅用のトランジスタのベースバイアス電圧を制御するトランジスタのバイアス回路において、
前記分流手段は、
コレクタが前記第１のトランジスタのコレクタに接続され、エミッタが第４の抵抗器を介してグランドに接続される第３のトランジスタと、
電源と前記第３のトランジスタのベースとの間に直列接続された第５の抵抗器及び第６の抵抗器と、
前記第３のトランジスタのベースとグランド間に設けられた第７の抵抗器とダイオードとの直列回路と、
前記第５の抵抗器と第６の抵抗器との接続ノードの電圧を制御する制御回路と、
で構成したことを特徴とするものであり、
叉、第３態様は、
前記制御回路は、前記第５の抵抗器と第６の抵抗器との接続ノードにコレクタが接続され、エミッタがグランドに接続され、ベースに制御電圧が印加される第４のトランジスタで構成したことを特徴とするものであり、
叉、第４態様は、
前記高周波信号増幅用のトランジスタ及び前記第１乃至第４のトランジスタは、ヘテロバイポーラトランジスタであることを特徴とするものである。
【０００７】
【発明の実施の形態】
本発明に係わるトランジスタのバイアス回路は、
高周波信号を増幅するトランジスタのバイアス回路であって、
コレクタに第１の抵抗器を介して所定の電圧が印加され、エミッタがグランドに接続される第１のトランジスタと、コレクタに第２の抵抗器を介して所定の電圧が印加され、エミッタが前記高周波信号増幅用のトランジスタのベースに接続され、ベースが前記第１のトランジスタのコレクタに接続される第２のトランジスタと、前記第１のトランジスタのベースと前記第２のトランジスタのエミッタ間に設けた第３の抵抗器とからなるカレントミラー回路を設けると共に、
前記第１のトランジスタのコレクタとグランド間に、前記第１の抵抗器を流れる電流をグランドに流す分流手段を設け、この分流手段を流れる電流を制御することで、前記高周波信号増幅用のトランジスタのベースバイアス電圧を制御することを特徴とするものである。
【０００８】
【実施例】
以下に、本発明に係わるトランジスタのバイアス回路の具体例を図１乃至図４を参照しながら詳細に説明する。
【０００９】
図１（Ａ）は、本発明のバイアス回路の回路図であって、これらの図には、
高周波信号を増幅するトランジスタ（Ｔｒ０）のバイアス回路であって、
コレクタに第１の抵抗器（Ｒ１）を介して所定の電圧が印加され、エミッタがグランドに接続される第１のトランジスタ（Ｔｒ１）と、コレクタに第２の抵抗器（Ｒ２）を介して所定の電圧が印加され、エミッタが前記高周波信号増幅用のトランジスタ（Ｔｒ０）のベースに接続され、ベースが前記第１のトランジスタ（Ｔｒ１）のコレクタに接続された第２のトランジスタ（Ｔｒ２）と、前記第１のトランジスタ（Ｔｒ１）のベースと前記第２のトランジスタ（Ｔｒ２）のエミッタ間に設けた第３の抵抗器（Ｒ３）とからなるカレントミラー回路（１００）を設けると共に、
前記第１のトランジスタ（Ｔｒ１）のコレクタとグランド間に、前記第１の抵抗器（Ｒ１）を流れる電流をグランドに流す分流手段（２００）を設け、この分流手段（２００）を流れる電流を制御することで、前記高周波信号増幅用のトランジスタ（Ｔｒ０）のベースバイアス電圧を制御することを特徴とするトランジスタのバイアス回路が示され、
又、前記分流手段（２００）は、
コレクタが前記第１のトランジスタ（Ｔｒ１）のコレクタに接続され、エミッタが第４の抵抗器（Ｒ４）を介してグランドに接続される第３のトランジスタ（Ｔｒ３）と、
電源と前記第３のトランジスタ（Ｔｒ３）のベースとの間に、直列接続された第５の抵抗器（Ｒ５）及び第６の抵抗器（Ｒ６）と、
前記第３のトランジスタ（Ｔｒ３）のベースとグランド間に設けられた第７の抵抗器（Ｒ７）及びダイオード（Ｔｒ５）との直列回路と、
前記第５の抵抗器（Ｒ５）と第６の抵抗器（Ｒ６）との接続ノード（Ｎ）の電圧を制御する制御回路（２００Ａ）とで構成したことを特徴とするトランジスタのバイアス回路が示され、
又、前記制御回路（２００Ａ）は、前記第５の抵抗器（Ｒ５）と第６の抵抗器（Ｒ６）との接続ノード（Ｎ）にコレクタが接続され、エミッタがグランドに接続され、ベースに制御電圧（Ｖｇｃ）が印加される第４のトランジスタ（Ｔｒ４）で構成したことを特徴とするトランジスタのバイアス回路が示されている。
【００１０】
以下に、本発明を更に詳細に説明する。
【００１１】
本発明は、入力（ＩＮ）から注入される高周波信号を出力（ＯＵＴ）に増幅して出力するヘテロバイポーラトランジスタ（以下、本体トランジスタという）（Ｔｒ０）のバイアスポイントを決定し、且つ、適度な電力カーブを得ることを可能にした携帯電話機の出力用のトランジスタのバイアス回路である。
【００１２】
本発明のバイアス回路において、例えば、バイアス回路供給電圧（Ｖｓ１）を２．０Ｖ、バイアス回路供給電圧（Ｖｓ２）を３．０Ｖを印加した場合、抵抗器Ｒ１で選択されるリファレンス電流（Ｉ１）により、本体トランジスタ（Ｔｒ０）に流れる電流が決定される。
【００１３】
このように構成したバイアス回路において、ゲインコントロール端子の電圧（Ｖｇｃ）を、例えば、２Ｖに設定した場合、トランジスタ（Ｔｒ４）がオンし、トランジスタ（Ｔｒ３）のベース電圧（Ｖ１）が０Ｖに近くなることで、トランジスタ（Ｔｒ３）を流れる電流（Ｉ２）がカットオフする。
【００１４】
抵抗器（Ｒ１）を流れる電流を（Ｉ１）、トランジスタ（Ｔｒ２）のベース電流を（Ｉ４）とした時、Ｉ１＝Ｉ３＋Ｉ４となり、本体トランジスタ（Ｔｒ０）に所定の電流が流れる。
【００１５】
次に、ゲインコントロール電圧（Ｖｇｃ）を、例えば、０Ｖに設定した場合、トランジスタ（ＴＲ４）がオフする。このとき、バイアス回路供給電圧（Ｖｓ２）から抵抗器（Ｒ５）、（Ｒ６）、（Ｒ７）、及び、ダイオード接続されたトランジスタ（Ｔｒ５）を介して分圧される電圧（Ｖ１）が、トランジスタ（Ｔｒ３）のベースに印加される。そして、電圧（Ｖ１）が、トランジスタ（Ｔｒ３）を十分オンさせる電圧となるように、各抵抗器の抵抗値、及びトランジスタ（Ｔｒ３）のエミッタサイズを決定する。これにより、リファレンス電流（Ｉ１）は、トランジスタ（Ｔｒ３）に流れ込み、トランジスタ（Ｔｒ１）のコレクタ電圧（Ｖ２）を下げることで、トランジスタ（Ｔｒ２）、トランジスタ（Ｔｒ１）がカットオフし、本体トランジスタ（Ｔｒ０）もカットオフ状態に制御する。
【００１６】
また、通常、へテロバイポーラトランジスタは、ベース・エミッタ間電圧が１．２〜１．３Ｖ程度でオンするが、ゲインコントロール端子（Ｖｇｃ）電圧が、０Ｖから２Ｖへと上昇するにつれて、トランジスタ（Ｔｒ３）の電流（Ｉ２）が徐々に減少し、これに従い、トランジスタ（Ｔｒ１）の電流（Ｉ３）が徐々に増加するので、本体トランジスタ（Ｔｒ０）のコレクタ電流も緩やかに上昇する。この状態は、図４に示されている。
【００１７】
図２には、ゲインコントロール電圧（Ｖｇｃ）に対する本体トランジスタ（Ｔｒ０）のベース電圧（Ｖｂｂ）の関係を示すカーブ（１）及びゲインコントロール電圧（Ｖｇｃ）に対する本体トランジスタ（Ｔｒ０）のコレクタ電流の関係を示すカーブ（２）が示されている。
【００１８】
図３には、ゲインコントロール電圧（Ｖｇｃ）に対するトランジスタ（Ｔｒ３）のベース電圧（Ｖ１）の関係を示すカーブ（３）及びゲインコントロール電圧（Ｖｇｃ）に対するトランジスタ（Ｔｒ１）のコレクタ電圧（Ｖ２）の関係を示すカーブ（４）が示されている。
【００１９】
図４には、ゲインコントロール電圧（Ｖｇｃ）に対する電流（Ｉ１）、（Ｉ２）、（Ｉ３）、（Ｉ４）の関係を示すそれぞれのカーブ（５）〜（８）が示されている。
【００２０】
これらの図から明らかなように、トランジスタ（Ｔｒ１）を流れる電流（Ｉ３）の変化に従って、本体トランジスタ（Ｔｒ０）のコレクタ電流が穏やかに変化しているのがわかる。
【００２１】
上記したカレントミラー回路の他、図１（Ｂ）に示したようなカレントミラー回路を用いても、本発明の目的を達成することが出来る。
【００２２】
なお、抵抗器（Ｒ３）は、高周波信号が、カレントミラー回路に混入することを阻止するために設けた抵抗器である。
【００２３】
【発明の効果】
本発明に係わるトランジスタのバイアス回路は、上述のように構成したので、ＨＢＴのような急峻な伝達特性を持ったトランジスタに緩やかなコレクタ電流カーブを与えることで、パワー動作させたときのパワースロープを緩やかにし、携帯電話機のパワーコントロールを容易にすることを可能にした。
【図面の簡単な説明】
【図１】本発明に係わるトランジスタのバイアス回路の回路図である。
【図２】ゲインコントロール電圧（Ｖｇｃ）に対する本体トランジスタ（Ｔｒ０）のベース電圧（Ｖｂｂ）の関係、及び、ゲインコントロール電圧（Ｖｇｃ）に対する本体トランジスタ（Ｔｒ０）のコレクタ電流の関係を示すグラフである。
【図３】ゲインコントロール電圧（Ｖｇｃ）に対するトランジスタ（Ｔｒ３）のベース電圧（Ｖ１）の関係、及び、ゲインコントロール電圧（Ｖｇｃ）に対するトランジスタ（Ｔｒ１）のコレクタ電圧（Ｖ２）の関係を示すグラフである。
【図４】ゲインコントロール電圧（Ｖｇｃ）に対する各部の電流の関係を示すグラフである。
【図５】（Ａ）は、ＨＢＴ（ヘテロバイポーラトランジスタ）の伝達特性、（Ｂ）は、その測定回路を示す図である。
【符号の説明】
Ｔｒ０ 高周波信号増幅用のトランジスタ（本体トランジスタ）
Ｔｒ１〜Ｔｒ５ トランジスタ
Ｒ１〜Ｒ７ 抵抗器
Ｉ１〜Ｉ４ 電流
１００ カレントミラー回路
２００ 分流手段
２００Ａ 制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a transistor bias circuit, and more particularly to a bias circuit suitable for power control of an output transistor of a mobile phone.
[0002]
[Prior art]
FIG. 5A shows the transfer characteristics of an HBT (heterobipolar transistor), and FIG. 5B shows the measurement circuit. As shown in FIG. 5, when the base voltage (Vbb) is increased, the base-emitter voltage of the transistor (Tr0) rises rapidly at about 1.2 to 1.4V. When a high-frequency signal is input to the base of the transistor (Tr0) having such characteristics, the output extracted from the collector rises rapidly.
[0003]
In mobile phones, the distance between the base station and the terminal is detected, and the output power is controlled according to the distance, and is adjusted to output a weak signal when close to the base station and a strong signal when far away. When a transistor having the above characteristics is used in the output stage of a cellular phone, the base-emitter voltage of the transistor (Tr0) rises sharply at about 1.2 to 1.4 V, so that power control is difficult. It was.
[0004]
[Problems to be solved by the invention]
An object of the present invention is to improve the above-mentioned drawbacks of the prior art, and in particular, to give a gentle collector current curve to a transistor having a steep transfer characteristic such as an HBT, thereby facilitating power control of a mobile phone. It is an object of the present invention to provide a novel transistor bias circuit which is made possible.
[0005]
[Means for Solving the Problems]
In order to achieve the above-described object, the present invention basically employs a technical configuration as described below.
[0006]
That is, the first aspect of the transistor bias circuit according to the present invention is:
A bias circuit for a transistor for amplifying a high-frequency signal,
A predetermined voltage is applied to the collector via a first resistor, an emitter is connected to ground, and a predetermined voltage is applied to the collector via a second resistor. A second transistor connected to a base of the transistor for amplifying the high-frequency signal, the base connected to a collector of the first transistor, and provided between the base of the first transistor and the emitter of the second transistor; While providing a current mirror circuit comprising a third resistor,
Between the collector of the first transistor and the ground, there is provided a shunting means for passing the current flowing through the first resistor to the ground, and by controlling the current flowing through the shunting means, the high-frequency signal amplification transistor In the transistor bias circuit that controls the base bias voltage ,
The diversion means is
A third transistor having a collector connected to the collector of the first transistor and an emitter connected to ground through a fourth resistor;
A fifth resistor and a sixth resistor connected in series between a power source and the base of the third transistor;
A series circuit of a seventh resistor and a diode provided between the base of the third transistor and the ground;
A control circuit for controlling a voltage at a connection node between the fifth resistor and the sixth resistor;
In which is characterized by being configured,
In addition, the second aspect is
A bias circuit for a transistor for amplifying a high-frequency signal,
A first voltage is applied to the collector via a first resistor, and an emitter is connected to the ground, and a third resistor provided between the base and collector of the first transistor. And a current mirror circuit
Between the collector of the first transistor and the ground, there is provided a shunting means for passing the current flowing through the first resistor to the ground, and by controlling the current flowing through the shunting means, the high-frequency signal amplification transistor In the transistor bias circuit that controls the base bias voltage,
The diversion means is
A third transistor having a collector connected to the collector of the first transistor and an emitter connected to ground through a fourth resistor;
A fifth resistor and a sixth resistor connected in series between a power source and the base of the third transistor;
A series circuit of a seventh resistor and a diode provided between the base of the third transistor and the ground;
A control circuit for controlling a voltage at a connection node between the fifth resistor and the sixth resistor;
It is characterized by comprising
In the third aspect,
The control circuit comprises a fourth transistor in which a collector is connected to a connection node between the fifth resistor and the sixth resistor, an emitter is connected to the ground, and a control voltage is applied to a base. It is characterized by
In the fourth aspect,
The high-frequency signal amplification transistor and the first to fourth transistors are heterobipolar transistors.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
The transistor bias circuit according to the present invention is:
A bias circuit for a transistor for amplifying a high-frequency signal,
A predetermined voltage is applied to the collector via a first resistor, an emitter is connected to ground, and a predetermined voltage is applied to the collector via a second resistor. A second transistor connected to a base of the transistor for amplifying the high-frequency signal, the base connected to a collector of the first transistor, and provided between the base of the first transistor and the emitter of the second transistor; While providing a current mirror circuit comprising a third resistor,
Between the collector of the first transistor and the ground, there is provided a shunting means for passing the current flowing through the first resistor to the ground, and by controlling the current flowing through the shunting means, the high-frequency signal amplification transistor The base bias voltage is controlled.
[0008]
【Example】
Specific examples of the transistor bias circuit according to the present invention will be described below in detail with reference to FIGS.
[0009]
FIG. 1A is a circuit diagram of a bias circuit according to the present invention.
A bias circuit for a transistor (Tr0) for amplifying a high-frequency signal,
A predetermined voltage is applied to the collector via the first resistor (R1), the emitter is connected to the ground, the first transistor (Tr1), and the collector to the predetermined voltage via the second resistor (R2). A second transistor (Tr2) having an emitter connected to a base of the high-frequency signal amplification transistor (Tr0) and a base connected to a collector of the first transistor (Tr1); A current mirror circuit (100) including a third resistor (R3) provided between the base of the first transistor (Tr1) and the emitter of the second transistor (Tr2);
A shunting means (200) is provided between the collector of the first transistor (Tr1) and the ground so that a current flowing through the first resistor (R1) flows to the ground, and the current flowing through the shunting means (200) is controlled. Thus, a transistor bias circuit characterized by controlling a base bias voltage of the high-frequency signal amplification transistor (Tr0) is shown.
The diversion means (200)
A third transistor (Tr3) having a collector connected to the collector of the first transistor (Tr1) and an emitter connected to the ground via a fourth resistor (R4);
A fifth resistor (R5) and a sixth resistor (R6) connected in series between the power source and the base of the third transistor (Tr3);
A series circuit of a seventh resistor (R7) and a diode (Tr5) provided between the base of the third transistor (Tr3) and the ground;
A transistor bias circuit comprising a control circuit (200A) for controlling a voltage at a connection node (N) between the fifth resistor (R5) and the sixth resistor (R6) is shown. And
The control circuit (200A) has a collector connected to a connection node (N) between the fifth resistor (R5) and the sixth resistor (R6), an emitter connected to the ground, and a base connected to the base. A transistor bias circuit characterized by comprising a fourth transistor (Tr4) to which a control voltage (Vgc) is applied is shown.
[0010]
Hereinafter, the present invention will be described in more detail.
[0011]
The present invention determines a bias point of a heterobipolar transistor (hereinafter referred to as a main transistor) (Tr0) that amplifies and outputs a high-frequency signal injected from an input (IN) to an output (OUT), and has an appropriate power. This is a transistor bias circuit for output of a mobile phone that makes it possible to obtain a curve.
[0012]
In the bias circuit of the present invention, for example, when the bias circuit supply voltage (Vs1) is 2.0 V and the bias circuit supply voltage (Vs2) is 3.0 V, the reference current (I1) selected by the resistor R1 is applied. The current flowing through the main body transistor (Tr0) is determined.
[0013]
In the bias circuit configured as described above, when the voltage (Vgc) of the gain control terminal is set to 2 V, for example, the transistor (Tr4) is turned on, and the base voltage (V1) of the transistor (Tr3) is close to 0 V. Thus, the current (I2) flowing through the transistor (Tr3) is cut off.
[0014]
When the current flowing through the resistor (R1) is (I1) and the base current of the transistor (Tr2) is (I4), I1 = I3 + I4, and a predetermined current flows through the body transistor (Tr0).
[0015]
Next, when the gain control voltage (Vgc) is set to 0 V, for example, the transistor (TR4) is turned off. At this time, the voltage (V1) divided from the bias circuit supply voltage (Vs2) through the resistors (R5), (R6), (R7) and the diode-connected transistor (Tr5) is converted into the transistor ( Applied to the base of Tr3). Then, the resistance value of each resistor and the emitter size of the transistor (Tr3) are determined so that the voltage (V1) is a voltage that sufficiently turns on the transistor (Tr3). As a result, the reference current (I1) flows into the transistor (Tr3), and the collector voltage (V2) of the transistor (Tr1) is lowered, whereby the transistor (Tr2) and the transistor (Tr1) are cut off, and the main body transistor (Tr0) ) Is also controlled to the cut-off state.
[0016]
Normally, the heterobipolar transistor is turned on when the base-emitter voltage is about 1.2 to 1.3 V, but as the gain control terminal (Vgc) voltage increases from 0 V to 2 V, the transistor (Tr3 ) Current (I2) gradually decreases, and according to this, the current (I3) of the transistor (Tr1) gradually increases, so that the collector current of the main transistor (Tr0) also gradually increases. This state is shown in FIG.
[0017]
FIG. 2 shows a curve (1) showing the relationship of the base voltage (Vbb) of the main transistor (Tr0) with respect to the gain control voltage (Vgc) and the relationship of the collector current of the main transistor (Tr0) with respect to the gain control voltage (Vgc). The curve (2) shown is shown.
[0018]
FIG. 3 shows a curve (3) indicating the relationship of the base voltage (V1) of the transistor (Tr3) to the gain control voltage (Vgc) and the relationship of the collector voltage (V2) of the transistor (Tr1) to the gain control voltage (Vgc). A curve (4) showing is shown.
[0019]
FIG. 4 shows respective curves (5) to (8) showing the relationship of the currents (I1), (I2), (I3), and (I4) with respect to the gain control voltage (Vgc).
[0020]
As is apparent from these drawings, it can be seen that the collector current of the main transistor (Tr0) gently changes according to the change of the current (I3) flowing through the transistor (Tr1).
[0021]
In addition to the current mirror circuit described above, the object of the present invention can also be achieved by using a current mirror circuit as shown in FIG.
[0022]
The resistor (R3) is a resistor provided to prevent the high frequency signal from being mixed into the current mirror circuit.
[0023]
【The invention's effect】
Since the transistor bias circuit according to the present invention is configured as described above, the power slope when the power operation is performed can be obtained by giving a gentle collector current curve to a transistor having a steep transfer characteristic such as an HBT. Loosely, it became possible to facilitate power control of mobile phones.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a transistor bias circuit according to the present invention.
FIG. 2 is a graph showing a relationship between a base voltage (Vbb) of a main body transistor (Tr0) with respect to a gain control voltage (Vgc) and a relationship between a collector current of the main body transistor (Tr0) with respect to a gain control voltage (Vgc);
FIG. 3 is a graph showing the relationship between the base voltage (V1) of the transistor (Tr3) with respect to the gain control voltage (Vgc) and the relationship between the collector voltage (V2) of the transistor (Tr1) with respect to the gain control voltage (Vgc). .
FIG. 4 is a graph showing the relationship of current of each part with respect to gain control voltage (Vgc).
5A is a diagram showing a transfer characteristic of an HBT (heterobipolar transistor), and FIG. 5B is a diagram showing a measurement circuit thereof.
[Explanation of symbols]
Tr0 High-frequency signal amplification transistor (main transistor)
Tr1 to Tr5 Transistors R1 to R7 Resistors I1 to
Claims (4)
コレクタに第１の抵抗器を介して所定の電圧が印加され、エミッタがグランドに接続される第１のトランジスタと、コレクタに第２の抵抗器を介して所定の電圧が印加され、エミッタが前記高周波信号増幅用のトランジスタのベースに接続され、ベースが前記第１のトランジスタのコレクタに接続される第２のトランジスタと、前記第１のトランジスタのベースと前記第２のトランジスタのエミッタ間に設けた第３の抵抗器とからなるカレントミラー回路を設けると共に、
前記第１のトランジスタのコレクタとグランド間に、前記第１の抵抗器を流れる電流をグランドに流す分流手段を設け、この分流手段を流れる電流を制御することで、前記高周波信号増幅用のトランジスタのベースバイアス電圧を制御するトランジスタのバイアス回路において、
前記分流手段は、
コレクタが前記第１のトランジスタのコレクタに接続され、エミッタが第４の抵抗器を介してグランドに接続される第３のトランジスタと、
電源と前記第３のトランジスタのベースとの間に直列接続された第５の抵抗器及び第６の抵抗器と、
前記第３のトランジスタのベースとグランド間に設けられた第７の抵抗器とダイオードとの直列回路と、
前記第５の抵抗器と第６の抵抗器との接続ノードの電圧を制御する制御回路と、
で構成したことを特徴とするトランジスタのバイアス回路。A bias circuit for a transistor for amplifying a high-frequency signal,
A predetermined voltage is applied to the collector via a first resistor, an emitter is connected to ground, and a predetermined voltage is applied to the collector via a second resistor. A second transistor connected to a base of the transistor for amplifying the high-frequency signal, the base connected to a collector of the first transistor, and provided between the base of the first transistor and the emitter of the second transistor; While providing a current mirror circuit comprising a third resistor,
Between the collector of the first transistor and the ground, there is provided a shunting means for passing the current flowing through the first resistor to the ground, and by controlling the current flowing through the shunting means, the high-frequency signal amplification transistor In the transistor bias circuit that controls the base bias voltage ,
The diversion means is
A third transistor having a collector connected to the collector of the first transistor and an emitter connected to ground through a fourth resistor;
A fifth resistor and a sixth resistor connected in series between a power source and the base of the third transistor;
A series circuit of a seventh resistor and a diode provided between the base of the third transistor and the ground;
A control circuit for controlling a voltage at a connection node between the fifth resistor and the sixth resistor;
A bias circuit of the transistor, characterized by being configured in.
コレクタに第１の抵抗器を介して所定の電圧が印加され、エミッタがグランドに接続される第１のトランジスタと、前記第１のトランジスタのベース・コレクタ間に設けた第３の抵抗器とからなるカレントミラー回路を設けると共に、
前記第１のトランジスタのコレクタとグランド間に、前記第１の抵抗器を流れる電流をグランドに流す分流手段を設け、この分流手段を流れる電流を制御することで、前記高周波信号増幅用のトランジスタのベースバイアス電圧を制御するトランジスタのバイアス回路において、
前記分流手段は、
コレクタが前記第１のトランジスタのコレクタに接続され、エミッタが第４の抵抗器を介してグランドに接続される第３のトランジスタと、
電源と前記第３のトランジスタのベースとの間に直列接続された第５の抵抗器及び第６の抵抗器と、
前記第３のトランジスタのベースとグランド間に設けられた第７の抵抗器とダイオードとの直列回路と、
前記第５の抵抗器と第６の抵抗器との接続ノードの電圧を制御する制御回路と、
で構成したことを特徴とするトランジスタのバイアス回路。 A bias circuit for a transistor for amplifying a high-frequency signal,
A first voltage is applied to the collector via a first resistor, and an emitter is connected to the ground, and a third resistor provided between the base and collector of the first transistor. And a current mirror circuit
Between the collector of the first transistor and the ground, there is provided a shunting means for passing the current flowing through the first resistor to the ground, and by controlling the current flowing through the shunting means, the high-frequency signal amplification transistor In the transistor bias circuit that controls the base bias voltage,
The diversion means is
A third transistor having a collector connected to the collector of the first transistor and an emitter connected to ground through a fourth resistor;
A fifth resistor and a sixth resistor connected in series between a power source and the base of the third transistor;
A series circuit of a seventh resistor and a diode provided between the base of the third transistor and the ground;
A control circuit for controlling a voltage at a connection node between the fifth resistor and the sixth resistor;
Bias circuit features and to belt transistor by being configured in.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001324116A JP3892273B2 (en) | 2001-10-22 | 2001-10-22 | Transistor bias circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001324116A JP3892273B2 (en) | 2001-10-22 | 2001-10-22 | Transistor bias circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133866A JP2003133866A (en) | 2003-05-09 |
| JP3892273B2 true JP3892273B2 (en) | 2007-03-14 |
Family
ID=19140901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001324116A Expired - Fee Related JP3892273B2 (en) | 2001-10-22 | 2001-10-22 | Transistor bias circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3892273B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007142514A (en) * | 2005-11-15 | 2007-06-07 | Nec Electronics Corp | Variable gain power amplifier |
-
2001
- 2001-10-22 JP JP2001324116A patent/JP3892273B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003133866A (en) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515546B2 (en) | Bias circuit for use with low-voltage power supply | |
| CN100525082C (en) | High-frequency power amplifier | |
| US9429975B2 (en) | Band-gap reference circuit for biasing an RF device | |
| JPH07209346A (en) | Comparator with hysteresis | |
| US6466772B1 (en) | Apparatus and method for improving power control loop linearity | |
| US7701285B2 (en) | Power amplifiers having improved startup linearization and related operating methods | |
| US7292104B1 (en) | Variable gain amplifier | |
| US6486739B1 (en) | Amplifier with self-bias boosting using an enhanced wilson current mirror biasing scheme | |
| US7501893B2 (en) | Variable gain amplifier circuit | |
| JP3892273B2 (en) | Transistor bias circuit | |
| JP4083573B2 (en) | High frequency amplifier | |
| JPH07212156A (en) | Limiter circuit | |
| US20040000953A1 (en) | Bias control for HBT power amplifiers | |
| US7667532B1 (en) | Bias control system for a power amplifier | |
| US6809593B1 (en) | Power amplifier device and method thereof | |
| CN112753164B (en) | Power amplifying circuit | |
| SU1268118A3 (en) | Amplifier with controllable amplification factor | |
| JPH03228409A (en) | High frequency power amplifier | |
| JP2006522570A (en) | Switchable amplifier circuit with low shutdown current | |
| JP2914145B2 (en) | Pulse output circuit | |
| EP0645883A2 (en) | Wideband amplifier circuit | |
| CN112436808A (en) | Multi-mode control bias circuit | |
| JP2762333B2 (en) | Amplifier circuit and signal amplifier IC | |
| EP1052771A3 (en) | A high frequency signal amplifying circuit and a receiver using the same | |
| JPH0746051A (en) | Bias circuit of fet |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040906 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060425 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060815 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061206 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101215 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111215 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131215 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |