JP3890702B2 - Resistance manufacturing method and resistance - Google Patents

Resistance manufacturing method and resistance Download PDF

Info

Publication number
JP3890702B2
JP3890702B2 JP28521797A JP28521797A JP3890702B2 JP 3890702 B2 JP3890702 B2 JP 3890702B2 JP 28521797 A JP28521797 A JP 28521797A JP 28521797 A JP28521797 A JP 28521797A JP 3890702 B2 JP3890702 B2 JP 3890702B2
Authority
JP
Japan
Prior art keywords
resistance
resistance portion
width
mask pattern
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28521797A
Other languages
Japanese (ja)
Other versions
JPH11121692A (en
Inventor
成 兼松
博章 安茂
洋一 江尻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28521797A priority Critical patent/JP3890702B2/en
Publication of JPH11121692A publication Critical patent/JPH11121692A/en
Application granted granted Critical
Publication of JP3890702B2 publication Critical patent/JP3890702B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、抵抗の製造方法および抵抗に関し、更に詳しくは、半導体装置に搭載される抵抗の製造方法および抵抗に関する。
【０００２】
【従来の技術】
半導体集積回路に用いられる抵抗としては、シリコン基板中に導入された不純物による拡散層を用いた抵抗と、基板上に、例えば絶縁膜を介して形成された多結晶シリコン膜を用いた抵抗とがある。このうち、シリコン基板中の拡散層を用いた抵抗では、例えばシリコン基板中に、Ｎ型の不純物を有する部分とＰ型の不純物を有する部分とが存在するため、寄生容量があり、ＦＥＴ効果が生じ、バイアス制限がある。これに対して、基板上に形成された多結晶シリコン膜を用いた抵抗ではこのようなことがないため、この抵抗が、半導体集積回路の抵抗としてよく製造されている。
【０００３】
図１０には、一般的な多結晶シリコンを用いた抵抗１の断面図が示されている。これは、シリコン基板２の上に形成された酸化シリコン膜３、３'上に、所定の第１パターンを有し、内部に所定の不純物をドーピングした多結晶シリコン膜で形成されている。この抵抗１の上には、その両端部１ａ、１ｂにコンタクトホール４ａ、４ｂを有した絶縁膜４が形成されており、更に、そのコンタクトホール４ａ、４ｂを埋めるように、金属でなる配線層５ａ、５ｂが形成されている。すなわち、抵抗１には、その両端部１ａ、１ｂで配線層５ａ、５ｂが接続している。
【０００４】
多結晶シリコン膜で高抵抗の抵抗を作成するためには、多結晶シリコンの長さを長くすることが簡単な方法であるが、抵抗１に使用する面積が増大するため、半導体集積回路の微細化という近年の要求に反することになる。そこで、多結晶シリコン中の不純物の濃度を低下させ、シート抵抗を高くして、高抵抗を作成する方法がある。しかしながら、この場合では、不純物濃度が低いため、すなわち不純物がまばらに存在するため、抵抗１と配線層５ａ、５ｂとの接触抵抗にばらつきが生じ、製造された半導体集積回路の特性がばらつくことになる。これを防止するため、図１１（この図は抵抗１の平面形状を示している）に示すように、配線層５ａ、５ｂと接続する両端部１ａ、１ｂ（図において例えば斜線で示す範囲）の不純物濃度を高くして、接触抵抗を低下させた抵抗とすることがある。なお、図１１において１ｃ、１ｄとして示されている部分は、配線層５ａ、５ｂが形成される電極部である。他方、多結晶シリコン膜で高抵抗の抵抗を作成するためには、多結晶シリコンの幅を狭くすることも考えられるが、結晶シリコン膜と配線層との接触抵抗による接触面積の限界、配線層の接触部分と多結晶シリコン膜との合わせ誤差などの面から、その幅を狭くすることに限界がある。
【０００５】
そこで、図１２に示すように、配線層５ａ、５ｂが接触する抵抗１'の両端部１ａ'、１ｂ'の幅Ｗｃを、その中央部ｔの幅Ｗｔより大きくした形状、すなわちドッグボーン型の抵抗１'にすることがなされている。このようにすれば、同じシート抵抗を有する抵抗であっても、配線層５ａ、５ｂの間の抵抗値を高くすることができる。更に、より高い抵抗値を得るため中央部ｔの不純物濃度を低くしてもよいが、配線層５ａ、５ｂが形成される部分（すなわち両端部１ａ'、１ｂ'）については、上述した理由により不純物濃度は高くする必要がある。この場合には、例えば、抵抗１'のパターニングが行われた後に、図１３のＡに示すように、中央部ｔの長さＬt をもつフォトレジスト膜からなるマスクパターン６で中央部ｔを覆い、不純物をドーピングする。なお、この不純物を活性化するために行われる熱処理によって、不純物の高濃度の領域（すなわち両端部１ａ'、１ｂ'）から低濃度の領域（すなわち中央部ｔ）へと不純物が拡散し、図１３のＢに示されるように、高濃度の領域と低濃度の領域の境界に、拡散領域ｄが形成される。すなわち、この抵抗１'は、不純物濃度が高い領域である両端部１ａ'、１ｂ'と、拡散領域ｄと、不純物濃度の低い領域とから成る中央部ｔとから構成される。
【０００６】
【発明が解決しようとする課題】
しかしながら、図１３に示すように、マスクパターン６の端部と抵抗１'の中央部ｔとが完全に整合するということは稀であり、通常、合わせずれが存在する。例えば、図１４には、マスクパターン６が右方にずれた場合を示しているが、この場合には、左方に不純物濃度が高い部分ｈが形成された中央部ｔ'と、不純物濃度が低い部分ｌが形成された端部１ｂ"を有する抵抗１"となる。なお、ドーピングした不純物を活性化する熱処理によって、その不純物の高濃度の領域と低濃度の領域との間には、拡散領域ｄ1 、ｄ2 が形成される。すなわち、マスクパターン６がずれた場合には、不純物濃度が非対称な形状で存在するため、図１４のＢに示される合わせずれが発生した場合の抵抗１"の抵抗値は、図１３のＢに示される合わせずれが発生しない場合の抵抗１'の抵抗値と異なることになる。通常、合わせずれの量は、まちまちであるため、製造される抵抗の抵抗値は、そのときどきによって異なる値となる。すなわち、所望の抵抗値が安定に得られなくなるという問題があった。
【０００７】
本発明は、上述の問題に鑑みてなされ、半導体集積回路の微細化を図ることができ、接触抵抗を低減した高い抵抗値の抵抗を、常に所望の抵抗値で形成することのできる抵抗の製造方法を提供することを課題とする。
【０００８】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明の第１の発明に係る抵抗の製造方法は、所定の幅と長さをもつ第１抵抗部と、前記第１抵抗部の両端部に接続され前記第１抵抗部の幅よりも大きい幅をもつ一対の第２抵抗部とからなるドッグボーン形状の抵抗の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上に、前記第１抵抗部の形成予定領域の全体を被覆し前記第２抵抗部の形成予定領域の少なくとも一部を露出させたマスクパターンを形成する工程と、
前記マスクパターンをマスクにして前記第２抵抗部に不純物をドーピングする工程と、
前記半導体膜をパターニングして前記第１抵抗部と前記第２抵抗部を形成する工程と、
前記不純物を拡散させるための熱処理を行う工程とを備え、
前記マスクパターンは、前記第２抵抗部の幅よりも大きな幅を有しかつ前記第１抵抗部 の長さよりも大きな長さを有するとともに、
前記第２抵抗部の各々に対する前記マスクパターンの重なり部分の長さは、当該マスクパターンを形成する際に生じるマスク合わせずれ量の最大値と前記不純物の拡散領域の長さとの和よりも大きく形成されることを特徴とする。
【０００９】
また、以上の課題を解決するに当たり、本発明の第２の発明に係る抵抗の製造方法は、基板上に半導体膜を形成する工程と、
所定の幅と長さをもつ第１抵抗部と、前記第１抵抗部の両端部に接続され前記第１抵抗部の幅よりも大きい幅をもつ一対の第２抵抗部とからなるドッグボーン形状に、前記半導体膜をパターニングする工程と、
前記第１抵抗部の全体を被覆し前記第２抵抗部の少なくとも一部を露出させたマスクパターンを形成する工程と、
前記マスクパターンをマスクにして前記第２抵抗部に不純物をドーピングする工程と、
前記不純物を拡散させるための熱処理を行う工程と
を有する抵抗の製造方法であって、
前記マスクパターンは、前記第２抵抗部の幅よりも大きな幅を有しかつ前記第１抵抗部の長さよりも大きな長さを有するとともに、
前記第２抵抗部の各々に対する前記マスクパターンの重なり部分の長さは、当該マスクパターンを形成する際に生じるマスク合わせずれ量の最大値と前記不純物の拡散領域の長さとの和よりも大きく形成されることを特徴とする。
【００１０】
本発明に係る抵抗の製造方法によれば、マスクパターンがずれて形成された場合でも、常に、所望の抵抗値を得ることができる。また、より高い抵抗値を得る場合であっても、幅の細い第１抵抗部をすべて高抵抗の不純物濃度の低い部分とすることができるので、抵抗値を必要以上に長くする必要がない。すなわち、抵抗に使用する面積を小さくすることができ、抵抗の微細化ができる。そのため、例えばこの抵抗を搭載した半導体装置の微細化を行い得る。
【００１１】
また、以上のようにして製造される抵抗は、所定の幅と長さをもつ第１抵抗部と、前記第１抵抗部の両端部に接続され前記第１抵抗部の幅よりも大きい幅をもつ一対の第２抵抗部とからなるドッグボーン形状の抵抗であって、
前記第１抵抗部と前記第２抵抗部は、不純物を含んだ半導体膜からなり、
前記第１抵抗部は前記第２抵抗部よりも不純物濃度が低く形成されるとともに、
前記一対の第２抵抗部のそれぞれの形成領域には、前記第１抵抗部の不純物濃度と同一の低濃度領域が形成されることになる。
【００１２】
【発明の実施の形態】
本発明では、図８及び図９に示すように、高い抵抗を得るための、所定の幅Ｗ1 と長さＬ1 をもつ第１抵抗部Ｒ1 、Ｒ1 'と、この第１抵抗部Ｒ1 、Ｒ1 'の両端部に接続され、第１抵抗部Ｒ1 、Ｒ1 'の幅Ｗ1 より大きい幅Ｗ2 をもつ一対の第２抵抗部Ｒ2L、Ｒ2L'、Ｒ2R、Ｒ2R'（図において第１抵抗部Ｒ1 、Ｒ1 'の左方にある第２抵抗部をＲ2L、Ｒ2L'、右方にある第２抵抗部をＲ2R、Ｒ2R'とする）を有したドッグボーン形状の抵抗を形成する際に、第１抵抗部Ｒ 1 、Ｒ 1 ' （又はその形成予定領域）の全体を被覆し第２抵抗部Ｒ 2L 、Ｒ 2L' 、Ｒ 2R 、Ｒ 2R' （又はその形成予定領域）の少なくとも一部を露出させたマスクパターンＦを形成する工程と、マスクパターンＦをマスクにして第２抵抗部Ｒ 2L 、Ｒ 2L' 、Ｒ 2R 、Ｒ 2R' に不純物をドーピングする工程と、不純物を拡散させるための熱処理を行う工程とを備え、マスクパターンＦは、第２抵抗部Ｒ 2L 、Ｒ 2L' 、Ｒ 2R 、Ｒ 2R' の幅よりも大きな幅Ｗを有しかつ第１抵抗部Ｒ 1 、Ｒ 1 ' の長さＬ 1 よりも大きな長さＬを有するとともに、第２抵抗部Ｒ 2L 、Ｒ 2L' 、Ｒ 2R 、Ｒ 2R' の各々に対するマスクパターンＦの重なり部分の長さａを、当該マスクパターンＦを形成する際に生じるマスク合わせずれ量の最大値（これは、マスクパターンＦを形成する際に用いる装置の精度によって決まる）の長さｂと、上記熱処理工程によって、高濃度領域から低濃度領域へ不純物が拡散することにより形成される拡散領域ＲML、ＲML'、ＲMR、ＲMR'の長さ（これは、高濃度領域ＲH 、ＲH 'と低濃度領域ＲLL、ＲLL'、ＲLR、ＲLR'との濃度差、熱処理時の温度と時間によってきまる）ｃとの和より長くする。
【００１３】
図８のＢには、マスクパターンＦと抵抗の形成領域との間に合わせずれがない場合、すなわち理想的にマスクパターンＦが形成された状態で不純物がドーピングされて製造された抵抗９'が示されており、この抵抗９'の抵抗値ｒ'は、ｒ'＝ｒＬＬ'＋ｒML'＋ｒH '＋ｒMR'＋ｒLR'で表せられる。ここで、ｒLL'は、図８において左方に形成された第２抵抗部Ｒ2L'の高濃度領域ＲLL'の抵抗値、ｒML'は同図において左方に形成された拡散領域ＲML'の抵抗値、ｒH 'は、マスクパターンＦに覆われて不純物の低濃度領域ＲH 'となった部分の抵抗値、ｒMR'は同図において右方に形成された拡散領域ＲMR'の抵抗値、ｒLR'は同図において右方に形成された第２抵抗部Ｒ2R'の高濃度領域ＲLR'の抵抗値である。そして、図９には、マスクパターンＦの合わせずれが最大値の長さｂで（右方に）生じた状態で不純物がドーピングされて製造された抵抗９を示しており、この抵抗９の抵抗値ｒは、ｒ＝ｒLL＋ｒML＋ｒH ＋ｒMR＋ｒLRで表せられる。ここで、ｒLLは、図９において左方に形成された第２抵抗部Ｒ2Rの高濃度領域ＲLLの抵抗値、ｒMLは、同図において左方に形成された拡散領域ＲMLの抵抗値、ｒH はマスクパターンＦに覆われて不純物の低濃度領域ＲHとなった部分の抵抗値、ｒMRは、同図において右方に形成されたの拡散領域ＲMRの抵抗値、ｒLRは、同図において右方に形成された第２抵抗部Ｒ2Lの高濃度領域ＲLRの抵抗値である。
【００１４】
本発明のマスクパターンＦは上述の長さを有するので、そのマスクパターンＦの端部は、第１抵抗部Ｒ1 の端部から常に、拡散領域の長さより離れた位置に形成される。そのため、例えば、マスクパターンが、作製する抵抗形状のパターンより、マスク合わせずれ量の最大値の長さｂで右方にずれた場合、右方の第２抵抗部Ｒ2RのマスクパターンＦで覆われた部分Ｎは、合わせずれが生じていない第２抵抗部Ｒ2R'のマスクパターンＦで覆われた部分Ｎより、合わせずれ量の最大値ｂの長さ×第２抵抗部Ｒ2Rの幅によって決まる面積Ｓ分大きくなる。そして、左方の第２抵抗部Ｒ2LにおけるマスクパターンＦで覆われた部分Ｎ、すなわち低濃度領域は、第２抵抗部Ｒ2Rで大きくなった面積Ｓと全く同じ面積分、面積が小さくなる。すなわち、合わせずれが生じた際の低濃度領域における抵抗値ｒH 'は、合わせずれが生じない場合の低濃度領域における抵抗値ｒH と、形状が異なっても、その抵抗値は、常に同じである。
【００１５】
また、合わせずれが生じた場合の右方の第２抵抗部Ｒ2Rの露出部分Ｍは、合わせずれが生じなかった場合の右方の第２抵抗部Ｒ2R'の露出部分Ｍより、上記面積Ｓ分大きくなっている。しかしながら、合わせずれが生じた場合の左方の第２抵抗部Ｒ2Lの露出部分Ｍは、合わせずれが生じなかった場合の左方の第２抵抗部Ｒ2L'の露出部分Ｍより、上記面積Ｓ分、小さくなっている。そして、左方の第２抵抗部Ｒ2L、Ｒ2L'と右方の第２抵抗部Ｒ2R、Ｒ2R'は、それぞれ不純物濃度が同じである。従って、合わせずれが生じた場合の右方及び左方の第２抵抗部Ｒ2R、Ｒ2Lにおける抵抗値ｒLL、ｒLRの合計は、すなわち不純物の高濃度領域で得られる抵抗値は、合わせずれが生じない場合の右方及び左方の第２抵抗部Ｒ2R'、Ｒ2L'における抵抗値ｒLL'、ｒLR'の合計、すなわちこの場合の不純物の高濃度領域で得られる抵抗値と常に等しい。
【００１６】
また、マスクパターンＦは上記で示した長さＬを有するので、合わせずれが生じても、熱処理時に、不純物の高濃度領域から低濃度領域へと不純物が拡散することによって形成される拡散領域ＲMR、ＲMR'、ＲML、ＲML'は、常に、第２抵抗部Ｒ2L、Ｒ2Rに形成されることになる。また、拡散領域ＲMR、ＲMR'、ＲML、ＲML'の長さは、高濃度領域と低濃度領域間の濃度差と、熱処理の温度と時間によって決まるため、これらを同じにすれば、常に拡散領域ＲMR、ＲMR'、ＲML、ＲML'の形状と大きさは同じとなるので、これらによって得られる抵抗値は、常に等しい。
【００１７】
従って、図９に示すようにマスクパターンＦと、抵抗９の形成パターンとの合わせずれが最大量ｂ生じたとしても、そのときのマスクパターンＦは、図８の合わせずれが全く生じなかった場合と同様に、常に、第１抵抗部Ｒ1 、Ｒ1 'の両側の第２抵抗部Ｒ2R、Ｒ2R'、Ｒ2L、Ｒ2L'にわたって形成される。そして、マスクパターンＦで覆われない露出部分Ｍに不純物がドーピングされるため、マスクパターンＦで覆われた部分Ｎは、露出していた部分より不純物が低濃度となっており、高いシート抵抗を有する。また、高濃度領域と低濃度領域とが当接している部分に、ドーピングした不純物を活性化する際の熱処理によって、高濃度領域の不純物が低濃度領域へと拡散することによって形成される拡散領域は、常に、第２抵抗部Ｒ2R、Ｒ2R'、Ｒ2L、Ｒ2L'内に形成される。すなわち、第２抵抗部Ｒ2R、Ｒ2R'、Ｒ2L、Ｒ2L'より細い幅Ｌ1 をもつ第１抵抗部Ｒ1 、Ｒ1 'のすべての領域を低濃度の高抵抗領域とすることができる。そのため、例えば合わせずれが最大量ｂ生じた場合に形成された抵抗９の抵抗値ｒと、合わせずれが全く生じていない理想的に形成された抵抗９'の抵抗値ｒ'は、常に同じ値となるので、合わせずれが生じても、常に、所定の抵抗値を得ることができる。すなわち、常に、所望の抵抗値で抵抗９、９'を製造することができる。
【００１８】
以上のようにして製造される本発明に係る抵抗９、９ ' は、所定の幅Ｗ 1 と長さＬ 1 をもつ第１抵抗部Ｒ 1 、Ｒ 1 ' と、第１抵抗部の両端部に接続され第１抵抗部の幅Ｗ 1 よりも大きい幅Ｗ 2 をもつ一対の第２抵抗部Ｒ 2L 、Ｒ 2L' 、Ｒ 2R 、Ｒ 2R' とからなるドッグボーン形状の抵抗９、９ ' であって、第１抵抗部と第２抵抗部は、不純物を含んだ半導体膜からなり、第１抵抗部は第２抵抗部よりも不純物濃度が低く形成されるとともに、一対の第２抵抗部のそれぞれの形成領域には、第１抵抗部の不純物濃度と同一の低濃度領域が形成されている。また、マスクパターンＦの合わせずれが生じた場合には、一方の第２抵抗部Ｒ 2L 、Ｒ 2L' と他方の第２抵抗部Ｒ 2R 、Ｒ 2R' との間で、上記低濃度領域の大きさが異なる抵抗が構成されることになる。
【００１９】
また、従来、接触抵抗を低減するため電極部にイオン注入することがなされていたが、シート抵抗の低い第２抵抗部を形成するイオン注入と兼用することができるので、製造工程を更に増加せずともよい。更に、抵抗９、９'の中で高い抵抗値を得るために、抵抗９、９'において細い幅を有している第１抵抗部Ｒ1 、Ｒ1 'の全体が、不純物の低濃度領域となるので、より高い抵抗値を得たい場合であっても、その抵抗９、９'の長さを長くする必要はなく、抵抗に使用する面積を小さくすることができる。従って、この抵抗を搭載した半導体集積回路を微細化にすることが図れる。
【００２０】
マスクパターンＦは、第２抵抗部Ｒ2L、Ｒ2L'、Ｒ2R、Ｒ2R'の幅Ｗ2 より大きい幅を有しかつ第１抵抗部Ｒ1 、Ｒ1 'を覆い第２抵抗部Ｒ2L、Ｒ2L'、Ｒ2R、Ｒ2R'に重なって形成される部分を有し、この重なり部分の長さが、マスクパターンＦを形成する際に生じるマスク合わせずれ量の最大値の長さｂと、熱処理時に高濃度領域から低濃度領域へ不純物が拡散することにより形成される拡散領域ＲML、ＲML'、ＲMR、ＲMR'の長さｃとの和より大きければよい。そのため、このマスクパターンＦは、例えば図２のＢに示すように、抵抗の第１抵抗部を被覆する島状（以下、残しの形状と記載する）に形成されてもよいし、図７のＢに示すように、第２抵抗部２２の一部が開口する島状の開口部１５ｂ'を有した形状（以下、抜きの形状と記載する）に形成されてもよい。なお、残しの形状のときには、マスクパターンの幅は、第２抵抗部の幅に相当する量とマスク合わせずれ量の最大値との和より大きく形成されることが好ましく、抜きの形状のときには、開口部の幅は、第２抵抗部の幅に相当する量とマスク合わせずれ量の最大値との和より大きく形成されることが好ましい。この場合には、幅方向に合わせずれ量が発生しても、より確実に所定の抵抗値を得ることができる。
【００２１】
また、本発明の製造方法では、各工程を行う順番は、列挙した順で行う必要はなく、例えば、抵抗のパターニングは、マスクパターンＦを形成した後、不純物をドーピングした後に行ってもよい。また、拡散領域で不純物濃度が異なる部分を３つ以上形成する際には、マスクパターンを形成する工程と、このマスクパターンをマスクにして不純物をドーピンする工程を複数回、行うようにしてもよい。
【００２２】
更に、抵抗の構成材料として不純物を含んだ半導体膜を形成する工程では、例えばＣＶＤ法などによって半導体膜が半導体基板上に形成される際に、不純物を材料として入れて、半導体膜が形成されると同時に、不純物が含まれているようにしてもよいし、あるいは、例えばポリシリコン膜を形成した後に、その膜全面に、不純物をドーピングして形成するようにしてもよい。
【００２３】
また、本発明の抵抗を構成している不純物を含んだ半導体膜が有している不純物は、Ｐ型またはＮ型のうち片方の不純物を含むものであり、その不純物の種類が同じもののみを含むことを意味してしない。すなわち、Ｎ型の不純物を含む半導体膜であれば、Ｐ（燐）のみを含む半導体膜に限らず、Ｐ（燐）とＡｓ（ひ素）を含んだ半導体膜であってもよいし、Ｐ型の不純物を含む半導体膜であればＢ（ホウ素）のみを含む半導体膜に限らず、Ｂ（ホウ素）とＧａ（ガリウム）などを含む半導体膜であっても良い。
【００２４】
なお、ドーピングした不純物を活性化するときの熱処理を行う際に、活性化する不純物をドーピングした不純物を含む半導体膜の上に、不純物の拡散速度が遅い膜（例えばＳｉＯ2膜や窒化膜）を形成した状態で熱処理を行うようにすれば、この膜によって、不純物を含んだ半導体膜から大気中に不純物が拡散して、抵抗値が変動したり、この拡散した不純物が汚染物となるといったことを防止できる。
【００２５】
【実施例】
以下、本発明の第１実施例について、図１乃至図５を参照して説明する。
【００２６】
まず、図１に示すように、Ｐ型シリコン基板１１上に、例えば、公知のＬＯＣＯＳ法（選択酸化法）によって、ＳｉＯ2（酸化シリコン）膜１２を形成する。更に、このＳｉＯ2 膜１２の上に、例えば、ＳｉＨ4＋Ｏ2の混合ガスを用いたＣＶＤ法によって、ＳｉＯ2膜１３を形成する。そして、ＳｉＨ4ガスを用いた６００℃程度の公知のＣＶＤ法により多結晶シリコン膜を堆積させ、この多結晶シリコン膜の中に、例えば、２×１０14程度のドーズ量で、ＢＦ2をイオン注入し、Ｐ型のシリコン膜（半導体膜）１４とする。
【００２７】
次に、図２のＡに示すように、このシリコン膜１４の上に、公知のフォトリソグラフィ技術を用いて、後に形成されるドッグボーン型の抵抗２０の細い幅Ｌ1'をもつ第１抵抗部２１の形成予定領域の全体を覆い、第２抵抗部２２の形成予定領域の少なくとも一部を露出させるように、長さＬ'と幅Ｗ'とをもつほぼ長方形のフォトレジストからなるマスクパターン１５を形成する。このマスクパターン１５の第２抵抗部２２との重なり部分の長さは、図２のＢに示されているように、第１抵抗部２１の端部から所定値Ｋ（本実施例ではＫ＝１．０μｍ）の長さである。なお、本実施例では、後の工程において行われる抵抗２０をパターニングする際のマスクパターン１５との相対的な合わせずれの最大値ｂは、本実施例で用いたマスクパターン１５を形成する装置の特性により約０．４μｍであり、また、更に後の工程において熱処理によって形成される拡散領域１４ｃの長さｃ'は約０．４μｍ程度である。すなわち、本実施例のマスクパターン１５の上記Ｋの長さは、抵抗２０の第１抵抗部２１の長さＬ1'より、合わせずれの最大値ｂ'と、拡散領域１４ｃの長さｃ'の和より大きくなっている。また、このフォトレジスト１５の幅Ｗは、第２抵抗部２２が形成される幅Ｗ2 とマスクパターン１５との相対的な合わせずれ量の最大値（０．４μｍ）との和より大きい幅となっている。
【００２８】
そして、このマスクパターン１５をマスクにしてシリコン膜１４上にＢＦ2を約２×１０15程度のドーズ量で、イオン注入する。従って、シリコン膜１４において、マスクパターン１５で覆われている部分は、イオン注入された不純物の濃度は低く、低濃度領域１４ａとなる。また、露出している部分は、イオン注入された不純物の濃度が高いため高濃度領域１４ｂとなる。その後、マスクパターン１５を、例えば公知のアッシング等により除去する。
【００２９】
次に、公知のフォトリソグラフィ技術を用いて、シリコン膜１４の上に、抵抗２０の形状を有するフォトレジスト１６を形成する。そして、例えば、ＣＨＦ3や塩素系のガスなどを用いて公知のＲＩＥ（反応性イオンエッチング）によってパターニングし、シリコン膜１４を、図３に示すように、所定の形状を有する抵抗２０の形状とする。すなわち、所定の幅Ｗ1 '及び所定の長さＬ1 'を有する第１抵抗部２１と、第１抵抗部２１の両端部に接続して形成され、この幅Ｗ1 'より大きい幅Ｗ2 'を有する一対の第２抵抗部２２とを有したドッグボーン形状とする。以上のようにして、低濃度領域１４ａから成る第１抵抗部２１と、低濃度領域１４ａと高濃度領域１４ｂとから成る第２抵抗部２２とから構成された抵抗２０がパターニングされる。
【００３０】
次に、図４に示すように、例えば、ＳｉＨ4＋Ｏ2の混合ガスを用いたＣＶＤ法などによって、その表面全体にＳｉＯ2膜１７を形成する。この状態で、８００〜１０００℃の高温アニール、例えば９００℃で３０分程度のアニールを行う。これによって、シリコン膜１４中にドーピングされた不純物が活性化される。また、このとき、低濃度領域１４ａと高濃度領域１４ｂとの境界面では、不純物の濃度差によって、高濃度領域１４ｂから低濃度領域１４ａへと不純物が拡散し、低濃度領域１４ａ及び高濃度領域１４ｂとは異なる不純物濃度を有する拡散領域１４ｃが形成される。この拡散領域１４ｃの長さは、低濃度領域１４ａと高濃度領域１４ｂの濃度差及びアニール熱処理によって決まり、本実施例では、約０．４μｍで形成される。すなわち、この工程において、抵抗２０の第２抵抗部２２は、低濃度領域１４ａと高濃度領域１４ｂと、その間に形成される拡散領域１４ｃから構成される第２抵抗部２２'となる。
【００３１】
次に、公知のフォトリソグラフィ技術を用いて、ＳｉＯ2膜１７にコンタクトホール１７ａ、１７ｂを設ける。その後、例えばスパッタリングによりＡｌ（アルミニウム）膜を全面に形成し、これまた公知のフォトリソグラフィ技術を用いてパターン化されたフォトレジストを形成した後、ＲＩＥによってＡｌ膜を所定の形状として、配線層１８ａ、１８ｂを形成し、シリコン膜１４の低濃度領域１４ａに電極部ｅ、ｅ'を形成する。
【００３２】
本実施例では、不純物の高濃度領域１４ｂと低濃度領域１４ａとを有する抵抗２０を製造する際に、低濃度領域となる部分を覆うマスクパターン１５を形成するが、このマスクパターン１５は、第２抵抗部２２の幅Ｗ2 より大きい幅をもち第２抵抗部２２に重なって形成される部分を有しており、この重なり部分の長さＫは、マスクパターン１５を形成する際に生じるマスク合わせずれ量の最大値の長さと、熱処理時に不純物の高濃度領域１４ｂから低濃度領域１４ａへ不純物が拡散するために形成される拡散領域１４ｃの長さｃ'との和より大きくした。そのため、マスクパターン１５とシリコン膜１４のパターン１６との合わせずれが生じたとしても、常に所望の抵抗値を得ることができる。更に、このように、所望の抵抗値を確実に得るために、抵抗の形状を細長くした部分、すなわち第１抵抗部に、不純物濃度が高い部分、すなわちシート抵抗が低い部分を形成せずともよいので、より高い抵抗値を得ようとしても、その抵抗の面積を大きくする必要がない。すなわち、抵抗に使用される面積の縮小化が行えるので、この抵抗を搭載する半導体集積回路の微細化を図ることができる。また、本実施例では、アニールを行う際に、シリコン膜１４をＳｉＯ2膜で覆った状態でドーピングしたので、シリコン膜１４中にドーピングした不純物が大気中へと逃げることがなく、所定の抵抗値が得られなく成ったり、大気中へと逃げた不純物が他の部分を汚染するということもない。
【００３３】
次に、本発明の第２実施例について、図１、図６乃至図７を参照して説明する。但し、上記第１実施例と同一の部分については、同一の符号を付し、その詳細な説明は省略する。
【００３４】
本実施例でも、図１に示すように、Ｐ型シリコン基板１１上に、２つのＳｉＯ2膜１２、１３を形成し、その上に、多結晶シリコン膜を堆積させ、この多結晶シリコン膜の中に、例えば、２×１０14程度のドーズ量で、ＢＦ2をイオン注入し、Ｐ型のシリコン膜１４とする。次に、図６で示すように、公知のフォトリソグラフィ技術によって、フォトレジスト１６をパターニングし、上記第１実施例と同様に、公知のＲＩＥを用いて、シリコン膜１４を所定の形状の抵抗２０にパターニングする。すなわち、図６のＢに示すように、所定の幅Ｗ1 'と所定の長さＬ1 'とを有する第１抵抗部２１と、この両端部に接続され、第１抵抗部２１の幅Ｗ1 'より大きい幅Ｗ'を有する第２抵抗部２２とから成る形状とする。そして、フォトレジスト１６を、例えばアッシングなどにより除去する。
【００３５】
次に、図７のＡに示すように、このシリコン膜１４の上に、公知のフォトリソグラフィ技術を用いて、抵抗２０の細い幅Ｌ1 'をもつ第１抵抗部２１の全体を覆い、第２抵抗部２２の少なくとも一部を露出させたマスクパターン１５'を形成する。このマスクパターン１５'は、図７のＢに示されているように、第２抵抗部２２の一部に島状の開口部１５ｂ'を有した形状をしている。すなわち、マスクパターン１５' の第２抵抗部２２との重なり部分の長さは、長さＬ1 'を有する第１抵抗部２１の端から、所定長さＫ（Ｋ＝０．４μｍ程度）であり、第２抵抗部２２の幅Ｗ2 'より大きな幅を有する部分１５ａ'を有している。なお、本実施例では、抵抗２０をパターニングする工程で形成されたフォトレジスト１６に対する、このマスクパターン１５'の合わせずれ量の最大値は、上記第１実施例と同様に、約０．４μｍであり、また、更に後の工程において熱処理によって形成される拡散領域１４ｃの長さｃ'は、上記第１実施例と同様に、約０．４μｍ程度である。
【００３６】
そして、このマスクパターン１５'をマスクにしてシリコン膜１４上にＢＦ2を、約２×１０15程度のドーズ量で、イオン注入する。マスクパターン１５'で覆われている部分１４ａは、この工程では、不純物がイオン注入されず、不純物の濃度が低い低濃度領域となる。また、マスクパターン１５'の開口部１５ｂ'には、この工程で、不純物がイオン注入されるため、不純物の濃度が高い高濃度領域となる。すなわち、第２抵抗部２２の露出している部分が高濃度領域１４ｂとなる。その後、マスクパターン１５'を、例えば公知のアッシング等により除去する。
【００３７】
以下、上記第１実施例と同様に、図４及び図５に示される工程を行う。すなわち、図４に示すように、その表面全体にＳｉＯ2膜１７を形成し、シリコン膜１４中にイオン注入した不純物の活性化を行うため、例えば９００℃で３０分程度の高温アニールを行う。これによって、高濃度領域１４ｂと低濃度領域１４ａとの間で、不純物濃度差により不純物が拡散して、上記実施例と同様に拡散領域１４ｃが形成される。次に、公知のフォトリソグラフィ技術を用いて、ＳｉＯ2膜１７にコンタクトホール１７ａ、１７ｂを設ける。その後、例えばスパッタリングによりＡｌ（アルミニウム）膜を全面に形成し、この上に、知のフォトリソグラフィ技術を用いてパターン化されたフォトレジストを形成し、ＲＩＥによってＡｌ膜を所定の形状として、配線層１８ａ、１８ｂを形成して、シリコン膜１４の低濃度領域１４ａに電極部ｅ、ｅ'を形成する。
【００３８】
本実施例においても、上記第１実施例と全く同様な効果を得ることができる。
【００３９】
以上、本発明の実施例について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００４０】
例えば、上記第１実施例では、残しのパターンを用いてマスクパターン１５を形成し、このマスクパターンをマスクとして、不純物をドーピングし、その後抵抗の形状としたが、このような順番で行われる製造方法において、第２実施例のように抜きのパターンを用いてマスクパターンを形成するようにしてもよい。また、第２実施例では、抵抗の形状パターニングをした後、抜きのパターンを用いてマスクパターン１５'を形成し、このマスクパターン１５'をマスクとして、不純物をドーピングしたが、このような順番で行われる製造方法において、残しのパターンを用いてマスクパターン１５'を形成してもよい。すなわち、マスクパターンの第２抵抗部に重なって形成される部分の長さが、マスクパターンを形成する際に生じるマスク合わせずれ量の最大値の長さと、熱処理時に不純物の高濃度領域から低濃度領域へ不純物が拡散することによって形成される拡散領域の長さとの和より大きい条件を満足するのであれば、どのようなパターンであってもよい。
【００４１】
また、上記第１及び第２実施例として、不純物を含んだ半導体膜１４上に、ドーピングされる不純物が到達しないように形成されるマスクパターンとして、フォトレジストを用いたが、他の膜でも、例えば、このフォトレジストの代わりに、ＳｉＯ2膜を用いてもよい。
【００４２】
更に、上記実施例では、不純物を活性化する際に、ドーピングされた不純物が大気へと逃げないようにＳｉＯ2膜１７を、シリコン膜１４上に形成した状態で熱処理を行ったが、不純物の拡散速度が遅い他の膜、例えば窒化膜等をシリコン膜１４の上に形成した状態で熱処理を行っても、同様の効果を得ることができる。
【００４３】
また、上記実施例では、不純物を含む半導体膜として、Ｂ（ホウ素）を含んだＰ型のシリコン膜を用いたが、他の膜でもよく、例えばＰ型又はＮ型の不純物を含んだ非結晶シリコン膜でもよい。
【００４４】
【発明の効果】
以上述べたように、本発明の抵抗の製造方法によれば、常に所望の抵抗値を得ることができる。また、抵抗の面積を従来と同じにしても、より高い抵抗値を得ることができるので、抵抗の微細化、縮小化を行うことができ、ひいては、この抵抗を搭載する半導体装置の微細化、縮小化を行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例及び第２実施例における第１製造工程における未完の抵抗を示す断面図である。
【図２】本発明の第１実施例における第２製造工程のおける未完の抵抗を示す図であり、Ａは断面図、ＢはＡにおける［Ｂ］−［Ｂ］線方向の断面図を示している。
【図３】本発明の第１実施例における第３製造工程のおける未完の抵抗を示す図であり、Ａは断面図、ＢはＡにおける［Ｂ］−［Ｂ］線方向の平面図を示している。
【図４】本発明の第１実施例及び第２実施例における第４製造工程のおける未完の抵抗を示す図であり、Ａは断面図、ＢはＡにおける［Ｂ］−［Ｂ］線方向の平面図を示している。
【図５】本発明の第１実施例及び第２実施例における第５製造工程のおける未完の抵抗を示す図であり、Ａは断面図、ＢはＡにおける［Ｂ］−［Ｂ］線方向の平面図を示している。
【図６】本発明の第２実施例において第２製造工程のおける未完の抵抗を示す図であり、Ａは断面図、ＢはＡにおける［Ｂ］−［Ｂ］線方向の平面図を示している。
【図７】本発明の第２実施例において第３製造方向における未完の抵抗を示す図である、Ａは断面図、ＢはＡにおける［Ｂ］−［Ｂ］線方向の断面図を示している。
【図８】本発明におけるマスク合わせずれのない場合の抵抗の平面形状を示した図であり、Ａは、不純物をドーピングする際に、マスクパターンを形成した状態を示し、Ｂは、拡散領域が形成された熱処理後の状態を示す。
【図９】本発明におけるマスク合わせずれが生じた場合の抵抗の平面形状を示した図であり、Ａは、不純物をドーピングする際に、マスクパターン形成した状態を示し、Ｂは、拡散領域が形成された熱処理後の状態を示す。
【図１０】従来例における抵抗が形成された半導体集積回路の部分断面図である。
【図１１】従来例における抵抗の平面図である。
【図１２】従来例におけるドッグボーン型の抵抗の平面図である。
【図１３】従来例におけるドッグボーン型の抵抗において、マスク合わせずれが発生しないときの平面図であり、Ａはマスクパターンを形成した状態、Ｂは拡散領域が形成された熱処理後の状態を示している。
【図１４】従来例におけるドッグボーン型の抵抗において、マスク合わせずれが発生したときの平面図であり、Ａはマスクパターンを形成した状態、Ｂは拡散領域領が形成された熱処理後の状態を示している。
【符号の説明】
１１……Ｐ型シリコン基板、１４……シリコン膜、１４ａ……低濃度領域、１４ｂ……高濃度領域、１４ｃ……拡散領域、１５、１５'、Ｆ ……マスクパターン、１６……フォトレジスト、１７……ＳｉＯ2膜、２０……抵抗、２１……第１抵抗部、２２……第２抵抗膜、ｂ……マスク合わせずれ量の最大値、ｃ、ｃ'……拡散領域の長さ、ｅ、ｅ'……電極部、Ｌ'、Ｌ"……フォトレジストの長さ、Ｌ1 、Ｌ1 '……第１抵抗部の長さ、Ｌ2 、Ｌ2 '……第２抵抗部の長さ、Ｋ……マスクパターンの第２抵抗部との重なり部分の長さ、Ｗ……マスクパターンの幅、Ｗ'……フォトレジストの幅、Ｗ1 、Ｗ1 '……第１抵抗部の幅、Ｗ2 、Ｗ2 '……第２抵抗部の幅。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a resistor.And resistanceMore particularly, a method of manufacturing a resistor mounted on a semiconductor deviceAnd resistanceAbout.
[0002]
[Prior art]
  As resistors used in semiconductor integrated circuits, there are a resistor using a diffusion layer formed by impurities introduced into a silicon substrate and a resistor using a polycrystalline silicon film formed on the substrate through an insulating film, for example. is there. Among these, in the resistance using the diffusion layer in the silicon substrate, for example, a portion having an N-type impurity and a portion having a P-type impurity exist in the silicon substrate. Resulting in bias limitations. On the other hand, since the resistance using the polycrystalline silicon film formed on the substrate does not have such a situation, this resistance is often manufactured as a resistance of a semiconductor integrated circuit.
[0003]
  FIG. 10 shows a cross-sectional view of a resistor 1 using general polycrystalline silicon. This is formed of a polycrystalline silicon film having a predetermined first pattern on the silicon oxide films 3 and 3 ′ formed on the silicon substrate 2 and doped with a predetermined impurity therein. An insulating film 4 having contact holes 4a and 4b is formed on both ends 1a and 1b on the resistor 1, and a wiring layer made of metal so as to fill the contact holes 4a and 4b. 5a and 5b are formed. That is, the wiring layers 5a and 5b are connected to the resistor 1 at both ends 1a and 1b.
[0004]
  In order to create a high-resistance resistor with a polycrystalline silicon film, it is easy to increase the length of the polycrystalline silicon. However, since the area used for the resistor 1 increases, the fineness of the semiconductor integrated circuit is increased. This is contrary to the recent demand for aging. Therefore, there is a method of creating a high resistance by reducing the concentration of impurities in the polycrystalline silicon and increasing the sheet resistance. However, in this case, since the impurity concentration is low, that is, the impurities are sparsely present, the contact resistance between the resistor 1 and the wiring layers 5a and 5b varies, and the characteristics of the manufactured semiconductor integrated circuit vary. Become. In order to prevent this, as shown in FIG. 11 (this figure shows the planar shape of the resistor 1), both ends 1a and 1b (ranges shown by hatching in the figure) connected to the wiring layers 5a and 5b are shown. The impurity concentration may be increased to obtain a resistance with reduced contact resistance. In addition, the part shown as 1c, 1d in FIG. 11 is an electrode part in which wiring layer 5a, 5b is formed. On the other hand, in order to create a high resistance with a polycrystalline silicon film, it is conceivable to reduce the width of the polycrystalline silicon, but the limit of the contact area due to the contact resistance between the crystalline silicon film and the wiring layer, the wiring layer There is a limit to narrowing the width in terms of the alignment error between the contact portion and the polycrystalline silicon film.
[0005]
  Therefore, as shown in FIG. 12, the width Wc of both ends 1a ′ and 1b ′ of the resistor 1 ′ with which the wiring layers 5a and 5b come into contact is larger than the width Wt of the central portion t, that is, the dock.GBone type resistance 1 'is made. In this way, even if the resistors have the same sheet resistance, the resistance value between the wiring layers 5a and 5b can be increased. Furthermore, in order to obtain a higher resistance value, the impurity concentration in the central portion t may be lowered. However, the portions where the wiring layers 5a and 5b are formed (that is, both end portions 1a ′ and 1b ′) are as described above. The impurity concentration needs to be increased. In this case, for example, after the patterning of the resistor 1 ′, as shown in FIG. 13A, a photoresist film having a length Lt of the central portion tMask pattern consisting of6 covers the central part t and is doped with impurities. The heat treatment performed to activate the impurities diffuses the impurities from the high concentration regions (namely, both end portions 1a ′ and 1b ′) to the low concentration regions (namely, the central portion t). As shown in 13B, a diffusion region d is formed at the boundary between the high concentration region and the low concentration region. That is, the resistor 1 ′ is composed of both end portions 1a ′ and 1b ′ that are regions having a high impurity concentration, a diffusion region d, and a central portion t that is a region having a low impurity concentration.
[0006]
[Problems to be solved by the invention]
  However, as shown in FIG.Mask patternIt is rare that the end of 6 and the central portion t of the resistor 1 ′ are perfectly aligned, and there is usually misalignment. For example, in FIG.Mask pattern6 shows a case in which it is shifted to the right. In this case, a central portion t ′ where a high impurity concentration portion h is formed on the left side and an end portion where a low impurity concentration portion l is formed. The resistor 1 "has 1b". Note that diffusion regions d1 and d2 are formed between a high concentration region and a low concentration region of the impurity by heat treatment for activating the doped impurity. That is,Mask patternWhen 6 is deviated, the impurity concentration exists in an asymmetric shape. Therefore, the resistance value of the resistor 1 ″ when the misalignment shown in FIG. 14B occurs is the misalignment shown in FIG. 13B. In general, the amount of misalignment varies, so that the resistance value of the manufactured resistor varies from time to time. Resistance value ofStableThere was a problem that it could not be obtained.
[0007]
  The present invention has been made in view of the above-described problems, and can reduce the size of a semiconductor integrated circuit, and manufacture a resistor capable of always forming a high resistance value with reduced contact resistance with a desired resistance value. It is an object to provide a method.
[0008]
[Means for Solving the Problems]
  The above issuesIn solving the problem, the method of manufacturing a resistor according to the first invention of the present inventionIsA dogbone shape comprising a first resistance portion having a predetermined width and length, and a pair of second resistance portions connected to both ends of the first resistance portion and having a width larger than the width of the first resistance portion A method of manufacturing a resistor of
  Forming a semiconductor film on the substrate;
  Forming a mask pattern on the semiconductor film, covering the entire region where the first resistor portion is to be formed and exposing at least part of the region where the second resistor portion is to be formed;
  Doping the second resistance portion with an impurity using the mask pattern as a mask;
  Patterning the semiconductor film to form the first resistance portion and the second resistance portion;
  And a step of performing a heat treatment for diffusing the impurities,
  The mask pattern has a width larger than a width of the second resistance portion and the first resistance portion. Has a length greater than the length of
  The length of the overlapping portion of the mask pattern with respect to each of the second resistance portions is formed larger than the sum of the maximum mask misalignment amount generated when forming the mask pattern and the length of the impurity diffusion region. Be doneIt is characterized by that.
[0009]
  In order to solve the above problems, a method for manufacturing a resistor according to the second invention of the present invention includes a step of forming a semiconductor film on a substrate,
  A dogbone shape comprising a first resistance portion having a predetermined width and length, and a pair of second resistance portions connected to both ends of the first resistance portion and having a width larger than the width of the first resistance portion And a step of patterning the semiconductor film;
  Forming a mask pattern covering the entire first resistance portion and exposing at least a part of the second resistance portion;,
  Doping the second resistance portion with an impurity using the mask pattern as a mask;
  Performing a heat treatment for diffusing the impurities;
A method of manufacturing a resistor having:
  The mask pattern has a width larger than the width of the second resistance portion and a length larger than the length of the first resistance portion, and
  The length of the overlapping portion of the mask pattern with respect to each of the second resistance portions is formed larger than the sum of the maximum mask misalignment amount generated when forming the mask pattern and the length of the impurity diffusion region. It is characterized by being.
[0010]
  According to the resistance manufacturing method of the present invention, even when the mask pattern is formed out of alignment,A desired resistance value can always be obtained. Further, even when a higher resistance value is obtained, the first resistance portion having a narrow width can be all made a portion having a high resistance and a low impurity concentration, so that it is not necessary to increase the resistance value more than necessary. That is, the area used for the resistance can be reduced, and the resistance can be miniaturized. Therefore, for example, a semiconductor device equipped with this resistor can be miniaturized.
[0011]
  Further, the resistor manufactured as described above has a first resistance portion having a predetermined width and length, and a width larger than the width of the first resistance portion connected to both ends of the first resistance portion. A dog-bone-shaped resistor composed of a pair of second resistance parts,
  The first resistance part and the second resistance part are made of a semiconductor film containing impurities,
  The first resistance portion is formed with a lower impurity concentration than the second resistance portion,
  In each of the formation regions of the pair of second resistance portions, low concentration regions having the same impurity concentration as the first resistance portions are formed.
[0012]
DETAILED DESCRIPTION OF THE INVENTION
  In the present invention, as shown in FIGS. 8 and 9, the first resistor portions R1 and R1 ′ having a predetermined width W1 and length L1 to obtain a high resistance, and the first resistor portions R1 and R1 ′. The width W2 is larger than the width W1 of the first resistor R1, R1 ′.A pair ofSecond resistor R2L, R2L ', R2R, R2R' (the second resistor on the left side of the first resistor R1, R1 'in the figure is R2L, R2L', the second resistor on the right is R2R, R2R ')Dogbone shaped resistanceWhen forming1st resistance part R 1 , R 1 ' (Or a region where it is to be formed) covering the entire second resistance portion R 2L , R 2L ' , R 2R , R 2R ' A step of forming a mask pattern F in which at least a part of (or a region where it is to be formed) is exposed, and the second resistance portion R using the mask pattern F as a mask. 2L , R 2L ' , R 2R , R 2R ' And a step of performing a heat treatment for diffusing the impurity, and the mask pattern F includes the second resistance portion R. 2L , R 2L ' , R 2R , R 2R ' Having a width W greater than the width of the first resistor portion R 1 , R 1 ' Length L 1 And having a larger length L and a second resistance portion R 2L , R 2L ' , R 2R , R 2R ' The length a of the overlapping portion of the mask pattern F with respect to each of the mask pattern F is determined by forming the mask pattern F.Maximum amount of misalignment (this isMask pattern FLength b) (determined by the accuracy of the apparatus used in forming the)By the heat treatment step,The length of the diffusion regions RML, RML ′, RMR, RMR ′ formed by the diffusion of impurities from the high concentration region to the low concentration region (this is the high concentration regions RH, RH ′ and the low concentration regions RLL, RLL ′). , Determined by the difference in concentration from RLR and RLR ', temperature and time during heat treatment)Lengthen.
[0013]
  In FIG. 8B,Between the mask pattern F and the resistance formation regionIf there is no misalignment, i.e. ideallyMask pattern F is formedA resistor 9 ′ manufactured by doping an impurity in this state is shown, and a resistance value r ′ of the resistor 9 ′ is represented by r ′ = rLL ′ + rML ′ + rH ′ + rMR ′ + rLR ′. Here, rLL ′ is the resistance value of the high concentration region RLL ′ of the second resistor R2L ′ formed on the left side in FIG. 8, and rML ′ is the resistance of the diffusion region RML ′ formed on the left side in FIG. The value, rH 'isMask patternThe resistance value of the portion covered with F and becoming the low impurity concentration region RH ′, rMR ′ is the resistance value of the diffusion region RMR ′ formed on the right side in the figure, and rLR ′ is formed on the right side in the figure. The resistance value of the high concentration region RLR ′ of the second resistance portion R2R ′. And in FIG.Mask pattern F2 shows a resistor 9 manufactured by doping impurities with a maximum length b (to the right), and the resistance value r of the resistor 9 can be expressed as r = rLL + rML + rH + rMR + rLR. It is done. Here, rLL is the resistance value of the high concentration region RLL of the second resistance portion R2R formed on the left side in FIG. 9, rML is the resistance value of the diffusion region RML formed on the left side in FIG.Covered with mask pattern FThe resistance value rMR of the portion that becomes the low concentration region RH of the impurity, rMR is the resistance value of the diffusion region RMR formed on the right side in the drawing, and rLR is the second resistance portion formed on the right side in the drawing. This is the resistance value of the high concentration region RLR of R2L.
[0014]
  Of the present inventionMask pattern FHas the above length, so itsMask patternThe end of F is always formed at a position away from the length of the diffusion region from the end of the first resistor R1. So, for example,maskThe pattern isResistance to makeFrom the shape pattern,Of mask misalignmentWhen the maximum value length b is shifted to the right, the right second resistor R2RMask patternThe portion N covered with F is the second resistance portion R2R ′ where no misalignment occurs.Mask patternMisalignment from part N covered with FMaximum value ofIt becomes larger by the area S determined by the length of b × the width of the second resistance portion R2R. The portion N of the left second resistance portion R2L covered with the mask pattern F, that is, the low-concentration region, is reduced in area by exactly the same area as the area S increased in the second resistance portion R2R. That is, the resistance value rH ′ in the low concentration region when misalignment occurs is always the same as the resistance value rH in the low concentration region when misalignment does not occur, even if the shape is different. .
[0015]
  Further, when the misalignment occurs, the exposed portion M of the right second resistor portion R2R is larger than the exposed portion M of the right second resistor portion R2R 'when the misalignment does not occur. It is getting bigger. However, when the misalignment occurs, the exposed portion M of the left second resistor portion R2L is larger than the exposed portion M of the left second resistor portion R2L ′ when the misalignment does not occur. It ’s getting smaller. The left second resistance parts R2L and R2L 'and the right second resistance parts R2R and R2R' have the same impurity concentration. Accordingly, when the misalignment occurs, the total of the resistance values rLL and rLR in the right and left second resistance portions R2R and R2L, that is, the resistance value obtained in the high impurity concentration region does not cause misalignment. This is always equal to the sum of the resistance values rLL ′ and rLR ′ in the right and left second resistance portions R2R ′ and R2L ′, that is, the resistance value obtained in the high impurity concentration region in this case.
[0016]
  Also,Mask pattern F isLength shown aboveLTherefore, even if misalignment occurs, diffusion regions RMR, RMR ′, RML, and RML ′ formed by the diffusion of impurities from the high-concentration region to the low-concentration region during the heat treatment are always Formed in two resistance parts R2L and R2RRuIt will be. Further, since the length of the diffusion regions RMR, RMR ′, RML, RML ′ is determined by the concentration difference between the high concentration region and the low concentration region and the temperature and time of the heat treatment, if these are made the same, the diffusion region is always Since the shapes and sizes of RMR, RMR ′, RML, and RML ′ are the same, the resistance values obtained by these are always equal.
[0017]
  Therefore, as shown in FIG.With mask pattern F,Formation pattern of resistor 9Even if the misalignment with the maximum amount b occurs,Mask patternF is always formed over the second resistor portions R2R, R2R ', R2L, R2L' on both sides of the first resistor portions R1, R1 ', as in the case where no misalignment occurs in FIG. AndMask patternSince the impurity is doped in the exposed portion M that is not covered with F,Mask patternThe portion N covered with F has a lower concentration of impurities than the exposed portion, and has a high sheet resistance. In addition, a diffusion region formed by diffusion of impurities in the high concentration region into the low concentration region by heat treatment when activating the doped impurity in a portion where the high concentration region and the low concentration region are in contact with each other Are always formed in the second resistance parts R2R, R2R ', R2L, R2L'. That is, all the regions of the first resistor portions R1 and R1 ′ having a width L1 narrower than the second resistor portions R2R, R2R ′, R2L, and R2L ′ can be made a low concentration high resistance region. Therefore, for example, the resistance value r of the resistor 9 formed when the maximum amount of misalignment b occurs and the resistance value r ′ of the ideally formed resistor 9 ′ without any misalignment are always the same value. Therefore, even if misalignment occurs, a predetermined resistance value can always be obtained. That is, the resistors 9, 9 ′ can always be manufactured with a desired resistance value.
[0018]
  The resistors 9 and 9 according to the present invention manufactured as described above. ' Is the predetermined width W 1 And length L 1 1st resistance part R having 1 , R 1 ' And the width W of the first resistor connected to both ends of the first resistor 1 Larger width W 2 A pair of second resistance parts R having 2L , R 2L ' , R 2R , R 2R ' Dogbone-shaped resistors 9 and 9 ' The first resistance portion and the second resistance portion are made of a semiconductor film containing impurities, the first resistance portion is formed to have an impurity concentration lower than that of the second resistance portion, and a pair of second resistance portions. A low concentration region having the same impurity concentration as that of the first resistance portion is formed in each of the formation regions. When the misalignment of the mask pattern F occurs, one of the second resistance parts R 2L , R 2L ' And the other second resistor R 2R , R 2R ' A resistor with a different size of the low concentration region is formed between.
[0019]
  Conventionally, ions have been implanted into the electrode portion in order to reduce the contact resistance. However, since the ion implantation for forming the second resistance portion having a low sheet resistance can be used, the manufacturing process can be further increased. It is not necessary. Further, in order to obtain a high resistance value among the resistors 9 and 9 ′, the entire first resistor portions R1 and R1 ′ having a narrow width in the resistors 9 and 9 ′ become a low impurity concentration region. Therefore, even when it is desired to obtain a higher resistance value, it is not necessary to increase the length of the resistors 9 and 9 ′, and the area used for the resistor can be reduced. Therefore, it is possible to miniaturize a semiconductor integrated circuit on which this resistor is mounted.
[0020]
  Mask patternF has a width larger than the width W2 of the second resistor R2L, R2L ', R2R, R2R'.Have andCovers the first resistance parts R1, R1 'and the second resistance parts R2L, R2L', R2R, R2R 'OverlapThis has a part to be formedOf overlapLength isMask generated when the mask pattern F is formedFrom the sum of the length b of the maximum misalignment amount and the length c of the diffusion regions RML, RML ′, RMR, RMR ′ formed by the diffusion of impurities from the high concentration region to the low concentration region during heat treatmentBigger is better. Therefore, thisMask patternFor example, as shown in B of FIG.Island shape to cover(Hereafter referred to as the remaining shape)May be formedAs shown in FIG.Island-like shape where a part of the second resistance portion 22 is openedA shape having an opening 15b '(hereinafter referred to as a blank shape)May be formed. In the case of the remaining shape,The width of the mask pattern is formed to be larger than the sum of the amount corresponding to the width of the second resistance portion and the maximum value of the mask misalignment amount.It is preferable,The width of the opening is formed larger than the sum of the amount corresponding to the width of the second resistance portion and the maximum value of the mask misalignment amount.It is preferable. In this case, even if a misalignment amount occurs in the width direction, a predetermined resistance value can be obtained more reliably.
[0021]
  Further, in the manufacturing method of the present invention, the order of performing each step does not need to be performed in the order listed, for example, resistancePatterningIsMask pattern FAfter forming, it may be performed after doping with impurities.In addition, when forming three or more portions having different impurity concentrations in the diffusion region,Mask patternAnd the process of forming thisMask pattern as maskThe step of doping the impurities may be performed a plurality of times.
[0022]
  Furthermore,As a component of resistanceIn the step of forming a semiconductor film containing impurities, for example, when the semiconductor film is formed on the semiconductor substrate by a CVD method or the like, impurities are included at the same time as the semiconductor film is formed by adding impurities as a material. Alternatively, for example, after forming a polysilicon film, the entire surface of the film may be doped with impurities.
[0023]
  Further, the impurity of the semiconductor film including the impurity constituting the resistor of the present invention includes one of P-type and N-type impurities, and only the same type of impurity is included. Does not mean to include. That is, as long as it is a semiconductor film containing N-type impurities, it is not limited to a semiconductor film containing only P (phosphorus) but may be a semiconductor film containing P (phosphorus) and As (arsenic), or a P-type semiconductor film. A semiconductor film containing only B (boron) is not limited to a semiconductor film containing only B (boron), and may be a semiconductor film containing B (boron), Ga (gallium), or the like.
[0024]
  Note that, when performing heat treatment for activating the doped impurities, a film having a low impurity diffusion rate (for example, SiO 2) is formed on the semiconductor film containing the impurities doped with the impurity to be activated.2If the heat treatment is performed in a state in which a film or a nitride film is formed, the film diffuses impurities from the semiconductor film containing impurities into the atmosphere, the resistance value fluctuates, or the diffused impurities are It can be prevented that it becomes a contaminant.
[0025]
【Example】
  A first embodiment of the present invention will be described below with reference to FIGS.
[0026]
  First, as shown in FIG. 1, for example, a well-known LOCOS method (selection is performed on a P-type silicon substrate 11.OxidationMethod)2A (silicon oxide) film 12 is formed. Furthermore, this SiO2 On the film 12, for example, SiHFour+ O2By a CVD method using a mixed gas of2A film 13 is formed. And SiHFourA polycrystalline silicon film is deposited by a known CVD method using gas at about 600 ° C., and in this polycrystalline silicon film, for example, 2 × 1014BF with a moderate dose2P-type silicon film(Semiconductor film)14
[0027]
  Next, as shown in FIG. 2A, a first resistance portion having a thin width L1 ′ of a dogbone type resistor 20 to be formed later is formed on the silicon film 14 using a known photolithography technique. 21The entire area where the formation is plannedCoveringAnd exposing at least a part of a region where the second resistance portion 22 is to be formed.A substantially rectangular photoresist having a length L ′ and a width W ′Mask pattern consisting of15 is formed. thisThe length of the overlapping portion of the mask pattern 15 with the second resistance portion 22 isAs shown in FIG. 2B, a predetermined value K from the end of the first resistance portion 21 (K = 1.0 μm in this embodiment).ofLength. In this embodiment, the patterning of the resistor 20 performed in a later process is performed.Mask pattern 15Maximum relative misalignment withbUsed in this exampleMask pattern 15The length c ′ of the diffusion region 14c formed by heat treatment in a later process is about 0.4 μm. That is, in this exampleMask pattern15K lengthIs larger than the sum of the maximum misalignment value b 'and the length c' of the diffusion region 14c than the length L1 'of the first resistance portion 21 of the resistor 20. The width W of the photoresist 15 is the width W2 at which the second resistance portion 22 is formed.Mask pattern 15Relative misalignment withamountMaximum value (0.4μm)Sum withThe width is larger.
[0028]
  And thisMask pattern15Use it as a mask on the silicon film 14BF2About 2 × 1015Ions are implanted at a moderate dose. Therefore, in the silicon film 14,Mask patternThe portion covered with 15 has a low concentration of the ion-implanted impurity and becomes a low concentration region 14a. Further, the exposed portion becomes the high concentration region 14b because the concentration of the ion-implanted impurity is high. afterwards,Mask pattern15 is removed by, for example, known ashing.
[0029]
  Next, a photoresist 16 having the shape of the resistor 20 is formed on the silicon film 14 using a known photolithography technique. And, for example, CHFThreeThen, patterning is performed by known RIE (reactive ion etching) using chlorine gas or the like, so that the silicon film 14 has a shape of a resistor 20 having a predetermined shape as shown in FIG. That is, the first resistor portion 21 having a predetermined width W1 ′ and a predetermined length L1 ′ is formed and connected to both ends of the first resistor portion 21, and has a width W2 ′ larger than the width W1 ′.A pair ofA dogbone shape having the second resistance portion 22 is used.As aboveThe resistor 20 composed of the first resistance portion 21 composed of the low concentration region 14a and the second resistance portion 22 composed of the low concentration region 14a and the high concentration region 14b is patterned.
[0030]
  Next, as shown in FIG. 4, for example, SiHFour+ O2The entire surface is made of SiO2 by a CVD method using a mixed gas of2A film 17 is formed. In this state, high-temperature annealing at 800 to 1000 ° C., for example, annealing at 900 ° C. for about 30 minutes is performed. As a result, the impurities doped in the silicon film 14 are activated. At this time, at the boundary surface between the low concentration region 14a and the high concentration region 14b, the impurity diffuses from the high concentration region 14b to the low concentration region 14a due to the impurity concentration difference, and the low concentration region 14a and the high concentration region 14a. A diffusion region 14c having an impurity concentration different from that of 14b is formed. The length of the diffusion region 14c is determined by the concentration difference between the low-concentration region 14a and the high-concentration region 14b and the annealing heat treatment, and is formed with a thickness of about 0.4 μm in this embodiment. In other words, in this step, the second resistance portion 22 of the resistor 20 becomes the second resistance portion 22 ′ configured by the low concentration region 14a, the high concentration region 14b, and the diffusion region 14c formed therebetween.
[0031]
  Next, using a known photolithography technique, SiO 22Contact holes 17 a and 17 b are provided in the film 17. Thereafter, an Al (aluminum) film is formed on the entire surface by sputtering, for example, and a patterned photoresist is formed by using a known photolithography technique, and then the Al film is formed into a predetermined shape by RIE to form the wiring layer 18a. , 18b, and electrode portions e and e 'are formed in the low concentration region 14a of the silicon film 14.
[0032]
  In this example,When manufacturing the resistor 20 having the impurity high concentration region 14b and the low concentration region 14a,Cover the part that becomes the low concentration areaMask pattern15 form thisMask pattern15 has a width larger than the width W2 of the second resistance portion 22 and the second resistance portion 22OverlapHas a part to be formed and thisOverlapping partThe length K ofMask generated when the mask pattern 15 is formedFrom the sum of the length of the maximum amount of misalignment and the length c ′ of the diffusion region 14c formed for the impurity diffusion from the high concentration region 14b to the low concentration region 14a during the heat treatment.bigdid. for that reason,Mask pattern 15 andEven if misalignment with the pattern 16 of the silicon film 14 occurs, a desired resistance value can always be obtained. Further, in order to reliably obtain a desired resistance value in this way, it is not necessary to form a portion having a long and narrow resistance shape, that is, a portion having a high impurity concentration, that is, a portion having a low sheet resistance, in the first resistance portion. Therefore, even if a higher resistance value is to be obtained, it is not necessary to increase the area of the resistance. That is, since the area used for the resistor can be reduced, the semiconductor integrated circuit on which the resistor is mounted can be miniaturized. In this embodiment, when annealing is performed, the silicon film 14 is made of SiO 2.2Since the doping is performed in the state of being covered with the film, the impurity doped in the silicon film 14 does not escape to the atmosphere, and a predetermined resistance value cannot be obtained, or the impurities that have escaped to the atmosphere are in other parts. There is no such thing as polluting.
[0033]
  Next, a second embodiment of the present invention will be described with reference to FIGS. 1 and 6 to 7. However, the same parts as those in the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
[0034]
  Also in this embodiment, as shown in FIG. 1, two SiO 2 films are formed on a P-type silicon substrate 11.2Films 12 and 13 are formed, and a polycrystalline silicon film is deposited thereon. In this polycrystalline silicon film, for example, 2 × 1014BF with a moderate dose2Is implanted to form a P-type silicon film 14. Next, as shown in FIG. 6, the photoresist 16 is patterned by a known photolithography technique, and the first embodiment andSameThen, the silicon film 14 is patterned into a resistor 20 having a predetermined shape by using known RIE. That is, as shown in FIG. 6B, the first resistance portion 21 having a predetermined width W1 ′ and a predetermined length L1 ′, and both ends of the first resistance portion 21 are connected to each other by the width W1 ′ of the first resistance portion 21. The second resistor portion 22 has a large width W ′. Then, the photoresist 16 is removed by, for example, ashing.
[0035]
  Next, as shown in FIG. 7A, a first resistance portion 21 having a narrow width L1 ′ of the resistance 20 is formed on the silicon film 14 by using a known photolithography technique.WholeThe second resistance portion 22Mask pattern that exposes at least a part of15 'is formed. thisMask pattern15 ′ is a part of the second resistance portion 22 as shown in FIG.IslandThe shape has an opening 15b ′. That is,Mask pattern15 ' The length of the overlapping portion with the second resistance portion 22 isFrom the end of the first resistance portion 21 having the length L1 ′, a predetermined length K (K = about 0.4 μm)AndAnd a portion 15a 'having a width larger than the width W2' of the second resistance portion 22. In the present embodiment, the photoresist 16 formed in the patterning process of the resistor 20 is not affected by this process.Mask patternThe maximum value of the misalignment amount 15 ′ is about 0.4 μm, as in the first embodiment, and the length c ′ of the diffusion region 14c formed by heat treatment in a later process is Similar to the first embodiment, it is about 0.4 μm.
[0036]
  And thisMask pattern15 'Use it as a mask on the silicon film 14BF2About 2 × 1015Ions are implanted at a moderate dose.Mask patternIn this step, the portion 14a covered with 15 ′ becomes a low concentration region where impurities are not ion-implanted and the concentration of impurities is low. Also,Mask patternIn this step, impurities are ion-implanted into the opening 15b ′ of 15 ′, so that a high concentration region with a high impurity concentration is obtained. That is, the exposed portion of the second resistance portion 22 becomes the high concentration region 14b. afterwards,Mask pattern15 ′ is removed by, for example, known ashing.
[0037]
  Thereafter, the steps shown in FIGS. 4 and 5 are performed as in the first embodiment. That is, as shown in FIG.2In order to activate the impurity implanted into the silicon film 14 by forming the film 17, for example, high temperature annealing is performed at 900 ° C. for about 30 minutes. As a result, impurities are diffused between the high-concentration region 14b and the low-concentration region 14a due to the difference in impurity concentration, and a diffusion region 14c is formed as in the above-described embodiment. Next, using a known photolithography technique, SiO 22Contact holes 17 a and 17 b are provided in the film 17. Thereafter, for example, an Al (aluminum) film is formed on the entire surface by sputtering, for example, a patterned photoresist is formed thereon using a known photolithography technique, and the Al film is formed into a predetermined shape by RIE. 18 a and 18 b are formed, and electrode portions e and e ′ are formed in the low concentration region 14 a of the silicon film 14.
[0038]
  In this embodiment, the same effect as that of the first embodiment can be obtained.
[0039]
  As mentioned above, although the Example of this invention was described, of course, this invention is not limited to this, A various deformation | transformation is possible based on the technical idea of this invention.
[0040]
  For example, in the first embodiment, the remaining pattern is used.Mask pattern15FormationAnd thisUsing mask pattern as maskIn the manufacturing method that is performed in this order, doping with impurities and then forming a resistor is performed using a blank pattern as in the second embodiment.Form mask patternYou may make it do. Further, in the second embodiment, after patterning the resistance, the blank pattern is used.Mask pattern15 'FormationAnd thisMask pattern15 'As a maskIn the manufacturing method in which impurities are doped but performed in this order, the remaining pattern is used.Mask pattern15 'FormationMay be. That is,Mask patternIn the second resistance part ofThe length of the overlapping partBut,Mask generated when forming a mask patternFrom the sum of the length of the maximum misalignment amount and the length of the diffusion region formed by the diffusion of impurities from the high concentration region to the low concentration region of the impurity during heat treatmentlargeAny pattern may be used as long as the conditions are satisfied.
[0041]
  Further, as the first and second embodiments, on the semiconductor film 14 containing impurities.,Formed so that impurities to be doped do not reachMask patternAs a photoresist, other films can be used instead of this photoresist, for example, SiO 22MembraneMay be used.
[0042]
  Further, in the above embodiment, when activating the impurities, the doped impurities are prevented from escaping to the atmosphere.2A heat treatment was performed in a state where the film 17 was formed on the silicon film 14.Diffusion rateThe same effect can be obtained even if heat treatment is performed in a state in which another film having a low speed, such as a nitride film, is formed on the silicon film 14.
[0043]
  In the above embodiment, a P-type silicon film containing B (boron) is used as the semiconductor film containing impurities. However, other films may be used, for example, non-crystalline containing P-type or N-type impurities. A silicon film may be used.
[0044]
【The invention's effect】
  As described above, according to the resistance manufacturing method of the present invention, a desired resistance value can always be obtained. Further, even if the area of the resistor is the same as that of the conventional one, a higher resistance value can be obtained, so that the resistance can be miniaturized and reduced. Reduction can be performed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an incomplete resistance in a first manufacturing process according to first and second embodiments of the present invention.
FIGS. 2A and 2B are diagrams showing an incomplete resistance in the second manufacturing process in the first embodiment of the present invention, in which A is a cross-sectional view, and B is a cross-sectional view in the [B]-[B] line direction in A; ing.
FIGS. 3A and 3B are diagrams showing incomplete resistance in the third manufacturing process in the first embodiment of the present invention, in which A is a cross-sectional view, and B is a plan view in the direction [B]-[B] in A; ing.
FIGS. 4A and 4B are diagrams showing unfinished resistances in a fourth manufacturing process according to the first and second embodiments of the present invention, in which A is a cross-sectional view and B is a direction of [B]-[B] line in A; FIG.
FIGS. 5A and 5B are diagrams showing unfinished resistances in a fifth manufacturing process according to the first and second embodiments of the present invention, in which A is a cross-sectional view and B is a direction of [B]-[B] line in A; FIG.
6A and 6B are diagrams showing incomplete resistance in the second manufacturing process in the second embodiment of the present invention, where A is a cross-sectional view, and B is a plan view in the direction [B]-[B] in A. ing.
7 is a diagram showing an incomplete resistance in the third manufacturing direction in the second embodiment of the present invention, A is a cross-sectional view, and B is a cross-sectional view in the [B]-[B] line direction in A. FIG. Yes.
FIG. 8 in the present inventionmaskIt is a diagram showing the planar shape of the resistance when there is no misalignment, A is when doping impuritiesMask patternThe formed state is shown, and B shows the state after the heat treatment in which the diffusion region is formed.
[Fig. 9] In the present invention.maskIt is a diagram showing the planar shape of the resistance when misalignment occurs, A is when doping impuritiesMask patternThe formed state is shown, and B shows the state after the heat treatment in which the diffusion region is formed.
FIG. 10 is a partial cross-sectional view of a semiconductor integrated circuit in which a resistor is formed in a conventional example.
FIG. 11 is a plan view of resistance in a conventional example.
FIG. 12 is a plan view of a dogbone type resistor in a conventional example.
FIG. 13 shows a conventional dogbone type resistor.maskIt is a plan view when misalignment does not occur, A isMask patternB shows the state after the heat treatment in which the diffusion region is formed.
FIG. 14 shows a dogbone type resistor in a conventional example.maskIt is a top view when misalignment occurs, A shows a state where a mask pattern is formed, and B shows a state after heat treatment in which a diffusion region is formed.
[Explanation of symbols]
  DESCRIPTION OF SYMBOLS 11 ... P-type silicon substrate, 14 ... Silicon film, 14a ... Low concentration area | region, 14b ... High concentration area | region, 14c ... Diffusion area | region, 15, 15 ', F ...... Mask pattern,16 …… Photoresist, 17 …… SiO2Membrane, 20... Resistor, 21... First resistor portion, 22... Second resistor film, b... Maximum value of mask misalignment, c, c '. ... Electrode part, L ', L "... Photoresist length, L1, L1' ... First resistor part length, L2, L2 '... Second resistor part length, K ...The length of the overlapping part of the mask pattern with the second resistance part, W ...Mask pattern, W ′... Photoresist width, W 1, W 1 ′... First resistor portion width, W 2, W 2 ′... Second resistor portion width.

Claims (8)

所定の幅と長さをもつ第１抵抗部と、前記第１抵抗部の両端部に接続され前記第１抵抗部の幅よりも大きい幅をもつ一対の第２抵抗部とからなるドッグボーン形状の抵抗の製造方法であって、
基板上に半導体膜を形成する工程と、
前記半導体膜上に、前記第１抵抗部の形成予定領域の全体を被覆し前記第２抵抗部の形成予定領域の少なくとも一部を露出させたマスクパターンを形成する工程と、
前記マスクパターンをマスクにして前記第２抵抗部に不純物をドーピングする工程と、
前記半導体膜をパターニングして前記第１抵抗部と前記第２抵抗部を形成する工程と、
前記不純物を拡散させるための熱処理を行う工程とを備え、
前記マスクパターンは、前記第２抵抗部の幅よりも大きな幅を有しかつ前記第１抵抗部の長さよりも大きな長さを有するとともに、
前記第２抵抗部の各々に対する前記マスクパターンの重なり部分の長さは、当該マスクパターンを形成する際に生じるマスク合わせずれ量の最大値と前記不純物の拡散領域の長さとの和よりも大きく形成される
ことを特徴とする抵抗の製造方法。 A dogbone shape comprising a first resistance portion having a predetermined width and length, and a pair of second resistance portions connected to both ends of the first resistance portion and having a width larger than the width of the first resistance portion A method of manufacturing a resistor of
Forming a semiconductor film on the substrate;
Forming a mask pattern on the semiconductor film, covering the entire region where the first resistor portion is to be formed and exposing at least part of the region where the second resistor portion is to be formed;
Doping the second resistance portion with an impurity using the mask pattern as a mask;
Patterning the semiconductor film to form the first resistance portion and the second resistance portion;
And a step of performing a heat treatment for diffusing the impurities,
The mask pattern has a width larger than the width of the second resistance portion and a length larger than the length of the first resistance portion, and
The length of the overlapping portion of the mask pattern with respect to each of the second resistance portions is formed larger than the sum of the maximum mask misalignment amount generated when forming the mask pattern and the length of the impurity diffusion region. A method for manufacturing a resistor, characterized in that: 前記マスクパターンは、前記第１抵抗部を被覆する島状に形成され、当該マスクパターンの幅は、前記第２抵抗部の幅に相当する量と前記マスク合わせずれ量の最大値との和よりも大きく形成される
ことを特徴とする請求項１に記載の抵抗の製造方法。 The mask pattern is formed in an island shape covering the first resistance portion, and the width of the mask pattern is determined by the sum of the amount corresponding to the width of the second resistance portion and the maximum value of the mask misalignment amount. The method of manufacturing a resistor according to claim 1, wherein the resistor is formed to be large . 前記マスクパターンは、前記第２抵抗部の一部が開口する島状の開口部を有し、前記開口部の幅は、前記第２抵抗部の幅に相当する量と前記マスク合わせずれ量の最大値との和よりも大きく形成される
ことを特徴とする請求項１に記載の抵抗の製造方法。 The mask pattern has an island-shaped opening in which a part of the second resistance portion is opened, and the width of the opening is an amount corresponding to the width of the second resistance portion and an amount of misalignment of the mask. The method for manufacturing a resistor according to claim 1, wherein the resistor is formed to be larger than a sum of the maximum value . 基板上に半導体膜を形成する工程と、
所定の幅と長さをもつ第１抵抗部と、前記第１抵抗部の両端部に接続され前記第１抵抗部の幅よりも大きい幅をもつ一対の第２抵抗部とからなるドッグボーン形状に、前記半導体膜をパターニングする工程と、
前記第１抵抗部の全体を被覆し前記第２抵抗部の少なくとも一部を露出させたマスクパターンを形成する工程と、
前記マスクパターンをマスクにして前記第２抵抗部に不純物をドーピングする工程と、
前記不純物を拡散させるための熱処理を行う工程と
を有する抵抗の製造方法であって、
前記マスクパターンは、前記第２抵抗部の幅よりも大きな幅を有しかつ前記第１抵抗部の長さよりも大きな長さを有するとともに、
前記第２抵抗部の各々に対する前記マスクパターンの重なり部分の長さは、当該マスクパターンを形成する際に生じるマスク合わせずれ量の最大値と前記不純物の拡散領域の長さとの和よりも大きく形成される
ことを特徴とする抵抗の製造方法。 Forming a semiconductor film on the substrate;
A dogbone shape comprising a first resistance portion having a predetermined width and length, and a pair of second resistance portions connected to both ends of the first resistance portion and having a width larger than the width of the first resistance portion And a step of patterning the semiconductor film;
Forming a mask pattern covering the entire first resistance portion and exposing at least a part of the second resistance portion ;
Doping the second resistance portion with an impurity using the mask pattern as a mask;
Performing a heat treatment for diffusing the impurities;
A method of manufacturing a resistor having:
The mask pattern has a width larger than the width of the second resistance portion and a length larger than the length of the first resistance portion, and
The length of the overlapping portion of the mask pattern with respect to each of the second resistance portions is formed larger than the sum of the maximum mask misalignment amount generated when forming the mask pattern and the length of the impurity diffusion region. Be done
A method of manufacturing a resistor characterized by the above. 前記マスクパターンは、前記第２抵抗部の一部が開口する島状の開口部を有し、前記開口部の幅は、前記第２抵抗部の幅に相当する量と前記マスク合わせずれ量の最大値との和よりも大きく形成されるThe mask pattern has an island-shaped opening in which a part of the second resistance portion is opened, and the width of the opening is an amount corresponding to the width of the second resistance portion and an amount of misalignment of the mask. Formed larger than the sum of the maximum values
ことを特徴とする請求項４に記載の抵抗の製造方法。The method of manufacturing a resistor according to claim 4. 前記マスクパターンは、前記第１抵抗部を被覆する島状に形成され、当該マスクパターンの幅は、前記第２抵抗部の幅に相当する量と前記マスク合わせずれ量の最大値との和よりも大きく形成されるThe mask pattern is formed in an island shape covering the first resistance portion, and the width of the mask pattern is determined by the sum of the amount corresponding to the width of the second resistance portion and the maximum value of the mask misalignment amount. Is also formed large
ことを特徴とする請求項４に記載の抵抗の製造方法。The method of manufacturing a resistor according to claim 4. 所定の幅と長さをもつ第１抵抗部と、前記第１抵抗部の両端部に接続され前記第１抵抗部の幅よりも大きい幅をもつ一対の第２抵抗部とからなるドッグボーン形状の抵抗であって、A dogbone shape comprising a first resistance portion having a predetermined width and length, and a pair of second resistance portions connected to both ends of the first resistance portion and having a width larger than the width of the first resistance portion Resistance,
前記第１抵抗部と前記第２抵抗部は、不純物を含んだ半導体膜からなり、The first resistance part and the second resistance part are made of a semiconductor film containing impurities,
前記第１抵抗部は前記第２抵抗部よりも不純物濃度が低く形成されるとともに、The first resistance portion is formed with a lower impurity concentration than the second resistance portion, and
前記一対の第２抵抗部のそれぞれの形成領域には、前記第１抵抗部の不純物濃度と同一の低濃度領域が形成されているA low concentration region having the same impurity concentration as the first resistance portion is formed in each of the formation regions of the pair of second resistance portions.
ことを特徴とする抵抗。Resistance characterized by that. 一方の前記第２抵抗部と他方の前記第２抵抗部との間で、前記低濃度領域の大きさが異なっているThe size of the low-concentration region is different between one second resistance portion and the other second resistance portion.
ことを特徴とする請求項７に記載の抵抗。The resistor according to claim 7.
JP28521797A 1997-10-17 1997-10-17 Resistance manufacturing method and resistance Expired - Fee Related JP3890702B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28521797A JP3890702B2 (en) 1997-10-17 1997-10-17 Resistance manufacturing method and resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28521797A JP3890702B2 (en) 1997-10-17 1997-10-17 Resistance manufacturing method and resistance

Publications (2)

Publication Number Publication Date
JPH11121692A JPH11121692A (en) 1999-04-30
JP3890702B2 true JP3890702B2 (en) 2007-03-07

Family

ID=17688629

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28521797A Expired - Fee Related JP3890702B2 (en) 1997-10-17 1997-10-17 Resistance manufacturing method and resistance

Country Status (1)

Country Link
JP (1) JP3890702B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100699833B1 (en) 2005-01-22 2007-03-27 삼성전자주식회사 Resistor having uniform resistance and semiconductor using the same
JP4665631B2 (en) * 2005-07-07 2011-04-06 セイコーエプソン株式会社 Electronic substrate, method for manufacturing the same, method for manufacturing electro-optical device, and method for manufacturing electronic apparatus
JP6311316B2 (en) * 2014-01-08 2018-04-18 富士通セミコンダクター株式会社 Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JPH11121692A (en) 1999-04-30

Similar Documents

Publication Publication Date Title
US5352923A (en) Trench resistors for integrated circuits
US6274452B1 (en) Semiconductor device having multilayer interconnection structure and method for manufacturing the same
KR20000016937A (en) Method and improved soi body contact structure for transistors
JP4551795B2 (en) Manufacturing method of semiconductor device
US8748988B2 (en) Semiconductor device having resistor formed of a polycrystalline silicon film
US5759887A (en) Semiconductor device and a method of manufacturing a semiconductor device
US6627971B1 (en) Polysilicon structures with different resistance values for gate electrodes, resistors, and capacitor plates
JP3890702B2 (en) Resistance manufacturing method and resistance
KR101437683B1 (en) Semiconductor device manufacturing method and semiconductor device
KR100313412B1 (en) Formation method of resistor for integrated circuit
US4885261A (en) Method for isolating a semiconductor element
JPH097967A (en) Fabrication method of semiconductor device
JP2554993B2 (en) Semiconductor device
EP0966036A2 (en) Method for fabricating a semiconductor device having different gate oxide layers
JP3607022B2 (en) Manufacturing method of semiconductor device
JPH0463545B2 (en)
JP4230756B2 (en) Semiconductor device and manufacturing method thereof.
KR100236073B1 (en) Method of manufacturing semiconductor device
JP3530698B2 (en) Semiconductor device and manufacturing method thereof
JPS594013A (en) Manufacture of semiconductor device
JPS62130523A (en) Manufacture of semiconductor device
JPS6145392B2 (en)
JPH0475346A (en) Manufacture of semiconductor device
JPH04179239A (en) Manufacture of semiconductor device
JPS5861642A (en) Semiconductor device and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060815

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061127

LAPS Cancellation because of no payment of annual fees