JP3889695B2 - 自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路 - Google Patents

自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路 Download PDF

Info

Publication number
JP3889695B2
JP3889695B2 JP2002318616A JP2002318616A JP3889695B2 JP 3889695 B2 JP3889695 B2 JP 3889695B2 JP 2002318616 A JP2002318616 A JP 2002318616A JP 2002318616 A JP2002318616 A JP 2002318616A JP 3889695 B2 JP3889695 B2 JP 3889695B2
Authority
JP
Japan
Prior art keywords
luminance
input
display
reference voltage
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002318616A
Other languages
English (en)
Other versions
JP2004151557A (ja
Inventor
茂雄 木下
幸夫 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002318616A priority Critical patent/JP3889695B2/ja
Publication of JP2004151557A publication Critical patent/JP2004151557A/ja
Application granted granted Critical
Publication of JP3889695B2 publication Critical patent/JP3889695B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、有機ELディスプレイ等の自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路に関する。
【0002】
【従来の技術】
有機ELディスプレイには、単純マトリクス構造のパッシブ型と、TFTを用いるアクティブ型とがある。
【0003】
図1は、アクティブ型の有機ELディスプレイの基本画素構成を示している。
【0004】
アクティブ型の有機ELディスプレイの1画素分の回路は、スイッチング用TFT301と、コンデンサ302と、駆動用TFT303と、有機EL素子304とから構成されている。
【0005】
スイッチング用TFT301のドレインには、表示信号ライン311を介して表示信号Data(Vin) が印加される。スイッチング用TFT301のゲートには、選択信号ライン312を介して選択信号SCANが印加される。スイッチング用TFT301のソースは、駆動用TFT303のゲートに接続されているとともに、コンデンサ302を介して接地されている。
【0006】
駆動用TFT303のドレインには、電源ライン313を介して駆動電源電圧Vdd が印加されている。駆動用TFT303のソースは、有機EL素子304の陽極に接続されている。有機EL素子304の陰極は接地されている。
【0007】
スイッチング用TFT301は、選択信号SCANによってオンオフ制御される。コンデンサ302は、スイッチング用TFT301がオンのときに、スイッチング用TFT301を介して供給される表示信号Data(Vin) によって充電される。そして、スイッチング用TFT301がオフのときには、充電電圧を保持する。駆動用TFT303は、そのゲートに加えられるコンデンサ302の保持電圧に応じた電流を有機EL素子304に供給する。
【0008】
図2は、図1に示す基本画素構成において、表示信号Data(Vin) と有機EL素子304の発光輝度(駆動電流)との関係を示している。
【0009】
図2において、RefWは入力信号の白レベルに対する発光輝度を規定するための白側リファレンス電圧を、RefBは入力信号の黒レベルに対する発光輝度を規定するための黒側リファレンス電圧を、それぞれ示している。
【0010】
【特許文献】 特開2000−267628号公報
【0011】
【発明が解決しようとする課題】
ところで、上記のようなアクティブ型の有機ELディスプレイでは、画面全体が明るい画像(輝度の高い画像)では、有機EL素子304に大きな電流が流れる。有機EL素子304に大きな電流が流れると、消費電力が多くなる。また、有機EL素子304に大きな電流が継続して流れると、いわゆる焼つき現象が発生したり、その性能の劣化を早める。
【0012】
この発明は、焼きつき現象が発生するのを防止できるとともに自発光型素子の性能劣化を抑えることができる自発光型ディスプレイの輝度制御回路を提供することを目的とする。
【0013】
また、この発明は、コントラスト感の向上化が図れる表示装置におけるコントラスト補正回路を提供することを目的とする。
【0014】
【課題を解決するための手段】
請求項1に記載の発明は、自発光型ディスプレイの輝度制御回路において、入力映像信号に基づいて輝度の度数分布を生成するとともにその分散を算出する手段、および得られた分散に基づいて自発光型ディスプレイに表示される画像の表示輝度を制御する制御手段を備え、該制御手段は、分散が大きくなるに連れて、自発光型ディスプレイに表示される画像の表示輝度を低下させることを特徴とする。
【0018】
【発明の実施の形態】
〔A〕第1の実施の形態の説明
【0019】
以下、図3〜図6を参照して、 この発明を携帯型電話機に適用した場合の第1の実施の形態について説明する。
【0020】
〔1〕携帯型電話機の構成の説明
図3は、携帯型電話機の概略構成を示している。
【0021】
MPU109は、携帯型電話機の全体的な制御を行う。アンテナ101は、電波を送受信する。送受信部102は、電波を受信し、受信内容をMPU109に伝達する。また、送受信部102は、MPU109から出力される送信信号を電波に乗せて発信する。
【0022】
マイク103は、音声信号をMPU109に送る。スピーカ104は、MPU109から出力される音声信号を音声として出力する。カメラ105は、有機ELディスプレイ114が設けられている携帯型電話機本体の前面に取り付けられており、撮像した映像をMPU109に送る。撮像モード時には、通常モード時の表示映像に代わって、カメラ105によって撮像された映像が有機ELディスプレイ114に表示される。
【0023】
操作部108は、携帯型電話機本体に設けられており、各種ボタン、各種スイッチを含んでいる。フラッシュメモリ110には、電源オフ時においても保存すべきデータが格納される。
【0024】
グラフィックスメモリ112には、ディスプレイに表示する画像データが格納される。MPU109から出力される画像データと書き込み制御信号に基づいて、グラフィックスメモリ112の所定のアドレスに画像データが書き込まれる。また、グラフィックスメモリ112からは、有機ELディスプレイ114の表示周期にあわせて、対応画素の画素データが走査タイミングに合わせて出力される。
【0025】
タイミング制御IC113は、有機ELディスプレイ114に画像データと、駆動信号を供給し、有機ELディスプレイ114に映像を表示させる。
【0026】
この実施の形態では、タイミング制御IC113内には、全体輝度制御回路が設けられている。
【0027】
〔2〕タイミング制御IC113内の全体輝度制御回路の説明
【0028】
図4は、タイミング制御IC113内に設けられた全体輝度制御回路の構成を示している。
【0029】
全体輝度制御回路は、リファレンス電圧制御回路1とDAC2とを備えている。
【0030】
デジタル映像入力信号R _in,G _in,B _inは、リファレンス電圧制御回路1に送られるとともにDAC2に送られる。リファレンス電圧制御回路1は、DAC2に供給されるリファレンス電圧を制御する。DAC2に供給されるリファレンス電圧には、R,G,B それぞれについて、黒側リファレンス電圧R _RefB, G _RefB, B _RefB( これらを総称するときには RefB と記載する) と、白側リファレンス電圧R _RefW, G _RefW, B _RefW( これらを総称するときには RefW と記載する) とがある。
【0031】
黒側リファレンス電圧RefBとは、入力信号の黒レベルに対する発光輝度を規定するための基準電圧であり、この実施の形態では、固定されている。白側リファレンス電圧RefWとは、入力信号の白レベルに対する発光輝度を規定するための基準電圧であり、この実施の形態では、リファレンス電圧制御回路1によって制御される。
【0032】
DAC2は、リファレンス電圧制御回路1から供給される黒側リファレンス電圧RefBと白側リファレンス電圧RefW' とによって規定される入出力特性に基づいて、デジタル映像入力信号R _in,G _in,B _inをアナログ映像出力信号R _out ,G _out ,B _out に変換する。DAC2によって得られるアナログ映像出力信号R _out ,G _out ,B _out は、有機ELディスプレイ114に供給される。このアナログ映像出力信号R _out ,G _out ,B _out は、図1の表示信号Data(Vin) に相当する。
【0033】
リファレンス電圧制御回路1は、輝度生成回路11、ヒストグラム生成回路12、分散算出回路13、ゲイン算出回路14、リファレンス電圧調整回路(Ref 電圧調整回路)15および複数のDAC16〜21を備えている。
【0034】
輝度生成回路11は、デジタル映像入力信号R _in,G _in,B _inから輝度信号Yを生成する。ヒストグラム生成回路12は、輝度信号Yに基づいて、輝度の度数分布(ヒストグラム)を生成する。この例では、輝度範囲0〜255が8個の区間に分けられ、各区間毎の度数が求められる。第1〜第8の区間は、次の通りである。
【0035】
第1の区間:0≦Y≦31
第2の区間:32≦Y≦63
第3の区間:64≦Y≦95
第4の区間:96≦Y≦127
第5の区間:128≦Y≦159
第6の区間:160≦Y≦191
第7の区間:192≦Y≦222
第8の区間:223≦Y≦255
【0036】
図5は、ヒストグラム生成回路12の構成を示している。
【0037】
輝度信号は、第1〜第8の比較器A1〜A8に送られる。第1の比較器A1は、入力された輝度信号Yの輝度値が第1の区間内であるときにパルスを出力する。第2の比較器A2は、入力された輝度信号Yの輝度値が第2の区間内であるときにパルスを出力する。第3の比較器A3は、入力された輝度信号Yの輝度値が第3の区間内であるときにパルスを出力する。第4の比較器A4は、入力された輝度信号Yの輝度値が第4の区間内であるときにパルスを出力する。
【0038】
第5の比較器A5は、入力された輝度信号Yの輝度値が第5区間内であるときにパルスを出力する。第6の比較器A6は、入力された輝度信号Yの輝度値が第6の区間内であるときにパルスを出力する。第7の比較器A7は、入力された輝度信号Yの輝度値が第7の区間内であるときにパルスを出力する。第8の比較器A8は、入力された輝度信号Yの輝度値が第8の区間内であるときにパルスを出力する。
【0039】
各比較器A1〜A8の後段には、それぞれ第1〜第8のカウンタB1〜B8が設けられている。各カウンタB1〜B8は、パルスが入力する毎にカウント値を1だけインクリメントする。各カウンタB1〜B8は、1フレーム毎にカウント値を後段のバッファC1〜C8にロードするとともに、リセットされる。バッファC1〜C8にロードされたカウント値は、各区間毎の度数を表している。したがって、例えば、図6(a)、図6(b)に示すような輝度の度数分布が得られることになる。
【0040】
分散算出回路13は、1フレーム毎に、バッファC1〜C8にロードされたカウント値(各区間ごとの度数)に基づいて、分散値σ2 を算出する。
【0041】
分散値σ2 は、各区間の度数をT(i)(i=1,2,…,8)とし、平均をT’とすると、次式(1)で表される。
【0042】
【数1】
Figure 0003889695
【0043】
ゲイン算出回路14は、分散算出回路13によって算出された分散値σ2 に基づいて、ゲインを算出する。後述するように、ゲインGainが小さいほど全体輝度は小さくなる。ゲイン算出回路14は、分散値σ2 が小さいときには、つまり、度数のばらつきが少ない場合には、ゲインGainを一定値(例えば、1.0)に保持する。分散値σ2 が大きいときには、つまり、度数のばらつきが大きい場合には、ゲインGainを下げる。
【0044】
たとえば、文字画面からなるメール画面等においては、度数分布は図6(b)に示すようになり、分散値σ2 が大きくなるため、ゲインGainが下げられる。この結果、後述するように、全体輝度が小さくされる。メール画面においては、全体輝度が小さくなっても、コントラスト感が保たれるからである。
【0045】
リファレンス電圧調整回路15は、R,G,B 毎に予め設定された黒側リファレンス電圧( 以下、基準黒側リファレンス電圧という)R_RefB, G _RefB, B _RefBと、R,G,B 毎に予め設定された白側リファレンス電圧( 以下、基準白側リファレンス電圧という)R_RefW, G _RefW, B _RefWと、ゲイン算出回路14から与えられたゲインGainとに基づいて、R,G,B 毎の調整後の白側リファレンス電圧R _RefW', G_RefW', B_RefW' を生成する。
【0046】
各基準黒側リファレンス電圧R _RefB, G _RefB, B _RefB および各基準白側リファレンス電圧R _RefW, G _RefW, B _RefWは、デジタル信号として与えられている。
【0047】
リファレンス電圧調整回路15は、R,G,B それぞれに対するリファレンス電圧調整回路を含んでいるが、それぞれの構成は同じであるので、ここでは、Rに対するリファレンス電圧調整回路について説明する。
【0048】
図7は、Rに対するリファレンス電圧調整回路を示している。
【0049】
このリファレンス電圧調整回路は、減算器31、乗算器32および減算器33を備えている。
【0050】
減算器31は、Rに対する基準黒側リファレンス電圧R _RefBと、Rに対する基準白側リファレンス電圧R _RefWとの差(R _RefB−R _RefW)を演算する。乗算器32は、減算器31の出力(R _RefB−R _RefW)にゲインGainを乗算する。減算器33は、基準黒側リファレンス電圧R _RefBから乗算器32の出力( Gain ×(R _RefB−R _RefW)) を減算することにより、調整後の白側リファレンス電圧R _RefW' を算出する。
【0051】
ゲインGainが1.00である場合には、調整後の白側リファレンス電圧R _RefW' は、基準白側リファレンス電圧R _RefW(図2のRefW)と等しくなる。そして、ゲインGainが小さくなるほど、調整後の白側リファレンス電圧R _RefW' が大きくなり、基準黒側リファレンス電圧R _RefB(図2のRefB)側に近づく。つまり、ゲインGainが小さくなるほど、入力信号の白レベルに対する有機EL素子の発光輝度(駆動電流)が低下する。
【0052】
各基準黒側リファレンス電圧R _RefB, G _RefB, B _RefB は、それぞれDAC16、17、18によってアナログ信号に変換されて、DAC2に供給される。各調整後の白側リファレンス電圧R _RefW', G_RefW', B_RefW' は、それぞれDAC19、20、21によってアナログ信号に変換されて、DAC2に供給される。
【0053】
図8は、DAC2の入出力特性を示している。
【0054】
図8において、RefW’1は、ゲインGainが大きい場合(Gain=1)にDAC2に供給される白側リファレンス電圧(=基準白側リファレンス電圧RefW) を示している。RefW’3は、ゲインGainが小さい場合にDAC2に供給される白側リファレンス電圧を示している。RefW’2は、ゲインGainが中程度である場合にDAC2に供給される白側リファレンス電圧を示している。
【0055】
DAC2に供給される白側リファレンス電圧がRefW’1である場合には、DAC2の入出力特性は、直線L1で示される特性となる。この場合に、黒レベルから白レベルまで変化する入力信号をDAC2に周期的に入力すると、曲線S1に示すような出力波形が得られる。したがって、全体輝度が高くなる。
【0056】
DAC2に供給される白側リファレンス電圧がRefW’3である場合には、DAC2の入出力特性は、直線L3で示される特性となる。この場合に、黒レベルから白レベルまで変化する入力信号をDAC2に周期的に入力すると、曲線S3に示すような出力波形が得られる。したがって、全体輝度が低くなる。
【0057】
DAC2に供給される白側リファレンス電圧がRefW’2である場合には、DAC2の入出力特性は、直線L2で示される特性となる。この場合に、黒レベルから白レベルまで変化する入力信号をDAC2に周期的に入力すると、曲線S2に示すような出力波形が得られる。したがって、全体輝度は、DAC2に供給される白側リファレンス電圧がRefW’1 の場合とRefW’3の場合の中間となる。
【0058】
〔B〕第2の実施の形態の説明
【0059】
以下、図3、図9〜図11を参照してこの発明の実施の形態について説明する。
【0060】
携帯型電話機の構成は、図3に示したものと同じである。この実施の形態ではタイミング制御IC113内には、コントラスト制御回路が設けられている。
【0061】
図9は、タイミング制御IC113内に設けられたコントラスト制御回路を示している。
【0062】
コントラスト制御回路は、デジタル映像入力信号R _in,G _in,B _in毎に設けられている。デジタル映像入力信号R _in,G _in,B _in毎の各コントラスト制御回路は、ヒストグラム生成回路51R 、51G 、51B 、入出力特性制御回路52R 、52G 、52B および入力信号補正回路53R 、53G 、53B を備えている。
【0063】
デジタル映像入力信号R _in,G _in,B _in毎の各コントラスト制御回路 の構成および動作は同様であるので、ここでは、入力信号R _inに対応するコントラスト制御回路(51R 、52R 、53R )についてのみ説明する。
【0064】
入力信号R _inを補正するための入力信号補正回路53R は、DAC2の前段に設けられている。ヒストグラム生成回路51R は、入力信号R _inに基づいて、入力信号R _inの度数分布(ラスト制御部から構成されている度数分布(ヒストグラム)を生成する。ヒストグラム生成回路51R の構成は、図5に示したヒストグラム生成回路12と入力信号が異なるだけなのて、その説明を省略する。
【0065】
ヒストグラム生成回路51R では、ヒストグラム生成回路12と同様に、信号範囲0〜255が8個の区間に分けられ、各区間毎の度数が求められる。図10は、入力信号R _inの度数分布の一例を示している。
【0066】
入出力特性制御回路52R は、1フレーム毎に、ヒストグラム生成回路51R で得られた度数分布に基づいて、入力信号補正回路53R の入出力特性を生成する。入出力特性制御回路52R の動作について説明する。
【0067】
入力信号補正回路53R の出力最大値Zは予め決定されているものとする。各区間i(i=1,2,…,8)毎の度数をT(i)とする。総度数をTとする。各区間iの信号値の最大値をX(i)とし、X(i)に対する出力値Y(i)を次式(2)に基づいて、算出する。
【0068】
Y(i)=(Z*T(i)/T}+Y(i−1) …(2)
【0069】
ただし、Y(0)=0である。
【0070】
次に、各区間iにおける傾き(入力信号に対する出力信号の傾き)α(i)を、次式(3)に基づいて算出する。
【0071】
α(i)={Y(i)−Y(i−1)}/{X(i)−X(i−1)}…(3)
【0072】
ただし、X(0)=0である。
【0073】
このようにして、全ての区間での傾きが求まると、各区間iでの入出力特性は次式(4)のようにして求められる。ただし、xが入力信号であり、yが出力信号である。
【0074】
i=1:y=α(1)*x
i=2:y=α(2)*x+Y(1)
i=3:y=α(3)*x+Y(2)
i=4:y=α(4)*x+Y(3)
i=5:y=α(5)*x+Y(4)
i=6:y=α(6)*x+Y(5)
i=7:y=α(7)*x+Y(6)
i=8:y=α(8)*x+Y(7)
【0075】
このような方法で入出力特性を決定すると、度数が大きい区間ほど、入出力特性の傾きが大きくなる。例えば、度数分布が図10に示すような度数分布である場合には、入出力特性は図11の折れ線で示すようになる。なお、図11の破線は、補正をしない場合の特性を示している。
【0076】
入出力特性制御回路52R は、決定した入出力特性を入力信号補正回路53R に与える。入力信号補正回路53R は、入出力特性制御回路52R によって与えられた入出力特性に基づいて、入力信号R _inを補正する。入出力特性制御回路52R によって得られた信号は、DAC2を介して有機ELディスプレイ114に与えられる。
【0077】
この実施の形態では、例えば、度数が大きい区間ほど、入力信号補正回路53R の入出力特性の傾きが大きくなるので、例えば、低い階調側に入力信号が偏っている場合には低階調部での入出力特性の傾きが大きくなり、高い階調側に入力信号が偏っている場合には高階調部での入出力特性の傾きが大きくなる。この結果、コントラスト感が向上する。
【0078】
【発明の効果】
この発明によれば、焼きつき現象が発生するのを防止できるとともに自発光型素子の性能劣化を抑えることができるようになる。
【0079】
また、この発明によれば、コントラスト感の向上化が図れるようになる。
【図面の簡単な説明】
【図1】アクティブ型の有機ELディスプレイの基本画素構成を示す回路図である。
【図2】図2は、図1に示す基本画素構成において、表示信号Data(Vin) と有機EL素子の発光輝度(駆動電流)との関係を示すグラフである。
【図3】携帯型電話機の概略構成を示すブロック図である。
【図4】タイミング制御IC113内に設けられた全体輝度制御回路の構成を示すブロック図である。
【図5】ヒストグラム生成回路の構成を示すブロック図である。
【図6】ヒストグラム生成回路によって生成されるヒストグラムの例を示すグラフである。
【図7】Rに対するリファレンス電圧調整回路を示す回路図である。
【図8】DAC2の入出力特性を示すグラフである。
【図9】タイミング制御IC113内に設けられたコントラスト制御回路の構成を示すブロック図である。
【図10】ヒストグラム生成回路によって生成されるヒストグラムの例を示すグラフである。
【図11】ヒストグラムが図10に示すような場合に、入出力特性制御回路52R によって生成される入出力特性の例を示す特性図である。
【符号の説明】
1 リファレンス電圧制御回路
2 DAC
11 輝度生成回路
12 ヒストグラム生成回路
13 分散算出回路
14 ゲイン算出回路
15 リファレンス電圧調整回路(Ref 電圧調整回路)
114 有機ELディスプレイ
51R 、51G 、51B ヒストグラム生成回路
52R 、52G 、52B 入出力特性制御回路
53R 、53G 、53B 入力信号補正回路

Claims (1)

  1. 自発光型ディスプレイの輝度制御回路において、
    入力映像信号に基づいて輝度の度数分布を生成するとともにその分散を算出する手段、および
    得られた分散に基づいて自発光型ディスプレイに表示される画像の表示輝度を制御する制御手段、
    を備え
    該制御手段は、分散が大きくなるに連れて、自発光型ディスプレイに表示される画像の表示輝度を低下させることを特徴とする自発光型ディスプレイの輝度制御回路。
JP2002318616A 2002-10-31 2002-10-31 自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路 Expired - Fee Related JP3889695B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002318616A JP3889695B2 (ja) 2002-10-31 2002-10-31 自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002318616A JP3889695B2 (ja) 2002-10-31 2002-10-31 自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路

Publications (2)

Publication Number Publication Date
JP2004151557A JP2004151557A (ja) 2004-05-27
JP3889695B2 true JP3889695B2 (ja) 2007-03-07

Family

ID=32461705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002318616A Expired - Fee Related JP3889695B2 (ja) 2002-10-31 2002-10-31 自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路

Country Status (1)

Country Link
JP (1) JP3889695B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552397B2 (ja) * 2003-07-25 2010-09-29 ソニー株式会社 画像処理装置およびその方法
JP4832900B2 (ja) * 2006-01-11 2011-12-07 パナソニック株式会社 画像出力装置、画像出力方法及びコンピュータプログラム
JP5095200B2 (ja) * 2006-12-22 2012-12-12 オンセミコンダクター・トレーディング・リミテッド エレクトロルミネッセンス表示装置及び表示パネルの駆動装置
KR100844775B1 (ko) * 2007-02-23 2008-07-07 삼성에스디아이 주식회사 유기 전계발광 표시장치
CN101711404B (zh) * 2007-06-08 2012-11-21 索尼株式会社 显示设备及其驱动方法
JP5321033B2 (ja) 2008-12-11 2013-10-23 ソニー株式会社 表示装置及び表示装置の駆動方法
JP5990740B2 (ja) * 2013-07-11 2016-09-14 株式会社Joled 表示装置、映像種別判定装置、表示装置の駆動方法、及び映像種別の判定方法

Also Published As

Publication number Publication date
JP2004151557A (ja) 2004-05-27

Similar Documents

Publication Publication Date Title
JP3995505B2 (ja) 表示方法および表示装置
US7304654B2 (en) Organic EL display luminance control method and luminance control circuit
KR100789622B1 (ko) 표시 장치, 휴대 단말기, 및 휴대 단말기에서의 휘도 제어방법
US7903050B2 (en) Image display apparatus and driving method thereof
US9437137B2 (en) Compensation accuracy
KR100473875B1 (ko) 표시장치용 구동제어디바이스, 영상표시장치 및 영상표시장치의 구동제어방법
US20060022929A1 (en) Liquid crystal display device and driver circuit therefor
TWI391909B (zh) A consumer power reduction device, a discrimination device, a self-luminous display device, an image processing device, an electronic device, a power consumption reduction method, an identification method, and a computer program product
JP2005292804A (ja) 制御装置及び画像表示装置
US20080018561A1 (en) Driving device of plasma display panel and method of driving the same
CN110444151B (zh) 灰阶补偿方法及装置、显示装置、计算机存储介质
TWI751573B (zh) 發光顯示裝置及驅動該發光顯示裝置的方法
WO2006098244A1 (ja) 画像表示装置、画像表示モニタ、およびテレビジョン受像機
JP5471165B2 (ja) 画像処理装置、表示システム、電子機器及び画像処理方法
KR101456150B1 (ko) 표시장치의 구동방법 및 이를 이용한 표시장치의 구동회로
CN113593474B (zh) 伽马调试方法、显示驱动芯片以及显示装置
WO2021128500A1 (zh) 驱动方法、驱动装置及液晶显示装置
JP3889695B2 (ja) 自発光型ディスプレイの輝度制御回路および表示装置におけるコントラスト補正回路
US8199078B2 (en) Image pickup apparatus and method of driving the same
JP3927900B2 (ja) 表示装置
JP3883890B2 (ja) 有機elディスプレイの輝度制御方法および輝度制御回路
JP4302403B2 (ja) 電界放出ディスプレイパネル用駆動装置及び電界放出ディスプレイ装置
JP3989420B2 (ja) 携帯型電話機
JP2005037711A (ja) 駆動回路および表示装置
JP2023047330A (ja) 表示パネルにおける焼き付きの領域ベースでの可変補償のためのシステム及び方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061130

LAPS Cancellation because of no payment of annual fees