JP3888044B2 - LIQUID CRYSTAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE - Google Patents

LIQUID CRYSTAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE Download PDF

Info

Publication number
JP3888044B2
JP3888044B2 JP2000217701A JP2000217701A JP3888044B2 JP 3888044 B2 JP3888044 B2 JP 3888044B2 JP 2000217701 A JP2000217701 A JP 2000217701A JP 2000217701 A JP2000217701 A JP 2000217701A JP 3888044 B2 JP3888044 B2 JP 3888044B2
Authority
JP
Japan
Prior art keywords
insulating film
forming
interlayer insulating
switching element
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000217701A
Other languages
Japanese (ja)
Other versions
JP2002031819A (en
Inventor
正夫 村出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2000217701A priority Critical patent/JP3888044B2/en
Publication of JP2002031819A publication Critical patent/JP2002031819A/en
Application granted granted Critical
Publication of JP3888044B2 publication Critical patent/JP3888044B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal device with a high contrast ratio and a high aperture ratio by controlling deterioration in picture quality caused by disclination in a vertical alignment liquid crystal device. SOLUTION: In the liquid crystal device of this invention, a liquid crystal of a vertical alignment mode is held between a pair of substrates, and a TFT array substrate which is one of the pair of substrates is provided with a plurality of scanning lines 5 and data lines 4, TFTs 3 arranged correspondingly to the scanning lines 5 and the data lines 4, an interlayer insulating film arranged on the TFTs 3, pixel contact holes 14 formed in the interlayer insulating film, and pixel electrodes 2 electrically connected with a drain area 11 via the pixel contact holes 14. The pixel contact holes 14 are extended along the scanning lines 5 and capacitance lines 7 from the data lines 4 connected with the TFTs 3 up to the vicinity of the data lines 4.

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶装置およびその製造方法ならびに電子機器に関し、特に垂直配向モードの液晶装置の構成に関するものである。
【０００２】
【従来の技術】
液晶装置の配向モードには、電圧無印加状態で液晶分子が基板面に平行に配向した水平配向モードと、垂直に配向した垂直配向モードとがある。信頼性等の面から従来は水平配向モードが主流であったが、垂直配向モードがいくつかの優れた特性を持っていることから、近年、垂直配向型の液晶装置が注目されてきている。
【０００３】
例えば、垂直配向モードでは、液晶分子が基板面に対して垂直に配列された状態（法線方向から見た光学的リターデーションが無い）を黒表示として用いるため、黒表示の質が良く、高いコントラストが得られる。また、正面コントラストに優れる垂直配向型ＬＣＤでは、一定のコントラストが得られる視角範囲は水平配向モードのＴＮ（Twisted Nematic）液晶に比較して広くなる。さらに、画素内の液晶の配向状態を多分割化するマルチドメイン化の技術を採用すれば、極めて広い視野角を得ることができる。また、垂直配向型液晶装置においては、応答速度と配向制御とが他の液晶表示モードに比較してより密接な関係にあり、その配向状態により得られる応答速度が大きく異なるが、初期配向にバイアスを与えることにより応答速度が大幅に改善される、といった特性を有している。
【０００４】
【発明が解決しようとする課題】
垂直配向型液晶装置はこのような利点を有する反面、以下のような問題点を有している。一般に垂直配向モードは、水平配向モードに比較して配向規制力が弱いという特性を有している（上述したような垂直配向型液晶装置における応答速度の強い配向状態依存性も、この特性に起因していると考えられる）。配向規制力が弱いことで、電圧印加時の液晶は過渡的に数々の配向方向を容易にとり、不安定なドメイン構造が形成されやすくなる。特にプレチルト角が小さい場合、液晶に横電界が作用しなければ液晶分子が立った状態から全て一様な方向に倒れるが、駆動方法としてライン反転、ドット反転等を用いると液晶に横電界が印加されるために、例えばドット反転駆動の場合、液晶分子が矩形の画素の各辺の外周部から中心部に向けてそれぞれ倒れていき、ライン反転駆動の場合、隣り合う画素電極間で電気的に極性差のある側の辺から中心部に向けて倒れていく傾向にある。
【０００５】
液晶分子が画素の各辺の外周部から中心部に向けて倒れていった結果、矩形の画素の対角線に沿ってドメインの境界ができ、この部分が透過率の低い領域、いわゆるディスクリネーションラインとなる。つまり、画素の中央に対角線上の２本のディスクリネーションラインができるが、垂直配向型液晶装置では、もともと配向規制力が弱く、不安定なドメイン構造が形成されやすいため、例えば基板上の配向処理のわずかな乱れやその時々の電圧印加状態のバラツキなどによって、上述した画素中央のディスクリネーションラインがふらつくという現象が生じることがある。それ程大きくないディスクリネーションラインであれば、常に同じ箇所に発生している限りあまり大きな問題にならないが、ディスクリネーションラインの動きは、使用者の目には画像のちらつきとして視認される、という点で問題があった。
【０００６】
さらに、ディスクリネーションラインの領域が大きい場合には、画面のコントラストが大幅に低下するという問題もあった。従来から、様々な手法によりディスクリネーションによる画質の低下を回避する手段が提案されているが、遮光層等を用いてディスクリネーションの発生領域を隠す方法では、開口率が低下し、画面の明るさが低下してしまう。したがって、ある程度の開口率を確保した上でディスクリネーションによる画質の低下を抑制する手段の提供が望まれている。
【０００７】
本発明は、上記の課題を解決するためになされたものであって、垂直配向型の液晶装置においてディスクリネーションに起因する画質の低下を抑制し、高コントラスト比、高開口率の液晶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、スイッチング素子のドレイン領域上に設けられた層間絶縁膜と、層間絶縁膜に形成された画素コンタクトホールと、画素コンタクトホールを介してドレイン領域と電気的に接続された画素電極とを具備し、画素コンタクトホールは、走査線に沿って、スイッチング素子に接続されたデータ線から該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする。
【０００９】
上述したように、垂直配向モードでは液晶の配向規制力が弱いため、液晶は、例えば配向膜の凹凸や電界の印加方向によって種々の配向方向を容易にとる傾向にある。ところで、液晶装置における画素の構成を見ると、画素の中央は画素電極と層間絶縁膜のみが積層されているために比較的平坦であるが、周辺部は走査線、データ線などの各種配線が形成されているために土手状に盛り上がっている。また、画素コンタクトホールの部分は、上層にある画素電極が下層のスイッチング素子のドレイン領域と電気的な接続をとるために深く窪んだ形状となっている。つまり、従来一般の液晶装置の場合、画素コンタクトホールは画素領域の大きさに比べて充分に小さい矩形状に設計するのが普通であるから、画素コンタクトホールの部分の画素電極、ひいては配向膜が極めて局所的に落ち窪んだ形状となっている（実際に製造した素子では画素コンタクトホールは正方形ではなく、円形のすり鉢状に窪んだ形状となる）。よって、垂直方向に起立していた液晶分子は、電界印加時に円形の画素コンタクトホールを中心として様々な方向に向けて倒れるため、液晶分子が様々な方向に向いたドメイン構造が形成され、画素内にディスクリネーションが生じていた。
【００１０】
このように、本発明者は、従来の垂直配向型液晶装置においては画素コンタクトホールの形状に起因してディスクリネーションが発生することに着目した。そこで、画素コンタクトホールの形状を、走査線に沿って当該画素のスイッチング素子に接続されたデータ線の近傍から隣のデータ線の近傍まで延在する細長い形状に変更した。このような形状にすると、画素コンタクトホールの部分の配向膜は画素の一辺に沿って細長く窪んだ状態となるため、液晶分子の倒れ方が画素コンタクトホールの長手方向に延びる縁の部分の落ち込みに支配される。その結果、画素コンタクトホールの近傍に存在する液晶分子は、その大部分が画素コンタクトホールが形成された側の一辺から平坦な画素の中央に向けて倒れようとするので、従来のように液晶分子が様々な方向に向いたドメイン構造が形成されにくくなり、ディスクリネーションの発生を抑制することができる。これにより、画質の向上およびコントラスト比の向上が図れるとともに、余計なディスクリネーションを隠す遮光層を小さくできることで開口率の向上が図れる。
【００１１】
本発明の他の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、スイッチング素子のドレイン領域上に設けられた層間絶縁膜と、層間絶縁膜に形成された画素コンタクトホールと、画素コンタクトホールを介してドレイン領域と電気的に接続された画素電極および蓄積容量とを具備し、蓄積容量は、ドレイン領域から延設されてなる一方の電極と、一方の電極上にゲート絶縁膜を介して配置されるとともに走査線と同一膜からなる他方の電極とからなり、他方の電極は、走査線に沿って、走査線よりも画素電極の中央側に配置されてなり、画素コンタクトホールが形成される領域は、一方の電極よりも画素電極の中央側に配置されてなり、画素コンタクトホールは、走査線に沿って、スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする。
【００１２】
上記の本発明の他の液晶装置は、スイッチング素子のドレイン領域から延設された一方の電極と、一方の電極上にゲート絶縁膜を介して配置されるとともに走査線と同一膜からなる他方の電極（容量線）とからなる蓄積容量を有するものである。この構成においては、画素の周辺側から中央側に向けて走査線、蓄積容量の他方の電極、画素コンタクトホールが形成されるドレイン領域の順に配置されている。よって、画素の周辺部が高く、画素コンタクトホールの部分が走査線に沿って細長く窪んでいる構造を実現することができ、この構造により画素コンタクトホール近傍の液晶分子の倒れ方を制御してディスクリネーションを抑制することができる。
【００１３】
本発明の他の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、少なくともスイッチング素子のドレイン領域上に設けられた第１層間絶縁膜と、第１層間絶縁膜上に設けられた導電性のバリア層と、バリア層上に設けられた第２層間絶縁膜と、第２層間絶縁膜上に配置された画素電極と、画素電極とバリア層とを電気的に接続するための画素コンタクトホールと、バリア層とドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、画素コンタクトホールは、走査線に沿ってスイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする。
【００１４】
上述した液晶装置では画素電極がスイッチング素子のドレイン領域に直接接続されていたのに対し、上記の本発明の他の液晶装置は、画素電極とスイッチング素子のドレイン領域とが第１層間絶縁膜上に設けられたバリア層を介して電気的に接続されている。この構造であれば、積層構造の途中にバリア層が介在する分、画素電極をドレイン領域に直接接続する構造に比べて画素コンタクトホール部分の窪みが浅くなるが、それでも画素電極の他の部分に比べて画素コンタクトホールの部分が窪むことは確かである。よって、この構成においても、画素コンタクトホールを走査線に沿ってスイッチング素子に接続されたデータ線と隣接するデータ線の近傍まで延在させる形状とすることによって、上述の作用により、ディスクリネーションを抑制することができる。
【００１５】
本発明の他の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、スイッチング素子のドレイン領域および蓄積容量の一方の電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極および蓄積容量の他方の電極と、ゲート電極上および他方の電極上に設けられた第１層間絶縁膜と、第１層間絶縁膜上に設けられたバリア層と、バリア層上に設けられた第２層間絶縁膜と、第２層間絶縁膜上に設けられた画素電極と、画素電極とバリア層とを電気的に接続するための画素コンタクトホールと、バリア層とドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、他方の電極およびバリア層は、走査線に沿って、走査線よりも画素電極の中央側に配置されてなり、画素コンタクトホールは、走査線に沿って、スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする。
【００１６】
上記本発明の他の液晶装置は、画素電極とドレイン領域との間にバリア層を介在させた液晶装置において、ドレイン領域から延設された一方の電極と、走査線と同一膜からなる他方の電極（容量線）とからなる蓄積容量を有するものである。この構成においては、他方の電極およびバリア層が走査線に沿って走査線よりも画素電極の中央側に配置されており、画素の周辺部が高く、画素コンタクトホールの部分が走査線に沿って細長く窪んでいる構造を実現することができる。この構造により、画素コンタクトホール近傍の液晶分子の倒れ方を制御してディスクリネーションを抑制することができる。
【００１７】
上記本発明の液晶装置において、画素電極の周縁部は、一つの画素のスイッチング素子に接続されたデータ線と、このデータ線に隣接するデータ線と、当該画素のスイッチング素子に接続された走査線に隣接する走査線とに平面的に見て重なるように配置することが望ましい。
【００１８】
上述したように、データ線や走査線等の配線が形成された領域は画素電極の中央部に比べて高くなっているので、この構成においては、例えば画素電極が四角形型である場合、図２２に示すように、画素電極２の周縁を構成する４つの辺２ｂ，２ｃ，２ｄ，２ｅのうち、１つの辺２ｂを除く残り３つの辺２ｃ，２ｄ，２ｅに対応する画素電極２の周縁部に平面視コ字状の凸部２ａが形成されており、この部分が他の部分（画素電極２の辺２ｂ側と中央部）よりも高く突出した状態となる。
【００１９】
図２３は、このような形状を持つ画素電極２と対向基板１９の共通電極２９間に電界を印加したときの等電位線を示す。この図に示すように、画素電極２の凸部２ａを有する周縁部において等電位線は傾斜する。垂直配向モードの液晶の場合、このように等電位線が画素電極２の周縁部で傾斜していると、画素電極２の周縁部においては画素の外側から内側に向けて倒れようとする液晶分子の力が緩和される。これに対して、画素電極のうちの辺２ｂに沿った部分だけは凸部２ａが形成されていないので、傾斜していない等電位線に沿って他の部分よりも優先的に液晶分子が倒れようとする。その結果、まず辺２ｂに沿った周縁部分の液晶分子が優先的に配向し始め、その他の部分の液晶分子がそれに続いて配向するので、凸部を有していない従来の画素電極に比べて液晶の配向方向が揃いやすくなる。
【００２０】
その上、本発明の液晶装置においては、データ線間で走査線に沿って延びる細長の画素コンタクトホールが設けられているので、上述したように、この画素コンタクトホールの形状による配向制御効果と、画素電極周縁部の３辺に凸部を設けたことによる配向制御効果とが相俟って、画素コンタクトホール近傍の液晶分子が、画素の辺のうち、凸部のない１辺側からこの辺と対向する辺側に向けて倒れる傾向がより強まり、ディスクリネーションをより確実に抑制することができる。
【００２１】
本発明の他の液晶装置は、一対の基板間に垂直配向モードの液晶が挟持されてなり、一対の基板の一方の基板は、複数の走査線と、複数の走査線に交差するデータ線と、走査線とデータ線とに対応して配置されたスイッチング素子と、スイッチング素子のドレイン領域上に設けられた第１層間絶縁膜と、第１層間絶縁膜上に設けられたバリア層と、バリア層上に設けられた第２層間絶縁膜と、第２層間絶縁膜上に設けられた画素電極と、画素電極とバリア層とを電気的に接続するための画素コンタクトホールと、バリア層とドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、画素コンタクトホールは、走査線に沿って、スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなり、画素電極は四角形型であり、画素電極の３辺の周縁部は、それぞれスイッチング素子に接続されるデータ線と、前記データ線に隣接するデータ線と、スイッチング素子に接続された走査線に隣接する走査線とに平面的に見て重なるように配置されてなり、画素電極の残りの１辺の周縁部は画素コンタクトホール上に配置されてなり、画素電極の３辺の周縁部が残りの１辺の周縁部よりも突出していることを特徴とする。
【００２２】
上記本発明の他の液晶装置は、上述した通り、画素コンタクトホールの形状による配向制御効果と、画素電極の３辺の周縁部が残りの１辺よりも突出していることによる配向制御効果が相俟って、画素コンタクトホール近傍の液晶分子が画素の周辺側から中央側に向けて倒れる傾向がより強まり、ディスクリネーションをより確実に抑制することができる。
【００２３】
上記本発明の液晶装置において、画素コンタクトホールのテーパ角を所望の液晶のプレチルト角とほぼ同じに設定することが望ましい。
【００２４】
画素コンタクトホールの断面形状に関しては、ドライエッチングなどの異方性の強いエッチング法を用いて画素コンタクトホールを形成すると、孔の内壁が基板面に対して垂直に近く切り立った形状となり、ウェットエッチング等の等方性を持つエッチング法を用いると、孔の内壁が上方側に開いたテーパ形状となる。通常、垂直配向モードの液晶においても、液晶分子を基板面に完全に垂直に起立させるのではなく、水平配向モードと同様、所定の角度でプレチルトさせている。よって、本発明においては、画素コンタクトホールのテーパ角（基板面に垂直な面に対する孔の内壁面の角度）を液晶のプレチルト角とほぼ同じに設定しておけば、孔の内壁の角度に沿って液晶分子を整列させることができ、所望のプレチルト角を得ることができる。
【００２５】
また上述したように、画素の周縁部は走査線、データ線などが形成されているために土手状に盛り上がっているが、それだけでは画素周縁部の４辺全てが中央部に対して突出してしまい、図２２に示したような画素周縁部の３辺だけが突出した凸部を形成することができない。そこで、画素の周縁部のうち、１辺側だけは画素中央部とともに平坦化するか、もしくは逆に画素中央部に対して窪ませる必要がある。それには以下の３つの手段が考えられる。
【００２６】
第１の手段は、基板に、画素コンタクトホールの位置に対応して窪みを形成しておく方法である。基板自体に予め窪みを形成しておくことによりその上に積層する配線等をその窪みの中に埋め込むことができ、画素周縁部の１辺側のみを平坦化した図２２のような構造を実現することができる。そして、その窪みの位置に画素コンタクトホールを配置すれば、平坦面上に細長い溝状の画素コンタクトホールを形成することができる。
【００２７】
第２の手段は、スイッチング素子を、層間絶縁膜または第２層間絶縁膜に形成したソースコンタクトホールを介してデータ線に電気的に接続した構成とした上で、データ線と同一膜からなる第２導電層を走査線の上方に設ける方法である。その場合、層間絶縁膜または第２層間絶縁膜の表面を予め平坦化しておくことが望ましい。すなわち、この方法は、第１の手段のように配線部分を埋め込むのではなく、データ線を構成する膜を用いてデータ線および導電層を形成し、土手となる部分を作るというものである。つまり、データ線により画素周縁部の凸部のうちの平行な２辺の部分を作ることができ、走査線上に設けた導電層により残りの１辺側の凸部を作ることができる。したがって、データ線の形成前に層間絶縁膜または第２層間絶縁膜の表面を一旦平坦化しておくと、データ線および導電層の部分が平坦面から確実に突出した形状となるため、好ましい。
【００２８】
第３の手段は、基板上のスイッチング素子に対応する領域に遮光膜を設け、遮光膜上に下地絶縁膜を設け、下地絶縁膜上にスイッチング素子を配置する構成とした上で、下地絶縁膜に、画素コンタクトホールの位置に対応する領域において薄くなるように窪みを設ける方法である。この場合においても、第１の手段と同様、下地絶縁膜に設けた窪みに配線等を埋め込むことができ、画素周縁部の１辺側のみを平坦化した図２２のような構造を実現することができる。
【００２９】
さらにこの第３の手段を採用した場合には、上記の本来の効果に付随して別の効果も得られる。すなわち、画素コンタクトホールの形成領域の下地絶縁膜が薄くなっているが、この部分はまたスイッチング素子のドレイン領域が配置される領域である。よって、この領域では遮光膜とドレイン領域とが薄い下地絶縁膜を介して対峙した状態となる。また、スイッチング素子の下方に位置する遮光膜を電位的に浮遊状態としておくとスイッチング素子の特性に悪影響を及ぼすため、遮光膜は通常定電位に固定しておく。したがって、本構成においては、薄い下地絶縁膜を介して対峙した遮光膜とドレイン領域とが一対の電極をなし、この部分に蓄積容量が形成されることになる。その結果、本来の蓄積容量に加えて、この部分で蓄積容量が稼げるため、蓄積容量全体の占有面積を小さくすることができる。
【００３０】
本発明の液晶装置の製造方法は、後で形成する画素コンタクトホールの位置に合わせて基板の表面に窪みを形成する工程と、前記基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続された画素電極を形成する工程とを有することを特徴とする。
【００３１】
本発明の液晶装置の製造方法は、画素電極に図２２に示した平面視コ字状の凸部を形成するための３つの手段のうち、第１の手段を実現するための方法である。この方法によれば、画素電極の３辺に対応する平面視コ字状の凸部と残りの１辺に対応する細長い溝状の画素コンタクトホールとを形成することができ、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００３２】
本発明の他の液晶装置の製造方法は、後で形成する画素コンタクトホールの位置に合わせて基板の表面に窪みを形成する工程と、前記基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域上に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介してドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００３３】
上記本発明の液晶装置の製造方法も、上記第１の手段を実現するための方法であり、特にスイッチング素子のドレイン領域と画素電極との間に介在するバリア層を有する液晶装置の製造方法である。本方法においても、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００３４】
本発明の他の液晶装置の製造方法は、基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成するとともに前記走査線に沿って導電層を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線および前記導電層を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００３５】
上記本発明の他の液晶装置の製造方法は、画素電極に図２２に示した平面視コ字状の凸部を形成するための３つの手段のうち、第２の手段を実現するための方法である。この方法によれば、画素電極の３辺に対応する平面視コ字状の凸部と残りの１辺に対応する細長い溝状の画素コンタクトホールとを形成することができ、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００３６】
本発明の他の液晶装置の製造方法は、基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介して前記ドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成するとともに前記走査線に沿って導電層を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線および前記導電層を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００３７】
上記本発明の液晶装置の製造方法も、上記第２の手段を実現するための方法であり、特にスイッチング素子のドレイン領域と画素電極との間に介在する導電層を有する液晶装置の製造方法である。本方法においても、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００３８】
上記本発明の液晶装置の製造方法において、前記第１層間絶縁膜または前記下層側第２層間絶縁膜の表面を平坦化した後、前記平坦化した第１層間絶縁膜または前記下層側第２層間絶縁膜上に導電層を形成することが望ましい。このようにすれば、データ線および第２導電層の部分が平坦面から確実に突出した形状を作ることができる。
【００３９】
本発明の他の液晶装置の製造方法は、後でスイッチング素子を形成する基板上の一部の領域に遮光膜を形成する工程と、前記基板上に前記遮光膜を覆う下地絶縁膜を形成する工程と、後で画素コンタクトホールを形成する領域の前記下地絶縁膜を薄くする工程と、前記下地絶縁膜上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００４０】
上記本発明の他の液晶装置の製造方法は、画素電極に図２２に示した平面視コ字状の凸部を形成するための３つの手段のうち、第３の手段を実現するための方法である。この方法によれば、画素電極の３辺に対応する平面視コ字状の凸部と残りの１辺に対応する細長い溝状の画素コンタクトホールとを形成することができ、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００４１】
本発明の他の液晶装置の製造方法は、後でスイッチング素子を形成する基板上の一部の領域に遮光膜を形成する工程と、前記基板上に前記遮光膜を覆う下地絶縁膜を形成する工程と、後で画素コンタクトホールを形成する領域の前記下地絶縁膜を薄くする工程と、前記下地絶縁膜上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介して前記ドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする。
【００４２】
上記本発明の液晶装置の製造方法も、上記第３の手段を実現するための方法であり、特にスイッチング素子のドレイン領域と画素電極との間に介在するバリア層を有する液晶装置の製造方法である。本方法においても、ディスクリネーションの発生の少ない液晶装置を提供することができる。
【００４３】
本発明の電子機器は、上記本発明の液晶装置を備えたことを特徴とするものである。本発明の電子機器は、上記本発明の液晶装置を備えたことによって、ディスクリネーションに起因する画質の低下が少なく、高コントラスト比、高開口率の画像表示部を実現することができる。
【００４４】
【発明の実施の形態】
［第１の実施の形態］
以下、本発明の第１の実施の形態の液晶装置について図１〜図４を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。図２は、液晶装置を構成する一対の基板のうち、一方の基板をなすＴＦＴアレイ基板の隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。なお、図１の等価回路図は、以下の実施の形態全ての液晶装置に共通のものである。また、以下の全ての図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４５】
図１に示すように、本実施の形態の液晶装置において、画像表示領域を構成するマトリクス状に形成された複数の画素１は、画素電極２と当該画素電極２を制御するための薄膜トランジスタ（Thin Film Transistor, 以下、ＴＦＴと略記する、スイッチング素子）３がマトリクス状に複数形成されており、画像信号を供給するデータ線４が当該ＴＦＴ３のソース領域に電気的に接続されている。データ線４に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線４同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３のゲートに走査線５が電気的に接続されており、所定のタイミングで、走査線５にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極２は、ＴＦＴ３のドレイン領域に電気的に接続されており、スイッチング素子であるＴＦＴ３を一定期間だけそのスイッチを閉じることにより、データ線４から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００４６】
画素電極２を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された共通電極（後述する）との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極２と共通電極との間に形成される液晶容量と並列に蓄積容量６を付加する。例えば画素電極２の電圧は、蓄積容量６によりソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、保持特性はさらに改善され、コントラスト比の高い液晶装置が実現できる。本実施の形態では、蓄積容量６を形成するための配線である容量線７を設けている。また、容量線７を設ける代わりに、画素電極２と前段の走査線５との間で蓄積容量を形成しても良い。
【００４７】
図２は、本実施の形態の液晶装置を構成する一方の基板であるＴＦＴアレイ基板のパターンレイアウトを示す平面図である。この図に示すように、ＴＦＴアレイ基板上には、インジウム錫酸化物（Indium Tin Oxide, 以下、ＩＴＯと略記する）等の透明導電膜からなる複数の画素電極２（輪郭を点線で示す）がマトリクス状に配置されており、画素電極２の紙面縦方向に延びる辺に沿ってデータ線４（輪郭を実線で示す）が設けられ、紙面横方向に延びる辺に沿って走査線５および容量線７（ともに輪郭を実線で示す）が設けられている。
【００４８】
本実施の形態において、ポリシリコン膜からなる半導体層９（輪郭を破線で示す）は、データ線４と走査線５の交差点の近傍に走査線５に跨って配置され、図２において走査線５の下側がＴＦＴ３のソース領域１０、上側がドレイン領域１１、走査線５の直下がチャネル領域１２（右下がりの斜線を施した部分）となっている。なお、本実施の形態のＴＦＴ３では走査線５がそのままゲート電極として機能する。そして、半導体層９は、ドレイン領域１１側の一端が当該画素１に隣接する画素１のデータ線４の方向（紙面右方向）と当該画素１のデータ線４に沿う方向（紙面上方向）とに分岐して延びている。
【００４９】
半導体層９のソース領域１０上には、データ線４とソース領域１０とを電気的に接続するためのソースコンタクトホール１３が形成されている。一方、半導体層９のドレイン領域１１上には、画素電極２とドレイン領域１１とを電気的に接続するための画素コンタクトホール１４（図２において網掛けの部分）が形成されている。この画素コンタクトホール１４の形状および形成位置が本発明の一つの特徴点であり、当該画素１の容量線７よりも画素１の中央寄りの位置に、当該画素１のＴＦＴ３に接続されたデータ線４の近傍から隣接するデータ線４の近傍まで走査線５および容量線７に沿って延在するように細長く形成されている。
【００５０】
さらに、図２に示すように、画素電極２の周縁部はデータ線４や走査線５、容量線７等の配線と平面的に少なくとも部分的に重なっている。すなわち、画素電極２の上側の紙面横方向に延びる辺は隣接する画素１の走査線５と重なり、画素電極２の左側の紙面縦方向に延びる辺は自身の画素１のデータ線４と重なり、画素電極２の右側の紙面縦方向に延びる辺は隣接する画素１のデータ線４と重なり、画素電極２の下側の紙面横方向に延びる辺は自身の画素１の容量線７と重なっている。したがって、本実施の形態の場合、図４に示すように、画素電極２の中央が平坦な光透過領域であり、画素電極２の４辺に沿う平面視ロ字状の周縁部が上記各配線の上に乗り上げて土手状に突出した凸部２ａとなっている。ただし、画素電極２の下側の辺に沿う容量線７の画素中央寄りには上述の画素コンタクトホール１４が形成されているので、この部分は深く窪んだ形状となっている。
【００５１】
また、容量線７は走査線５に沿って紙面横方向に並ぶ画素１を貫くように延びるとともに、分岐した一部７ａがデータ線４に沿って紙面縦方向に延びている。そこで、データ線４および走査線５に沿って長く延び、平面的に重なった位置にある半導体層９と容量線７とによって蓄積容量６が形成されている。
【００５２】
本実施の形態の液晶装置は、図３に示すように、一対の基板１６，１７を有しており、その一方の基板をなすＴＦＴアレイ基板１８と、これに対向配置される他方の基板をなす対向基板１９とを備え、これら基板１８，１９間に液晶２０が挟持されている。基板１６，１７は、例えばガラスや石英等の透明基板、もしくはシリコン基板等からなるものである。
【００５３】
図３に示すように、ＴＦＴアレイ基板１８上にＴＦＴ３の形成位置に対応して例えばクロム等の金属膜からなる第１遮光層２１が設けられ、その上にシリコン酸化膜等からなる下地絶縁膜２２が設けられている。第１遮光層２１は、液晶装置への入射光の戻り光がＴＦＴ３に入射されるのを防止するためのもの、下地絶縁膜２２は、第１遮光層２１とＴＦＴ３の半導体層９との電気的短絡を防止するためのもの、である。そして、下地絶縁膜２２上には各画素電極２をスイッチング制御するＴＦＴ３が設けられている。具体的には、下地絶縁膜２２上に例えば膜厚５０ｎｍ程度のポリシリコン膜からなる半導体層９が設けられ、この半導体層９を覆うように膜厚１０〜１５０ｎｍ程度のゲート絶縁膜２３が形成されている。
【００５４】
ＴＦＴ３は、例えばポリシリコン膜からなるゲート電極を含む走査線５、当該走査線５からの電界によりチャネルが形成される半導体層９のチャネル領域１２、走査線５と半導体層９とを絶縁するゲート絶縁膜２３、アルミニウム等の金属からなるデータ線４、半導体層９のソース領域１０をなす高濃度ソース領域１０ａおよびドレイン領域１１をなす高濃度ドレイン領域１１ａを備えている。さらに本実施の形態のＴＦＴ３は、ＬＤＤ（Lightly Doped Drain）構造を採用しており、ソース領域１０およびドレイン領域１１の高濃度領域１０ａ，１１ａとチャネル領域１２との間に低濃度領域１０ｂ，１１ｂが形成されている。
【００５５】
また、下地絶縁膜２２上には、ＴＦＴ３のドレイン領域１１と一体の蓄積容量電極２４（一方の電極）と、蓄積容量電極２４上にゲート絶縁膜２３を介して配置され、走査線５と同一膜で形成された容量線７（他方の電極）とからなる蓄積容量６が設けられている。そして、これらＴＦＴ３および蓄積容量６を覆うように第１層間絶縁膜２５が形成され、第１層間絶縁膜２５上には、第１層間絶縁膜２５およびゲート絶縁膜２３を貫通するソースコンタクトホール１３を通じてＴＦＴ３のソース領域１０と電気的に接続されたデータ線４が形成されている。
【００５６】
そして、第１層間絶縁膜２５上にデータ線４を覆うように第２層間絶縁膜２６が形成され、第２層間絶縁膜２６上には、第２層間絶縁膜２６、第１層間絶縁膜２５およびゲート絶縁膜２３を貫通する深さのある画素コンタクトホール１４を通じてＴＦＴ３のドレイン領域１１と電気的に接続された画素電極２が形成されている。さらに、ＴＦＴアレイ基板１８の最上層の全面には配向膜２７が形成されている。配向膜２７は、例えばポリイミド薄膜などの垂直配向モードを適用可能な有機薄膜、より具体的な配向膜材料の一例としてはＭＸ９６１２１０（商品名、メルクジャパン社製）等を用いることができ、この配向膜にラビング処理を施して用いれば良い。
【００５７】
他方、対向基板１９側は、基板１７上に、ＴＦＴアレイ基板１８上の第１遮光層２１の形成位置に対応して例えばクロム等の金属膜、樹脂ブラックレジスト等からなる第２遮光層２８が形成されている。第２遮光層２８は、液晶装置への入射光がＴＦＴ３に入射されるのを防止するためのものである。そして、基板１７全面に、画素電極２と同様のＩＴＯ等の透明導電膜からなる共通電極２９、配向膜３０が順次形成されている。この配向膜３０についても、ＴＦＴアレイ基板１９側と同様の材料を用いれば良い。
【００５８】
また、本実施の形態では、液晶２０は、電界を印加していない状態で各液晶分子がその長軸を基板１６，１７に対して垂直な向きに起立し、画素電極２−共通電極２９間に電界を印加した状態において基板１６，１７に対して平行になるように配向するタイプの垂直配向モードの液晶が選定される。ただし、液晶にプレチルト角を導入する場合は、基板に対して完全に垂直配向ではなく、基板面に垂直な線（法線）に対してある程度の傾斜をもって配向する。このような垂直配向モードの液晶の例としては、負の誘電異方性を有するネマチック液晶、コレステリック液晶等を挙げることができる。
【００５９】
本実施の形態の液晶装置においては、ＴＦＴアレイ基板１８における画素コンタクトホール１４の形状が、図２に示したように、走査線５および容量線７に沿って当該画素１のデータ線４の近傍から隣のデータ線４の近傍まで延在するように細長くなっているので、画素コンタクトホール１４の部分の配向膜２７が画素１の一辺に沿って細長く落ち窪んだ状態となっている。その結果、画素コンタクトホール１４の近傍に存在する液晶分子は、その大部分が画素コンタクトホール１４が形成された側の一辺からほぼ平坦な画素１の中央に向けて倒れようとするので、液晶分子が様々な方向に向いたドメイン構造が形成されにくくなり、従来に比べてディスクリネーションの発生を抑制することができる。これにより、画質の向上およびコントラスト比の向上が図れるとともに、余計なディスクリネーションを隠す遮光層を小さくできることで開口率の向上が図れる。
【００６０】
また、本実施の形態の液晶装置は、駆動方法として１Ｈ反転駆動を用いた際に好適である。１Ｈ反転とは、隣接する走査線５毎に逆極性の電圧を印加する駆動方法であり、この駆動方法を採用した場合、隣接する走査線５間に横方向に電界が発生する。本実施の形態の液晶装置においては、液晶分子がこの電界に沿って画素コンタクトホール１４が形成された画素の一辺側から中央側に向けて倒れようとするので、ドメイン構造がより形成されにくくなり、ディスクリネーションの発生を抑制することができる。
【００６１】
また、本実施の形態の構成は、画素コンタクトホール１４の位置と形状を変更しただけであるから、製造プロセスは従来と変える必要がないという利点を有している。
【００６２】
［第２の実施の形態］
以下、本発明の第２の実施の形態の液晶装置について図５〜図１３を参照して説明する。図５は、本実施の形態の液晶装置のＴＦＴアレイ基板の隣接する複数の画素群の平面図であり、図６は、図５のＢ−Ｂ’断面図である。
【００６３】
図５、図６に示すように、本実施の形態のＴＦＴアレイ基板１８の構成は、図２、図３に示した第１の実施の形態のＴＦＴアレイ基板１８と基本的には類似している。したがって、図５、図６において図２、図３と共通の構成要素については同一の符号を付し、その部分の詳細な説明は省略する。そして、本実施の形態のＴＦＴアレイ基板１８が第１の実施の形態のＴＦＴアレイ基板１８と異なる点は、第１の実施の形態ではＴＦＴのドレイン領域と画素電極とが直接接続されていたのに対し、本実施の形態ではＴＦＴのドレイン領域と画素電極とが他の導電層（バリア層）を介して電気的に接続されている点であり、それに伴ってコンタクトホールの構成も異なっている。
【００６４】
すなわち、図５に示すように、ＴＦＴ３の半導体層９のうち、ドレイン領域１１と平面的に重なり、さらに容量線７とも重なる部分に導電性のバリア層３２（導電層、右上がりの斜線で示す部分）が設けられている。バリア層３２は、ＴＦＴ３のドレイン領域１１と画素電極２とを電気的に接続する際の中継層となるものであり、バリア層３２の存在によって第１の実施の形態（図３）で示したような深い画素コンタクトホール１４を形成する必要がなくなり、深い画素コンタクトホール１４を形成する際のエッチングに伴う半導体層９の突き抜け等の問題を回避することができる。
【００６５】
図５における画素電極２の下側の辺に沿う周縁部の中央に、ＴＦＴ３のドレイン領域１１とバリア層３２とを電気的に接続するためのドレインコンタクトホール３３が形成されている。このドレインコンタクトホール３３は、走査線５と容量線７との間に配置されているが、これらの配線がドレイン領域１１やバリア層３２と短絡しないように容量線７の一部が切り欠かれ、この切欠部７ｂの中にドレインコンタクトホール３３が配置されている。そして、紙面横方向に延びるドレイン領域１１、容量線７、バリア層３２の全てに平面的に重なるように、画素コンタクトホール３４が設けられている。本実施の形態の場合も、画素コンタクトホール３４は、走査線５および容量線７に沿う方向に延びるとともに、互いに隣接する２本のデータ線４の近傍まで長く延びている。
【００６６】
本実施の形態の場合も第１の実施の形態と同様、図４に示したように、画素電極２の中央が平坦な光透過領域であり、画素電極２の４辺に沿う周縁部が土手状に高い凸部２ａとなっており、画素電極２の下側の辺に沿う画素コンタクトホール３４の部分が窪んだ形状となっている。
【００６７】
図６に示す断面構造も、図３に示す第１の実施の形態とほぼ同様である。異なる点は、ＴＦＴ３および蓄積容量６を覆うように第１層間絶縁膜２５が形成され、第１層間絶縁膜２５上には、第１層間絶縁膜２５およびゲート絶縁膜２３を貫通するドレインコンタクトホール３３を通じてＴＦＴ３のドレイン領域１１と電気的に接続されたバリア層３２が形成されている。さらに、第１層間絶縁膜２５上にバリア層３２を覆うように下層側第２層間絶縁膜２６ａが形成され、下層側第２層間絶縁膜２６ａ上には、下層側第２層間絶縁膜２６ａ、第１層間絶縁膜２５およびゲート絶縁膜２３を貫通するソースコンタクトホール１３を通じてＴＦＴ３のソース領域１０と電気的に接続されたデータ線４が形成されている。
【００６８】
そして、下層側第２層間絶縁膜２６ａ上にデータ線４を覆うように上層側第２層間絶縁膜２６ｂが形成され、上層側第２層間絶縁膜２６ｂ上には、上層側第２層間絶縁膜２６ｂおよび下層側第２層間絶縁膜２６ａを貫通する画素コンタクトホール３４を通じてバリア層３２と電気的に接続された画素電極２が形成されている。また、第２の実施の形態では、バリア層３２がデータ線と重ならない領域であれば、画素コンタクトホール３４を設けることができるので、画素コンタクトホール３４の幅は第１の実施の形態より大きく、画素コンタクトホール３４のテーパ角は、所望の液晶のプレチルト角とほぼ同じに設定されている。これにより、光透過領域を小さくすることなく、効率的に土手状に高い凸部２ａと画素コンタクトホール３４を形成することができ、有利である。
【００６９】
次に、本実施の形態の液晶装置の製造方法、特にＴＦＴアレイ基板の製造方法を図７〜図１３を用いて説明する。なお、図７〜図１３は各工程におけるＴＦＴアレイ基板３１側の各層を、図６と同様に図５のＢ−Ｂ’断面に対応させて示す工程図である。
【００７０】
まず図７の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等の基板１６を用意する。そして、基板１６の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜３６として形成する。なお、遮光膜３６上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００７１】
次に工程（２）に示すように、形成された遮光膜３６上にフォトリソグラフィーにより第１遮光層２１のパターンに対応するレジストマスク（図示せず）を形成し、レジストマスクを介して遮光膜３６に対しエッチングを行うことにより、第１遮光層２１を形成する。
【００７２】
次に工程（３）に示すように、第１遮光層２１の上に、例えば、常圧または減圧ＣＶＤ法等により、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、もしくは窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜２２を形成する。この下地絶縁膜２２の膜厚は、例えば約５００〜２０００ｎｍとする。なお、ＴＦＴアレイ基板３１裏面からの戻り光が問題にならない場合は、第１遮光層２１を形成する必要はない。
【００７３】
次に工程（４）に示すように、下地絶縁膜２２上に、減圧ＣＶＤ法等によりアモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間の熱処理を施すことにより、ポリシリコン膜３７を約５０〜２００ｎｍの膜厚となるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使った熱処理でも良いし、エキシマレーザー等を用いても良い。なお、アモルファスシリコン膜を経ずに、減圧ＣＶＤ法等によりポリシリコン膜を直接形成しても良い。あるいは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、その後、熱処理等により再結晶化させてポリシリコン膜を形成しても良い。
【００７４】
次に工程（５）に示すように、フォトリソグラフィー工程、エッチング工程により上記ポリシリコン膜３７をパターニングすることにより、所定パターンを有する半導体層９を形成する。この時、同パターンにて半導体層９と一体の蓄積容量電極２４を同時に形成する。
【００７５】
次に図８の工程（６）に示すように、ＴＦＴ３を構成する半導体層９を約９００〜１３００℃の温度で熱酸化することにより、約３０ｎｍ程度の比較的薄い膜厚の熱酸化シリコン膜３８を形成し、さらに工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜３９を約５０ｎｍ程度の比較的薄い膜厚に堆積し、多層構造を持つＴＦＴ３のゲート絶縁膜２３を形成する。この結果、ゲート絶縁膜２３の膜厚は、約１０〜１５０ｎｍ程度となる。
【００７６】
次に工程（８）に示すように、フォトリソグラフィー工程、エッチング工程により蓄積容量電極２４となる部分を除く半導体層９上にレジストマスク４０を形成した後、例えばリン（Ｐ）イオンをドーズ量約３×１０１２／ｃｍ２でドープして、蓄積容量電極２４を低抵抗化しても良い。その場合、イオン注入後、レジストマスク４０は除去する。
【００７７】
次に工程（９）に示すように、減圧ＣＶＤ法等によりポリシリコン膜４１を堆積し、さらにリン（Ｐ）を熱拡散し、ポリシリコン膜４１を導電化する。または、Ｐイオンをポリシリコン膜の成膜と同時に導入しても良い。ポリシリコン膜４１の膜厚は、約１００〜５００ｎｍ、好ましくは約３００ｎｍに堆積する。
【００７８】
次に図９の工程（１０）に示すように、レジストマスク（図示せず）を用いたフォトリソグラフィー工程、エッチング工程等によりポリシリコン膜４１のパターニングを行い、所定パターンの走査線５および容量線７を形成する。走査線５および容量線７は、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【００７９】
次に工程（１１）に示すように、ＴＦＴ３をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層９に、まず低濃度ソース領域１０ｂおよび低濃度ドレイン領域１１ｂを形成するために、走査線５の一部であるゲート電極をマスクとして、ＰなどのＶ族元素の不純物を低濃度で（例えば、Ｐイオンを１×１０１ ３〜３×１０１３／ｃｍ２のドーズ量にて）ドープする。これにより走査線５下の半導体層９はチャネル領域１２となる。
【００８０】
次に工程（１２）に示すように、ＴＦＴ３を構成する高濃度ソース領域１０ａおよび高濃度ドレイン領域１１ａを形成するために、走査線５よりも幅の広いレジストマスク４２を走査線５上に形成した後、同じくＰなどのＶ族元素の不純物を高濃度で（例えば、Ｐイオンを１×１０１５〜３×１０１５／ｃｍ２のドーズ量にて）ドープする。なお、例えば低濃度の不純物のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線５の一部であるゲート電極をマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。
【００８１】
次に図１０の工程（１３）に示すように、レジストマスク４２を除去した後、走査線５上、容量線７上およびゲート絶縁膜２３上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第１層間絶縁膜２５を１０〜２００ｎｍ程度の比較的薄い膜厚に堆積する。ただし、第１層間絶縁膜２５は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜を形成可能である。
【００８２】
次に工程（１４）に示すように、後で形成するバリア層３２と高濃度ドレイン領域１１ａとを電気的に接続するためのドレインコンタクトホール３３を、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホールを開孔可能である。あるいは、コンタクトホールが半導体層を突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホールに対し、より良好に電気的な接続をとるためのテーパを付与する観点からも有効である。
【００８３】
次に工程（１５）に示すように、第１層間絶縁膜２５およびドレインコンタクトホール３３を介して覗く高濃度ドレイン領域１１ａの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の金属や金属シリサイド等の金属合金膜をスパッタリングにより堆積して、５０〜５００ｎｍ程度の膜厚の導電膜４３を形成する。なお、この導電膜４３上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成して２層以上から構成しても良い。また、導電膜４３は応力緩和のためにポリシリコン膜等を用いても良いし、ポリシリコン膜と金属合金膜で２層以上の導電膜４３を形成してもよい。
【００８４】
次に図１１の工程（１６）に示すように、形成された導電膜４３上にフォトリソグラフィーによりバリア層３２のパターンに対応するレジストマスク（図示せず）を形成し、レジストマスクを介して導電膜４３のエッチングを行うことにより、バリア層３２を形成する。
【００８５】
次に工程（１７）に示すように、第１層間絶縁膜２５およびバリア層３２を覆うように、例えば常圧または減圧ＣＶＤ法等を用いて下層側第２層間絶縁膜２６ａを形成する。下層側第２層間絶縁膜２６ａの膜厚は、約５００〜１５００ｎｍが好ましい。下層側第２層間絶縁膜２６ａの膜厚が５００ｎｍ以上あれば、データ線４および走査線５間における寄生容量はあまり問題とならない。
【００８６】
次に工程（１８）に示すように、高濃度ソース領域１０ａおよび高濃度ドレイン領域１１ａを活性化するために約１０００℃の熱処理を２０分程度行った後、データ線４に対するソースコンタクトホール１３を開孔する。また、走査線５や容量線７を基板周辺領域において図示しない配線と接続するためのコンタクトホールも、ソースコンタクトホール１３と同一の工程により下層側第２層間絶縁膜２６ａに開孔することができる。
【００８７】
次に図１２の工程（１９）に示すように、下層側第２層間絶縁膜２６ａの上に、スパッタリング等により遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜４４として、約１００〜１０００ｎｍ程度の膜厚、好ましくは約５００ｎｍの厚さに堆積する。
【００８８】
次に工程（２０）に示すように、フォトリソグラフィー工程、エッチング工程等により金属膜４４をパターニングすることにより、データ線４を形成する。
【００８９】
次に工程（２１）に示すように、データ線４上を覆うように、例えば常圧または減圧ＣＶＤ法あるいはプラズマＣＶＤ法等を用いて上層側第２層間絶縁膜２６ｂを形成する。上層側第２層間絶縁膜２６ｂの膜厚は約５００〜１５００ｎｍが好ましい。
【００９０】
次に図１３の工程（２２）に示すように、上層側第２層間絶縁膜２６ｂおよび下層側第２層間絶縁膜２６ａを貫通して次に形成する画素電極２とバリア層３２とを電気的に接続するための画素コンタクトホール３４を、反応性イオンエッチング、反応性イオンビームエッチングなどのドライエッチングにより形成する。ここでは、コンタクトホールの形状をテーパ状にするためにウェットエッチングを併用する。
【００９１】
次に工程（２３）に示すように、上層側第２層間絶縁膜２６ｂ上に、スパッタリング等によりＩＴＯ膜等の透明導電膜４５を約５０〜２００ｎｍの膜厚に堆積し、さらに工程（２４）に示すように、フォトリソグラフィー工程、エッチング工程等により透明導電膜４５をパターニングし、画素電極２を形成する。なお、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極を形成してもよい。続いて、画素電極２の上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレチルト角を持つように所定方向でラビング処理を施すこと等により、配向膜２７を形成する。以上の工程により、ＴＦＴアレイ基板１８が完成する。
【００９２】
他方、対向基板に関しては工程図の図示を省略するが、ガラス基板等の基板１７がまず用意され、第２遮光層２８を、例えば金属クロムをスパッタリングした後、フォトリソグラフィー工程、エッチング工程を経て形成する。なお、第２遮光層２８は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。次に、対向基板１９の全面に、スパッタリング等によりＩＴＯ等の透明導電膜を約５０〜２００ｎｍの膜厚に堆積することにより共通電極２９を形成する。さらに、共通電極２９の全面に配向膜３０を形成する。
【００９３】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１８と対向基板１９とを対向させて配置し、シール材により貼り合わせ、空セルを作製する。次いで、液晶２０を空セル内に封入すれば、本実施の形態の液晶装置が完成する。
【００９４】
比較例として図２４に示すように、画素コンタクトホール４７を隣接するデータ線４の間のほぼ中央に小さく形成した場合、この部分のみが局所的に窪んだ形状となっており、液晶分子が、電界印加時に画素コンタクトホール４７の位置を中心として様々な方向に向けて倒れるため、特に画素電極２の下側の辺に沿う周縁部の中央付近にディスクリネーションが生じていた。
【００９５】
これに対して、本実施の形態の液晶装置では、画素電極２とバリア層３２とを電気的に接続する画素コンタクトホール３４を、互いに隣接するデータ線４間で走査線５に沿って延在させた形状となっている。これにより、ディスクリネーションの発生を抑制することができ、画質の向上、コントラスト比の向上、開口率の向上が図れるという第１の実施の形態と同様の効果を得ることができる。
【００９６】
また、第１の実施の形態の場合は、図２に示したように、画素コンタクトホール１４の部分で画素電極２がＴＦＴ３のドレイン領域１１に直接接続されているため、画素コンタクトホール１４のパターンと容量線７のパターンとを平面的に重ねることができない。したがって、画素コンタクトホール１４のパターンが容量線７のパターンの制限を受け、画素コンタクトホール１４の面積を広くするとその分蓄積容量６の面積が小さくなるため、画素コンタクトホール１４の面積をむやみに広げることはできない。
【００９７】
これに対して、本実施の形態の場合、図５に示したように、画素コンタクトホール３４の部分は画素電極２とバリア層３２とを接続している部分であるから、画素コンタクトホール３４のパターンとバリア層３２の下方に位置する容量線７のパターンとを平面的に重ねることができる。したがって、蓄積容量６の面積を小さくすることなく、画素コンタクトホール３４の面積を充分に広げることができる。これにより、液晶の配向制御に与える画素コンタクトホール３４の影響を大きくすることができる。
【００９８】
［第３の実施の形態］
以下、本発明の第３の実施の形態の液晶装置について図１４を参照して説明する。図１４は、本実施の形態の液晶装置の断面構造を示す図であり、図５のＢ−Ｂ’断面に対応する断面図である。本実施の形態の液晶装置の平面的なパターン構成は第２の実施の形態の図５と全く同様であるため、ここでは第２の実施の形態の図６に相当する断面図のみを提示する。図１４において図６と共通の構成要素については同一の符号を付し、詳細な説明は省略する。
【００９９】
第１、第２の実施の形態では、画素電極２の４辺全てに沿う周縁部が平面視ロ字状の土手状に突出していた。これに対して、以下に説明する第３〜第５の実施の形態では、図５における画素電極２の下側の辺に沿う周縁部のみを画素電極２の中央部と同じレベルに平坦化するか、もしくは画素電極２の中央部よりも窪ませ、図２２に示したように、残りの３辺に沿う周縁部を平面視コ字状の土手状に突出させるための構成を例示する。
【０１００】
本実施の形態の液晶装置の場合も、積層構造そのものは図６に示した構造と全く同じであるが、図１４に示すように、基板１６の画素コンタクトホール３４に対応する位置に窪み１６ａが形成されており、その上に各層が積層されている。なお、窪み１６ａの深さは半導体層９、容量線７、バリア層３２の３層の膜厚分の合計にほぼ等しく設定されている。したがって、蓄積容量電極２４、容量線７、バリア層３２の一部などが窪み１６ａの中に埋め込まれたような状態となっており、図５における画素電極２の下側の辺の周縁部は画素電極２の中央部に対して平坦化され、その上で画素コンタクトホール３４の部分が窪んだ構造となっている。
【０１０１】
上記構成の液晶装置を製造する場合には、まず最初の工程で、基板１６の表面に画素コンタクトホール３４に対応する部分が開口したレジストマスクを形成し、ウェットエッチングなどの手法を用いて所定の深さの窪み１６ａを形成すれば良い。その後の工程は第２の実施の形態と全く同じで良い。
【０１０２】
本実施の形態の液晶装置においては、１つの画素電極２の１辺に沿う周縁部のみを画素電極２の中央部と同じレベルに平坦化したことによって、残りの３辺に沿う周縁部を平面視コ字状の土手状に突出させることができる。そのため、上述したように、画素電極２の周縁部の３辺に平面視コ字状の凸部を設けたことによる配向制御効果と、データ線４間で走査線５に沿って延びる画素コンタクトホール３４を設けたことによる配向制御効果とが相俟って、画素コンタクトホール近傍の液晶分子が、画素電極２の辺のうち、凸部のない１辺側（図５における画素電極の下側の辺側）からこの辺と対向する辺側に向けて揃って倒れる傾向がより強まり、ディスクリネーションをより確実に抑制することができる。
【０１０３】
［第４の実施の形態］
以下、本発明の第４の実施の形態の液晶装置について図１５〜図１７を参照して説明する。図１５および図１６は、本実施の形態の液晶装置の断面構造を示す図であり、図１５は図５のＢ−Ｂ’断面に対応する断面図、図１６は図５のＣ−Ｃ’断面に対応する断面図（ＴＦＴアレイ基板側のみを示す）である。図１５および図１６において図６と共通の構成要素については同一の符号を付し、詳細な説明は省略する。
【０１０４】
本実施の形態の液晶装置においては、図１４に示した第３の実施の形態のように基板１６に窪み１６ａは形成されておらず、基板１６の表面は平坦である。そして、図６に示した第２の実施の形態と異なる点は、図１５に示すように、下層側第２層間絶縁膜２６ａが厚く形成されて、その表面が平坦化されており、平坦化した下層側第２層間絶縁膜２６ａ上にデータ線４が形成されている。
【０１０５】
図１６は図５のＣ−Ｃ’断面、すなわち、画素電極２の下側の辺の周縁部を辺に直交する方向に切断した断面図を示している。下層側第２層間絶縁膜２６ａの表面が平坦化されている点を除いて、画素コンタクトホール３４の部分の構成自体は図６と変わりないが、下層側第２層間絶縁膜２６ａ上の走査線５の上方にあたる領域に、データ線４と同一の膜で形成された導電層４９が設けられている。
【０１０６】
本実施の形態の液晶装置を製造する際には、バリア層３２を形成するまでの工程は第２の実施の形態で説明した製造プロセスと同様に行い、その後、下層側第２層間絶縁膜２６ａを第２の実施の形態における膜厚よりも充分に厚い膜厚で成膜する。その後、エッチバック法、化学機械的研磨（ＣＭＰ）法等の周知の平坦化技術を用いて、下層側第２層間絶縁膜２６ａの表面を平坦化する。そして、下層側第２層間絶縁膜２６ａを貫通してＴＦＴ３のソース領域１０に達するソースコンタクトホール１３を開孔し、Ａｌ等の低抵抗金属や金属シリサイド等からなる金属膜を全面に成膜した後、フォトリソグラフィー、エッチング等を用いて金属膜をパターニングすることにより、データ線４を形成すると同時に、走査線５の上方にあたる領域に金属膜を残存させ、上記の導電層４９とする。ここでは、フォトリソグラフィー工程で使用するフォトマスクのパターンとして、データ線４のパターンに加えて、走査線５の上方にあたる領域に金属膜を残存させるためのパターンを作っておけば良い。
【０１０７】
この時点でのＴＦＴアレイ基板の１画素分の形状を模式的に表したものが図１７である。この図のように、表面が平坦な下層側第２層間絶縁膜２６ａ上に、互いに平行に延在するデータ線４と、これらデータ線４間にデータ線４と直交する方向に延在する導電層４９とが設けられている。この導電層４９は、データ線４同士を短絡させないようにデータ線４とは離間して形成されている。なお、図１７中の符号３４は、下層側第２層間絶縁膜２６ａ形成後に形成する画素コンタクトホールを示している。
【０１０８】
以降の工程は、上層側第２層間絶縁膜２６ｂの形成、画素コンタクトホール３４の形成、画素電極２の形成と続き、第２の実施の形態で説明した製造プロセスと同様である。
【０１０９】
第３の実施の形態は、配線の一部を基板１６に形成した窪み１６ａに埋め込むことによって、画素電極２の１辺に沿う周縁部のみを平坦化し、残りの３辺に沿う周縁部を平面視コ字状の土手状に突出させたものであった。これに対して、本実施の形態は、下層側第２層間絶縁膜２６ａ形成後の段階で基板１６の表面を一旦平坦化しておき、データ線４形成用の金属膜を用いて画素電極２の３辺に沿う土手の部分を突出させるというものである。したがって、本実施の形態によれば、図２２に示したような周縁部に平面視コ字状の凸部を有する画素電極２を確実に形成することができる。
【０１１０】
その結果、画素電極２周縁部の３辺に平面視コ字状の凸部を設けたことによる配向制御効果と、データ線４間で走査線５に沿って延びる画素コンタクトホール３４を設けたことによる配向制御効果とにより、ディスクリネーションをより確実に抑制でき、コントラスト比の向上が図れる、という第３の実施の形態と同様の効果を得ることができる。
【０１１１】
なお、本実施の形態においては、データ線４を構成する金属膜を用いて画素電極の３辺に沿う土手となる部分を形成したが、この部分を形成するにあたってはデータ線４を構成する金属膜に限ることなく、全く別の膜を用いても良い。しかしながら、液晶装置として実質的に必要でない他の膜を用いて土手の部分を形成したのでは、製造プロセス中の工程数が増えたり、積層構造が複雑化するという点で好ましくない。この点からすると、本実施の形態の方法は、液晶装置として本来必要な膜を利用して土手の部分を形成しているので、従来の製造プロセスを変更することなく、画素電極周縁部の３辺に平面視コ字状の凸部を形成することができる、という利点を有している。
【０１１２】
［第５の実施の形態］
以下、本発明の第５の実施の形態の液晶装置について図１８を参照して説明する。図１８は、本実施の形態の液晶装置の断面構造を示す図であり、図５のＢ−Ｂ’断面に対応する断面図である。本実施の形態の液晶装置の平面的なパターン構成は第２の実施の形態の図５と全く同様であるため、ここでは第２の実施の形態の図６に相当する断面図のみを提示する。図１８において図６と共通の構成要素については同一の符号を付し、詳細な説明は省略する。
【０１１３】
本実施の形態の液晶装置の場合も図１４に示した第３の実施の形態と同様、積層構造そのものは図６に示した構造と全く同じであるが、図１８に示すように、下地絶縁膜２２の画素コンタクトホール３４に対応する位置が他の部分に比べて薄くなるように窪み２２ａが形成されており、その上に各層が積層されている点が異なっている。なお、窪み２２ａの深さは半導体層９、容量線７、バリア層３２の３層の膜厚分の合計にほぼ等しく設定されている。したがって、蓄積容量電極２４、容量線７、バリア層３２などが窪み２２ａの中に埋め込まれたような状態となっており、図５における画素電極２の下側の辺の周縁部は画素電極２の中央部に対して平坦化され、その上で画素コンタクトホール３４の部分が窪んだ構造となっている。
【０１１４】
上記構成の液晶装置を製造する場合には、下地絶縁膜２２を形成するまでの初期の工程は第２の実施の形態で説明した製造プロセスと同様に行うが、下地絶縁膜２２の膜厚は薄くする分を見込んだ膜厚としておく。そして、下地絶縁膜２２の表面に画素コンタクトホール３４に対応する部分が開口したレジストマスクを形成し、ウェットエッチングなどの手法を用いて所定の深さの窪み２２ａを形成すれば良い。以降の工程は第２の実施の形態と全く同じで良い。
【０１１５】
本実施の形態の液晶装置も第３の実施の形態と同様、配線の一部を下地絶縁膜２２の窪み２２ａに埋め込んで画素電極２の１辺に沿う周縁部のみを平坦化したことにより、残りの３辺に沿う周縁部を平面視コ字状の土手状に突出させることができる。これにより、画素電極２周縁部の３辺に平面視コ字状の凸部を設けたことによる配向制御効果と、データ線４間で走査線５に沿って延びる画素コンタクトホール３４を設けたことによる配向制御効果とにより、ディスクリネーションをより確実に抑制でき、コントラスト比の向上が図れる、という第３、第４の実施の形態と同様の効果を得ることができる。
【０１１６】
また、特に本実施の形態の場合、画素コンタクトホール３４の形成領域の下地絶縁膜２２が薄くなった部分で第１遮光層２１と蓄積容量電極２４とが薄い下地絶縁膜２２を介して対峙しており、第１遮光層２１を定電位に固定しておけば、第１遮光層２１と蓄積容量電極２４とが一対の電極をなす蓄積容量が形成されることになる。その結果、本来の蓄積容量に加えて、この部分で蓄積容量が稼げるため、蓄積容量全体の占有面積を小さくすることができる。例えば、第１遮光層２１と容量線７の重なり部分にこれらを電気的に接続するコンタクトホールを形成しておけば、容量線７とともに第１遮光層２１を定電位に固定することができる。
【０１１７】
［電子機器］
上記実施の形態の液晶装置を備えた電子機器の例について説明する。
図１９は、携帯電話の一例を示した斜視図である。図１９において、符号１０００は携帯電話本体を示し、符号１００１は上記の液晶装置を用いた画像表示部を示している。
【０１１８】
図２０は、腕時計型電子機器の一例を示した斜視図である。図２０において、符号１１００は時計本体を示し、符号１１０１は上記の液晶装置を用いた画像表示部を示している。
【０１１９】
図２１は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２１において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は情報処理装置本体、符号１２０６は上記の液晶装置を用いた画像表示部を示している。
【０１２０】
図１９〜図２１に示す電子機器は、上記実施の形態の液晶装置を用いた画像表示部を備えているので、ディスクリネーションに起因する画質の低下が少なく、高コントラスト比、高開口率の画像表示部を有する電子機器を実現することができる。
【０１２１】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施の形態で挙げた各層の構成材料、パターン形状、膜厚、製造工程中の各種処理条件等の具体的な数値などは上記の例に限るものではなく、適宜変更が可能なことは勿論である。また、第３〜第５の実施の形態では、画素電極の１辺に沿う周縁部を画素電極中央部とともに平坦化した例を挙げたが、窪みをより深くするなどして、画素電極の１辺に沿う周縁部を画素電極中央部よりも窪んだ構造としても良い。
【０１２２】
さらに、第３〜第５の実施の形態においては、バリア層を有する第２の実施の形態の液晶装置を基本として各実施の形態特有の構成を適用した例を示したが、この構成に代えて、バリア層を持たない第１の実施の形態の液晶装置に対して各実施の形態特有の構成を適用することもできる。また、第１の実施の形態では製造方法の説明を省略したが、第２の実施の形態に例示した製造方法においてバリア層形成周りの工程を除けば、後の工程は同様に実施することができる。
【０１２３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、隣接するデータ線間で走査線に沿って延在する画素コンタクトホールを設けたことにより、液晶分子が画素コンタクトホールが形成された側の一辺から画素の中央に向けて倒れようとするので、従来のように液晶分子が様々な方向に向いたドメイン構造が形成されにくくなり、ディスクリネーションの発生を抑制することができる。これにより、画質およびコントラスト比の向上が図れるとともに、余計なディスクリネーションを隠す遮光層を小さくできることで開口率の向上が図れる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態の液晶装置の等価回路図である。
【図２】 同、液晶装置を構成するＴＦＴアレイ基板の複数の画素群を示す平面図である。
【図３】 図２のＡ−Ａ’線に沿う断面図である。
【図４】 同、液晶装置の一画素における画素電極の凹凸の様子を示す模式図である。
【図５】 本発明の第２の実施の形態の液晶装置を構成するＴＦＴアレイ基板の複数の画素群を示す平面図である。
【図６】 図５のＢ−Ｂ’線に沿う断面図である。
【図７】 同、液晶装置の製造プロセスを順を追って示す工程断面図である。
【図８】 同、工程断面図の続きである。
【図９】 同、工程断面図の続きである。
【図１０】 同、工程断面図の続きである。
【図１１】 同、工程断面図の続きである。
【図１２】 同、工程断面図の続きである。
【図１３】 同、工程断面図の続きである。
【図１４】 本発明の第３の実施の形態の液晶装置の構成を示す図であって、図５のＢ−Ｂ’線に対応する断面図である。
【図１５】 本発明の第４の実施の形態の液晶装置の構成を示す図であって、図５のＢ−Ｂ’線に対応する断面図である。
【図１６】 同、液晶装置の構成を示す図であって、図５のＣ−Ｃ’線に対応する断面図である。
【図１７】 同、液晶装置の製造過程においてデータ線形成後の状態を模式的に示す図である。
【図１８】 本発明の第５の実施の形態の液晶装置の構成を示す図であって、図５のＢ−Ｂ’線に対応する断面図である。
【図１９】 本発明の液晶装置を備えた電子機器の一例を示す図である。
【図２０】 同、電子機器の他の例を示す図である。
【図２１】 同、電子機器のさらに他の例を示す図である。
【図２２】 本発明の液晶装置における画素電極を模式的に示す斜視図である。
【図２３】 同、画素電極により発生される等電位線を示す説明図である。
【図２４】 ディスクリネーション対策として本出願人が先に提案した液晶装置のＴＦＴアレイ基板の構成を示す平面図である。
【符号の説明】
１ 画素
２ 画素電極
２ａ （画素電極周縁部の）凸部
３ 薄膜トランジスタ（スイッチング素子、ＴＦＴ）
４ データ線
５ 走査線
６ 蓄積容量
７ 容量線
９ 半導体層
１０ ソース領域
１１ ドレイン領域
１２ チャネル領域
１３ ソースコンタクトホール
１４，３４ 画素コンタクトホール
１６ 基板
１６ａ （基板の）窪み
１８ ＴＦＴアレイ基板
１９ 対向基板
２０ 液晶
２１ 第１遮光層
２２ 下地絶縁膜
２２ａ （下地絶縁膜の）窪み
２３ ゲート絶縁膜
２４ 蓄積容量電極
２５ 第１層間絶縁膜
２６ 第２層間絶縁膜
２６ａ 下層側第２層間絶縁膜
２６ｂ 上層側第２層間絶縁膜
３２ バリア層
３３ ドレインコンタクトホール
４９ 導電層（第２導電層）[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a liquid crystal device, a manufacturing method thereof, and an electronic apparatus, and more particularly to a configuration of a liquid crystal device in a vertical alignment mode.
[0002]
[Prior art]
The alignment modes of the liquid crystal device include a horizontal alignment mode in which liquid crystal molecules are aligned in parallel to the substrate surface in the absence of voltage application, and a vertical alignment mode in which the liquid crystal molecules are aligned vertically. Conventionally, the horizontal alignment mode has been the mainstream in terms of reliability and the like, but since the vertical alignment mode has some excellent characteristics, in recent years, a vertical alignment type liquid crystal device has attracted attention.
[0003]
For example, in the vertical alignment mode, the state in which liquid crystal molecules are aligned perpendicular to the substrate surface (no optical retardation viewed from the normal direction) is used as black display, so the quality of black display is good and high. Contrast is obtained. Further, in a vertical alignment type LCD having excellent front contrast, a viewing angle range in which a constant contrast can be obtained is wider than that in a horizontal alignment mode TN (Twisted Nematic) liquid crystal. Furthermore, if a multi-domain technique that multi-divides the alignment state of the liquid crystal in the pixel is employed, an extremely wide viewing angle can be obtained. In the vertical alignment type liquid crystal device, the response speed and the alignment control are more closely related to each other than the other liquid crystal display modes, and the response speed obtained varies greatly depending on the alignment state, but the initial alignment is biased. The response speed is greatly improved by providing
[0004]
[Problems to be solved by the invention]
While the vertical alignment type liquid crystal device has such advantages, it has the following problems. In general, the vertical alignment mode has a characteristic that the alignment regulating force is weaker than that of the horizontal alignment mode (the above-described alignment state dependency of the strong response speed in the vertical alignment type liquid crystal device is also due to this characteristic. it seems to do). Due to the weak alignment regulating force, the liquid crystal at the time of applying a voltage easily takes a number of alignment directions transiently, and an unstable domain structure is easily formed. In particular, when the pretilt angle is small, the liquid crystal molecules are tilted in a uniform direction from the standing state unless a lateral electric field acts on the liquid crystal. Therefore, for example, in the case of dot inversion driving, the liquid crystal molecules are tilted from the outer peripheral portion to the center of each side of the rectangular pixel, and in the case of line inversion driving, the liquid crystal molecules are electrically connected between adjacent pixel electrodes. There is a tendency to fall from the side with the polarity difference toward the center.
[0005]
As a result of the liquid crystal molecules falling from the outer periphery to the center of each side of the pixel, a domain boundary is formed along the diagonal line of the rectangular pixel, and this area is a low transmittance area, a so-called disclination line. It becomes. That is, two disclination lines on the diagonal line are formed at the center of the pixel. However, in the vertical alignment type liquid crystal device, the alignment regulation force is originally weak and an unstable domain structure is easily formed. There may be a phenomenon in which the above-described disclination line at the center of the pixel fluctuates due to slight disturbance of processing or variations in the voltage application state from time to time. If the disclination line is not so large, it will not be a big problem as long as it always occurs in the same place, but the movement of the disclination line is perceived as flickering of the image to the user's eyes. There was a problem in terms.
[0006]
In addition, when the area of the disclination line is large, there is a problem that the contrast of the screen is greatly reduced. Conventionally, various methods have been proposed for avoiding the degradation of image quality due to disclination, but the method of concealing the disclination generation area using a light shielding layer or the like reduces the aperture ratio and reduces the screen area. The brightness will decrease. Therefore, it is desired to provide a means for suppressing a decrease in image quality due to disclination while ensuring a certain aperture ratio.
[0007]
The present invention has been made to solve the above-described problems, and suppresses a decrease in image quality caused by disclination in a vertical alignment type liquid crystal device, and provides a liquid crystal device having a high contrast ratio and a high aperture ratio. The purpose is to provide.
[0008]
[Means for Solving the Problems]
In order to achieve the above object, a liquid crystal device of the present invention includes a vertical alignment mode liquid crystal sandwiched between a pair of substrates, and one substrate of the pair of substrates includes a plurality of scanning lines and a plurality of scannings. A data line crossing the line, a switching element arranged corresponding to the scanning line and the data line, an interlayer insulating film provided on a drain region of the switching element, and a pixel contact hole formed in the interlayer insulating film And a pixel electrode electrically connected to the drain region through the pixel contact hole, the pixel contact hole being adjacent to the data line from the data line connected to the switching element along the scanning line It extends to the vicinity of the data line.
[0009]
As described above, in the vertical alignment mode, since the alignment regulating force of the liquid crystal is weak, the liquid crystal tends to easily take various alignment directions depending on, for example, the unevenness of the alignment film and the application direction of the electric field. By the way, when looking at the configuration of the pixel in the liquid crystal device, the center of the pixel is relatively flat because only the pixel electrode and the interlayer insulating film are laminated, but the peripheral portion has various wirings such as scanning lines and data lines. Because it is formed, it rises like a bank. In addition, the pixel contact hole has a shape in which the upper pixel electrode is deeply recessed in order to make electrical connection with the drain region of the lower switching element. In other words, in the case of a conventional general liquid crystal device, the pixel contact hole is usually designed in a rectangular shape that is sufficiently smaller than the size of the pixel region. It has a shape that is extremely locally depressed (in the actually manufactured element, the pixel contact hole is not a square but a shape that is recessed in a circular mortar shape). Therefore, since the liquid crystal molecules standing upright in the vertical direction fall down in various directions around the circular pixel contact hole when an electric field is applied, the domain structure in which the liquid crystal molecules are directed in various directions is formed, Disclination occurred.
[0010]
As described above, the present inventor has focused on the occurrence of disclination due to the shape of the pixel contact hole in the conventional vertical alignment type liquid crystal device. Therefore, the shape of the pixel contact hole is changed to an elongated shape extending from the vicinity of the data line connected to the switching element of the pixel along the scanning line to the vicinity of the adjacent data line. With such a shape, the alignment film in the pixel contact hole portion is elongated and elongated along one side of the pixel, so that the liquid crystal molecules fall down at the edge portion extending in the longitudinal direction of the pixel contact hole. Ruled. As a result, most of the liquid crystal molecules present in the vicinity of the pixel contact hole tend to fall from one side on the side where the pixel contact hole is formed toward the center of the flat pixel. However, it is difficult to form domain structures oriented in various directions, and the occurrence of disclination can be suppressed. As a result, the image quality and the contrast ratio can be improved, and the aperture ratio can be improved by reducing the size of the light shielding layer that hides the excess disclination.
[0011]
In another liquid crystal device of the present invention, a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates, and one substrate of the pair of substrates includes a plurality of scanning lines and data lines intersecting the plurality of scanning lines. A switching element arranged corresponding to the scanning line and the data line, an interlayer insulating film provided on the drain region of the switching element, a pixel contact hole formed in the interlayer insulating film, and a pixel contact hole A pixel electrode electrically connected to the drain region and a storage capacitor, the storage capacitor being disposed on one electrode extending from the drain region and a gate insulating film on the one electrode And the other electrode made of the same film as the scanning line, and the other electrode is arranged along the scanning line closer to the center of the pixel electrode than the scanning line, thereby forming a pixel contact hole. The region is arranged closer to the center of the pixel electrode than one electrode, and the pixel contact hole extends along the scanning line to the vicinity of the data line connected to the switching element and the data line adjacent to the data line. It is characterized by being extended.
[0012]
Another liquid crystal device according to the present invention includes one electrode extending from the drain region of the switching element, and the other electrode formed on the one electrode via a gate insulating film and made of the same film as the scanning line. It has a storage capacity composed of electrodes (capacitance lines). In this configuration, the scanning line, the other electrode of the storage capacitor, and the drain region where the pixel contact hole is formed are arranged in this order from the peripheral side to the central side of the pixel. Therefore, it is possible to realize a structure in which the peripheral portion of the pixel is high and the pixel contact hole portion is elongated along the scanning line, and this structure controls the tilting of the liquid crystal molecules in the vicinity of the pixel contact hole. The combination can be suppressed.
[0013]
In another liquid crystal device of the present invention, a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates, and one substrate of the pair of substrates includes a plurality of scanning lines and data lines intersecting the plurality of scanning lines. A switching element disposed corresponding to the scanning line and the data line, a first interlayer insulating film provided on at least a drain region of the switching element, and a conductive barrier provided on the first interlayer insulating film A layer, a second interlayer insulating film provided on the barrier layer, a pixel electrode disposed on the second interlayer insulating film, a pixel contact hole for electrically connecting the pixel electrode and the barrier layer, A drain contact hole for electrically connecting the barrier layer and the drain region, the pixel contact hole including a data line connected to the switching element along the scanning line and a data line adjacent to the data line; Characterized by comprising extends to the vicinity.
[0014]
In the liquid crystal device described above, the pixel electrode is directly connected to the drain region of the switching element, whereas in the other liquid crystal device of the present invention described above, the pixel electrode and the drain region of the switching element are on the first interlayer insulating film. Are electrically connected through a barrier layer provided on the substrate. With this structure, the depression of the pixel contact hole portion becomes shallower than the structure in which the pixel electrode is directly connected to the drain region because the barrier layer is interposed in the middle of the laminated structure, but it still remains in other parts of the pixel electrode. It is certain that the pixel contact hole is recessed in comparison. Therefore, also in this configuration, the pixel contact hole has a shape extending along the scanning line to the vicinity of the data line adjacent to the data line connected to the switching element, so that the disclination is achieved by the above-described operation. Can be suppressed.
[0015]
In another liquid crystal device of the present invention, a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates, and one substrate of the pair of substrates includes a plurality of scanning lines and data lines intersecting the plurality of scanning lines. A switching element arranged corresponding to the scanning line and the data line, a gate insulating film provided on one electrode of the drain region and the storage capacitor of the switching element, and a gate electrode provided on the gate insulating film And the other electrode of the storage capacitor, a first interlayer insulating film provided on the gate electrode and the other electrode, a barrier layer provided on the first interlayer insulating film, and a first layer provided on the barrier layer The two interlayer insulating film, the pixel electrode provided on the second interlayer insulating film, the pixel contact hole for electrically connecting the pixel electrode and the barrier layer, and the barrier layer and the drain region are electrically connected To drain The other electrode and the barrier layer are arranged on the center side of the pixel electrode with respect to the scanning line along the scanning line, and the pixel contact hole serves as a switching element along the scanning line. It extends to the vicinity of the connected data line and the data line adjacent to the data line.
[0016]
Another liquid crystal device of the present invention is a liquid crystal device in which a barrier layer is interposed between a pixel electrode and a drain region, and one electrode extending from the drain region and the other film made of the same film as the scanning line. It has a storage capacity composed of electrodes (capacitance lines). In this configuration, the other electrode and the barrier layer are arranged along the scanning line closer to the center of the pixel electrode than the scanning line, the peripheral portion of the pixel is higher, and the pixel contact hole portion is along the scanning line. An elongated and recessed structure can be realized. With this structure, disclination can be suppressed by controlling how the liquid crystal molecules fall near the pixel contact hole.
[0017]
In the liquid crystal device of the present invention, the peripheral portion of the pixel electrode includes a data line connected to the switching element of one pixel, a data line adjacent to the data line, and a scanning line connected to the switching element of the pixel. It is desirable to dispose it so as to overlap with the scanning line adjacent to.
[0018]
As described above, the region where the wiring such as the data line or the scanning line is formed is higher than the central portion of the pixel electrode. Therefore, in this configuration, for example, when the pixel electrode is rectangular, FIG. As shown in FIG. 4, the peripheral portion of the pixel electrode 2 corresponding to the remaining three sides 2c, 2d, and 2e excluding the one side 2b among the four sides 2b, 2c, 2d, and 2e constituting the periphery of the pixel electrode 2 A convex portion 2a having a U-shape in a plan view is formed on this portion, and this portion protrudes higher than the other portions (side 2b side and center portion of the pixel electrode 2).
[0019]
FIG. 23 shows equipotential lines when an electric field is applied between the pixel electrode 2 having such a shape and the common electrode 29 of the counter substrate 19. As shown in this figure, the equipotential lines are inclined at the peripheral edge of the pixel electrode 2 having the convex portions 2a. In the case of the liquid crystal in the vertical alignment mode, when the equipotential lines are inclined at the peripheral portion of the pixel electrode 2 as described above, the liquid crystal molecules that tend to fall from the outside to the inside of the pixel at the peripheral portion of the pixel electrode 2. The power of is relaxed. On the other hand, since only the portion of the pixel electrode along the side 2b is not formed with the convex portion 2a, the liquid crystal molecules are preferentially tilted over other portions along the non-tilted equipotential line. Try to. As a result, first, liquid crystal molecules in the peripheral portion along the side 2b begin to be preferentially aligned, and liquid crystal molecules in other portions are subsequently aligned, so that compared with a conventional pixel electrode having no convex portion. It becomes easy to align the alignment direction of the liquid crystal.
[0020]
In addition, in the liquid crystal device of the present invention, since the elongated pixel contact hole extending along the scanning line between the data lines is provided, as described above, the alignment control effect by the shape of the pixel contact hole, Combined with the alignment control effect by providing the convex portions on the three sides of the pixel electrode peripheral portion, the liquid crystal molecules in the vicinity of the pixel contact hole are separated from this side from one side of the pixel without the convex portion. The tendency to fall toward the opposite side becomes stronger, and disclination can be more reliably suppressed.
[0021]
In another liquid crystal device of the present invention, a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates, and one substrate of the pair of substrates includes a plurality of scanning lines and data lines intersecting the plurality of scanning lines. A switching element disposed corresponding to the scanning line and the data line, a first interlayer insulating film provided on the drain region of the switching element, a barrier layer provided on the first interlayer insulating film, and a barrier A second interlayer insulating film provided on the layer; a pixel electrode provided on the second interlayer insulating film; a pixel contact hole for electrically connecting the pixel electrode and the barrier layer; a barrier layer and a drain; The pixel contact hole extends along the scanning line to the vicinity of the data line connected to the switching element and the data line adjacent to the data line. Present The pixel electrode has a quadrangular shape, and the periphery of the three sides of the pixel electrode has a data line connected to the switching element, a data line adjacent to the data line, and a scanning line connected to the switching element. Is arranged so as to overlap with the scanning line adjacent to the pixel line, the peripheral edge of the remaining one side of the pixel electrode is arranged on the pixel contact hole, and the peripheral edge of the three sides of the pixel electrode is It protrudes from the peripheral part of the remaining one side.
[0022]
As described above, the other liquid crystal device of the present invention has the alignment control effect due to the shape of the pixel contact hole and the alignment control effect due to the fact that the three edge portions of the pixel electrode protrude from the remaining one side. As a result, the tendency of the liquid crystal molecules in the vicinity of the pixel contact hole to fall from the peripheral side to the central side of the pixel becomes stronger, and disclination can be more reliably suppressed.
[0023]
In the liquid crystal device of the present invention, it is desirable to set the taper angle of the pixel contact hole to be approximately the same as the desired pretilt angle of the liquid crystal.
[0024]
Regarding the cross-sectional shape of the pixel contact hole, when the pixel contact hole is formed by using a highly anisotropic etching method such as dry etching, the inner wall of the hole becomes a shape that is nearly perpendicular to the substrate surface, and wet etching, etc. When the etching method having the isotropic property is used, the inner wall of the hole has a tapered shape opened upward. Normally, in the liquid crystal in the vertical alignment mode, the liquid crystal molecules are not erected completely perpendicular to the substrate surface, but are pretilted at a predetermined angle as in the horizontal alignment mode. Therefore, in the present invention, if the taper angle of the pixel contact hole (the angle of the inner wall surface of the hole with respect to the surface perpendicular to the substrate surface) is set to be substantially the same as the pretilt angle of the liquid crystal, the angle along the inner wall angle of the hole is maintained. Thus, the liquid crystal molecules can be aligned, and a desired pretilt angle can be obtained.
[0025]
Further, as described above, the peripheral portion of the pixel is raised like a bank because of the formation of scanning lines, data lines, etc., but with that alone, all four sides of the peripheral portion of the pixel protrude from the central portion. As shown in FIG. 22, it is not possible to form a convex portion in which only three sides of the pixel peripheral portion protrude. Therefore, it is necessary to flatten only one side of the peripheral portion of the pixel together with the central portion of the pixel, or conversely to be recessed with respect to the central portion of the pixel. The following three means can be considered.
[0026]
The first means is a method of forming a depression in the substrate corresponding to the position of the pixel contact hole. By forming a depression in advance in the substrate itself, it is possible to embed wirings and the like laminated thereon, and realize a structure as shown in FIG. 22 in which only one side of the peripheral edge of the pixel is flattened. can do. If a pixel contact hole is arranged at the position of the depression, an elongated groove-like pixel contact hole can be formed on the flat surface.
[0027]
In the second means, the switching element is configured to be electrically connected to the data line via the source contact hole formed in the interlayer insulating film or the second interlayer insulating film, and then the second element made of the same film as the data line. In this method, two conductive layers are provided above the scanning line. In that case, it is desirable to planarize the surface of the interlayer insulating film or the second interlayer insulating film in advance. That is, in this method, the wiring portion is not embedded as in the first means, but the data line and the conductive layer are formed by using the film constituting the data line to form the bank portion. In other words, two parallel sides of the convex portion at the pixel peripheral edge can be made by the data line, and the remaining one side convex portion can be made by the conductive layer provided on the scanning line. Therefore, it is preferable that the surface of the interlayer insulating film or the second interlayer insulating film is once flattened before the data line is formed, because the data line and the conductive layer are surely projected from the flat surface.
[0028]
According to a third means, a light shielding film is provided in a region corresponding to the switching element on the substrate, a base insulating film is provided on the light shielding film, and the switching element is disposed on the base insulating film. In this method, a recess is formed so as to be thin in a region corresponding to the position of the pixel contact hole. Also in this case, as in the first means, a wiring or the like can be embedded in the depression provided in the base insulating film, and the structure as shown in FIG. 22 in which only one side of the pixel peripheral portion is flattened is realized. Can do.
[0029]
Further, when this third means is adopted, another effect can be obtained in addition to the above original effect. That is, the base insulating film in the pixel contact hole formation region is thin, but this part is also a region where the drain region of the switching element is disposed. Therefore, in this region, the light shielding film and the drain region face each other through the thin base insulating film. In addition, if the light shielding film positioned below the switching element is left floating in potential, the characteristics of the switching element are adversely affected. Therefore, the light shielding film is usually fixed at a constant potential. Therefore, in this configuration, the light shielding film and the drain region facing each other through the thin base insulating film form a pair of electrodes, and a storage capacitor is formed in this portion. As a result, in addition to the original storage capacity, the storage capacity can be gained in this portion, so that the area occupied by the entire storage capacity can be reduced.
[0030]
The method for manufacturing a liquid crystal device according to the present invention includes a step of forming a depression on the surface of a substrate in accordance with a position of a pixel contact hole to be formed later, and a step of forming a semiconductor layer forming a part of a switching element on the substrate. Forming a gate insulating film covering the semiconductor layer; forming a plurality of scanning lines on the gate insulating film; forming a source region and a drain region of the switching element in the semiconductor layer; Forming a first interlayer insulating film covering the scanning lines and the switching elements; forming a plurality of data lines on the first interlayer insulating film; and a plurality of the plurality of data lines on the first interlayer insulating film. A step of forming a second interlayer insulating film covering the data line; and a position corresponding to the drain region of the switching element, connected to the switching element along the scanning line. Forming a data line and a pixel contact hole extending to the vicinity of the data line adjacent to the data line, and forming a pixel electrode electrically connected to the drain region of the switching element through the pixel contact hole And a step of performing.
[0031]
The method for manufacturing a liquid crystal device according to the present invention is a method for realizing the first means among the three means for forming a U-shaped convex portion shown in FIG. 22 on the pixel electrode. According to this method, it is possible to form a U-shaped convex portion in plan view corresponding to the three sides of the pixel electrode and an elongated groove-like pixel contact hole corresponding to the remaining one side, thereby generating disclination. Can be provided.
[0032]
According to another method of manufacturing a liquid crystal device of the present invention, a step of forming a depression on the surface of a substrate in accordance with a position of a pixel contact hole to be formed later, and a semiconductor layer forming a part of a switching element are formed on the substrate. A step of forming a gate insulating film covering the semiconductor layer, a step of forming a plurality of scanning lines on the gate insulating film, and forming a source region and a drain region of the switching element in the semiconductor layer A step of forming a first interlayer insulating film covering the scanning line and the switching element, and reaching the drain region through the first interlayer insulating film at a position corresponding to the drain region of the switching element. Forming a drain contact hole and electrically connecting to the drain region on the first interlayer insulating film via the drain contact hole; Forming a barrier layer, forming a lower second interlayer insulating film covering the barrier layer on the first interlayer insulating film, and forming a plurality of data lines on the lower second interlayer insulating film A step of forming an upper second interlayer insulating film covering the plurality of data lines on the lower second interlayer insulating film; and the scanning line at a position corresponding to a drain region of the switching element. And forming a data contact connected to the switching element and a pixel contact hole extending to the vicinity of the data line adjacent to the data line, and electrically connecting the barrier layer through the pixel contact hole. Forming a pixel electrode connected to the substrate.
[0033]
The method for manufacturing a liquid crystal device according to the present invention is also a method for realizing the first means, particularly a method for manufacturing a liquid crystal device having a barrier layer interposed between the drain region of the switching element and the pixel electrode. is there. Also in this method, a liquid crystal device with less disclination can be provided.
[0034]
Another method of manufacturing a liquid crystal device according to the present invention includes a step of forming a semiconductor layer that forms a part of a switching element on a substrate, a step of forming a gate insulating film covering the semiconductor layer, and a step of forming on the gate insulating film. Forming a plurality of scan lines; forming a source region and a drain region of the switching element in the semiconductor layer; forming a first interlayer insulating film covering the scan line and the switching element; Forming a plurality of data lines on the first interlayer insulating film and forming a conductive layer along the scanning line; and a second step of covering the plurality of data lines and the conductive layer on the first interlayer insulating film. A step of forming an interlayer insulating film, a data line connected to the switching element along the scanning line at a position corresponding to the drain region of the switching element, and the data line; Forming a pixel contact hole extending to the vicinity of a data line in contact therewith, and forming a pixel electrode electrically connected to the drain region of the switching element through the pixel contact hole. And
[0035]
Another method of manufacturing the liquid crystal device according to the present invention is a method for realizing the second means among the three means for forming the U-shaped convex portion in plan view shown in FIG. It is. According to this method, it is possible to form a U-shaped convex portion in plan view corresponding to the three sides of the pixel electrode and an elongated groove-like pixel contact hole corresponding to the remaining one side, thereby generating disclination. Can be provided.
[0036]
Another method of manufacturing a liquid crystal device according to the present invention includes a step of forming a semiconductor layer that forms a part of a switching element on a substrate, a step of forming a gate insulating film covering the semiconductor layer, and a step of forming on the gate insulating film. Forming a plurality of scan lines; forming a source region and a drain region of the switching element in the semiconductor layer; forming a first interlayer insulating film covering the scan line and the switching element; Forming a drain contact hole reaching the drain region through the first interlayer insulating film at a position corresponding to the drain region of the switching element; and the drain contact hole on the first interlayer insulating film via the drain contact hole. Forming a barrier layer electrically connected to the drain region; and a lower-layer second layer covering the barrier layer on the first interlayer insulating film Forming an insulating film; forming a plurality of data lines on the lower-layer second interlayer insulating film; and forming a conductive layer along the scanning line; and forming the conductive layer on the lower-layer second interlayer insulating film Forming an upper second interlayer insulating film covering the plurality of data lines and the conductive layer, and connected to the switching element along the scanning line at a position corresponding to a drain region of the switching element; Forming a data line and a pixel contact hole extending to the vicinity of the data line adjacent to the data line; and forming a pixel electrode electrically connected to the barrier layer through the pixel contact hole; It is characterized by having.
[0037]
The method for manufacturing a liquid crystal device according to the present invention is also a method for realizing the second means, particularly a method for manufacturing a liquid crystal device having a conductive layer interposed between the drain region of the switching element and the pixel electrode. is there. Also in this method, a liquid crystal device with less disclination can be provided.
[0038]
In the method of manufacturing a liquid crystal device according to the present invention, after planarizing the surface of the first interlayer insulating film or the lower second interlayer insulating film, the planarized first interlayer insulating film or the lower second interlayer It is desirable to form a conductive layer over the insulating film. In this way, it is possible to make a shape in which the data line and the portion of the second conductive layer reliably protrude from the flat surface.
[0039]
According to another method of manufacturing the liquid crystal device of the present invention, a step of forming a light shielding film in a partial region on a substrate where a switching element is formed later, and a base insulating film covering the light shielding film are formed on the substrate. A step of thinning the base insulating film in a region where a pixel contact hole is to be formed later, a step of forming a semiconductor layer forming a part of a switching element on the base insulating film, and a gate covering the semiconductor layer Forming an insulating film; forming a plurality of scanning lines on the gate insulating film; forming a source region and a drain region of the switching element in the semiconductor layer; and the scanning line and the switching element Forming a first interlayer insulating film covering the first interlayer insulating film; forming a plurality of data lines on the first interlayer insulating film; and a second covering the plurality of data lines on the first interlayer insulating film. Forming an inter-layer insulating film, and extending to the position corresponding to the drain region of the switching element along the scanning line to the vicinity of the data line connected to the switching element and the data line adjacent to the data line. A step of forming an existing pixel contact hole; and a step of forming a pixel electrode electrically connected to the drain region of the switching element through the pixel contact hole.
[0040]
Another method of manufacturing the liquid crystal device according to the present invention is a method for realizing the third means of the three means for forming the U-shaped convex portion in plan view shown in FIG. It is. According to this method, it is possible to form a U-shaped convex portion in plan view corresponding to the three sides of the pixel electrode and an elongated groove-like pixel contact hole corresponding to the remaining one side, thereby generating disclination. Can be provided.
[0041]
According to another method of manufacturing the liquid crystal device of the present invention, a step of forming a light shielding film in a partial region on a substrate where a switching element is formed later, and a base insulating film covering the light shielding film are formed on the substrate. A step of thinning the base insulating film in a region where a pixel contact hole is to be formed later, a step of forming a semiconductor layer forming a part of a switching element on the base insulating film, and a gate covering the semiconductor layer Forming an insulating film; forming a plurality of scanning lines on the gate insulating film; forming a source region and a drain region of the switching element in the semiconductor layer; and the scanning line and the switching element Forming a first interlayer insulating film covering the gate, and a hole reaching the drain region through the first interlayer insulating film at a position corresponding to the drain region of the switching element. Forming an in-contact hole; forming a barrier layer electrically connected to the drain region through the drain contact hole on the first interlayer insulating film; and on the first interlayer insulating film. Forming a lower second interlayer insulating film covering the barrier layer; forming a plurality of data lines on the lower second interlayer insulating film; and the plurality of data lines on the lower second interlayer insulating film. Forming a second interlayer insulating film on the upper layer side covering the data line, a data line connected to the switching element along the scanning line at a position corresponding to the drain region of the switching element, and the data line Forming a pixel contact hole extending to the vicinity of the adjacent data line, and forming a pixel electrode electrically connected to the barrier layer through the pixel contact hole Characterized by a step.
[0042]
The manufacturing method of the liquid crystal device of the present invention is also a method for realizing the third means, particularly a manufacturing method of a liquid crystal device having a barrier layer interposed between the drain region of the switching element and the pixel electrode. is there. Also in this method, a liquid crystal device with less disclination can be provided.
[0043]
An electronic apparatus according to the present invention includes the liquid crystal device according to the present invention. Since the electronic apparatus of the present invention includes the liquid crystal device of the present invention, an image display unit with a high contrast ratio and a high aperture ratio can be realized with little deterioration in image quality due to disclination.
[0044]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
The liquid crystal device according to the first embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display area of a liquid crystal device. FIG. 2 is a plan view of a plurality of adjacent pixel groups of a TFT array substrate constituting one of the pair of substrates constituting the liquid crystal device, and FIG. 3 is a cross-sectional view taken along the line AA ′ of FIG. is there. The equivalent circuit diagram of FIG. 1 is common to all liquid crystal devices in the following embodiments. Further, in all the drawings below, the scales of the respective layers and members are different in order to make each layer and each member recognizable on the drawings.
[0045]
As shown in FIG. 1, in the liquid crystal device according to the present embodiment, a plurality of pixels 1 formed in a matrix that forms an image display area are composed of a pixel electrode 2 and a thin film transistor (Thin for controlling the pixel electrode 2). A plurality of film transistors (hereinafter, abbreviated as TFTs) 3 are formed in a matrix, and data lines 4 for supplying image signals are electrically connected to the source region of the TFT 3. The image signals S1, S2,..., Sn to be written to the data lines 4 may be supplied line-sequentially in this order, or may be supplied for each group of a plurality of adjacent data lines 4. good. Further, the scanning line 5 is electrically connected to the gate of the TFT 3, and the scanning signals G1, G2,..., Gm are applied to the scanning line 5 in a pulse-sequential manner in this order at a predetermined timing. It is configured. The pixel electrode 2 is electrically connected to the drain region of the TFT 3, and the image signal S1, S2,..., Sn supplied from the data line 4 is closed by closing the switch of the TFT 3 as a switching element for a certain period. Is written at a predetermined timing.
[0046]
Image signals S1, S2,..., Sn written to the liquid crystal via the pixel electrode 2 are held for a certain period with a common electrode (described later) formed on the counter substrate (described later). . Here, in order to prevent the held image signal from leaking, the storage capacitor 6 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 2 and the common electrode. For example, the voltage of the pixel electrode 2 is held for a time that is three orders of magnitude longer than the time when the source voltage is applied by the storage capacitor 6. Thereby, the holding characteristics are further improved, and a liquid crystal device having a high contrast ratio can be realized. In the present embodiment, a capacitor line 7 which is a wiring for forming the storage capacitor 6 is provided. Further, instead of providing the capacitor line 7, a storage capacitor may be formed between the pixel electrode 2 and the preceding scanning line 5.
[0047]
FIG. 2 is a plan view showing a pattern layout of a TFT array substrate which is one substrate constituting the liquid crystal device of the present embodiment. As shown in this figure, a plurality of pixel electrodes 2 (outlined by dotted lines) made of a transparent conductive film such as indium tin oxide (hereinafter abbreviated as ITO) are formed on the TFT array substrate. Data lines 4 (outlined by a solid line) are provided along the sides of the pixel electrodes 2 extending in the vertical direction of the drawing, and the scanning lines 5 and the capacitance lines are arranged along the sides extending in the horizontal direction of the drawing. 7 (both contours are indicated by solid lines).
[0048]
In the present embodiment, the semiconductor layer 9 made of a polysilicon film (the outline is indicated by a broken line) is disposed across the scanning line 5 in the vicinity of the intersection of the data line 4 and the scanning line 5, and in FIG. The lower side is the source region 10 of the TFT 3, the upper side is the drain region 11, and the channel region 12 (the portion with the slanting line to the right) is directly below the scanning line 5. Note that in the TFT 3 of this embodiment, the scanning line 5 functions as a gate electrode as it is. The semiconductor layer 9 has one end on the drain region 11 side in the direction of the data line 4 of the pixel 1 adjacent to the pixel 1 (right direction on the paper) and the direction along the data line 4 of the pixel 1 (upward direction on the paper). Branch and extend.
[0049]
A source contact hole 13 for electrically connecting the data line 4 and the source region 10 is formed on the source region 10 of the semiconductor layer 9. On the other hand, on the drain region 11 of the semiconductor layer 9, a pixel contact hole 14 (shaded portion in FIG. 2) for electrically connecting the pixel electrode 2 and the drain region 11 is formed. The shape and the formation position of the pixel contact hole 14 are one feature of the present invention, and the data line connected to the TFT 3 of the pixel 1 is located closer to the center of the pixel 1 than the capacitor line 7 of the pixel 1. 4 is formed so as to extend along the scanning line 5 and the capacitance line 7 from the vicinity of 4 to the vicinity of the adjacent data line 4.
[0050]
Further, as shown in FIG. 2, the peripheral edge of the pixel electrode 2 at least partially overlaps the wiring such as the data line 4, the scanning line 5, and the capacitor line 7 in a plane. That is, the side extending in the horizontal direction on the upper side of the pixel electrode 2 overlaps with the scanning line 5 of the adjacent pixel 1, and the side extending in the vertical direction on the left side of the pixel electrode 2 overlaps with the data line 4 of its own pixel 1. The side extending in the vertical direction on the right side of the pixel electrode 2 overlaps with the data line 4 of the adjacent pixel 1, and the side extending in the horizontal direction on the lower side of the pixel electrode 2 overlaps with the capacitance line 7 of the pixel 1 itself. . Therefore, in the case of the present embodiment, as shown in FIG. 4, the center of the pixel electrode 2 is a flat light transmission region, and the peripheral edge portion in a square shape in plan view along the four sides of the pixel electrode 2 is the above-described wiring. It becomes the convex part 2a which got on top and protruded in the shape of a bank. However, since the pixel contact hole 14 described above is formed near the center of the pixel of the capacitor line 7 along the lower side of the pixel electrode 2, this portion has a deeply depressed shape.
[0051]
Further, the capacitor line 7 extends along the scanning line 5 so as to pass through the pixels 1 arranged in the horizontal direction on the paper surface, and a branched part 7 a extends along the data line 4 in the vertical direction on the paper surface. Therefore, the storage capacitor 6 is formed by the semiconductor layer 9 and the capacitor line 7 that extend along the data line 4 and the scanning line 5 and overlap each other in plan view.
[0052]
As shown in FIG. 3, the liquid crystal device according to the present embodiment has a pair of substrates 16 and 17, and includes a TFT array substrate 18 forming one of the substrates and the other substrate disposed opposite thereto. The liquid crystal 20 is sandwiched between the substrates 18 and 19. The substrates 16 and 17 are made of, for example, a transparent substrate such as glass or quartz, or a silicon substrate.
[0053]
As shown in FIG. 3, a first light shielding layer 21 made of a metal film such as chromium is provided on the TFT array substrate 18 in correspondence with the formation position of the TFT 3, and a base insulating film made of a silicon oxide film or the like is provided thereon. 22 is provided. The first light shielding layer 21 is for preventing the return light of the incident light to the liquid crystal device from entering the TFT 3, and the base insulating film 22 is an electrical connection between the first light shielding layer 21 and the semiconductor layer 9 of the TFT 3. This is for preventing a short circuit. On the base insulating film 22, a TFT 3 that controls switching of each pixel electrode 2 is provided. Specifically, a semiconductor layer 9 made of, for example, a polysilicon film having a thickness of about 50 nm is provided on the base insulating film 22, and a gate insulating film 23 having a thickness of about 10 to 150 nm is formed so as to cover the semiconductor layer 9. Has been.
[0054]
The TFT 3 includes, for example, a scanning line 5 including a gate electrode made of a polysilicon film, a channel region 12 of a semiconductor layer 9 where a channel is formed by an electric field from the scanning line 5, and a gate that insulates the scanning line 5 from the semiconductor layer 9. The insulating film 23, the data line 4 made of metal such as aluminum, the high concentration source region 10 a forming the source region 10 of the semiconductor layer 9, and the high concentration drain region 11 a forming the drain region 11 are provided. Further, the TFT 3 of the present embodiment adopts an LDD (Lightly Doped Drain) structure, and the low concentration regions 10 b and 11 b are interposed between the high concentration regions 10 a and 11 a of the source region 10 and the drain region 11 and the channel region 12. Is formed.
[0055]
Further, the storage capacitor electrode 24 (one electrode) integral with the drain region 11 of the TFT 3 is disposed on the base insulating film 22, and the gate electrode film 23 is disposed on the storage capacitor electrode 24. A storage capacitor 6 including a capacitor line 7 (the other electrode) formed of a film is provided. A first interlayer insulating film 25 is formed so as to cover the TFT 3 and the storage capacitor 6, and the source contact hole 13 penetrating the first interlayer insulating film 25 and the gate insulating film 23 is formed on the first interlayer insulating film 25. Through this, a data line 4 electrically connected to the source region 10 of the TFT 3 is formed.
[0056]
Then, a second interlayer insulating film 26 is formed on the first interlayer insulating film 25 so as to cover the data line 4, and the second interlayer insulating film 26 and the first interlayer insulating film 25 are formed on the second interlayer insulating film 26. A pixel electrode 2 electrically connected to the drain region 11 of the TFT 3 through a pixel contact hole 14 having a depth penetrating the gate insulating film 23 is formed. Further, an alignment film 27 is formed on the entire surface of the uppermost layer of the TFT array substrate 18. As the alignment film 27, for example, an organic thin film to which a vertical alignment mode can be applied such as a polyimide thin film, MX961210 (trade name, manufactured by Merck Japan Co., Ltd.) can be used as an example of a more specific alignment film material. The film may be used after being rubbed.
[0057]
On the other hand, on the counter substrate 19 side, a second light-shielding layer 28 made of a metal film such as chromium, a resin black resist, or the like is formed on the substrate 17 in correspondence with the formation position of the first light-shielding layer 21 on the TFT array substrate 18. Is formed. The second light shielding layer 28 is for preventing light incident on the liquid crystal device from entering the TFT 3. A common electrode 29 made of a transparent conductive film such as ITO similar to the pixel electrode 2 and an alignment film 30 are sequentially formed on the entire surface of the substrate 17. The alignment film 30 may be made of the same material as the TFT array substrate 19 side.
[0058]
Further, in the present embodiment, the liquid crystal 20 is such that each liquid crystal molecule stands in a direction perpendicular to the substrates 16 and 17 in a state where no electric field is applied, and between the pixel electrode 2 and the common electrode 29. A liquid crystal of a vertical alignment mode is selected that is aligned so as to be parallel to the substrates 16 and 17 in a state where an electric field is applied thereto. However, when a pretilt angle is introduced into the liquid crystal, it is not completely perpendicular to the substrate, but is aligned with a certain degree of inclination with respect to a line (normal line) perpendicular to the substrate surface. Examples of such vertical alignment mode liquid crystals include nematic liquid crystals having negative dielectric anisotropy and cholesteric liquid crystals.
[0059]
In the liquid crystal device of the present embodiment, the shape of the pixel contact hole 14 in the TFT array substrate 18 is in the vicinity of the data line 4 of the pixel 1 along the scanning line 5 and the capacitor line 7 as shown in FIG. Therefore, the alignment film 27 at the pixel contact hole 14 is elongated along one side of the pixel 1 and is depressed. As a result, most of the liquid crystal molecules existing in the vicinity of the pixel contact hole 14 tend to fall from one side on the side where the pixel contact hole 14 is formed toward the center of the substantially flat pixel 1. However, it is difficult to form domain structures oriented in various directions, and the occurrence of disclination can be suppressed as compared with the conventional case. As a result, the image quality and the contrast ratio can be improved, and the aperture ratio can be improved by reducing the size of the light shielding layer that hides the excess disclination.
[0060]
Further, the liquid crystal device of this embodiment is suitable when 1H inversion driving is used as a driving method. The 1H inversion is a driving method in which a voltage having a reverse polarity is applied to each adjacent scanning line 5. When this driving method is adopted, an electric field is generated in the horizontal direction between the adjacent scanning lines 5. In the liquid crystal device according to the present embodiment, since the liquid crystal molecules tend to fall from one side of the pixel where the pixel contact hole 14 is formed toward the center along this electric field, the domain structure is less likely to be formed. The occurrence of disclination can be suppressed.
[0061]
In addition, the configuration of the present embodiment has an advantage that the manufacturing process does not need to be changed from the conventional one because only the position and shape of the pixel contact hole 14 are changed.
[0062]
[Second Embodiment]
Hereinafter, a liquid crystal device according to a second embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a plan view of a plurality of adjacent pixel groups on the TFT array substrate of the liquid crystal device according to the present embodiment, and FIG. 6 is a cross-sectional view taken along the line B-B ′ of FIG. 5.
[0063]
As shown in FIGS. 5 and 6, the configuration of the TFT array substrate 18 of the present embodiment is basically similar to the TFT array substrate 18 of the first embodiment shown in FIGS. Yes. Therefore, in FIGS. 5 and 6, the same components as those in FIGS. 2 and 3 are denoted by the same reference numerals, and detailed description thereof is omitted. The TFT array substrate 18 of this embodiment is different from the TFT array substrate 18 of the first embodiment in that the TFT drain region and the pixel electrode are directly connected in the first embodiment. On the other hand, in the present embodiment, the drain region of the TFT and the pixel electrode are electrically connected through another conductive layer (barrier layer), and the configuration of the contact hole is different accordingly. .
[0064]
That is, as shown in FIG. 5, in the semiconductor layer 9 of the TFT 3, the conductive barrier layer 32 (conductive layer, indicated by a diagonal line rising to the right) is overlapped with the drain region 11 in a plane and further overlapped with the capacitor line 7. Part) is provided. The barrier layer 32 serves as a relay layer when the drain region 11 of the TFT 3 and the pixel electrode 2 are electrically connected. The presence of the barrier layer 32 is shown in the first embodiment (FIG. 3). It is not necessary to form such a deep pixel contact hole 14, and problems such as penetration of the semiconductor layer 9 due to etching when forming the deep pixel contact hole 14 can be avoided.
[0065]
A drain contact hole 33 for electrically connecting the drain region 11 of the TFT 3 and the barrier layer 32 is formed at the center of the peripheral portion along the lower side of the pixel electrode 2 in FIG. The drain contact hole 33 is arranged between the scanning line 5 and the capacitor line 7, but a part of the capacitor line 7 is notched so that these wires do not short-circuit with the drain region 11 or the barrier layer 32. The drain contact hole 33 is disposed in the notch 7b. A pixel contact hole 34 is provided so as to planarly overlap all of the drain region 11, the capacitor line 7, and the barrier layer 32 extending in the lateral direction of the drawing. Also in the present embodiment, the pixel contact hole 34 extends in the direction along the scanning line 5 and the capacitor line 7 and extends to the vicinity of the two adjacent data lines 4.
[0066]
In the case of this embodiment as well, as in the first embodiment, as shown in FIG. 4, the center of the pixel electrode 2 is a flat light transmission region, and the peripheral portion along the four sides of the pixel electrode 2 is a bank. The convex portion 2 a is shaped like a shape, and the pixel contact hole 34 along the lower side of the pixel electrode 2 is recessed.
[0067]
The cross-sectional structure shown in FIG. 6 is almost the same as that of the first embodiment shown in FIG. The difference is that a first interlayer insulating film 25 is formed so as to cover the TFT 3 and the storage capacitor 6, and a drain contact hole penetrating the first interlayer insulating film 25 and the gate insulating film 23 on the first interlayer insulating film 25. A barrier layer 32 that is electrically connected to the drain region 11 of the TFT 3 through 33 is formed. Further, a lower-layer-side second interlayer insulating film 26a is formed on the first interlayer insulating film 25 so as to cover the barrier layer 32. On the lower-layer-side second interlayer insulating film 26a, the lower-layer-side second interlayer insulating film 26a, A data line 4 electrically connected to the source region 10 of the TFT 3 through the source contact hole 13 penetrating the first interlayer insulating film 25 and the gate insulating film 23 is formed.
[0068]
An upper second interlayer insulating film 26b is formed on the lower second interlayer insulating film 26a so as to cover the data line 4, and an upper second interlayer insulating film is formed on the upper second interlayer insulating film 26b. A pixel electrode 2 electrically connected to the barrier layer 32 is formed through a pixel contact hole 34 penetrating 26b and the lower-layer-side second interlayer insulating film 26a. In the second embodiment, since the pixel contact hole 34 can be provided in the region where the barrier layer 32 does not overlap with the data line, the width of the pixel contact hole 34 is larger than that in the first embodiment. The taper angle of the pixel contact hole 34 is set to be approximately the same as the desired pretilt angle of the liquid crystal. Accordingly, it is possible to efficiently form the high convex portion 2a and the pixel contact hole 34 in a bank shape without reducing the light transmission region, which is advantageous.
[0069]
Next, a manufacturing method of the liquid crystal device according to the present embodiment, particularly a manufacturing method of the TFT array substrate will be described with reference to FIGS. 7 to 13 are process diagrams showing each layer on the TFT array substrate 31 side in each process corresponding to the B-B 'cross section of FIG. 5 as in FIG.
[0070]
First, as shown in step (1) of FIG. 7, a substrate 16 such as a quartz substrate, hard glass, or silicon substrate is prepared. A light shielding film having a thickness of about 100 to 500 nm, preferably about 200 nm, is formed by sputtering a metal alloy film such as a metal such as Ti, Cr, W, Ta, and Mo or metal silicide on the entire surface of the substrate 16. 36. An antireflection film such as a polysilicon film may be formed on the light shielding film 36 in order to reduce surface reflection.
[0071]
Next, as shown in step (2), a resist mask (not shown) corresponding to the pattern of the first light shielding layer 21 is formed on the formed light shielding film 36 by photolithography, and the light shielding film is interposed through the resist mask. The first light shielding layer 21 is formed by etching 36.
[0072]
Next, as shown in step (3), a silicate glass film such as NSG, PSG, BSG, BPSG, or a silicon nitride film or an oxidation film is formed on the first light shielding layer 21 by, for example, atmospheric pressure or low pressure CVD. A base insulating film 22 made of a silicon film or the like is formed. The film thickness of the base insulating film 22 is, for example, about 500 to 2000 nm. If the return light from the back surface of the TFT array substrate 31 does not become a problem, the first light shielding layer 21 does not need to be formed.
[0073]
Next, as shown in step (4), an amorphous silicon film is formed on the base insulating film 22 by a low pressure CVD method or the like. Thereafter, the polysilicon film 37 is solid-phase grown to a thickness of about 50 to 200 nm by performing a heat treatment at about 600 to 700 ° C. for about 1 to 10 hours in a nitrogen atmosphere. As a method for solid phase growth, heat treatment using RTA (Rapid Thermal Anneal) may be used, or an excimer laser or the like may be used. Note that a polysilicon film may be directly formed by a low pressure CVD method or the like without passing through an amorphous silicon film. Alternatively, a polysilicon film may be formed by implanting silicon ions into a polysilicon film deposited by a low pressure CVD method or the like to make it amorphous and then recrystallizing it by heat treatment or the like.
[0074]
Next, as shown in step (5), the polysilicon film 37 is patterned by a photolithography process and an etching process, thereby forming a semiconductor layer 9 having a predetermined pattern. At this time, the storage capacitor electrode 24 integrated with the semiconductor layer 9 is simultaneously formed in the same pattern.
[0075]
Next, as shown in step (6) in FIG. 8, a thermally oxidized silicon film having a relatively thin film thickness of about 30 nm is obtained by thermally oxidizing the semiconductor layer 9 constituting the TFT 3 at a temperature of about 900 to 1300.degree. As shown in step (7), an insulating film 39 made of a high temperature silicon oxide film (HTO film) or silicon nitride film is deposited to a relatively thin film thickness of about 50 nm by a low pressure CVD method or the like. Then, the gate insulating film 23 of the TFT 3 having a multilayer structure is formed. As a result, the thickness of the gate insulating film 23 is about 10 to 150 nm.
[0076]
Next, as shown in step (8), a resist mask 40 is formed on the semiconductor layer 9 excluding a portion that becomes the storage capacitor electrode 24 by a photolithography step and an etching step, and then, for example, phosphorus (P) ions are dosed by about a dose amount. 3 × 1012/ Cm2The resistance of the storage capacitor electrode 24 may be reduced by doping. In that case, the resist mask 40 is removed after ion implantation.
[0077]
Next, as shown in step (9), a polysilicon film 41 is deposited by a low pressure CVD method or the like, and phosphorus (P) is further thermally diffused to make the polysilicon film 41 conductive. Alternatively, P ions may be introduced simultaneously with the formation of the polysilicon film. The polysilicon film 41 is deposited to a thickness of about 100 to 500 nm, preferably about 300 nm.
[0078]
Next, as shown in step (10) of FIG. 9, the polysilicon film 41 is patterned by a photolithography process using a resist mask (not shown), an etching process, etc. 7 is formed. The scanning line 5 and the capacitor line 7 may be formed of a metal alloy film such as a refractory metal or metal silicide, or may be a multilayer wiring combined with a polysilicon film or the like.
[0079]
Next, as shown in step (11), when the TFT 3 is an n-channel TFT having an LDD structure, scanning is performed in order to form the low concentration source region 10b and the low concentration drain region 11b in the semiconductor layer 9 first. Using a gate electrode that is a part of the line 5 as a mask, impurities of a group V element such as P are formed at a low concentration (for example, 1 × 10 P ions.1 3~ 3x1013/ Cm2Dope). As a result, the semiconductor layer 9 below the scanning line 5 becomes a channel region 12.
[0080]
Next, as shown in step (12), a resist mask 42 wider than the scanning line 5 is formed on the scanning line 5 in order to form the high concentration source region 10a and the high concentration drain region 11a constituting the TFT 3. After that, the impurities of the V group element such as P are also used at a high concentration (for example, 1 × 10 P ions are added).15~ 3x1015/ Cm2Dope). Note that, for example, an TFT having an offset structure may be used without doping with low-concentration impurities, and self-implantation technology using P ions, B ions, or the like using a gate electrode that is a part of the scanning line 5 as a mask. An aligned TFT may be used.
[0081]
Next, as shown in step (13) of FIG. 10, after removing the resist mask 42, high-temperature oxidation is performed on the scanning lines 5, the capacitor lines 7, and the gate insulating film 23 by low-pressure CVD, plasma CVD, or the like. A first interlayer insulating film 25 made of a silicon film (HTO film) or a silicon nitride film is deposited to a relatively thin film thickness of about 10 to 200 nm. However, the first interlayer insulating film 25 may be composed of a multilayer film, and the first interlayer insulating film can be formed by various known techniques generally used for forming a gate insulating film of a TFT.
[0082]
Next, as shown in step (14), the drain contact hole 33 for electrically connecting the barrier layer 32 to be formed later and the high concentration drain region 11a is formed by reactive ion etching, reactive ion beam etching, or the like. It is formed by dry etching. Since such dry etching has high directivity, a contact hole having a small diameter can be formed. Or you may use together the wet etching advantageous in preventing a contact hole from penetrating a semiconductor layer. This wet etching is also effective from the viewpoint of providing a taper for better electrical connection to the contact hole.
[0083]
Next, as shown in step (15), a metal or metal silicide such as Ti, Cr, W, Ta, or Mo is formed on the entire surface of the high-concentration drain region 11a viewed through the first interlayer insulating film 25 and the drain contact hole 33. A metal alloy film such as the above is deposited by sputtering to form a conductive film 43 having a thickness of about 50 to 500 nm. It should be noted that an antireflection film such as a polysilicon film may be formed on the conductive film 43 to reduce surface reflection, and the conductive film 43 may be composed of two or more layers. In addition, a polysilicon film or the like may be used for the conductive film 43 for stress relaxation, or two or more conductive films 43 may be formed using a polysilicon film and a metal alloy film.
[0084]
Next, as shown in step (16) of FIG. 11, a resist mask (not shown) corresponding to the pattern of the barrier layer 32 is formed on the formed conductive film 43 by photolithography, and the conductive film is conductive through the resist mask. The barrier layer 32 is formed by etching the film 43.
[0085]
Next, as shown in the step (17), the lower-layer-side second interlayer insulating film 26a is formed so as to cover the first interlayer insulating film 25 and the barrier layer 32 by using, for example, normal pressure or low pressure CVD. The film thickness of the lower second interlayer insulating film 26a is preferably about 500 to 1500 nm. If the thickness of the lower-layer-side second interlayer insulating film 26a is 500 nm or more, the parasitic capacitance between the data line 4 and the scanning line 5 is not a problem.
[0086]
Next, as shown in step (18), after heat treatment at about 1000 ° C. for about 20 minutes to activate the high concentration source region 10a and the high concentration drain region 11a, the source contact hole 13 for the data line 4 is formed. Open a hole. Further, contact holes for connecting the scanning lines 5 and the capacitor lines 7 to wirings (not shown) in the peripheral region of the substrate can be opened in the lower second interlayer insulating film 26a by the same process as the source contact holes 13. .
[0087]
Next, as shown in step (19) of FIG. 12, a low resistance metal such as light-shielding Al or a metal silicide is formed on the lower second interlayer insulating film 26a by sputtering or the like as a metal film 44, and the thickness is about 100. The film is deposited to a thickness of about 1000 nm, preferably about 500 nm.
[0088]
Next, as shown in the step (20), the data line 4 is formed by patterning the metal film 44 by a photolithography process, an etching process or the like.
[0089]
Next, as shown in step (21), the upper-layer-side second interlayer insulating film 26b is formed so as to cover the data line 4 by using, for example, normal pressure or reduced pressure CVD method or plasma CVD method. The film thickness of the upper-layer-side second interlayer insulating film 26b is preferably about 500 to 1500 nm.
[0090]
Next, as shown in step (22) of FIG. 13, the pixel electrode 2 and the barrier layer 32 to be formed next through the upper second interlayer insulating film 26b and the lower second interlayer insulating film 26a are electrically connected. A pixel contact hole 34 for connection to is formed by dry etching such as reactive ion etching or reactive ion beam etching. Here, wet etching is also used in order to taper the shape of the contact hole.
[0091]
Next, as shown in step (23), a transparent conductive film 45 such as an ITO film is deposited on the upper second interlayer insulating film 26b by sputtering or the like to a thickness of about 50 to 200 nm, and further in step (24). As shown in FIG. 3, the transparent conductive film 45 is patterned by a photolithography process, an etching process, or the like, thereby forming the pixel electrode 2. Note that in the case where the liquid crystal device is used for a reflective liquid crystal device, the pixel electrode may be formed from an opaque material having a high reflectance such as Al. Subsequently, after applying a polyimide-based alignment film coating solution on the pixel electrode 2, the alignment film 27 is formed by performing a rubbing process in a predetermined direction so as to have a predetermined pretilt angle. The TFT array substrate 18 is completed through the above steps.
[0092]
On the other hand, although a process diagram is not shown for the counter substrate, a substrate 17 such as a glass substrate is first prepared, and the second light-shielding layer 28 is formed through a photolithography process and an etching process after sputtering metal chromium, for example. To do. The second light shielding layer 28 may be formed of a metal material such as Cr, Ni, or Al, or a material such as resin black in which carbon or Ti is dispersed in a photoresist. Next, a common electrode 29 is formed on the entire surface of the counter substrate 19 by depositing a transparent conductive film such as ITO to a thickness of about 50 to 200 nm by sputtering or the like. Further, the alignment film 30 is formed on the entire surface of the common electrode 29.
[0093]
Finally, the TFT array substrate 18 on which the respective layers are formed as described above and the counter substrate 19 are arranged to face each other, and are bonded together with a sealing material to produce an empty cell. Next, if the liquid crystal 20 is sealed in an empty cell, the liquid crystal device of the present embodiment is completed.
[0094]
As a comparative example, as shown in FIG. 24, when the pixel contact hole 47 is formed small in the approximate center between the adjacent data lines 4, only this portion has a locally depressed shape, and the liquid crystal molecules are When the electric field is applied, the pixel contact hole 47 is tilted in various directions around the position, so that disclination occurs particularly near the center of the peripheral edge along the lower side of the pixel electrode 2.
[0095]
On the other hand, in the liquid crystal device of the present embodiment, the pixel contact hole 34 that electrically connects the pixel electrode 2 and the barrier layer 32 extends along the scanning line 5 between the adjacent data lines 4. The shape is As a result, the occurrence of disclination can be suppressed, and the same effects as in the first embodiment can be obtained in that the image quality, the contrast ratio, and the aperture ratio can be improved.
[0096]
In the case of the first embodiment, as shown in FIG. 2, the pixel electrode 2 is directly connected to the drain region 11 of the TFT 3 at the pixel contact hole 14, so that the pattern of the pixel contact hole 14 And the pattern of the capacitor line 7 cannot be overlapped in a plane. Therefore, the pattern of the pixel contact hole 14 is limited by the pattern of the capacitor line 7, and the area of the storage capacitor 6 is reduced as the area of the pixel contact hole 14 is increased. Therefore, the area of the pixel contact hole 14 is increased unnecessarily. It is not possible.
[0097]
On the other hand, in the case of the present embodiment, as shown in FIG. 5, the pixel contact hole 34 is a part connecting the pixel electrode 2 and the barrier layer 32. The pattern and the pattern of the capacitor line 7 located below the barrier layer 32 can be overlapped in a plane. Therefore, the area of the pixel contact hole 34 can be sufficiently increased without reducing the area of the storage capacitor 6. Thereby, the influence of the pixel contact hole 34 on the liquid crystal alignment control can be increased.
[0098]
[Third Embodiment]
Hereinafter, a liquid crystal device according to a third embodiment of the present invention will be described with reference to FIG. FIG. 14 is a view showing a cross-sectional structure of the liquid crystal device of the present embodiment, and is a cross-sectional view corresponding to the B-B ′ cross section of FIG. 5. Since the planar pattern configuration of the liquid crystal device of this embodiment is exactly the same as that of FIG. 5 of the second embodiment, only the cross-sectional view corresponding to FIG. 6 of the second embodiment is presented here. . In FIG. 14, the same components as those in FIG. 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0099]
In the first and second embodiments, the peripheral portion along all four sides of the pixel electrode 2 protrudes in a bank shape having a square shape in plan view. On the other hand, in the third to fifth embodiments described below, only the peripheral edge along the lower side of the pixel electrode 2 in FIG. 5 is flattened to the same level as the central part of the pixel electrode 2. Alternatively, a configuration is shown in which the peripheral portion along the remaining three sides is projected in a U-shaped bank shape in plan view, as shown in FIG.
[0100]
Also in the case of the liquid crystal device of the present embodiment, the stacked structure itself is exactly the same as the structure shown in FIG. 6, but as shown in FIG. 14, a recess 16 a is formed at a position corresponding to the pixel contact hole 34 of the substrate 16. It is formed and each layer is laminated | stacked on it. The depth of the recess 16a is set to be approximately equal to the total thickness of the three layers of the semiconductor layer 9, the capacitor line 7, and the barrier layer 32. Accordingly, the storage capacitor electrode 24, the capacitor line 7, a part of the barrier layer 32, and the like are embedded in the depression 16a, and the peripheral portion of the lower side of the pixel electrode 2 in FIG. The pixel electrode 2 is flattened with respect to the central portion, and the pixel contact hole 34 is recessed thereon.
[0101]
In the case of manufacturing the liquid crystal device having the above-described configuration, first, in the first step, a resist mask having an opening corresponding to the pixel contact hole 34 is formed on the surface of the substrate 16, and a predetermined etching method is used by using a technique such as wet etching. What is necessary is just to form the hollow 16a of depth. Subsequent steps may be the same as those in the second embodiment.
[0102]
In the liquid crystal device according to the present embodiment, only the peripheral portion along one side of one pixel electrode 2 is flattened to the same level as the central portion of the pixel electrode 2, so that the peripheral portion along the remaining three sides is planar. It can be projected in the shape of a U-shaped bank. Therefore, as described above, the alignment control effect by providing the U-shaped convex portions on the three peripheral edges of the pixel electrode 2 and the pixel contact holes extending along the scanning lines 5 between the data lines 4. Combined with the alignment control effect by providing 34, the liquid crystal molecules in the vicinity of the pixel contact hole are located on one side of the pixel electrode 2 where there is no protrusion (on the lower side of the pixel electrode in FIG. 5). The tendency to fall together from the side to the side opposite to the side becomes stronger, and disclination can be more reliably suppressed.
[0103]
[Fourth Embodiment]
A liquid crystal device according to a fourth embodiment of the present invention will be described below with reference to FIGS. 15 and 16 are diagrams showing a cross-sectional structure of the liquid crystal device according to the present embodiment, in which FIG. 15 is a cross-sectional view corresponding to the BB ′ cross-section of FIG. 5, and FIG. It is sectional drawing (only a TFT array substrate side is shown) corresponding to a cross section. In FIG. 15 and FIG. 16, the same components as those in FIG. 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0104]
In the liquid crystal device of the present embodiment, the recess 16a is not formed in the substrate 16 as in the third embodiment shown in FIG. 14, and the surface of the substrate 16 is flat. 6 differs from the second embodiment shown in FIG. 6 in that, as shown in FIG. 15, the lower-layer second interlayer insulating film 26a is formed thick, and the surface thereof is flattened. The data line 4 is formed on the lower second interlayer insulating film 26a.
[0105]
FIG. 16 is a cross-sectional view taken along the line C-C ′ of FIG. 5, that is, a peripheral portion of the lower side of the pixel electrode 2 cut in a direction perpendicular to the side. Except that the surface of the lower-layer-side second interlayer insulating film 26a is flattened, the configuration of the pixel contact hole 34 itself is the same as that in FIG. 6, but the scanning line on the lower-layer-side second interlayer insulating film 26a. A conductive layer 49 formed of the same film as the data line 4 is provided in a region above 5.
[0106]
When manufacturing the liquid crystal device of the present embodiment, the steps until the formation of the barrier layer 32 are performed in the same manner as the manufacturing process described in the second embodiment, and then the lower-layer-side second interlayer insulating film 26a. Is formed with a film thickness sufficiently thicker than the film thickness in the second embodiment. Thereafter, the surface of the lower-layer-side second interlayer insulating film 26a is planarized using a known planarization technique such as an etch back method or a chemical mechanical polishing (CMP) method. Then, a source contact hole 13 that penetrates the lower second interlayer insulating film 26a and reaches the source region 10 of the TFT 3 is opened, and a metal film made of a low-resistance metal such as Al or metal silicide is formed on the entire surface. Thereafter, by patterning the metal film using photolithography, etching, or the like, the data line 4 is formed, and at the same time, the metal film is left in the region above the scanning line 5 to form the conductive layer 49. Here, in addition to the data line 4 pattern, a pattern for leaving a metal film in a region above the scanning line 5 may be formed as a photomask pattern used in the photolithography process.
[0107]
FIG. 17 schematically shows the shape of one pixel of the TFT array substrate at this time. As shown in this figure, the data lines 4 extending in parallel to each other on the lower-layer second interlayer insulating film 26a having a flat surface, and the conductive lines extending in a direction perpendicular to the data lines 4 between the data lines 4 are shown. Layer 49 is provided. The conductive layer 49 is formed apart from the data lines 4 so as not to short-circuit the data lines 4. Note that reference numeral 34 in FIG. 17 indicates a pixel contact hole formed after the formation of the lower-layer-side second interlayer insulating film 26a.
[0108]
The subsequent steps are the same as the manufacturing process described in the second embodiment, following the formation of the upper-layer-side second interlayer insulating film 26b, the formation of the pixel contact hole 34, and the formation of the pixel electrode 2.
[0109]
In the third embodiment, by embedding a part of the wiring in a recess 16a formed in the substrate 16, only the peripheral portion along one side of the pixel electrode 2 is flattened, and the peripheral portion along the remaining three sides is planar. It was projected in the shape of a U-shaped bank. In contrast, in the present embodiment, the surface of the substrate 16 is once flattened at a stage after the formation of the lower-layer-side second interlayer insulating film 26a, and the pixel electrode 2 is formed by using the metal film for forming the data line 4. The banks along the three sides are projected. Therefore, according to the present embodiment, it is possible to reliably form the pixel electrode 2 having a U-shaped convex portion in plan view at the peripheral edge as shown in FIG.
[0110]
As a result, the orientation control effect obtained by providing the U-shaped projections on the three sides of the pixel electrode 2 and the pixel contact holes 34 extending along the scanning lines 5 between the data lines 4 are provided. Due to the orientation control effect, the disclination can be more reliably suppressed and the contrast ratio can be improved, and the same effect as in the third embodiment can be obtained.
[0111]
In the present embodiment, the metal film constituting the data line 4 is used to form a bank portion along the three sides of the pixel electrode. In forming this part, the metal film constituting the data line 4 is formed. A completely different film may be used without being limited to the film. However, forming the bank portion using another film that is not substantially necessary for the liquid crystal device is not preferable in terms of increasing the number of steps in the manufacturing process and complicating the laminated structure. From this point, the method according to the present embodiment forms the bank portion by using a film that is originally necessary for a liquid crystal device. A convex portion having a U-shape in plan view can be formed on the side.
[0112]
[Fifth Embodiment]
Hereinafter, a liquid crystal device according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 18 is a view showing a cross-sectional structure of the liquid crystal device of the present embodiment, and is a cross-sectional view corresponding to the B-B ′ cross section of FIG. 5. Since the planar pattern configuration of the liquid crystal device of this embodiment is exactly the same as that of FIG. 5 of the second embodiment, only the cross-sectional view corresponding to FIG. 6 of the second embodiment is presented here. . In FIG. 18, the same components as those in FIG. 6 are denoted by the same reference numerals, and detailed description thereof is omitted.
[0113]
In the case of the liquid crystal device of the present embodiment as well, as in the third embodiment shown in FIG. 14, the laminated structure itself is exactly the same as the structure shown in FIG. The depression 22a is formed so that the position corresponding to the pixel contact hole 34 of the film 22 is thinner than other portions, and the difference is that each layer is laminated thereon. The depth of the recess 22a is set to be approximately equal to the total thickness of the three layers of the semiconductor layer 9, the capacitor line 7, and the barrier layer 32. Accordingly, the storage capacitor electrode 24, the capacitor line 7, the barrier layer 32, and the like are embedded in the recess 22a, and the peripheral portion of the lower side of the pixel electrode 2 in FIG. The pixel contact hole 34 is recessed on the central portion of the pixel contact hole 34.
[0114]
When the liquid crystal device having the above structure is manufactured, the initial steps until the base insulating film 22 is formed are performed in the same manner as the manufacturing process described in the second embodiment, but the thickness of the base insulating film 22 is as follows. Set the film thickness to allow for thinning. Then, a resist mask having an opening corresponding to the pixel contact hole 34 is formed on the surface of the base insulating film 22, and a recess 22a having a predetermined depth may be formed using a technique such as wet etching. The subsequent steps may be exactly the same as those in the second embodiment.
[0115]
As in the third embodiment, the liquid crystal device according to the present embodiment also has a portion of the wiring embedded in the recess 22a of the base insulating film 22 to flatten only the peripheral edge along one side of the pixel electrode 2. The peripheral portion along the remaining three sides can be projected in a U-shaped bank shape in plan view. Thereby, the orientation control effect due to the provision of U-shaped projections on the three sides of the peripheral edge of the pixel electrode 2 and the pixel contact holes 34 extending along the scanning lines 5 between the data lines 4 are provided. Due to the orientation control effect, the same effects as in the third and fourth embodiments can be obtained in which disclination can be more reliably suppressed and the contrast ratio can be improved.
[0116]
In particular, in the case of the present embodiment, the first light shielding layer 21 and the storage capacitor electrode 24 are opposed to each other through the thin base insulating film 22 in the thinned portion of the base insulating film 22 in the pixel contact hole 34 formation region. If the first light shielding layer 21 is fixed at a constant potential, a storage capacitor in which the first light shielding layer 21 and the storage capacitor electrode 24 form a pair of electrodes is formed. As a result, in addition to the original storage capacity, the storage capacity can be gained in this portion, so that the area occupied by the entire storage capacity can be reduced. For example, if a contact hole for electrically connecting the first light shielding layer 21 and the capacitor line 7 is formed, the first light shielding layer 21 together with the capacitor line 7 can be fixed at a constant potential.
[0117]
[Electronics]
Examples of electronic devices including the liquid crystal device of the above embodiment will be described.
FIG. 19 is a perspective view showing an example of a mobile phone. In FIG. 19, reference numeral 1000 denotes a mobile phone body, and reference numeral 1001 denotes an image display unit using the liquid crystal device.
[0118]
FIG. 20 is a perspective view showing an example of a wristwatch type electronic apparatus. In FIG. 20, reference numeral 1100 denotes a watch body, and reference numeral 1101 denotes an image display unit using the liquid crystal device.
[0119]
FIG. 21 is a perspective view showing an example of a portable information processing apparatus such as a word processor or a personal computer. In FIG. 21, reference numeral 1200 denotes an information processing apparatus, reference numeral 1202 denotes an input unit such as a keyboard, reference numeral 1204 denotes an information processing apparatus body, and reference numeral 1206 denotes an image display unit using the liquid crystal device.
[0120]
Since the electronic devices shown in FIGS. 19 to 21 are provided with the image display unit using the liquid crystal device of the above embodiment, there is little deterioration in image quality due to disclination, high contrast ratio, and high aperture ratio. An electronic device having an image display unit can be realized.
[0121]
The technical scope of the present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention. For example, specific numerical values such as constituent materials, pattern shapes, film thicknesses, and various processing conditions in the manufacturing process mentioned in the above embodiment are not limited to the above examples, and can be appropriately changed. Of course. In the third to fifth embodiments, an example in which the peripheral edge along one side of the pixel electrode is flattened together with the central part of the pixel electrode has been described. It is good also as a structure where the peripheral part along a side was depressed rather than the pixel electrode center part.
[0122]
Furthermore, in the third to fifth embodiments, the example in which the configuration unique to each embodiment is applied based on the liquid crystal device of the second embodiment having a barrier layer has been described. In addition, the configuration unique to each embodiment can be applied to the liquid crystal device according to the first embodiment that does not have a barrier layer. In the first embodiment, the description of the manufacturing method is omitted. However, in the manufacturing method illustrated in the second embodiment, the subsequent steps can be performed in the same manner except for the steps around the barrier layer formation. it can.
[0123]
【The invention's effect】
As described above in detail, according to the present invention, by providing the pixel contact hole extending along the scanning line between the adjacent data lines, the liquid crystal molecules on the side where the pixel contact hole is formed are provided. Since it tends to fall from one side toward the center of the pixel, it becomes difficult to form a domain structure in which liquid crystal molecules are directed in various directions as in the conventional case, and the occurrence of disclination can be suppressed. As a result, the image quality and the contrast ratio can be improved, and the aperture ratio can be improved by reducing the size of the light shielding layer that hides unnecessary disclination.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram of a liquid crystal device according to a first embodiment of the present invention.
FIG. 2 is a plan view showing a plurality of pixel groups of a TFT array substrate constituting the liquid crystal device.
3 is a cross-sectional view taken along line A-A ′ of FIG. 2;
FIG. 4 is a schematic diagram showing the unevenness of pixel electrodes in one pixel of the liquid crystal device.
FIG. 5 is a plan view showing a plurality of pixel groups of a TFT array substrate constituting a liquid crystal device according to a second embodiment of the present invention.
6 is a cross-sectional view taken along line B-B ′ of FIG.
FIG. 7 is a process sectional view illustrating the manufacturing process of the liquid crystal device step by step.
FIG. 8 is a continuation of the process cross-sectional view.
FIG. 9 is a continuation of the process cross-sectional view.
FIG. 10 is a continuation of the process cross-sectional view.
FIG. 11 is a continuation of the process cross-sectional view.
FIG. 12 is a continuation of the process cross-sectional view.
FIG. 13 is a continuation of the process cross-sectional view.
FIG. 14 is a diagram illustrating a configuration of a liquid crystal device according to a third embodiment of the present invention, and is a cross-sectional view corresponding to the line B-B ′ of FIG. 5.
FIG. 15 is a diagram illustrating a configuration of a liquid crystal device according to a fourth embodiment of the present invention, and is a cross-sectional view corresponding to the line B-B ′ of FIG. 5;
FIG. 16 is a diagram showing the configuration of the liquid crystal device, and is a cross-sectional view corresponding to the line C-C ′ of FIG. 5;
FIG. 17 is a diagram schematically showing a state after forming data lines in the manufacturing process of the liquid crystal device.
FIG. 18 is a diagram showing a configuration of a liquid crystal device according to a fifth embodiment of the present invention, and is a cross-sectional view corresponding to the line B-B ′ of FIG.
FIG. 19 is a diagram illustrating an example of an electronic apparatus including the liquid crystal device according to the invention.
FIG. 20 is a diagram showing another example of the electronic device.
FIG. 21 is a diagram showing still another example of the electronic device.
FIG. 22 is a perspective view schematically showing a pixel electrode in the liquid crystal device of the present invention.
FIG. 23 is an explanatory diagram showing equipotential lines generated by the pixel electrode.
FIG. 24 is a plan view showing a configuration of a TFT array substrate of a liquid crystal device previously proposed by the present applicant as a countermeasure against disclination.
[Explanation of symbols]
1 pixel
2 Pixel electrode
2a Convex part (periphery of pixel electrode)
3 Thin film transistor (switching element, TFT)
4 data lines
5 scanning lines
6 storage capacity
7 Capacity line
9 Semiconductor layer
10 Source area
11 Drain region
12 channel region
13 Source contact hole
14,34 pixel contact hole
16 substrates
16a depression (of substrate)
18 TFT array substrate
19 Counter substrate
20 LCD
21 1st light shielding layer
22 Base insulation film
22a depression (of the base insulating film)
23 Gate insulation film
24 storage capacitor electrode
25 First interlayer insulating film
26 Second interlayer insulating film
26a Lower interlayer second interlayer insulating film
26b Second interlayer insulating film on upper layer side
32 Barrier layer
33 Drain contact hole
49 Conductive layer (second conductive layer)

Claims (19)

一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、少なくとも前記スイッチング素子のドレイン領域上に設けられた層間絶縁膜と、前記層間絶縁膜に形成された画素コンタクトホールと、前記画素コンタクトホールを介して前記ドレイン領域と電気的に接続された画素電極とを具備し、前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線から該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする液晶装置。A liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates, and one of the pair of substrates includes a plurality of scanning lines, a data line crossing the plurality of scanning lines, and the scanning lines and data lines. A switching element disposed corresponding to the switching element, an interlayer insulating film provided at least on a drain region of the switching element, a pixel contact hole formed in the interlayer insulating film, and the pixel contact hole through the pixel contact hole. A pixel electrode electrically connected to the drain region, and the pixel contact hole extends from the data line connected to the switching element to the vicinity of the data line adjacent to the data line along the scanning line. A liquid crystal device characterized by being extended. 一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、少なくとも前記スイッチング素子のドレイン領域上に設けられた層間絶縁膜と、前記層間絶縁膜に形成された画素コンタクトホールと、前記画素コンタクトホールを介して前記ドレイン領域と電気的に接続された画素電極および該画素電極に付加された蓄積容量とを具備し、
前記蓄積容量は、前記ドレイン領域から延設されてなる一方の電極と、前記一方の電極上にゲート絶縁膜を介して配置されるとともに前記走査線と同一膜からなる他方の電極とからなり、
前記他方の電極は、前記走査線に沿って、前記走査線よりも前記画素電極の中央側に配置されてなり、前記ドレイン領域は、前記一方の電極よりも前記画素電極の中央側に配置されてなり、
前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする液晶装置。A liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates, and one of the pair of substrates includes a plurality of scanning lines, a data line intersecting the plurality of scanning lines, and the scanning lines and data lines. A switching element disposed corresponding to the switching element, an interlayer insulating film provided on at least a drain region of the switching element, a pixel contact hole formed in the interlayer insulating film, and the pixel contact hole through the pixel contact hole. A pixel electrode electrically connected to the drain region and a storage capacitor added to the pixel electrode;
The storage capacitor is composed of one electrode extending from the drain region and the other electrode that is disposed on the one electrode via a gate insulating film and is formed of the same film as the scanning line,
The other electrode is disposed along the scanning line, closer to the center of the pixel electrode than the scanning line, and the drain region is disposed closer to the center of the pixel electrode than the one electrode. And
The liquid crystal device according to claim 1, wherein the pixel contact hole extends along the scanning line to a vicinity of a data line connected to the switching element and a data line adjacent to the data line. 一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、少なくとも前記スイッチング素子のドレイン領域上に設けられた第１層間絶縁膜と、前記第１層間絶縁膜上に設けられた導電性のバリア層と、前記バリア層上に設けられた第２層間絶縁膜と、前記第２層間絶縁膜上に配置された画素電極と、前記画素電極と前記バリア層とを電気的に接続するための画素コンタクトホールと、前記バリア層と前記ドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、
前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする液晶装置。A liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates, and one of the pair of substrates includes a plurality of scanning lines, a data line crossing the plurality of scanning lines, and the scanning lines and data lines. A switching element disposed corresponding to the switching element, a first interlayer insulating film provided on at least a drain region of the switching element, a conductive barrier layer provided on the first interlayer insulating film, A second interlayer insulating film provided on the barrier layer; a pixel electrode disposed on the second interlayer insulating film; a pixel contact hole for electrically connecting the pixel electrode and the barrier layer; A drain contact hole for electrically connecting the barrier layer and the drain region;
The liquid crystal device according to claim 1, wherein the pixel contact hole extends along the scanning line to a vicinity of a data line connected to the switching element and a data line adjacent to the data line. 一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、前記スイッチング素子のドレイン領域および蓄積容量の一方の電極上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極および前記蓄積容量の他方の電極と、前記ゲート電極上および前記他方の電極上に設けられた第１層間絶縁膜と、前記第１層間絶縁膜上に設けられたバリア層と、前記バリア層上に設けられた第２層間絶縁膜と、前記第２層間絶縁膜上に設けられた画素電極と、前記画素電極と前記バリア層とを電気的に接続するための画素コンタクトホールと、前記バリア層と前記ドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、
前記他方の電極および前記バリア層は、前記走査線に沿って、前記走査線よりも前記画素電極の中央側に配置されてなり、
前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなることを特徴とする液晶装置。A liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates, and one of the pair of substrates includes a plurality of scanning lines, a data line crossing the plurality of scanning lines, and the scanning lines and data lines. A switching element disposed corresponding to the gate electrode, a gate insulating film provided on one electrode of the drain region and the storage capacitor of the switching element, a gate electrode provided on the gate insulating film, and the storage capacitor , The first interlayer insulating film provided on the gate electrode and the other electrode, the barrier layer provided on the first interlayer insulating film, and provided on the barrier layer A second interlayer insulating film; a pixel electrode provided on the second interlayer insulating film; a pixel contact hole for electrically connecting the pixel electrode and the barrier layer; the barrier layer and the drain region; ; And a drain contact hole for electrically connecting the door,
The other electrode and the barrier layer are disposed along the scanning line, closer to the center of the pixel electrode than the scanning line,
The liquid crystal device according to claim 1, wherein the pixel contact hole extends along the scanning line to a vicinity of a data line connected to the switching element and a data line adjacent to the data line. 前記画素電極の周縁部は、前記スイッチング素子に接続されたデータ線と、前記データ線に隣接するデータ線と、前記スイッチング素子に接続された走査線に隣接する走査線とに、平面視して重なるように配置されてなることを特徴とする請求項１ないし４のいずれかに記載の液晶装置。The peripheral edge of the pixel electrode is seen in plan view on a data line connected to the switching element, a data line adjacent to the data line, and a scanning line adjacent to the scanning line connected to the switching element. The liquid crystal device according to claim 1, wherein the liquid crystal device is disposed so as to overlap each other. 一対の基板間に垂直配向モードの液晶が挟持されてなり、前記一対の基板の一方の基板は、複数の走査線と、前記複数の走査線に交差するデータ線と、前記走査線とデータ線とに対応して配置されたスイッチング素子と、少なくとも前記スイッチング素子のドレイン領域上に設けられた第１層間絶縁膜と、前記第１層間絶縁膜上に設けられたバリア層と、前記バリア層上に設けられた第２層間絶縁膜と、前記第２層間絶縁膜上に設けられた画素電極と、前記画素電極と前記バリア層とを電気的に接続するための画素コンタクトホールと、前記バリア層と前記ドレイン領域とを電気的に接続するためのドレインコンタクトホールとを具備し、
前記画素コンタクトホールは、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在されてなり、
前記画素電極は四角形型であり、前記画素電極の３辺の周縁部は、それぞれ前記スイッチング素子に接続されるデータ線と、前記データ線に隣接するデータ線と、前記スイッチング素子に接続された走査線に隣接する走査線とに平面的に見て重なるように配置されてなり、前記画素電極の残りの１辺の周縁部は前記画素コンタクトホール上に配置されてなり、前記画素電極の３辺の周縁部が前記残りの１辺の周縁部よりも突出していることを特徴とする液晶装置。A liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates, and one of the pair of substrates includes a plurality of scanning lines, a data line intersecting the plurality of scanning lines, and the scanning lines and data lines. A switching element disposed corresponding to the switching element, a first interlayer insulating film provided on at least a drain region of the switching element, a barrier layer provided on the first interlayer insulating film, and the barrier layer A second interlayer insulating film provided on the second interlayer insulating film, a pixel electrode provided on the second interlayer insulating film, a pixel contact hole for electrically connecting the pixel electrode and the barrier layer, and the barrier layer And a drain contact hole for electrically connecting the drain region,
The pixel contact hole extends along the scanning line to the vicinity of a data line connected to the switching element and a data line adjacent to the data line,
The pixel electrode has a quadrangular shape, and a peripheral portion of each of the three sides of the pixel electrode has a data line connected to the switching element, a data line adjacent to the data line, and a scan connected to the switching element. The pixel electrode is arranged so as to overlap with the scanning line adjacent to the line in plan view, the peripheral edge of the remaining one side of the pixel electrode is arranged on the pixel contact hole, and the three sides of the pixel electrode The liquid crystal device is characterized in that a peripheral edge portion of the liquid crystal protrudes from a peripheral edge portion of the remaining one side. 前記画素コンタクトホールのテーパ角を所望の液晶のプレチルト角とほぼ同じに設定したことを特徴とする請求項１ないし６のいずれかに記載の液晶装置。7. The liquid crystal device according to claim 1, wherein a taper angle of the pixel contact hole is set to be substantially the same as a desired pretilt angle of the liquid crystal. 前記基板は、前記画素コンタクトホールの位置に対応して窪みが形成されてなることを特徴とする請求項１ないし７のいずれかに記載の液晶装置。8. The liquid crystal device according to claim 1, wherein the substrate is formed with a depression corresponding to the position of the pixel contact hole. 前記スイッチング素子は、前記層間絶縁膜または前記第２層間絶縁膜に形成されたソースコンタクトホールを介して前記データ線に電気的に接続されてなり、前記データ線と同一膜からなる導電層が前記走査線上に設けられたことを特徴とする請求項１ないし８のいずれかに記載の液晶装置。The switching element is electrically connected to the data line through a source contact hole formed in the interlayer insulating film or the second interlayer insulating film, and a conductive layer made of the same film as the data line is formed in the switching element. 9. The liquid crystal device according to claim 1, wherein the liquid crystal device is provided on a scanning line. 前記層間絶縁膜または前記第２層間絶縁膜の表面が平坦化されたことを特徴とする請求項９に記載の液晶装置。The liquid crystal device according to claim 9, wherein a surface of the interlayer insulating film or the second interlayer insulating film is planarized. 前記基板上の前記スイッチング素子に対応する領域に遮光膜が設けられ、前記遮光膜上に下地絶縁膜が設けられ、前記下地絶縁膜上に前記スイッチング素子が配置され、
前記下地絶縁膜は、前記画素コンタクトホールの位置に対応する領域において薄くなるように窪みを有することを特徴とする請求項１ないし１０のいずれかに記載の液晶装置。A light shielding film is provided in a region corresponding to the switching element on the substrate, a base insulating film is provided on the light shielding film, and the switching element is disposed on the base insulating film,
The liquid crystal device according to claim 1, wherein the base insulating film has a recess so as to be thin in a region corresponding to the position of the pixel contact hole. 一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
後で形成する画素コンタクトホールの位置に合わせて基板の表面に窪みを形成する工程と、前記基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続された画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。A method of manufacturing a liquid crystal device in which a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates,
A step of forming a depression on the surface of the substrate in accordance with a position of a pixel contact hole to be formed later; a step of forming a semiconductor layer forming a part of a switching element on the substrate; and a gate insulating film covering the semiconductor layer Forming a plurality of scanning lines on the gate insulating film, forming a source region and a drain region of the switching element in the semiconductor layer, and covering the scanning line and the switching element Forming a first interlayer insulating film; forming a plurality of data lines on the first interlayer insulating film; and a second interlayer insulating film covering the plurality of data lines on the first interlayer insulating film. A data line connected to the switching element and adjacent to the data line along the scanning line at a position corresponding to the drain region of the switching element; Forming a pixel contact hole extending to the vicinity of the data line; and forming a pixel electrode electrically connected to the drain region of the switching element through the pixel contact hole. Method for manufacturing a liquid crystal device. 一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
後で形成する画素コンタクトホールの位置に合わせて基板の表面に窪みを形成する工程と、前記基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域上に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介してドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。A method of manufacturing a liquid crystal device in which a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates,
A step of forming a depression on the surface of the substrate in accordance with a position of a pixel contact hole to be formed later; a step of forming a semiconductor layer forming a part of a switching element on the substrate; and a gate insulating film covering the semiconductor layer Forming a plurality of scanning lines on the gate insulating film, forming a source region and a drain region of the switching element in the semiconductor layer, and covering the scanning line and the switching element Forming a first interlayer insulating film; forming a drain contact hole that reaches the drain region through the first interlayer insulating film at a position corresponding to the drain region of the switching element; Forming a barrier layer electrically connected to the drain region through the drain contact hole on the interlayer insulating film; Forming a lower-layer-side second interlayer insulating film covering the barrier layer on the first interlayer insulating film; forming a plurality of data lines on the lower-layer-side second interlayer insulating film; Forming an upper second interlayer insulating film covering the plurality of data lines on the interlayer insulating film, and connected to the switching element along the scanning line at a position corresponding to the drain region of the switching element; Forming a pixel contact hole extending to the vicinity of the data line and the data line adjacent to the data line, and forming a pixel electrode electrically connected to the barrier layer through the pixel contact hole A method for manufacturing a liquid crystal device, comprising: 一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成するとともに前記走査線に沿って導電層を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線と前記導電層とを覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。A method of manufacturing a liquid crystal device in which a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates,
Forming a semiconductor layer forming a part of a switching element on a substrate; forming a gate insulating film covering the semiconductor layer; forming a plurality of scanning lines on the gate insulating film; and the semiconductor Forming a source region and a drain region of the switching element in a layer; forming a first interlayer insulating film covering the scanning line and the switching element; and a plurality of data lines on the first interlayer insulating film Forming a conductive layer along the scanning line, forming a second interlayer insulating film covering the plurality of data lines and the conductive layer on the first interlayer insulating film, and the switching An image extending along the scanning line to a position corresponding to the drain region of the element to the vicinity of the data line connected to the switching element and the data line adjacent to the data line. Method of manufacturing a liquid crystal device for forming a contact hole, characterized by a step of forming a pixel electrode electrically connected to the drain region of said switching element via the pixel contact hole. 一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
基板上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介して前記ドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成するとともに前記走査線に沿って導電層を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線と前記導電層とを覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されたデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。A method of manufacturing a liquid crystal device in which a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates,
Forming a semiconductor layer forming a part of a switching element on a substrate; forming a gate insulating film covering the semiconductor layer; forming a plurality of scanning lines on the gate insulating film; and the semiconductor Forming a source region and a drain region of the switching element in a layer; forming a first interlayer insulating film covering the scanning line and the switching element; and a position corresponding to the drain region of the switching element. Forming a drain contact hole that penetrates through one interlayer insulating film and reaches the drain region; and a barrier layer electrically connected to the drain region through the drain contact hole on the first interlayer insulating film. Forming a lower layer-side second interlayer insulating film covering the barrier layer on the first interlayer insulating film, and forming the lower layer Forming a plurality of data lines on the second interlayer insulating film and forming a conductive layer along the scanning line; and forming the plurality of data lines and the conductive layer on the lower second interlayer insulating film. A step of forming an upper-layer-side second interlayer insulating film to be covered; and a data line connected to the switching element and data adjacent to the data line along the scanning line at a position corresponding to the drain region of the switching element A liquid crystal device comprising: a step of forming a pixel contact hole extending to the vicinity of a line; and a step of forming a pixel electrode electrically connected to the barrier layer through the pixel contact hole. Production method. 前記第１層間絶縁膜または前記下層側第２層間絶縁膜の表面を平坦化した後、前記平坦化した第１層間絶縁膜または前記下層側第２層間絶縁膜上に導電層を形成することを特徴とする請求項１４または１５に記載の液晶装置の製造方法。After planarizing the surface of the first interlayer insulating film or the lower second interlayer insulating film, a conductive layer is formed on the planarized first interlayer insulating film or the lower second interlayer insulating film. 16. The method of manufacturing a liquid crystal device according to claim 14, 一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
後でスイッチング素子を形成する基板上の一部の領域に遮光膜を形成する工程と、前記基板上に前記遮光膜を覆う下地絶縁膜を形成する工程と、後で画素コンタクトホールを形成する領域の前記下地絶縁膜を薄くする工程と、前記下地絶縁膜上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上に複数のデータ線を形成する工程と、前記第１層間絶縁膜上に前記複数のデータ線を覆う第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記スイッチング素子のドレイン領域に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。A method of manufacturing a liquid crystal device in which a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates,
A step of forming a light shielding film in a partial region on the substrate where a switching element is formed later, a step of forming a base insulating film covering the light shielding film on the substrate, and a region in which a pixel contact hole is formed later Thinning the base insulating film, forming a semiconductor layer forming a part of a switching element on the base insulating film, forming a gate insulating film covering the semiconductor layer, and the gate insulating film Forming a plurality of scanning lines thereon, forming a source region and a drain region of the switching element in the semiconductor layer, and forming a first interlayer insulating film covering the scanning lines and the switching element; Forming a plurality of data lines on the first interlayer insulating film; forming a second interlayer insulating film covering the plurality of data lines on the first interlayer insulating film; and Forming a data line connected to the switching element and a pixel contact hole extending to the vicinity of the data line adjacent to the data line along the scanning line at a position corresponding to the drain region of the etching element; And a step of forming a pixel electrode electrically connected to the drain region of the switching element through the pixel contact hole. 一対の基板間に垂直配向モードの液晶が挟持されてなる液晶装置の製造方法であって、
後でスイッチング素子を形成する基板上の一部の領域に遮光膜を形成する工程と、前記基板上に前記遮光膜を覆う下地絶縁膜を形成する工程と、後で画素コンタクトホールを形成する領域の前記下地絶縁膜を薄くする工程と、前記下地絶縁膜上にスイッチング素子の一部をなす半導体層を形成する工程と、前記半導体層を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に複数の走査線を形成する工程と、前記半導体層に前記スイッチング素子のソース領域およびドレイン領域を形成する工程と、前記走査線および前記スイッチング素子を覆う第１層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に前記第１層間絶縁膜を貫通して前記ドレイン領域に達するドレインコンタクトホールを形成する工程と、前記第１層間絶縁膜上に前記ドレインコンタクトホールを介して前記ドレイン領域に電気的に接続されるバリア層を形成する工程と、前記第１層間絶縁膜上に前記バリア層を覆う下層側第２層間絶縁膜を形成する工程と、前記下層側第２層間絶縁膜上に複数のデータ線を形成する工程と、前記下層側第２層間絶縁膜上に前記複数のデータ線を覆う上層側第２層間絶縁膜を形成する工程と、前記スイッチング素子のドレイン領域に対応する位置に、前記走査線に沿って、前記スイッチング素子に接続されるデータ線と該データ線に隣接するデータ線の近傍まで延在する画素コンタクトホールを形成する工程と、前記画素コンタクトホールを介して前記バリア層に電気的に接続される画素電極を形成する工程とを有することを特徴とする液晶装置の製造方法。A method of manufacturing a liquid crystal device in which a liquid crystal in a vertical alignment mode is sandwiched between a pair of substrates,
A step of forming a light shielding film in a partial region on the substrate where a switching element is formed later, a step of forming a base insulating film covering the light shielding film on the substrate, and a region in which a pixel contact hole is formed later Thinning the base insulating film, forming a semiconductor layer forming a part of a switching element on the base insulating film, forming a gate insulating film covering the semiconductor layer, and the gate insulating film Forming a plurality of scanning lines thereon, forming a source region and a drain region of the switching element in the semiconductor layer, and forming a first interlayer insulating film covering the scanning lines and the switching element; And a step of forming a drain contact hole that penetrates the first interlayer insulating film and reaches the drain region at a position corresponding to the drain region of the switching element. Forming a barrier layer electrically connected to the drain region through the drain contact hole on the first interlayer insulating film; and a lower layer side covering the barrier layer on the first interlayer insulating film Forming a second interlayer insulating film; forming a plurality of data lines on the lower second interlayer insulating film; and an upper layer side covering the plurality of data lines on the lower second interlayer insulating film A step of forming a second interlayer insulating film, and a data line connected to the switching element and a data line adjacent to the data line along the scanning line at a position corresponding to the drain region of the switching element And a step of forming a pixel contact hole extending to the barrier layer and a pixel electrode electrically connected to the barrier layer through the pixel contact hole. Manufacturing method of the device. 請求項１ないし１１のいずれかに記載の液晶装置を備えたことを特徴とする電子機器。An electronic apparatus comprising the liquid crystal device according to claim 1.
JP2000217701A 2000-07-18 2000-07-18 LIQUID CRYSTAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE Expired - Fee Related JP3888044B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000217701A JP3888044B2 (en) 2000-07-18 2000-07-18 LIQUID CRYSTAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000217701A JP3888044B2 (en) 2000-07-18 2000-07-18 LIQUID CRYSTAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Publications (2)

Publication Number Publication Date
JP2002031819A JP2002031819A (en) 2002-01-31
JP3888044B2 true JP3888044B2 (en) 2007-02-28

Family

ID=18712771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000217701A Expired - Fee Related JP3888044B2 (en) 2000-07-18 2000-07-18 LIQUID CRYSTAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE

Country Status (1)

Country Link
JP (1) JP3888044B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788387B2 (en) * 2002-05-10 2006-06-21 セイコーエプソン株式会社 Electro-optical device and method of manufacturing electro-optical device
JP4067002B2 (en) 2004-04-30 2008-03-26 セイコーエプソン株式会社 Liquid crystal device and electronic device
WO2018051462A1 (en) * 2016-09-15 2018-03-22 堺ディスプレイプロダクト株式会社 Substrate support member

Also Published As

Publication number Publication date
JP2002031819A (en) 2002-01-31

Similar Documents

Publication Publication Date Title
US7397518B1 (en) Active matrix liquid crystal with capacitor below disclination region
KR100550693B1 (en) Electro optical substrate device and manufacturing method for same, electro optical apparatus, electronic apparatus and manufacturing method for a substrate device
JP3714244B2 (en) Transflective / reflective electro-optical device manufacturing method, transflective / reflective electro-optical device, and electronic apparatus
US7639331B2 (en) Liquid crystal display device
TWI386741B (en) System for displaying images and fabrication method thereof
JP2006178426A (en) Display device and method for manufacturing the same
US7733434B2 (en) Liquid crystal display including buffer electrodes with higher voltage than pixel electrodes, on same layer with pixel electrodes, and overlapping a gate line
JP2006250985A (en) Electrooptical apparatus and electronic device
WO2013086906A1 (en) Tft array substrate, fabrication method thereof and display device
US20040155244A1 (en) Transistor and method of manufacturing the same, electro-optical device, semiconductor device, and electronic apparatus
US20050195349A1 (en) Method for fabricating liquid crystal display
US6040589A (en) Semiconductor device having larger contact hole area than an area covered by contact electrode in the hole
JP3722116B2 (en) Reflective electro-optical device and electronic apparatus
JP3888044B2 (en) LIQUID CRYSTAL DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
JP2004264653A (en) Electrooptical substrate and its manufacturing method, electrooptical device, and electronic equipment
US8194214B2 (en) Liquid crystal display device
JP4351671B2 (en) Liquid crystal display device and manufacturing method thereof
JP4035992B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP2007225860A (en) Active matrix substrate and liquid crystal display equipped with the same
JPH09101543A (en) Active matrix type liquid crystal display device
JP3951694B2 (en) Transflective / reflective electro-optical device, electronic apparatus, and method of manufacturing transflective / reflective electro-optical device
JP2002297060A (en) Active matrix type display device
JP2004177875A (en) Liquid crystal display device and its manufacturing method
JP4202091B2 (en) Method for manufacturing active matrix liquid crystal display device
JP2002296619A (en) Active matrix type display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061120

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees