JP3886306B2 - チップ型半導体発光装置 - Google Patents

チップ型半導体発光装置 Download PDF

Info

Publication number
JP3886306B2
JP3886306B2 JP29043299A JP29043299A JP3886306B2 JP 3886306 B2 JP3886306 B2 JP 3886306B2 JP 29043299 A JP29043299 A JP 29043299A JP 29043299 A JP29043299 A JP 29043299A JP 3886306 B2 JP3886306 B2 JP 3886306B2
Authority
JP
Japan
Prior art keywords
chip
semiconductor light
light emitting
emitting device
chip substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29043299A
Other languages
English (en)
Other versions
JP2001111116A (ja
Inventor
忠宏 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP29043299A priority Critical patent/JP3886306B2/ja
Publication of JP2001111116A publication Critical patent/JP2001111116A/ja
Application granted granted Critical
Publication of JP3886306B2 publication Critical patent/JP3886306B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)

Description

【0001】
【発明の属する技術分野】
本発明はチップ型半導体発光装置に関し、より詳細には半導体発光素子で発生した熱を効率的に発散させるチップ型半導体発光装置に関するものである。
【0002】
【従来の技術】
近年の電子機器の小形・薄形化傾向に伴って、回路基板へ表面実装が可能なチップ型半導体発光装置の需要が急速に増加している。チップ型半導体発光装置(以下、チップ型装置と記すことがある)は直方体ブロックに近い形を通常はしており、チップ基板の両端に表面から裏面に回り込むように一対の電極が形成されている。回路基板上の配線パターンとこの電極とが接触するようにチップ型装置を回路基板上に配設し、半田などの導電性接着剤でチップ型装置を基板上に固着する。従来の代表的なチップ型装置の形態を図4に示す。平面視長矩形状をしたチップ基板1の上面長手方向両端部にはそれぞれ電極2,2’が形成されている。一方の電極2の基板1の表面側にはチップボンディング部(不図示)が形成され、ここに半導体発光素子4がボンディングされる。他方の電極2’の表面側にはワイヤボンディング部(不図示)が形成され、半導体発光素子4の上面電極(不図示)とボンディングワイヤ5によって結線されている。そして、半導体発光素子4およびボンディングワイヤ5は透光性樹脂で封止されている。透光性樹脂としては広くエポキシ樹脂が用いられているが、透光性樹脂は一般に熱伝導率が高くない。このため、半導体発光素子で発生した熱は電極2,2’を伝わって外部へ放散する外は樹脂封止体6内に蓄積され、チップ型装置の温度が上昇する。特に高輝度の半導体発光素子ほど発熱量が多く温度上昇が大きくなる。半導体発光素子4の温度が上昇すると、半導体発光素子4の発光効率が低下すると共に輝度も低くなり、色調にも変化を来すことがある。
【0003】
このような半導体発光素子4の発熱に起因する不具合を防止するため、半導体発光素子4で発生した熱を放熱板を用いて効率よく発散させる技術がこれまでから種々提案されている。例えば特開平10−303464号公報では、チップ基板表面側の電極上に導電性部材からなる放熱板を固着して、半導体発光素子から発生する熱をこの放熱板により拡散・放熱する技術が提案されている。かかる技術によれば確かに半導体発光素子で発生する熱を放熱することはできる。しかしながら、ここで使用されているようなステンレスや銅、アルミニウムなどの放熱板は封止用樹脂であるエポキシ樹脂と密着性の点で一般的に問題があり、発光ダイオードを回路基板に半田付けする際に溶融した半田が放熱板表面を伝って樹脂封止体内部へ侵入し、この進入経路からさらに水蒸気などが侵入して半導体発光素子やボンディングワイヤを腐食させて導通不良を引き起こすことがある。加えて、基板表面に明度の低い部材からなる放熱板を固着すると反射効率が悪くなることがある。
【0004】
また特開平7−202271号公報では、基板の裏面に放熱用ランドや放熱板を設けて半導体発光素子から発生する熱を放熱する技術が提案されている。かかる技術によれば半導体発光素子で発生する熱を放熱することはできる。しかしながら、基板の裏面に放熱用ランドや放熱板を設けたこのような発光ダイオードでは、回路基板にクリーム半田などで実装する際、基板両端に形成された一対の電極にそれぞれ塗布されたクリーム半田がリフロー炉で溶融し放熱用ランドや放熱板にまで達して電極間の短絡が発生する可能性が高い。
【0005】
【発明が解決しようとする課題】
本発明は前記従来の問題に鑑みなされたものであり、反射効率を低下させることなく半導体発光素子で発生した熱を効率的に発散でき、しかも回路基板への半田付けの際電極間の短絡を起こさないチップ型半導体発光装置の提供をその目的とするものである。
【0006】
【課題を解決するための手段】
本発明によれば、チップ基板の両端に表面から裏面に回り込むように一対の電極を形成し、該チップ基板の表面側において前記電極の一方に半導体発光素子の一方の電極を接続し、前記電極のもう一方に該半導体発光素子のもう一方の電極を接続し、該半導体発光素子を透光性樹脂で封止したチップ型半導体発光素子において、前記チップ基板が放熱部材を内包し、前記放熱部材の端面が前記チップ基板の側面より奥側に位置していることを特徴とするチップ型半導体発光装置が提供される。
【0008】
また半導体発光素子で発生した熱の放散を一層促進するためには、前記チップ基板の裏面に前記放熱部材の一部が露出する開口部を形成することが望ましい。
【0009】
【発明の実施の形態】
本発明者等は、放熱部材を用いることを前提として、反射効率を低下させず、しかも回路基板への半田付けの際電極間の短絡を生じさせずに半導体発光素子で発生した熱を発散させることができないか鋭意検討を重ねた結果、放熱部材をチップ基板に内包させればよいことを見出し本発明をなすに至った。すなわち、本発明の半導体発光素子では、放熱部材がチップ基板に内包されているので、チップ基板の表面側は従来とまったく同じであって反射効率が低下することがなく、また回路基板への半田付けの際にも電極間の短絡を生じることがない。
【0010】
以下図面に基づき本発明の半導体発光装置について説明する。なおこれら図において図4と同じ部材および部分は同一符号とする。図1は本発明のチップ型半導体発光装置の斜視図である。チップ基板1の長手方向両端部にはそれぞれ電極2,2’が形成されている。一方の電極2の基板1の表面側にはチップボンディング部(不図示)が形成され、ここに半導体発光素子4がボンディングされている。他方の電極2’の表面側にはワイヤボンディング部(不図示)が形成され、半導体発光素子4の上面電極(不図示)とボンディングワイヤ5によって結線されている。そして、半導体発光素子4およびボンディングワイヤ5は透光性樹脂で封止されている。一方、図2に示すように、チップ基板1の幅方向には直方体状の放熱部材3が、その端面がチップ基板1の側面より奥側に位置し、且つチップ基板1の内周面に内接するように内包されている。このように放熱部材3をチップ基板に内包させることによって半導体発光素子4で発生した熱を効率的に放熱することができるのである。
【0011】
なお図1では、いわゆるワイヤボンディング方式のチップ型装置を表したが、ボンディングワイヤを用いずに半導体発光素子4を電極2,2’に接続するノンワイヤボンディング方式のものも本発明のチップ型装置に含まれ、また半導体発光素子4を2個以上用いたものも本発明のチップ型装置にもちろん含まれる。
【0012】
本発明で使用する放熱部材としては、熱伝導率が高いものであれば特に限定はなく、例えば銅、アルミニウム、ステンレスなどが挙げられる。
【0013】
放熱部材を内包したチップ基板の製法は特に限定はなく、例えばBTレジン、ガラスエポキシ樹脂、アルミナセラミックス、ポリエステル樹脂などの基板材料を用い、放熱部材を所定位置においてこれらをインサート成形することにより作製することができる。
【0014】
このようなチップ基板1への前記電極2,2’の形成は、例えば印刷や蒸着などの方法によってチップ基板1の全体に金や銅などの導体被膜を形成し、不要部分をエッチングによって除去することにより形成することができる。
【0015】
電極間の短絡の防止をより確実にするために、放熱部材3の端面はチップ基板1の側面より奥側に位置させる。図2に図1のA−A線断面図を示す。この図から明らかなように、放熱部材3の端面チップ基板1の側面より奥側に位置している。図2のチップ型装置では、放熱部材3の側面(紙面では上下)および上下面(紙面では手前・奥)はチップ基板1の内周面と内接しているが、放熱部材3の幅(紙面では左右)はチップ基板1のそれよりも短く、放熱部材3の両端面はチップ基板1の側面よりそれぞれ所定距離だけ奥側に位置している。チップ基板1の側面から放熱部材3の端面までの距離は、チップ型装置を回路基板に半田で固着する際に、半田が放熱部材3に接触しない距離であればよく、チップ型装置の大きさや形状、回路基板の回路パターンなどから適宜決定すればよい。一般的にこの距離は0.2〜0.5mmの範囲が好ましく、0.3〜0.5mmの範囲がより好ましい。また放熱をより促進するために、放熱部材の端面形状を外気との接触面積が大きい形状、例えば凹凸形状などにするのが望ましい。
【0016】
また半導体発光素子4で発生した熱の放散を一層促進するためには、チップ基板1の裏面に放熱部材3の一部が露出する開口部7を形成することが望ましい。ここで開口部7は放熱部材3の一部を露出させる大きさであることが重要である。外気との接触面積が大きいほど放熱部材3からの熱発散が多くなるから、放熱の観点からすれば開口部7はできるだけ大きくするのがよい。しかし開口部7を大きくすればするほど、チップ型装置の固着の際の半田付けによる電極間の短絡の可能性が大きくなる。このため、放熱部材3からの熱発散を多くしながら、半田付けによる電極間の短絡を防止できる程度にチップ基板1の裏面に開口部7を設けるのである。本発明において放熱部材3の一部が露出する開口部とはこのような作用を果たすものを意味する。したがって開口部7の開口面積は、放熱部材3の底面積よりも小さいものであればよく、具体的な開口面積や開口形状はそれぞれ装置及び半田付け方法などに合わせて個別具体的に決定すればよい。チップ基板1の裏面に形成された開口部7の具体的態様を図3に示す。図3は本発明のチップ型装置の裏面を示す斜視図である。図3(a)はチップ基板1の裏面幅方向に放熱部材3に達する溝状の開口部71が形成されたチップ型装置である。図3(b)はチップ型基板1の裏面の中央部に放熱部材3に達する長方形状の開口部72が形成されたチップ型装置である。このような開口部7をチップ基板1の裏面に形成することによって、放熱部材3が外気と直接接触する面積が増加し熱の放散が促進される。
【0017】
本発明で使用できる半導体発光素子としては特に限定はなく、従来公知のものが使用でき、例えばSi、GaAs、GaAlAs、InP、AlInGaP系半導体などが挙げられる。
【0018】
本発明で使用できる透光性樹脂としては、例えばエポキシ樹脂や不飽和ポリエステル樹脂、シリコーン樹脂、ユリア・メラミン樹脂などが挙げられ、この中でも透光性などの点からエポキシ樹脂がより好適に使用できる。エポキシ樹脂としては、一分子中に2個以上のエポキシ基を有するものでエポキシ樹脂成形材料として使用されるものであれば制限はなく、フェノールノボラック型エポキシ樹脂、オルクレゾールノボラック型エポキシ樹脂を代表するフェノール類とアルデヒド類のノボラック樹脂をエポキシ化したもの、ビスフェノールA、ビスフェノールF、ビスフェノールS、水添ビスフェノールAなどのジグリシジルエーテル、フタル酸、ダイマー酸などの多塩基酸とエピクロルヒドリンの反応により得られるジグリシジルエステル型エポキシ樹脂、ジアミノジフェニルメタン、イソシアヌル酸などのポリアミンとエピクロルヒドリンの反応により得られるグリシジルアミン型エポキシ樹脂、オレフィン結合を過酢酸などの過酸により、酸化して得られる綿状脂肪族エポキシ樹脂、および脂環族エポキシ樹脂などを挙げることができ、これらを単独であるいは2以上の混合物として使用することができる。これらのエポキシ樹脂は十分に精製されたもので、常温で液状であっても固形であってもよいが、液化時の外観ができる限り透明なものを使用するのが好ましい。また図1では透光性樹脂封止体6は側断面が台形状の形状をしているが、透光性樹脂封止体6の形状はこれに限定されるものではなく、本発明のチップ型半導体発光装置が用いられる器具や部品の形状などから適宜決定すればよい。封止方法としては例えばトランスファ成形法などを用いることができる。トランスファ成型法の場合、成形条件は通常、成形温度140〜160℃、圧力400〜1200N/cm2、成形時間1〜5minの範囲である。
【0019】
本発明のチップ型半導体発光装置は、表面パネルや液晶表示装置のバックライト、携帯機器のインジケータ、照明スイッチ、事務機器の光源などとして用いられ、例えば回路基板上の配線パターンと当該チップ型半導体発光装置の電極とを接触するように回路基板上に配設し、クリーム半田などの導電性接着剤を電極および配線パターンに塗布した後、リフロー炉で加熱してクリーム半田を溶融させて回路基板に固着し使用する。
【0020】
【発明の効果】
本発明のチップ型半導体発光装置によれば、チップ基板に放熱部材を内包させるので、反射効率を低下させることなく半導体発光素子で発生した熱を効率的に発散でき、半導体発光素子の発光効率や輝度の低下を招かず、また色調も変化しない。さらに回路基板への半田付けの際に電極間の短絡が生じることもない。また放熱部材の端面をチップ基板の側面より奥側に位置するようにしたので、回路基板へ半田付けする際の電極間の短絡が一層防止される。さらに請求項の発明では放熱部材の一部が露出するようにチップ基板の裏面に開口部を設けたので、放熱部材からの熱の放散が一層促進される。
【図面の簡単な説明】
【図1】 本発明のチップ型半導体発光装置の表面側の斜視図である。
【図2】 図1のA−A線断面図である。
【図3】 本発明のチップ型半導体発光装置の裏面側の斜視図である。
【図4】 従来のチップ型半導体装置の斜視図である。
【符号の説明】
1 チップ基板
2,2’ 電極
3 放熱部材
4 半導体発光素子
5 ボンディングワイヤ
6 透光性樹脂封止体
7、71、72 開口部

Claims (2)

  1. チップ基板の両端に表面から裏面に回り込むように一対の電極を形成し、該チップ基板の表面側において前記電極の一方に半導体発光素子の一方の電極を接続し、前記電極のもう一方に該半導体発光素子のもう一方の電極を接続し、該半導体発光素子を透光性樹脂で封止したチップ型半導体発光素子において、
    前記チップ基板が放熱部材を内包し、前記放熱部材の端面が前記チップ基板の側面より奥側に位置することを特徴とするチップ型半導体発光装置。
  2. 前記チップ基板の裏面に前記放熱部材の一部が露出する開口部が形成されている請求項1記載のチップ型半導体発光装置。
JP29043299A 1999-10-13 1999-10-13 チップ型半導体発光装置 Expired - Fee Related JP3886306B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29043299A JP3886306B2 (ja) 1999-10-13 1999-10-13 チップ型半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29043299A JP3886306B2 (ja) 1999-10-13 1999-10-13 チップ型半導体発光装置

Publications (2)

Publication Number Publication Date
JP2001111116A JP2001111116A (ja) 2001-04-20
JP3886306B2 true JP3886306B2 (ja) 2007-02-28

Family

ID=17755966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29043299A Expired - Fee Related JP3886306B2 (ja) 1999-10-13 1999-10-13 チップ型半導体発光装置

Country Status (1)

Country Link
JP (1) JP3886306B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10221857A1 (de) 2002-05-16 2003-11-27 Osram Opto Semiconductors Gmbh Verfahren zum Befestigen eines Halbleiterchips in einem Kunststoffgehäusekörper, optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
US7264378B2 (en) * 2002-09-04 2007-09-04 Cree, Inc. Power surface mount light emitting die package
US7244965B2 (en) 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
US7775685B2 (en) 2003-05-27 2010-08-17 Cree, Inc. Power surface mount light emitting die package
JP4174823B2 (ja) * 2003-03-27 2008-11-05 サンケン電気株式会社 半導体発光装置
US7821023B2 (en) * 2005-01-10 2010-10-26 Cree, Inc. Solid state lighting component
JP5167977B2 (ja) * 2007-09-06 2013-03-21 日亜化学工業株式会社 半導体装置
JP2009088373A (ja) * 2007-10-02 2009-04-23 Toyoda Gosei Co Ltd Ledランプモジュール
JP2009164176A (ja) * 2007-12-28 2009-07-23 Stanley Electric Co Ltd 半導体発光装置
CN103390708B (zh) * 2012-05-10 2016-01-06 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法

Also Published As

Publication number Publication date
JP2001111116A (ja) 2001-04-20

Similar Documents

Publication Publication Date Title
JP4174823B2 (ja) 半導体発光装置
US6940704B2 (en) Semiconductor light emitting device
JP4787783B2 (ja) アノダイジング絶縁層を有するledパッケージおよびその製造方法
USRE45596E1 (en) High power light emitting diode package
US7642704B2 (en) Light-emitting diode with a base
JP2002368277A (ja) チップ型半導体発光装置
US7385227B2 (en) Compact light emitting device package with enhanced heat dissipation and method for making the package
TWI305062B (ja)
EP1059668A2 (en) Hybrid integrated circuit device
JP2002094122A (ja) 光源装置及びその製造方法
JP2004342870A (ja) 大電流駆動用発光ダイオード
JPH11163419A (ja) 発光装置
EP2188849B1 (en) Light emitting device
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
JP2000353826A (ja) 混成集積回路装置および光照射装置
JP2004207367A (ja) 発光ダイオード及び発光ダイオード配列板
JP3886306B2 (ja) チップ型半導体発光装置
JP2009188187A (ja) 電子部品及びその製造方法
JP2006012868A (ja) 半導体発光素子用パッケージおよびそれを用いた半導体発光装置
JP2006278766A (ja) 発光素子の実装構造及び実装方法
JP2007287751A (ja) 発光装置
JP2009295808A (ja) 樹脂モールド型半導体モジュール
JP2000353827A (ja) 混成集積回路装置
JP2009117124A (ja) 光源ユニット
JP2008235493A (ja) 発光素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061121

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees