JP3885222B2

JP3885222B2 - Photosensor system drive control method

Info

Publication number: JP3885222B2
Application number: JP31937999A
Authority: JP
Inventors: 康司水谷; 和広佐々木
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1999-11-10
Filing date: 1999-11-10
Publication date: 2007-02-21
Anticipated expiration: 2019-11-10
Also published as: JP2001136440A

Description

【０００１】
【発明の属する技術分野】
本発明は、フォトセンサシステムの駆動制御方法に関し、特に、いわゆる、ダブルゲート構造を有する薄膜トランジスタを２次元配列して構成されるフォトセンサアレイに適用して良好なフォトセンサシステムの駆動制御方法に関する。
【０００２】
【従来の技術】
【０００３】
近年、フォトセンサ自体にフォトセンス機能と選択トランジスタ機能とを持たせた、いわゆる、ダブルゲート構造を有する薄膜トランジスタ（以下、ダブルゲート型フォトセンサという）が開発され、システムの小型化、及び、画素の高密度化を図る試みがなされている。
【０００４】
以下、ダブルゲート型フォトセンサの構造及び機能について説明する。
図７は、ダブルゲート型フォトセンサの構造を示す断面図である。
図７（ａ）に示すように、ダブルゲート型フォトセンサ１０は、可視光が入射されると電子−正孔対が生成されるアモルファスシリコン等の半導体層（チャネル領域）１１と、半導体層１１の両端にそれぞれ設けられたｎ^＋シリコン層１７、１８と、ｎ^＋シリコン層１７、１８上に形成されたソース電極１２及びドレイン電極１３と、半導体層１１の上方（図面上方）にシリコン窒化膜等からなるブロック層１４及び上部（トップ）ゲート絶縁膜１５を介して形成されたトップゲート電極２１と、半導体層１１の下方（図面下方）に下部（ボトム）ゲート絶縁膜１６を介して形成されたボトムゲート電極２２と、を有して構成されている。
【０００５】
なお、図７（ａ）において、トップゲート電極２１、トップゲート絶縁膜１５、ボトムゲート絶縁膜１６、及び、トップゲート電極２１上に設けられる保護絶縁膜２０は、いずれも半導体層１１を励起する可視光に対して透過率の高い材質により構成され、一方、ボトムゲート電極２２は、可視光の透過を遮断する材質により構成されることにより、図面上方から入射する照射光のみを検知する構造を有している。
【０００６】
すなわち、ダブルゲート型フォトセンサ１０は、半導体層１１を共通のチャネル領域として、半導体層１１、ソース電極１２、ドレイン電極１３及びトップゲート電極２１により形成される上部トランジスタと、半導体層１１、ソース電極１２、ドレイン電極１３及びボトムゲート電極２２により形成される下部トランジスタとからなる２つのトランジスタの組み合わせた構造が、ガラス基板等の透明な絶縁性基板１９上に形成されている。そして、このようなダブルゲート型フォトセンサ１０は、一般に、図７（ｂ）に示すような等価回路により表される。ここで、ＴＧはトップゲート端子、ＢＧはボトムゲート端子、Ｓはソース端子、Ｄはドレイン端子である。
【０００７】
次に、上述したダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサシステムについて、図面を参照して簡単に説明する。
図８は、ダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサシステムの概略構成図である。
図８に示すように、フォトセンサシステムは、大別して、多数のダブルゲート型フォトセンサ１０をｎ行×ｍ列のマトリクス状に配列したフォトセンサアレイ１００と、各ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧ及びボトムゲート端子ＢＧを各々行方向に接続したトップゲートライン１０１及びボトムゲートライン１０２と、トップゲートライン１０１及びボトムゲートライン１０２に各々接続されたトップゲートドライバ１１１及びボトムゲートドライバ１１２と、各ダブルゲート型フォトセンサのドレイン端子Ｄを列方向に接続したデータライン１０３と、データライン１０３に接続されたコラムスイッチ１１３と、を有して構成される。ここで、φtg及びφbgは、それぞれ後述するリセットパルスφＴ１、φＴ２、…φＴｉ、…φＴｎ、及び、読み出しパルスφＢ１、φＢ２、…φＢｉ、…φＢｎを生成するための基準電圧、φpgは、後述するプリチャージ電圧Ｖpgを印加するタイミングを制御するプリチャージパルスである。
【０００８】
このような構成において、トップゲートドライバ１１１からトップゲート端子ＴＧに電圧を印加することによりフォトセンス機能が実現され、ボトムゲートドライバ１１２からボトムゲート端子ＢＧに電圧を印加し、データライン１０３を介して検出信号をコラムスイッチ１１３に取り込んでシリアルデータとして出力（Ｖout）することにより選択読み出し機能が実現される。
【０００９】
次に、上述したフォトセンサシステムの駆動制御方法について、図面を参照して説明する。
図９は、フォトセンサシステムの駆動制御方法の一例を示すタイミングチャートであり、図１０は、ダブルゲート型フォトセンサの動作概念図であり、図１１は、フォトセンサシステムの出力電圧の光応答特性を示す図である。
まず、リセット動作においては、図９、図１０（ａ）に示すように、ｉ番目の行のトップゲートライン１０１にパルス電圧（リセットパルス；例えばＶtg＝＋１５Ｖのハイレベル）φＴｉを印加して、各ダブルゲート型フォトセンサ１０の半導体層に蓄積されているキャリア（正孔）を掃き出す（リセット期間Ｔreset）。
【００１０】
次いで、光蓄積動作においては、図９、図１０（ｂ）に示すように、トップゲートライン１０１にローレベル（例えばＶtg＝−１５Ｖ）のバイアス電圧φＴｉを印加することにより、リセット動作を終了し、キャリヤ蓄積動作による光蓄積期間Ｔａがスタートする。光蓄積期間Ｔａにおいては、トップゲート電極側から入射した光量に応じてチャネル領域にキャリアが蓄積される。
そして、プリチャージ動作においては、図９、図１０（ｃ）に示すように、光蓄積期間Ｔａに並行して、プリチャージパルスφpgに基づいてｍ列全てのデータライン１０３に所定の電圧（プリチャージ電圧）Ｖpgを印加し、ドレイン電極１３に電荷を保持させる（プリチャージ期間Ｔprch）。
【００１１】
次いで、読み出し動作においては、図９、図１０（ｄ）に示すように、プリチャージ期間Ｔprchを経過した後、ボトムゲートライン１０２にハイレベル（例えばＶbg＝＋１０Ｖ）のバイアス電圧（読み出し選択信号；以下、読み出しパルスという）φＢｉを印加することにより、ダブルゲート型フォトセンサ１０をＯＮ状態にする（読み出し期間Ｔread）。
ここで、読み出し期間Ｔreadにおいては、チャネル領域に蓄積されたキャリア（正孔）が逆極性のトップゲート端子ＴＧに印加されたＶtg（−１５Ｖ）を緩和する方向に働くため、ボトムゲート端子ＢＧのＶbgによりｎチャネルが形成され、ドレイン電流に応じて各データライン１０３のデータライン電圧ＶＤは、図１１（ａ）に示すように、プリチャージ電圧Ｖpgから時間の経過とともに徐々に低下する傾向を示す。
【００１２】
すなわち、光蓄積期間Ｔａにおける光蓄積状態が暗状態で、チャネル領域に正孔が蓄積されていない場合には、図１０（ｅ）、図１１（ａ）に示すように、トップゲート端子ＴＧに負バイアスをかけることによって、ボトムゲート端子ＢＧの正バイアスが打ち消され、ダブルゲート型フォトセンサ１０はＯＦＦ状態となり、ドレイン電圧、すなわち、データライン１０３の電圧ＶＤが、ほぼそのまま保持されることになる。
一方、光蓄積状態が明状態の場合には、図１０（ｄ）、図１１（ａ）に示すように、チャネル領域に入射光量に応じた正孔が捕獲されているため、トップゲート端子ＴＧの負バイアスを打ち消すように作用し、この打ち消された分だけボトムゲート端子ＢＧの正バイアスによって、ダブルゲート型フォトセンサ１０はＯＮ状態となる。そして、この入射光量に応じたＯＮ抵抗に従って、データライン１０３の電圧ＶＤは、低下することになる。
【００１３】
したがって、図１１（ａ）に示したように、データライン１０３の電圧ＶＤの変化傾向は、トップゲート端子ＴＧへのリセットパルスφＴｉの印加によるリセット動作の終了時点から、ボトムゲート端子ＢＧに読み出しパルスφＢｉが印加されるまでの時間（光蓄積期間Ｔａ）に受光した光量に深く関連し、蓄積されたキャリアが少ない場合には緩やかに低下する傾向を示し、また、蓄積されたキャリアが多い場合には急峻に低下する傾向を示す。そのため、読み出し期間Ｔreadがスタートして、所定の時間経過後のデータライン１０３の電圧ＶＤを検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧に至るまでの時間を検出することにより、照射光の光量が換算される。
【００１４】
上述した一連の画像読取動作を１サイクルとして、ｉ＋１番目の行のダブルゲート型フォトセンサ１０にも同等の処理手順を繰り返すことにより、ダブルゲート型フォトセンサ１０を２次元のセンサシステムとして動作させることができる。
なお、図９に示したタイミングチャートにおいて、プリチャージ期間Ｔprchの経過後、図１０（ｆ）、（ｇ）に示すように、ボトムゲートライン１０２にローレベル（例えばＶbg＝０Ｖ）を印加した状態を継続すると、ダブルゲート型フォトセンサ１０はＯＦＦ状態を持続し、図１１（ｂ）に示すように、データライン１０３の電圧ＶＤは、プリチャージ電圧Ｖpgを保持する。このように、ボトムゲートライン１０２への電圧の印加状態により、ダブルゲート型フォトセンサ１０の読み出し状態を選択する選択機能が実現される。
【００１５】
【発明が解決しようとする課題】
上述したように、従来技術に係るフォトセンサシステムの駆動制御方法においては、トップゲート端子ＴＧ、ドレイン端子Ｄ及びボトムゲート端子ＢＧに順次リセットパルスφＴｉ、プリチャージパルスφpg、及び、読み出しパルスφＢｉが印加される。
ここで、リセットパルスφＴｉ、プリチャージパルスφpg、及び、読み出しパルスφＢｉの各々の電圧レベルは、図９にも示したように、例えば、次のように設定されている。
▲１▼ リセットパルス電圧Ｖtg＝＋１５Ｖ〜−１５Ｖ
▲２▼ プリチャージパルス電圧Ｖpg＝０Ｖ〜＋５Ｖ
▲３▼ 読み出しパルス電圧Ｖbg＝０Ｖ〜＋１０Ｖ
【００１６】
ここで、図７に示したような構成を有するダブルゲート型フォトセンサにおいては、トップゲート電極２１と半導体層１１との間にシリコン窒化膜等により構成されるブロック層１４が形成されているため、半導体層１１に蓄積されたキャリヤを掃き出してダブルゲート型フォトセンサ１０を初期化（リセット）するためには、トップゲート端子ＴＧに比較的高い電圧（例えば、＋１５Ｖ）を有するリセットパルスφＴｉを印加する必要がある。
そのため、リセットパルス印加時にトップゲート端子ＴＧに印加される電圧の振幅が極めて大きくなり（例えば、電圧振幅＝３０Ｖ）、次に示すような問題を有していた。
【００１７】
すなわち、
（１）ダブルゲート型フォトセンサを駆動制御するために高耐圧ドライバを必要とするため、装置構成が複雑化、大型化にするとともに、製品のコストアップを招く。
（２）リセットパルスの印加電圧に対応した高電圧電源が必要となり、装置構成が大型化にするとともに、製品のコストアップを招く。
（３）ダブルゲート型フォトセンサに対して高電圧パルスが頻繁に印加されることになるため、素子特性の劣化が生じ易く、画像の読取動作性能やフォトセンサシステムに対する信頼性が低下する。
（４）トップゲート電極に近接する他の配線との間で絶縁不良が起こり易く、画像の読取動作性能やフォトセンサシステムに対する信頼性が低下する。
【００１８】
そこで、本発明は、上述した問題を解決し、フォトセンサに印加されるリセットパルスの電圧振幅を低減させて、装置構成の簡略化を図りつつ、素子特性の劣化を抑制して信頼性の高い画像読取装置を実現することができるフォトセンサシステムの駆動制御方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
請求項１記載のフォトセンサシステムの駆動制御方法は、少なくとも、チャネル領域が形成される半導体層と該半導体層の上方及び下方に各々絶縁膜を介して形成された第１の電極及び第２の電極とを備えたダブルゲート構造を有するフォトセンサをマトリクス状に配列したフォトセンサシステムの駆動制御方法において、該フォトセンサシステムの駆動制御方法は、前記フォトセンサの第１の電極にリセットパルスを印加することにより、該第１の電極に印加される信号電圧におけるハイレベルの電圧を印加するとともに、少なくとも該リセットパルスの印加期間に、第２の電極に所定の電圧パルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加して前記フォトセンサを初期化する第１のステップと、前記第１の電極に、該第１の電極に印加される信号電圧におけるローレベルの電圧を印加するとともに、前記第２の電極に、該第２の電極に印加される信号電圧におけるローレベルの電圧を印加して前記初期化を終了した後、プリチャージパルスに基づくプリチャージ動作が終了した前記フォトセンサに対して、前記第２の電極に読み出しパルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加し、前記初期化終了から前記読み出しパルスの印加までの電荷蓄積期間に蓄積された電荷に対応した電圧を出力する第２のステップと、を含み、前記リセットパルス及び前記電圧パルスにおける前記ローレベルの電圧に対する前記ハイレベルの電圧が同じ極性に設定されていることを特徴としている。
【００２０】
請求項２記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第２の電極に印加される電圧パルスの立ち下がりタイミングは、前記リセットパルスの立ち下がりタイミングと一致していることを特徴としている。
請求項３記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第２の電極に印加される電圧パルスは、前記リセットパルスのパルス幅と同一に設定されていることを特徴としている。
請求項４記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第２の電極に印加される電圧パルスは、前記第２のステップにおいて前記第２の電極に印加される読み出しパルスのパルス幅と同一に設定されていることを特徴としている。
請求項５記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第１の電極に印加されるリセットパルス、及び、前記第１のステップにおいて前記第２の電極に印加される電圧パルスは、前記第２のステップにおいて前記第２の電極に印加される読み出しパルスのパルス幅と同一に設定されていることを特徴としている。
【００２１】
請求項６記載のフォトセンサシステムの駆動制御方法は、請求項１乃至４のいずれかに記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記第１の電極に印加されるリセットパルスのハイレベルの電圧と、前記第１のステップにおいて前記リセットパルスに同期して前記第２の電極に印加される前記電圧パルスのハイレベルの電圧とにより前記チャネル領域の一端部と前記第１の電極及び前記第２の電極に対応する領域との間に誘起される電位差は、前記フォトセンサの初期化が可能な値に設定されていることを特徴としている。請求項７記載のフォトセンサシステムの駆動制御方法は、請求項１乃至５のいずれかに記載のフォトセンサシステムの駆動制御方法において、前記第１のステップにおいて前記リセットパルスに同期して前記第２の電極に印加される前記電圧パルスのハイレベルの電圧レベルは、前記第２のステップにおいて前記第２の電極に印加される読み出しパルスのハイレベルの電圧レベルと同一に設定されていることを特徴としている。
【００２２】
請求項８記載のフォトセンサシステムの駆動制御方法は、請求項１記載のフォトセンサシステムの駆動制御方法において、前記フォトセンサは、前記チャネル領域を挟んで形成されたソース電極及びドレイン電極と、少なくとも前記半導体層の上方及び下方に各々絶縁膜を介して形成されたトップゲート電極及びボトムゲート電極と、を備えたダブルゲート構造を有し、前記トップゲート電極を前記第１の電極とするとともに、前記ボトムゲート電極を前記第２の電極として、前記第１のステップにおいて前記第１の電極に前記リセットパルスを印加するとともに、前記第２の電極に前記電圧パルスを印加し、前記第２のステップにおいて前記第２の電極に前記読み出しパルスを印加することにより、前記電荷蓄積期間に前記チャネル領域に蓄積された電荷に対応した電圧を出力することを特徴としている。
【００２３】
【発明の実施の形態】
以下に、本発明に係るフォトセンサシステムの駆動制御方法の実施の形態について、図面を参照しながら説明する。なお、以下に示す実施形態においては、フォトセンサとして、上述したダブルゲート型フォトセンサ（図７参照）を適用し、トップゲート電極を第１の電極として電圧を印加することにより、フォトセンス機能を実現するとともに、ボトムゲート電極を第２の電極として電圧を印加することにより、チャネル領域に蓄積された電荷量を読み出す機能を実現するものとして説明する。
【００２４】
＜第１の実施形態＞
図１は、本発明に係るフォトセンサシステムの駆動制御方法の第１の実施形態を示すタイミングチャートである。ここでは、フォトセンサシステムの駆動制御方法として、上述した「リセット動作→光蓄積動作→プリチャージ動作→読み出し動作」からなる一連の処理サイクルを各行毎に繰り返す手法（図９）とは異なり、まず各行毎に順次リセット動作を実行し、その後光蓄積期間が経過した行のダブルゲート型フォトセンサに対してプリチャージを行い、読取動作を実行する駆動制御方法を採用した場合について説明する。また、図８に示したフォトセンサシステムを適宜参照しながら、駆動制御方法を説明する。
（第１のステップ）
【００２５】
図１に示すように、本実施形態に係る駆動制御方法は、まず、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧを行方向に接続するトップゲートライン１０１の各々に、順次トップゲートパルス（リセットパルス）φＴ１、φＴ２、…φＴｎを印加するとともに、当該トップゲートパルスφＴ１、φＴ２、…φＴｎの印加期間に合わせて、当該ダブルゲート型フォトセンサ１０のボトムゲート端子ＢＧを行方向に接続するボトムゲートライン１０２の各々に、順次ボトムゲートパルス（電圧パルス）φＢ１、φＢ２、…φＢｎを印加して、リセット動作（リセット期間Ｔreset）を実行し、各行毎のダブルゲート型フォトセンサ１０を初期化する。すなわち、同一のダブルゲート型フォトセンサ１０に対して、同時にトップゲートパルス及びボトムゲートパルス（電圧パルス）を印加する。
【００２６】
ここで、トップゲートパルスφＴ１、φＴ２、…φＴｎは、所定の電圧レベルを有するパルス電圧であって、例えば、ハイレベルＶtghが０Ｖ、ローレベルＶtglが−１５Ｖに設定されている。また、ボトムゲートパルス（電圧パルス）φＢ１、φＢ２、…φＢｎは、所定の電圧レベルを有するパルス電圧であって、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定されたパルス信号である。
そして、上述したリセット期間Ｔresetにおいては、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧにハイレベル（０Ｖ）のトップゲートパルスφＴ１、φＴ２、…φＴｎと、ボトムゲート端子ＢＧにハイレベル（＋１０Ｖ）のボトムゲートパルス（電圧パルス）φＢ１、φＢ２、…φＢｎが同期して印加されることにより、ダブルゲート型フォトセンサ１０の半導体層１１に誘起される電位差によって、（従来技術に示したような）通常のキャリヤの掃き出し動作と同等の作用が働いて、リセット動作が実現される。
【００２７】
（第２のステップ）
次いで、トップゲートパルスφＴ１、φＴ２、…φＴｎ、及び、ボトムゲートパルスφＢ１、φＢ２、…φＢｎが同期して立ち下がり、リセット期間Ｔresetが終了することにより、光蓄積期間Ｔａがスタートして、各行毎にダブルゲート型フォトセンサ１０のトップゲート電極側から入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される。ここで、図１に示すように、光蓄積期間Ｔａに並行して、プリチャージパルスφpgを順次印加することにより、プリチャージ期間Ｔprchをスタートし、データライン１０３にプリチャージ電圧Ｖpgを印加してダブルゲート型フォトセンサ１０のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。ここで、プリチャージパルスφpgは、所定の電圧レベルを有するプリチャージ電圧Ｖpgを供給制御するパルス信号であって、プリチャージ電圧Ｖpgは、例えば、ハイレベルＶpghが＋５Ｖ、ローレベルＶpglが０Ｖに設定されている。
【００２８】
そして、光蓄積期間Ｔａ及びプリチャージ期間Ｔprchが終了したダブルゲート型フォトセンサ１０に対して、各行毎にボトムゲートライン１０２に順次ボトムゲートパルス（読み出しパルス）φＢ１、φＢ２、…φＢｎを印加して、読み出し期間Ｔreadをスタートし、ダブルゲート型フォトセンサ１０に蓄積された電荷に対応する電圧ＶＤ１、ＶＤ２、…ＶＤｍの変化を、コラムスイッチ１１３により各データライン１０３を介して読み出す。ここで、ボトムゲートパルス（読み出しパルス）φＢ１、φＢ２、…φＢｎは、上述した第１のステップにおいて印加されたボトムゲートパルス（電圧パルス）と同様に、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定されたパルス信号である。
なお、照射光量の検出方法は、上述した従来技術と同様に、各データライン１０３の電圧ＶＤ１、ＶＤ２、…ＶＤｍの低下傾向を、読み出し期間Ｔreadがスタートして、所定の時間経過後の電圧値を検出することにより、あるいは、所定のしきい値電圧を基準にして、その電圧値に至るまでの時間を検出することにより、照射光量を電気信号に換算する。
【００２９】
このようなフォトセンサシステムの駆動制御方法によれば、画像読取動作におけるリセット期間Ｔresetに、トップゲート端子ＴＧ及びボトムゲート端子ＢＧの各々に所定のパルス電圧を同期して印加（特に、ボトムゲート端子ＢＧに正のバイアス電圧を印加）することにより、半導体層に所定の電位差が誘起され、従来のリセット動作におけるキャリヤの掃き出し動作と同等の作用を実現することができるので、トップゲート端子ＴＧに印加されるパルス電圧の電圧レベルを低減（例えば、＋１５Ｖ→０Ｖ）しつつ、良好なリセット動作を実現することができる。
したがって、トップゲートパルスの電圧振幅を従来技術（図９参照）に比較して縮小（例えば、３０Ｖ→１５Ｖ）することができるので、駆動電源を低電圧化することができるとともに、駆動制御用のドライバの仕様を低い耐圧に変更することができ、装置構成を簡略、小型化して、製品コストの削減を図ることができる。
また、高電圧パルスがダブルゲート型フォトセンサに印加されることがなくなるので、フォトセンサの素子特性の劣化や配線間での絶縁不良の発生を抑制することができ、信頼性の高いフォトセンサシステムを提供することができる。
なお、本実施例においては、ボトムゲートパルスがトップゲートパルスと同一タイミングで印加される構成としたが、要するにトップゲートパルスが印加されている期間中にボトムゲートパルスが印加されるようにすればよい。但し、トップゲートパルスの幅よりボトムゲートパルスの幅が狭いほど、上記のトップゲートパルスの電圧振幅低減効果は低下するため、トップゲートパルスの幅とボトムゲートパルスの幅は等しいことが好ましい。
【００３０】
＜第２の実施形態＞
次に、本発明に係るフォトセンサシステムの駆動制御方法の第２の実施形態について、図面を参照して説明する。
図２は、本発明に係るフォトセンサシステムの駆動制御方法の第２の実施形態を示すタイミングチャートである。ここで、上述した実施形態と同等の制御処理については、その説明を簡略化して説明する。
本実施形態は、上述した第１の実施形態において、リセット期間Ｔresetにボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス）φＢ１、φＢ２、…φＢｎ（以下、φＢｉと記す）のパルス幅を、読み出し期間Ｔreadにボトムゲート端子ＢＧに印加されるボトムゲートパルス（読み出しパルス）φＢｉのパルス幅と同一に設定したことを特徴としている。
【００３１】
（第１のステップ）
図２に示すように、本実施形態に係る駆動制御方法は、まず、リセット期間Ｔresetに先立って、ボトムゲートライン１０２の各々にボトムゲートパルスφＢｉが順次印加され、さらに、リセット期間Ｔresetにおいて、トップゲートライン１０１の各々にトップゲートパルスφＴ１、φＴ２、…φＴｎ（以下、φＴｉと記す）が順次印加される。トップゲートパルスφＴｉの印加により、リセット動作が実行され、各行毎のダブルゲート型フォトセンサ１０が初期化される。そして、トップゲートパルスφＴｉ、及び、ボトムゲートパルスφＢｉが同期して立ち下がることにより、リセット動作が終了する。
【００３２】
ここで、上述した実施形態と同様に、トップゲートパルスφＴｉは、例えば、ハイレベルＶtghが０Ｖ、ローレベルＶtglが−１５Ｖが設定されたパルス電圧であり、また、ボトムゲートパルスφＢｉは、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定されたパルス信号である。
さらに、上述したリセット期間Ｔresetを含んで印加されるボトムゲートパルスφＢｉのパルス幅Ｗｂは、後述する読み出し期間Ｔreadに印加されるボトムゲートパルス（読み出しパルス）のパルス幅Ｗｂと同一に設定されている。
そして、リセット期間Ｔresetにおいては、ダブルゲート型フォトセンサのトップゲート端子ＴＧにハイレベル（０Ｖ）のトップゲートパルスφＴｉと、ボトムゲート端子ＢＧにハイレベル（＋１０Ｖ）のボトムゲートパルス（電圧パルス）φＢｉが同時に印加されることにより、ダブルゲート型フォトセンサ１０の半導体層１１に誘起される電位差によって、（従来技術に示したような）通常のキャリヤの掃き出し動作と同等の作用が働いて、リセット動作が実現される。
【００３３】
（第２のステップ）
次いで、リセット期間Ｔresetが終了することにより、光蓄積期間Ｔａがスタートして、ダブルゲート型フォトセンサ１０のトップゲート電極側から入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される。一方、光蓄積期間Ｔａに並行して、プリチャージパルスφpgを順次印加することにより、プリチャージ期間Ｔprchをスタートし、データライン１０３にプリチャージ電圧Ｖpgを印加してダブルゲート型フォトセンサ１０のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。
そして、光蓄積期間Ｔａ及びプリチャージ期間Ｔprchが終了したダブルゲート型フォトセンサ１０に対して、各行毎にボトムゲートライン１０２に順次ボトムゲートパルス（読み出しパルス）φＢｉを印加して、読み出し期間Ｔreadをスタートし、蓄積された電荷に対応する電圧ＶＤ１、ＶＤ２、…ＶＤｍ（以下、ＶＤｊと記す）の変化をデータライン１０３を介して読み出す。ここで、ボトムゲートパルス（読み出しパルス）φＢｉは、上述した第１のステップにおいて印加されたものと同様に、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定され、さらに、パルス幅がＷｂに設定されたパルス信号である。
【００３４】
ところで、本実施形態に係るフォトセンサシステムの駆動制御方法においては、トップゲート端子ＴＧにトップゲートパルス（リセットパルス）φＴｉが印加される以前（リセット期間Ｔreset以前）に、ボトムゲート端子ＢＧにボトムゲートパルス（電圧パルス）φＢｉが印加されるので、見かけ上読み出し動作が行われ、半導体層１１に入射する光量（明暗状態）に応じてダブルゲート型フォトセンサ１０がＯＮ／ＯＦＦ動作することになるが、このときには前記プリチャージパルスは印加されておらず、また、このボトムゲートパルス（電圧パルス）φＢｉの印加時間内（パルス幅Ｗｂに相当）にトップゲートパルスφＴｉが印加され、トップゲートパルスφＴｉの立ち下がりタイミングに同期してボトムゲートパルス（電圧パルス）φＢｉが立ち下がるので、ダブルゲート型フォトセンサ１０は正常にリセットされ、フォトセンサシステムの駆動制御上、何ら問題は生じない。
【００３５】
次いで、本実施形態に係るフォトセンサシステムの駆動制御方法に適用されるボトムゲートパルスの生成方法について、図面を参照して説明する。
図３は、一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を示すタイミングチャートであり、図４は、本実施形態に係るフォトセンサシステムの駆動制御方法に、図３に示したパルス信号の生成、出力処理を適用した場合のタイミングチャートである。
一般的なシフトレジスタ回路においては、図３に示すように、出力されるパルス信号のハイレベル、あるいは、ローレベルのパルス幅を規定するシフト信号と、パルス信号の出力タイミングを決定するスタート信号に基づいて、所定の時間間隔で複数のパルス信号ＰＳ１、ＰＳ２、ＰＳ３、…が順次生成、出力される。
【００３６】
これに対して、本実施形態に係るフォトセンサシステムの駆動制御方法においては、図２に示したように、リセット動作時、及び、読み出し操作時にボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉのパルス幅Ｗｂが同一であり、かつ、各ボトムゲートライン１０２へのボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉの印加間隔（シフトタイミング）も均一であるので、図４に示すように、上述したような一般的なシフトレジスタ回路をボトムゲート側のドライバに適用して、常時、同じシフト信号ＳＦＴ２を供給し、リセット動作の開始時、及び、読み出し動作の開始時にのみスタート信号ＳＴＲ２を入力することにより、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢ１、φＢ２、φＢ３、…φＢｎの生成、出力処理を簡易に制御することができる。
【００３７】
このようなフォトセンサシステムの駆動制御方法によれば、上述した第１の実施形態と同等の作用効果を得られるとともに、リセット期間Ｔreset、及び、読み出し期間Ｔreadにボトムゲート端子ＢＧに印加される各々のボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉのパルス幅が同一に設定されるので、一般的なシフトレジスタを用いて簡易にボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉを生成、出力することができる。
したがって、ボトムゲートパルスの生成手段の構成を簡略化して、製品コストの削減を図ることができる。
【００３８】
＜第３の実施形態＞
次に、本発明に係るフォトセンサシステムの駆動制御方法の第３の実施形態について、図面を参照して説明する。
図５は、本発明に係るフォトセンサシステムの駆動制御方法の第３の実施形態を示すタイミングチャートである。ここで、上述した実施形態と同等の制御処理については、その説明を簡略化して説明する。
本実施形態は、上述した第１の実施形態において、リセット期間Ｔresetにトップゲート端子ＴＧに印加されるトップゲートパルス（リセットパルス）φＴｉのパルス幅と、ボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス）φＢｉのパルス幅とを、読み出し期間Ｔreadにボトムゲート端子ＢＧに印加されるボトムゲートパルス（読み出しパルス）φＢｉのパルス幅と同一に設定したことを特徴としている。
【００３９】
（第１のステップ）
図５に示すように、本実施形態に係る駆動制御方法は、上述した第１の実施形態と同様に、トップゲートライン１０１の各々に、順次トップゲートパルス（リセットパルス）φＴｉを印加するとともに、当該トップゲートパルスφＴｉの印加タイミングに同期して、ボトムゲートライン１０２の各々に、順次ボトムゲートパルス（電圧パルス）φＢｉを印加して、リセット動作（リセット期間Ｔreset）を実行し、各行毎のダブルゲート型フォトセンサ１０を初期化する。
ここで、上述した実施形態と同様に、トップゲートパルスφＴｉは、例えば、ハイレベルＶtghが０Ｖ、ローレベルＶtglが−１５Ｖが設定されたパルス電圧であり、また、ボトムゲートパルスφＢｉは、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定されたパルス信号である。
【００４０】
さらに、上述したリセット期間Ｔresetに印加されるトップゲートパルス（リセットパルス）φＴｉのパルス幅と、ボトムゲートパルス（電圧パルス）φＢｉのパルス幅Ｗｂは、後述する読み出し期間Ｔreadに印加されるボトムゲートパルス（読み出しパルス）φＢｉのパルス幅Ｗｂと同一に設定されている。
そして、上述したリセット期間Ｔresetにおいては、ダブルゲート型フォトセンサ１０のトップゲート端子ＴＧに、ハイレベル（０Ｖ）のトップゲートパルスφＴｉと、ハイレベル（＋１０Ｖ）のボトムゲートパルスφＢｉが同期して印加されることにより、ダブルゲート型フォトセンサ１０の半導体層１１に誘起される電位差によって、（従来技術に示したような）通常のキャリヤの掃き出し動作と同等の作用が働いて、リセット動作が実現される。
【００４１】
（第２のステップ）
次いで、トップゲートパルスφＴｉ、及び、ボトムゲートパルス（電圧パルス）φＢｉが同期して立ち下がり、リセット期間Ｔresetが終了することにより、光蓄積期間Ｔａがスタートして、ダブルゲート型フォトセンサ１０のトップゲート電極側から入射される光量に応じてチャネル領域に電荷（正孔）が発生し、蓄積される。一方、光蓄積期間Ｔａに並行して、プリチャージパルスφpgを順次印加することにより、プリチャージ期間Ｔprchをスタートし、データライン１０３にプリチャージ電圧Ｖpgを印加してダブルゲート型フォトセンサ１０のドレイン電極に所定の電圧を保持させるプリチャージ動作が行われる。
【００４２】
そして、光蓄積期間Ｔａ及びプリチャージ期間Ｔprchが終了したダブルゲート型フォトセンサ１０に対して、各行毎にボトムゲートライン１０２に順次ボトムゲートパルス（読み出しパルス）φＢｉを印加して、読み出し期間Ｔreadをスタートし、蓄積された電荷に対応する電圧ＶＤｊの変化をデータライン１０３を介して読み出す。ここで、ボトムゲートパルス（読み出しパルス）φＢｉは、上述した第１のステップにおいて印加されたものと同様に、例えば、ハイレベルＶbghが＋１０Ｖ、ローレベルＶbglが０Ｖに設定され、さらに、パルス幅がＷｂに設定されたパルス信号である。
【００４３】
ところで、本実施形態に係るフォトセンサシステムの駆動制御方法においては、トップゲートパルス（リセットパルス）φＴｉのパルス幅Ｗｂが、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉのパルス幅Ｗｂと同一に設定されているので、リセット期間Ｔresetが通常よりも長くなるが、リセット期間Ｔresetは本来、半導体層１１に蓄積された（残留する）キャリヤを掃き出すことが目的であるので、リセット期間Ｔresetを長く設定しても、フォトセンサシステムの駆動制御上、何ら問題は生じない。
【００４４】
次いで、本実施形態に係るフォトセンサシステムの駆動制御方法に適用されるボトムゲートパルスの生成方法について、図面を参照して説明する。
図６は、本実施形態に係るフォトセンサシステムの駆動制御方法に、一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を適用した場合のタイミングチャートである。なお、ここでは、必要に応じて、図３に示したシフトレジスタ回路によるパルス信号の生成、出力処理を参照しながら説明する。
【００４５】
本実施形態に係るフォトセンサシステムの駆動制御方法においては、図５に示したように、リセット動作時にトップゲート端子ＴＧに印加されるトップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス）φＢｉのパルス幅Ｗｂと、読み出し動作時にボトムゲート端子ＢＧに印加されるボトムゲートパルス（読み出しパルス）φＢｉのパルス幅Ｗｂが同一であり、かつ、各ボトムゲートライン１０２へのボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉの印加間隔（シフトタイミング）も均一であるので、図６に示すように、上述したような一般的なシフトレジスタ回路（図３参照）をトップゲート側、及び、ボトムゲート側のドライバに適用して、常時、同じシフト信号ＳＦＴ１、ＳＦＴ２を供給し、リセット動作の開始時、及び、読み出し動作の開始時にのみスタート信号ＳＴＲ１、ＳＴＲ２を入力することにより、トップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉの生成、出力処理を極めて簡易に制御することができる。
また、トップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉを、実質的に同じシフト信号ＳＦＴ１、ＳＦＴ２により生成制御することができるので、ダブルゲート型フォトセンサを駆動するタイミングを正確に保持することができる。
【００４６】
このようなフォトセンサシステムの駆動制御方法によれば、上述した第１の実施形態と同等の作用効果を得られるとともに、リセット期間Ｔreset、及び、読み出し期間Ｔreadにトップゲート端子ＴＧに印加されるトップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲート端子ＢＧに印加されるボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉのパルス幅Ｗｂを同一に設定することができるので、一般的なシフトレジスタを用いて極めて簡易に、かつ、正確にトップゲートパルス（リセットパルス）φＴｉ、及び、ボトムゲートパルス（電圧パルス、読み出しパルス）φＢｉを生成、出力することができる。
したがって、ボトムゲートパルスの生成手段の構成を簡略化して、製品コストの削減を図りつつ、動作精度が高く、良好な信頼性を有するフォトセンサシステムを提供することができる。
【００４７】
なお、上述した各実施形態においては、リセット時と読み出し時に印加されるボトムゲートパルスの電圧レベルを同等に設定した場合について説明したが、本発明はこれに限定されるものではなく、異なる電圧レベル（ハイレベル）を印加するものであってもよい。要するに、リセット時に印加されるトップゲートパルス（リセットパルス）とボトムゲートパルス（電圧パルス）によってフォトセンサのチャネル領域に誘起される電位差により、ダブルゲート型フォトセンサのリセット動作を良好に実現できる電圧レベルを有するものであれば良い。なお、上述した実施形態のように、リセット時と読み出し時に印加されるボトムゲートパルスの電圧パルスを読み出しパルスの電圧レベルと同一に設定した場合には、パルスの生成、出力処理を大幅に簡略化することができ、製品コストの削減効果を向上させることができる。
【００４８】
【発明の効果】
請求項１又は２記載の発明によれば、チャネル領域が形成される半導体層と該半導体層の上方及び下方に各々絶縁膜を介して形成された第１の電極及び第２の電極とを備えたダブルゲート構造を有するフォトセンサの第１の電極にリセットパルスを印加することにより、該第１の電極に印加される信号電圧におけるハイレベルの電圧を印加する期間に、第２の電極に所定の電圧パルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加してフォトセンサを初期化する第１のステップと、第１の電極に、該第１の電極に印加される信号電圧におけるローレベルの電圧を印加するとともに、第２の電極に、該第２の電極に印加される信号電圧におけるローレベルの電圧を印加して初期化を終了した後、プリチャージパルスに基づくプリチャージ動作が終了したフォトセンサに対して、第２の電極に読み出しパルスを印加することにより、該第２の電極に印加される信号電圧におけるハイレベルの電圧を印加し、電荷蓄積期間に蓄積された電荷に対応した電圧を出力する第２のステップと、を含み、リセットパルス及び電圧パルスにおけるローレベルの電圧に対するハイレベルの電圧が同じ極性に設定されているので、リセットパルスの電圧レベルを低減して、電圧振幅を縮小することができ、駆動電源を低電圧化することができるとともに、駆動制御用のドライバの仕様を低い耐圧に変更することができる。したがって、フォトセンサシステムの装置構成を簡略、小型化して、製品コストの削減を図ることができる。また、高電圧パルスがフォトセンサに印加されることがなくなるので、素子特性の劣化や配線間での絶縁不良の発生を抑制することができる。
【００４９】
請求項３記載の発明によれば、第１のステップにおいて第２の電極に印加される電圧パルスは、リセットパルスのパルス幅と同一に設定されているので、リセットパルスと電圧パルスを、実質的に同じシフト信号により生成制御することができ、フォトセンサを駆動するタイミングを常に正確に保持することができる。請求項４記載の発明によれば、第１のステップにおいて第２の電極に印加される電圧パルスは、第２のステップにおいて第２の電極に印加される読み出しパルスのパルス幅と同一に設定されているので、一般的なシフトレジスタ回路をドライバに適用することができ、常時、同じシフト信号を供給しつつ、リセット動作の開始時、及び、読み出し動作の開始時にのみスタート信号を入力することにより、電圧パルス及び読み出しパルスの生成、印加処理を簡易に制御することができる。
【００５０】
請求項５記載の発明によれば、第１のステップにおいて第１の電極に印加されるリセットパルス、及び、第２の電極に印加される電圧パルスは、第２のステップにおいて第２の電極に印加される読み出しパルスのパルス幅と同一に設定されているので、一般的なシフトレジスタ回路をドライバに適用することができ、常時、同じシフト信号を供給しつつ、リセット動作の開始時、及び、読み出し動作の開始時にのみスタート信号を入力することにより、リセットパルス、及び、電圧パルス、読み出しパルスの生成、印加処理を極めて簡易に制御することができるとともに、フォトセンサの駆動タイミングを常に正確に保持することができる。請求項６記載の発明によれば、第１のステップにおいて第１の電極に印加されるリセットパルスのハイレベルの電圧と、そのリセットパルスに同期して第２の電極に印加される電圧パルスのハイレベルの電圧とによりチャネル領域の一端部と第１の電極及び第２の電極に対応する領域との間に誘起される電位差は、フォトセンサの初期化が可能な値に設定されているので、リセットパルスの電圧レベルを低減して、電圧振幅を縮小しつつ、良好にリセット動作を実行することができる。したがって、駆動電源を低電圧化することができるとともに、駆動制御用のドライバの仕様を低い耐圧に変更することができ、フォトセンサシステムの装置構成を簡略、小型化して、製品コストの削減を図ることができる。
【００５１】
請求項７記載の発明によれば、第１のステップにおいてリセットパルスに同期して第２の電極に印加される電圧パルスのハイレベルの電圧レベルは、第２のステップにおいて第２の電極に印加される読み出しパルスのハイレベルの電圧レベルと同一に設定されているので、駆動電源及び駆動制御用のドライバを共通化することができ、フォトセンサシステムの装置構成を簡略化しつつ、電圧パルス及び読み出しパルスの生成処理を簡易に制御することができ、製品コストの削減を図ることができる。請求項８記載の発明によれば、フォトセンサは、照射光量に応じた電荷を蓄積するチャネル領域が形成される半導体層の上方及び下方に形成されたトップゲート電極及びボトムゲート電極を備えたダブルゲート型フォトセンサにより構成されているので、画像読取動作時にトップゲート電極に印加されるリセットパルスの電圧レベルを低減して電圧振幅を縮小し、装置構成の簡略化を図ることができるとともに、素子特性の劣化や配線間での絶縁不良の発生を抑制することができ、信頼性の高いフォトセンサシステムを提供することができる。
【図面の簡単な説明】
【図１】本発明に係るフォトセンサシステムの駆動制御方法の第１の実施形態を示すタイミングチャートである。
【図２】本発明に係るフォトセンサシステムの駆動制御方法の第２の実施形態を示すタイミングチャートである。
【図３】一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を示すタイミングチャートである。
【図４】第２の実施形態に係るフォトセンサシステムの駆動制御方法に、一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を適用した場合のタイミングチャートである。
【図５】本発明に係るフォトセンサシステムの駆動制御方法の第３の実施形態を示すタイミングチャートである。
【図６】第３の実施形態に係るフォトセンサシステムの駆動制御方法に、一般的なシフトレジスタ回路によるパルス信号の生成、出力処理を適用した場合のタイミングチャートである。
【図７】従来技術におけるダブルゲート型フォトセンサの構造を示す断面図である。
【図８】従来技術におけるダブルゲート型フォトセンサを２次元配列して構成されるフォトセンサシステムの概略構成図である。
【図９】フォトセンサシステムの駆動制御方法を示すタイミングチャートである。
【図１０】ダブルゲート型フォトセンサの動作概念図である。
【図１１】フォトセンサシステムの出力電圧の光応答特性を示す図である。
【符号の説明】
１０ダブルゲート型フォトセンサ
１１半導体薄膜
１１ａ半導体層
２１トップゲート電極
２２ボトムゲート電極
１００センサアレイ
１０１トップゲートライン
１０２ボトムゲートライン
１０３データライン
１１１トップアドレスデコーダ
１１２ローアドレスデコーダ
１１３コラムスイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a drive control method for a photosensor system, and more particularly to a drive control method for a photosensor system that is favorable when applied to a photosensor array configured by two-dimensionally arranging thin film transistors having a so-called double gate structure.
[0002]
[Prior art]
[0003]
  recent years,A thin film transistor having a so-called double gate structure (hereinafter referred to as a double gate type photo sensor) in which the photo sensor itself has a photo sensing function and a selection transistor function has been developed, downsizing of the system, and high density of pixels. Attempts have been made to make it easier.
[0004]
Hereinafter, the structure and function of the double gate type photosensor will be described.
FIG. 7 is a cross-sectional view showing the structure of a double gate type photosensor.
As shown in FIG. 7A, the double-gate photosensor 10 includes a semiconductor layer (channel region) 11 such as amorphous silicon in which electron-hole pairs are generated when visible light is incident, and a semiconductor layer 11. N provided at both ends of each⁺Silicon layers 17, 18 and n⁺A source electrode 12 and a drain electrode 13 formed on the silicon layers 17 and 18, a block layer 14 made of a silicon nitride film or the like above the semiconductor layer 11 (upward in the drawing), and an upper (top) gate insulating film 15. The top gate electrode 21 is formed, and the bottom gate electrode 22 is formed below the semiconductor layer 11 (downward in the drawing) via the lower (bottom) gate insulating film 16.
[0005]
In FIG. 7A, the top gate electrode 21, the top gate insulating film 15, the bottom gate insulating film 16, and the protective insulating film 20 provided on the top gate electrode 21 all excite the semiconductor layer 11. The bottom gate electrode 22 is made of a material that blocks the transmission of visible light while being made of a material having a high transmittance with respect to visible light. Have.
[0006]
  That is, the double-gate photosensor 10 is formed by the semiconductor layer 11, the source electrode 12, the drain electrode 13, and the top gate electrode 21 with the semiconductor layer 11 as a common channel region.Upper transistorAnd the semiconductor layer 11, the source electrode 12, the drain electrode 13, and the bottom gate electrode 22.Lower transistorTwo consisting ofTransistorThe combined structure is formed on a transparent insulating substrate 19 such as a glass substrate. Such a double gate type photosensor 10 is generally represented by an equivalent circuit as shown in FIG. Here, TG is a top gate terminal, BG is a bottom gate terminal, S is a source terminal, and D is a drain terminal.
[0007]
Next, a photo sensor system configured by two-dimensionally arranging the above-described double gate type photo sensors will be briefly described with reference to the drawings.
FIG. 8 is a schematic configuration diagram of a photosensor system configured by two-dimensionally arranging double gate type photosensors.
As shown in FIG. 8, the photosensor system is roughly divided into a photosensor array 100 in which a large number of double-gate photosensors 10 are arranged in a matrix of n rows × m columns, and the top of each double-gate photosensor 10. A top gate line 101 and a bottom gate line 102 respectively connecting the gate terminal TG and the bottom gate terminal BG in the row direction; and a top gate driver 111 and a bottom gate driver 112 respectively connected to the top gate line 101 and the bottom gate line 102; The data line 103 is connected to the drain terminal D of each double-gate photosensor in the column direction, and the column switch 113 is connected to the data line 103. Here, φtg and φbg are reference pulses for generating reset pulses φT1, φT2,... ΦTi,... ΦTn and read pulses φB1, φB2,. This is a precharge pulse for controlling the timing of applying the charge voltage Vpg.
[0008]
In such a configuration, a photo sensing function is realized by applying a voltage from the top gate driver 111 to the top gate terminal TG, and a voltage is applied from the bottom gate driver 112 to the bottom gate terminal BG, via the data line 103. The selective reading function is realized by taking the detection signal into the column switch 113 and outputting it as serial data (Vout).
[0009]
Next, a drive control method for the above-described photosensor system will be described with reference to the drawings.
9 is a timing chart showing an example of a drive control method of the photo sensor system, FIG. 10 is an operation conceptual diagram of a double gate type photo sensor, and FIG. 11 is a light response characteristic of an output voltage of the photo sensor system. FIG.
First, in the reset operation, as shown in FIGS. 9 and 10A, a pulse voltage (reset pulse; for example, high level of Vtg = + 15V) φTi is applied to the top gate line 101 of the i-th row, Carriers (holes) accumulated in the semiconductor layer of each double-gate photosensor 10 are swept out (reset period Treset).
[0010]
Next, in the optical storage operation, as shown in FIGS. 9 and 10B, the reset operation is completed by applying a low level (for example, Vtg = −15 V) bias voltage φTi to the top gate line 101. Then, the light accumulation period Ta by the carrier accumulation operation starts. In the light accumulation period Ta, carriers are accumulated in the channel region according to the amount of light incident from the top gate electrode side.
In the precharge operation, as shown in FIGS. 9 and 10C, a predetermined voltage (precharge) is applied to all the data lines 103 in the m columns based on the precharge pulse φpg in parallel with the light accumulation period Ta. Charge voltage (Vpg) is applied to hold the drain electrode 13 with charge (precharge period Tprch).
[0011]
Next, in the read operation, as shown in FIGS. 9 and 10D, after the precharge period Tprch has elapsed, a high level (for example, Vbg = + 10 V) bias voltage (read selection signal; By applying φBi (hereinafter referred to as a read pulse), the double gate photosensor 10 is turned on (read period Tread).
Here, in the read period Tread, carriers (holes) accumulated in the channel region work in a direction to relax Vtg (−15 V) applied to the reverse polarity top gate terminal TG. An n-channel is formed by Vbg, and the data line voltage VD of each data line 103 tends to gradually decrease with time from the precharge voltage Vpg as shown in FIG. .
[0012]
That is, when the light accumulation state in the light accumulation period Ta is dark and no holes are accumulated in the channel region, as shown in FIGS. 10E and 11A, the top gate terminal TG is connected. By applying a negative bias, the positive bias of the bottom gate terminal BG is canceled, the double gate type photosensor 10 is turned off, and the drain voltage, that is, the voltage VD of the data line 103 is held almost as it is. .
On the other hand, when the light accumulation state is a bright state, holes corresponding to the amount of incident light are captured in the channel region as shown in FIGS. The double gate type photosensor 10 is turned on by the positive bias of the bottom gate terminal BG by the amount of the cancellation. Then, the voltage VD of the data line 103 decreases according to the ON resistance corresponding to the incident light quantity.
[0013]
Therefore, as shown in FIG. 11A, the change tendency of the voltage VD of the data line 103 is that the read pulse is applied to the bottom gate terminal BG from the end of the reset operation by applying the reset pulse φTi to the top gate terminal TG. It is deeply related to the amount of light received in the time until φBi is applied (light accumulation period Ta), and shows a tendency to decrease slowly when the accumulated carriers are small, and when there are many accumulated carriers Shows a tendency to decrease sharply. Therefore, by detecting the voltage VD of the data line 103 after the elapse of a predetermined time from the start of the read period Tread or by using the predetermined threshold voltage as a reference, the time until the voltage is detected is detected. By doing so, the amount of irradiation light is converted.
[0014]
The above-described series of image reading operations is set as one cycle, and the double gate photosensor 10 is operated as a two-dimensional sensor system by repeating the same processing procedure for the i + 1th row double gate photosensor 10. Can do.
In the timing chart shown in FIG. 9, after the precharge period Tprch has elapsed, a low level (for example, Vbg = 0 V) is applied to the bottom gate line 102 as shown in FIGS. 10 (f) and 10 (g). As shown in FIG. 11B, the voltage VD of the data line 103 maintains the precharge voltage Vpg. As described above, the selection function of selecting the readout state of the double gate type photosensor 10 is realized by the application state of the voltage to the bottom gate line 102.
[0015]
[Problems to be solved by the invention]
As described above, in the drive control method of the photosensor system according to the related art, the reset pulse φTi, the precharge pulse φpg, and the read pulse φBi are sequentially applied to the top gate terminal TG, the drain terminal D, and the bottom gate terminal BG. Is done.
Here, as shown in FIG. 9, for example, the voltage levels of the reset pulse φTi, the precharge pulse φpg, and the read pulse φBi are set as follows.
(1) Reset pulse voltage Vtg = + 15V to -15V
(2) Precharge pulse voltage Vpg = 0V ~ + 5V
(3) Reading pulse voltage Vbg = 0V to + 10V
[0016]
Here, in the double gate type photosensor having the configuration as shown in FIG. 7, the block layer 14 composed of a silicon nitride film or the like is formed between the top gate electrode 21 and the semiconductor layer 11. In order to sweep out the carriers accumulated in the semiconductor layer 11 and initialize (reset) the double gate type photosensor 10, a reset pulse φTi having a relatively high voltage (for example, +15 V) is applied to the top gate terminal TG. There is a need to.
Therefore, the amplitude of the voltage applied to the top gate terminal TG at the time of applying the reset pulse becomes extremely large (for example, voltage amplitude = 30 V), and has the following problems.
[0017]
That is,
(1) Since a high breakdown voltage driver is required to drive and control the double gate type photosensor, the device configuration becomes complicated and large, and the cost of the product increases.
(2) A high voltage power supply corresponding to the reset pulse application voltage is required, which increases the size of the apparatus and increases the cost of the product.
(3) Since a high voltage pulse is frequently applied to the double gate type photosensor, the device characteristics are likely to deteriorate, and the image reading performance and the reliability of the photosensor system are lowered.
(4) Insulation failure is likely to occur with other wirings close to the top gate electrode, and the image reading performance and the reliability of the photosensor system are reduced.
[0018]
Therefore, the present invention solves the above-described problems, reduces the voltage amplitude of the reset pulse applied to the photosensor, and simplifies the device configuration, while suppressing deterioration of element characteristics and high reliability. An object of the present invention is to provide a drive control method for a photosensor system capable of realizing an image reading apparatus.
[0019]
[Means for Solving the Problems]
  The drive control method of the photosensor system according to claim 1 comprises:A double gate structure including at least a semiconductor layer in which a channel region is formed and a first electrode and a second electrode formed above and below the semiconductor layer with an insulating film interposed therebetween, respectively;In a photosensor system drive control method in which photosensors are arranged in a matrix, the photosensor system drive control method applies a reset pulse to the first electrode of the photosensor.Thus, a high level voltage is applied to the signal voltage applied to the first electrode.A predetermined voltage pulse is applied to the second electrode at least during the reset pulse application period.By applying a high level voltage to the signal voltage applied to the second electrodeA first step of initializing the photosensor;A low level voltage in the signal voltage applied to the first electrode is applied to the first electrode, and a low level voltage in the signal voltage applied to the second electrode is applied to the second electrode. After applying voltage and finishing the initialization,A read pulse is applied to the second electrode for the photosensor that has completed the precharge operation based on the precharge pulse.By applying a high level voltage in the signal voltage applied to the second electrode,A second step of outputting a voltage corresponding to the charge accumulated in the charge accumulation period from the end of initialization to the application of the read pulse;The high level voltage is set to the same polarity as the low level voltage in the reset pulse and the voltage pulse.It is characterized by that.
[0020]
The drive control method of the photosensor system according to claim 2 is the drive control method of the photosensor system according to claim 1, wherein the falling timing of the voltage pulse applied to the second electrode in the first step is The reset pulse coincides with the falling timing of the reset pulse.
4. The drive control method for a photosensor system according to claim 3, wherein the voltage pulse applied to the second electrode in the first step is the reset pulse. It is characterized by being set to be the same as the pulse width.
The drive control method for the photosensor system according to claim 4 is the drive control method for the photosensor system according to claim 1, wherein the voltage pulse applied to the second electrode in the first step is the second pulse. In this step, the width is set to be the same as the pulse width of the readout pulse applied to the second electrode.
The drive control method for the photosensor system according to claim 5 is the drive control method for the photosensor system according to claim 1, wherein the reset pulse applied to the first electrode in the first step, and the first The voltage pulse applied to the second electrode in one step is set to be the same as the pulse width of the read pulse applied to the second electrode in the second step.
[0021]
  The photosensor system drive control method according to claim 6 is the photosensor system drive control method according to any one of claims 1 to 4, wherein the reset is applied to the first electrode in the first step. pulseHigh level voltageAnd applied to the second electrode in synchronization with the reset pulse in the first step.High level voltage of the voltage pulseAnd by said channel regionBetween one end of the first electrode and a region corresponding to the first electrode and the second electrodeThe potential difference induced by is set to a value that allows initialization of the photosensor. The drive control method for a photosensor system according to claim 7 is the drive control method for a photosensor system according to any one of claims 1 to 5, wherein the second is synchronized with the reset pulse in the first step. Applied to the electrodesHigh level of the voltage pulseThe voltage level is determined by the read pulse applied to the second electrode in the second step.High levelIt is characterized by being set to the same voltage level.
[0022]
  The photosensor system drive control method according to claim 8 is the photosensor system drive control method according to claim 1, wherein the photosensor includes at least a source electrode and a drain electrode formed with the channel region interposed therebetween. AboveSemiconductor layerHaving a double gate structure including a top gate electrode and a bottom gate electrode formed above and below each other via an insulating film, the top gate electrode serving as the first electrode, and the bottom gate Using the electrode as the second electrode, the reset pulse is applied to the first electrode in the first step, the voltage pulse is applied to the second electrode, and the second pulse is applied to the second electrode. By applying the readout pulse to the two electrodes, a voltage corresponding to the charge accumulated in the channel region is output during the charge accumulation period.
[0023]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a drive control method for a photosensor system according to the present invention will be described below with reference to the drawings. In the embodiment described below, the above-described double gate type photosensor (see FIG. 7) is applied as a photosensor, and a voltage is applied using the top gate electrode as the first electrode, whereby a photosensing function is achieved. A description will be given on the assumption that the function of reading the charge amount accumulated in the channel region is realized by applying a voltage using the bottom gate electrode as the second electrode.
[0024]
<First Embodiment>
FIG. 1 is a timing chart showing a first embodiment of a drive control method for a photosensor system according to the present invention. Here, as a drive control method of the photosensor system, unlike the method (FIG. 9) in which a series of processing cycles including “reset operation → light storage operation → precharge operation → readout operation” described above is repeated for each row, A case will be described in which a reset control operation is sequentially performed for each row, a double gate type photosensor in a row after which the light accumulation period has elapsed is precharged, and a drive control method for executing a reading operation is employed. The drive control method will be described with reference to the photosensor system shown in FIG. 8 as appropriate.
(First step)
[0025]
As shown in FIG. 1, in the drive control method according to the present embodiment, first, a top gate pulse (reset) is sequentially applied to each of the top gate lines 101 connecting the top gate terminals TG of the double gate type photosensor 10 in the row direction. Pulse) φT1, φT2,... ΦTn, and a bottom gate that connects the bottom gate terminal BG of the double-gate photosensor 10 in the row direction in accordance with the application period of the top gate pulses φT1, φT2,. A bottom gate pulse (voltage pulse) φB1, φB2,... ΦBn is sequentially applied to each of the lines 102, a reset operation (reset period Treset) is executed, and the double-gate photosensor 10 for each row is initialized. That is, a top gate pulse and a bottom gate pulse (voltage pulse) are simultaneously applied to the same double-gate photosensor 10.
[0026]
Here, the top gate pulses φT1, φT2,... ΦTn are pulse voltages having a predetermined voltage level. For example, the high level Vtgh is set to 0V and the low level Vtgl is set to −15V. The bottom gate pulses (voltage pulses) φB1, φB2,... ΦBn are pulse voltages having a predetermined voltage level, for example, pulse signals in which the high level Vbgh is set to + 10V and the low level Vbgl is set to 0V. .
In the reset period Treset, the top gate pulse TG, φT2,..., ΦTn of high level (0V) is applied to the top gate terminal TG of the double gate type photosensor 10, and the high level (+ 10V) is applied to the bottom gate terminal BG. By applying the bottom gate pulses (voltage pulses) φB1, φB2,... ΦBn in synchronization, the potential difference induced in the semiconductor layer 11 of the double-gate photosensor 10 is normal (as shown in the prior art). The reset operation is realized by the action equivalent to the carrier sweep-out operation.
[0027]
(Second step)
Next, the top gate pulses φT1, φT2,... ΦTn and the bottom gate pulses φB1, φB2,... ΦBn fall synchronously, and the reset period Treset ends. In addition, charges (holes) are generated and accumulated in the channel region in accordance with the amount of light incident from the top gate electrode side of the double gate type photosensor 10. Here, as shown in FIG. 1, the precharge pulse φpg is sequentially applied in parallel with the light accumulation period Ta to start the precharge period Tprch, and the precharge voltage Vpg is applied to the data line 103. A precharge operation for holding a predetermined voltage on the drain electrode of the double gate type photosensor 10 is performed. Here, the precharge pulse φpg is a pulse signal for controlling the supply of the precharge voltage Vpg having a predetermined voltage level. For example, the precharge voltage Vpg is set to + 5V for the high level Vpgh and 0V for the low level Vpgl. Has been.
[0028]
Then, bottom gate pulses (readout pulses) φB1, φB2,... ΦBn are sequentially applied to the bottom gate line 102 for each row with respect to the double-gate photosensor 10 in which the light accumulation period Ta and the precharge period Tprch have ended. The readout period Tread is started, and changes in the voltages VD1, VD2,... VDm corresponding to the charges accumulated in the double gate photosensor 10 are read out via the data lines 103 by the column switches 113. Here, the bottom gate pulses (readout pulses) φB1, φB2,... ΦBn are, for example, a high level Vbgh of +10 V and a low level Vbgl, similar to the bottom gate pulse (voltage pulse) applied in the first step described above. Is a pulse signal set to 0V.
Note that, in the same manner as the above-described prior art, the method for detecting the irradiation light amount is a voltage value after a predetermined time elapses after the reading period Tread starts to decrease the voltage VD1, VD2,. The amount of irradiation light is converted into an electric signal by detecting the time until the voltage value is detected with reference to a predetermined threshold voltage.
[0029]
According to such a drive control method of the photosensor system, a predetermined pulse voltage is applied to each of the top gate terminal TG and the bottom gate terminal BG in synchronization with the reset period Treset in the image reading operation (in particular, the bottom gate terminal). By applying a positive bias voltage to BG), a predetermined potential difference is induced in the semiconductor layer, and an effect equivalent to the carrier sweeping operation in the conventional reset operation can be realized, so that it is applied to the top gate terminal TG. A good reset operation can be realized while reducing the voltage level of the pulse voltage to be applied (for example, + 15V → 0V).
Therefore, the voltage amplitude of the top gate pulse can be reduced (for example, 30V → 15V) as compared with the conventional technique (see FIG. 9), so that the drive power supply can be lowered and the drive control voltage can be reduced. The specification of the driver can be changed to a low withstand voltage, the device configuration can be simplified and miniaturized, and the product cost can be reduced.
In addition, since a high voltage pulse is not applied to the double gate type photosensor, it is possible to suppress deterioration of the element characteristics of the photosensor and occurrence of insulation failure between wirings, and a highly reliable photosensor system. Can be provided.
In this embodiment, the bottom gate pulse is applied at the same timing as the top gate pulse. In short, if the bottom gate pulse is applied during the period in which the top gate pulse is applied. Good. However, as the width of the bottom gate pulse is narrower than the width of the top gate pulse, the voltage amplitude reduction effect of the top gate pulse is reduced. Therefore, the width of the top gate pulse and the width of the bottom gate pulse are preferably equal.
[0030]
<Second Embodiment>
Next, a second embodiment of the drive control method for the photosensor system according to the present invention will be described with reference to the drawings.
FIG. 2 is a timing chart showing a second embodiment of the drive control method for the photosensor system according to the present invention. Here, the control process equivalent to the above-described embodiment will be described in a simplified manner.
In the present embodiment, the pulse widths of the bottom gate pulses (voltage pulses) φB1, φB2,... ΦBn (hereinafter referred to as φBi) applied to the bottom gate terminal BG in the reset period Treset in the first embodiment described above. The pulse width of the bottom gate pulse (read pulse) φBi applied to the bottom gate terminal BG during the read period Tread is set to be the same.
[0031]
(First step)
As shown in FIG. 2, in the drive control method according to the present embodiment, first, the bottom gate pulse φBi is sequentially applied to each of the bottom gate lines 102 prior to the reset period Treset. Top gate pulses φT1, φT2,... ΦTn (hereinafter referred to as φTi) are sequentially applied to each of the gate lines 101. By applying the top gate pulse φTi, a reset operation is executed, and the double gate photosensor 10 for each row is initialized. Then, the reset operation ends when the top gate pulse φTi and the bottom gate pulse φBi fall in synchronization.
[0032]
Here, as in the above-described embodiment, the top gate pulse φTi is a pulse voltage in which, for example, the high level Vtgh is set to 0 V and the low level Vtgl is set to −15 V, and the bottom gate pulse φBi is, for example, This is a pulse signal in which the high level Vbgh is set to + 10V and the low level Vbgl is set to 0V.
Further, the pulse width Wb of the bottom gate pulse φBi applied including the reset period Treset is set to be the same as the pulse width Wb of the bottom gate pulse (read pulse) applied in the read period Tread described later. .
In the reset period Treset, the top gate terminal TG of the double gate type photosensor has a high level (0V) top gate pulse φTi, and the bottom gate terminal BG has a high level (+ 10V) bottom gate pulse (voltage pulse) φBi. Are applied simultaneously, the potential difference induced in the semiconductor layer 11 of the double-gate photosensor 10 causes an action equivalent to a normal carrier sweeping operation (as shown in the prior art), and the reset operation. Is realized.
[0033]
(Second step)
Next, when the reset period Treset ends, the light accumulation period Ta starts, and charges (holes) are generated in the channel region according to the amount of light incident from the top gate electrode side of the double gate type photosensor 10. Accumulated. On the other hand, by sequentially applying the precharge pulse φpg in parallel with the light accumulation period Ta, the precharge period Tprch is started, and the precharge voltage Vpg is applied to the data line 103 to thereby drain the double gate photosensor 10. A precharge operation for holding a predetermined voltage on the electrode is performed.
Then, a bottom gate pulse (readout pulse) φBi is sequentially applied to the bottom gate line 102 for each row with respect to the double gate photosensor 10 in which the light accumulation period Ta and the precharge period Tprch have ended, and the readout period Tread is set. Then, changes in the voltages VD1, VD2,... VDm (hereinafter referred to as VDj) corresponding to the accumulated charges are read out via the data line 103. Here, the bottom gate pulse (readout pulse) φBi is set to, for example, the high level Vbgh is +10 V, the low level Vbgl is 0 V, and the pulse width is the same as that applied in the first step described above. This is a pulse signal set to Wb.
[0034]
By the way, in the drive control method of the photosensor system according to the present embodiment, before the top gate pulse (reset pulse) φTi is applied to the top gate terminal TG (before the reset period Treset), the bottom gate terminal BG has a bottom gate. Since the pulse (voltage pulse) φBi is applied, the read operation is apparently performed, and the double-gate photosensor 10 is turned on / off according to the amount of light (light / dark state) incident on the semiconductor layer 11. At this time, the precharge pulse is not applied, and the top gate pulse φTi is applied within the application time of the bottom gate pulse (voltage pulse) φBi (corresponding to the pulse width Wb), and the top gate pulse φTi Bottom gate pulse (voltage pulse) φBi in synchronization with the fall timing Since falls, the double-gate photo-sensor 10 is reset correctly, the drive control of the photosensor system, no problem occurs.
[0035]
Next, a bottom gate pulse generation method applied to the drive control method of the photosensor system according to the present embodiment will be described with reference to the drawings.
FIG. 3 is a timing chart showing generation and output processing of a pulse signal by a general shift register circuit. FIG. 4 shows the pulse signal shown in FIG. 3 in the drive control method of the photosensor system according to this embodiment. 6 is a timing chart when the generation and output processing is applied.
In a general shift register circuit, as shown in FIG. 3, a shift signal that defines a high-level or low-level pulse width of an output pulse signal and a start signal that determines the output timing of the pulse signal are used. Based on this, a plurality of pulse signals PS1, PS2, PS3,... Are sequentially generated and output at predetermined time intervals.
[0036]
On the other hand, in the drive control method of the photosensor system according to the present embodiment, as shown in FIG. 2, the bottom gate pulse (voltage) applied to the bottom gate terminal BG during the reset operation and during the read operation. The pulse width Wb of the pulse, read pulse) φBi is the same, and the application interval (shift timing) of the bottom gate pulse (voltage pulse, read pulse) φBi to each bottom gate line 102 is also uniform. As shown in FIG. 4, the above-described general shift register circuit is applied to the bottom gate driver, and the same shift signal SFT2 is always supplied, only at the start of the reset operation and at the start of the read operation. By inputting start signal STR2, bottom gate pulse (voltage pulse, readout pulse) φB , ΦB2, φB3, ... generation of [Phi] Bn, the output processing can be controlled easily.
[0037]
According to such a drive control method of the photosensor system, the same effect as that of the first embodiment described above can be obtained, and each applied to the bottom gate terminal BG during the reset period Treset and the readout period Tread. Since the pulse width of the bottom gate pulse (voltage pulse, read pulse) φBi is set to be the same, the bottom gate pulse (voltage pulse, read pulse) φBi can be easily generated and output using a general shift register. Can do.
Therefore, the configuration of the bottom gate pulse generating means can be simplified, and the product cost can be reduced.
[0038]
<Third Embodiment>
Next, a third embodiment of the drive control method for the photosensor system according to the present invention will be described with reference to the drawings.
FIG. 5 is a timing chart showing a third embodiment of the drive control method for the photosensor system according to the present invention. Here, the control process equivalent to the above-described embodiment will be described in a simplified manner.
In the present embodiment, the pulse width of the top gate pulse (reset pulse) φTi applied to the top gate terminal TG in the reset period Treset and the bottom gate pulse applied to the bottom gate terminal BG in the first embodiment described above. The pulse width of (voltage pulse) φBi is set to be the same as the pulse width of the bottom gate pulse (readout pulse) φBi applied to the bottom gate terminal BG in the readout period Tread.
[0039]
(First step)
As shown in FIG. 5, the drive control method according to the present embodiment sequentially applies a top gate pulse (reset pulse) φTi to each of the top gate lines 101, as in the first embodiment described above, In synchronization with the application timing of the top gate pulse φTi, a bottom gate pulse (voltage pulse) φBi is sequentially applied to each of the bottom gate lines 102 to execute a reset operation (reset period Treset). The gate type photosensor 10 is initialized.
Here, as in the above-described embodiment, the top gate pulse φTi is a pulse voltage in which, for example, the high level Vtgh is set to 0 V and the low level Vtgl is set to −15 V, and the bottom gate pulse φBi is, for example, This is a pulse signal in which the high level Vbgh is set to + 10V and the low level Vbgl is set to 0V.
[0040]
Further, the pulse width Wb of the top gate pulse (reset pulse) φTi applied during the reset period Treset and the pulse width Wb of the bottom gate pulse (voltage pulse) φBi described above are the bottom gate pulse applied during the read period Tread described later. (Read pulse) is set to be the same as the pulse width Wb of φBi.
In the reset period Treset, the high-level (0 V) top gate pulse φTi and the high-level (+10 V) bottom gate pulse φBi are applied to the top gate terminal TG of the double-gate photosensor 10 in synchronization. As a result, the potential difference induced in the semiconductor layer 11 of the double-gate photosensor 10 acts as equivalent to a normal carrier sweeping operation (as shown in the prior art), and a reset operation is realized. The
[0041]
(Second step)
Next, the top gate pulse φTi and the bottom gate pulse (voltage pulse) φBi fall synchronously, and the reset period Treset ends, whereby the light accumulation period Ta starts, and the top of the double gate type photosensor 10 is reached. Charges (holes) are generated and accumulated in the channel region in accordance with the amount of light incident from the gate electrode side. On the other hand, by sequentially applying the precharge pulse φpg in parallel with the light accumulation period Ta, the precharge period Tprch is started, and the precharge voltage Vpg is applied to the data line 103 to thereby drain the double gate photosensor 10. A precharge operation for holding a predetermined voltage on the electrode is performed.
[0042]
Then, a bottom gate pulse (readout pulse) φBi is sequentially applied to the bottom gate line 102 for each row with respect to the double gate photosensor 10 in which the light accumulation period Ta and the precharge period Tprch have ended, and the readout period Tread is set. A change in the voltage VDj corresponding to the accumulated charge is read out via the data line 103. Here, the bottom gate pulse (readout pulse) φBi is set to, for example, the high level Vbgh is +10 V, the low level Vbgl is 0 V, and the pulse width is the same as that applied in the first step described above. This is a pulse signal set to Wb.
[0043]
By the way, in the drive control method of the photosensor system according to the present embodiment, the pulse width Wb of the top gate pulse (reset pulse) φTi is set to be the same as the pulse width Wb of the bottom gate pulse (voltage pulse, read pulse) φBi. Therefore, although the reset period Treset is longer than usual, the reset period Treset is originally intended to sweep out (remaining) carriers accumulated in the semiconductor layer 11, so the reset period Treset is set longer. However, no problem occurs in the drive control of the photosensor system.
[0044]
Next, a bottom gate pulse generation method applied to the drive control method of the photosensor system according to the present embodiment will be described with reference to the drawings.
FIG. 6 is a timing chart when a pulse signal generation and output process by a general shift register circuit is applied to the drive control method of the photosensor system according to the present embodiment. Here, description will be made with reference to generation and output processing of a pulse signal by the shift register circuit shown in FIG. 3 as necessary.
[0045]
In the drive control method of the photosensor system according to the present embodiment, as shown in FIG. 5, the top gate pulse (reset pulse) φTi applied to the top gate terminal TG during the reset operation and the bottom gate terminal BG are applied. The pulse width Wb of the applied bottom gate pulse (voltage pulse) φBi and the pulse width Wb of the bottom gate pulse (read pulse) φBi applied to the bottom gate terminal BG during the read operation are the same, and each bottom gate Since the application interval (shift timing) of the bottom gate pulse (voltage pulse, read pulse) φBi to the line 102 is also uniform, as shown in FIG. 6, a general shift register circuit as described above (see FIG. 3). Is applied to the top gate side and bottom gate side drivers, By supplying the signals SFT1 and SFT2 and inputting the start signals STR1 and STR2 only at the start of the reset operation and at the start of the read operation, the top gate pulse (reset pulse) φTi and the bottom gate pulse (voltage pulse) , Read pulse) φBi generation and output processing can be controlled very easily.
In addition, since the top gate pulse (reset pulse) φTi and the bottom gate pulse (voltage pulse, read pulse) φBi can be generated and controlled by substantially the same shift signals SFT1, SFT2, the double gate type photosensor can be controlled. The driving timing can be accurately maintained.
[0046]
According to such a drive control method of the photosensor system, the same effect as that of the first embodiment described above can be obtained, and the top applied to the top gate terminal TG during the reset period Treset and the readout period Tread. Since the pulse width Wb of the gate pulse (reset pulse) φTi and the bottom gate pulse (voltage pulse, read pulse) φBi applied to the bottom gate terminal BG can be set to be the same, a general shift register is used. Therefore, the top gate pulse (reset pulse) φTi and the bottom gate pulse (voltage pulse, read pulse) φBi can be generated and output very easily and accurately.
Therefore, it is possible to provide a photosensor system having high operational accuracy and good reliability while simplifying the configuration of the bottom gate pulse generating means and reducing the product cost.
[0047]
In each of the above-described embodiments, the case where the voltage level of the bottom gate pulse applied at the time of resetting and reading is set to be equal has been described. However, the present invention is not limited to this, and different voltage levels are used. (High level) may be applied. In short, the voltage level that can satisfactorily realize the reset operation of the double gate type photosensor by the potential difference induced in the channel region of the photosensor by the top gate pulse (reset pulse) and the bottom gate pulse (voltage pulse) applied at the time of reset. As long as it has. As in the above-described embodiment, when the voltage pulse of the bottom gate pulse applied at the time of resetting and reading is set to be the same as the voltage level of the reading pulse, the pulse generation and output processing is greatly simplified. This can improve the product cost reduction effect.
[0048]
【The invention's effect】
  According to invention of Claim 1 or 2,A double gate structure having a semiconductor layer in which a channel region is formed and a first electrode and a second electrode formed above and below the semiconductor layer via insulating films, respectively.Apply a reset pulse to the first electrode of the photosensorBy applying a high level voltage in the signal voltage applied to the first electrodeApply a predetermined voltage pulse to the second electrode during the periodBy applying a high level voltage to the signal voltage applied to the second electrodeA first step of initializing the photosensor;A low level voltage in the signal voltage applied to the first electrode is applied to the first electrode, and a low level voltage in the signal voltage applied to the second electrode is applied to the second electrode. After applying and finishing initialization,A read pulse is applied to the second electrode for the photosensor that has completed the precharge operation based on the precharge pulse.By applying a high level voltage to the signal voltage applied to the second electrodeA second step of outputting a voltage corresponding to the charge accumulated during the charge accumulation period;Including the reset pulse and the high level voltage with respect to the low level voltage in the voltage pulse are set to the same polarityTherefore, the voltage level of the reset pulse can be reduced, the voltage amplitude can be reduced, the drive power supply can be lowered, and the specification of the driver for drive control can be changed to a low withstand voltage. . Therefore, the device configuration of the photosensor system can be simplified and reduced in size, and the product cost can be reduced. In addition, since a high voltage pulse is not applied to the photosensor, it is possible to suppress the deterioration of element characteristics and the occurrence of insulation failure between wirings.
[0049]
According to the invention described in claim 3, since the voltage pulse applied to the second electrode in the first step is set to be the same as the pulse width of the reset pulse, the reset pulse and the voltage pulse are substantially The generation control can be performed by the same shift signal, and the timing for driving the photosensor can always be accurately maintained. According to the fourth aspect of the invention, the voltage pulse applied to the second electrode in the first step is set to be the same as the pulse width of the readout pulse applied to the second electrode in the second step. Therefore, a general shift register circuit can be applied to the driver, and the start signal is input only at the start of the reset operation and at the start of the read operation while always supplying the same shift signal. The generation of the voltage pulse and the readout pulse and the application process can be easily controlled.
[0050]
  According to the invention described in claim 5, the reset pulse applied to the first electrode in the first step and the voltage pulse applied to the second electrode are applied to the second electrode in the second step. Since it is set to be the same as the pulse width of the applied read pulse, a general shift register circuit can be applied to the driver, always supplying the same shift signal, at the start of the reset operation, and By inputting the start signal only at the start of the read operation, the generation of the reset pulse, voltage pulse, and read pulse, and the application process can be controlled very easily, and the photosensor drive timing is always maintained accurately. can do. According to the invention of claim 6, the reset pulse applied to the first electrode in the first step.High level voltageAnd a voltage pulse applied to the second electrode in synchronization with the reset pulse.High level voltageAnd by channel areaBetween one end of the electrode and a region corresponding to the first electrode and the second electrodeIs set to a value that allows the photosensor to be initialized, so that the reset pulse can be reduced and the voltage amplitude can be reduced, and the reset operation can be executed satisfactorily. . Therefore, it is possible to reduce the drive power supply voltage and to change the specification of the driver for drive control to a low withstand voltage, simplifying and downsizing the device configuration of the photosensor system, and reducing the product cost. be able to.
[0051]
  According to the seventh aspect of the present invention, the voltage pulse applied to the second electrode in synchronization with the reset pulse in the first step.High levelThe voltage level is determined by the read pulse applied to the second electrode in the second step.High levelSince it is set to be the same as the voltage level, the drive power supply and the driver for drive control can be shared, and the generation process of the voltage pulse and readout pulse can be easily controlled while simplifying the device configuration of the photo sensor system. Product cost can be reduced. According to the invention described in claim 8, the photosensor is a channel region for accumulating electric charge according to the amount of irradiation lightSemiconductor layer on which is formedSince it is composed of a double gate type photosensor having a top gate electrode and a bottom gate electrode formed above and below, the voltage level of the reset pulse applied to the top gate electrode during image reading operation is reduced. To provide a highly reliable photosensor system that can reduce the voltage amplitude, simplify the device configuration, suppress deterioration of element characteristics and occurrence of insulation failure between wirings, and the like. it can.
[Brief description of the drawings]
FIG. 1 is a timing chart showing a first embodiment of a drive control method for a photosensor system according to the present invention.
FIG. 2 is a timing chart showing a second embodiment of the drive control method of the photosensor system according to the present invention.
FIG. 3 is a timing chart showing generation and output processing of a pulse signal by a general shift register circuit.
FIG. 4 is a timing chart in the case where pulse signal generation and output processing by a general shift register circuit is applied to the drive control method of the photosensor system according to the second embodiment.
FIG. 5 is a timing chart showing a third embodiment of the drive control method for the photosensor system according to the present invention.
FIG. 6 is a timing chart in the case where pulse signal generation and output processing by a general shift register circuit is applied to the drive control method of the photosensor system according to the third embodiment.
FIG. 7 is a cross-sectional view showing a structure of a double gate type photosensor in the prior art.
FIG. 8 is a schematic configuration diagram of a photosensor system configured by two-dimensionally arranging double gate type photosensors in the prior art.
FIG. 9 is a timing chart showing a drive control method of the photosensor system.
FIG. 10 is an operation conceptual diagram of a double gate type photosensor.
FIG. 11 is a diagram illustrating a light response characteristic of an output voltage of the photosensor system.
[Explanation of symbols]
10 Double gate type photo sensor
11 Semiconductor thin film
11a Semiconductor layer
21 Top gate electrode
22 Bottom gate electrode
100 sensor array
101 Top gate line
102 Bottom gate line
103 data lines
111 Top address decoder
112 row address decoder
113 Column switch

Claims

A matrix of a photosensor having a double gate structure including at least a semiconductor layer in which a channel region is formed and first and second electrodes formed above and below the semiconductor layer with an insulating film interposed therebetween, respectively. In the drive control method of the photosensor system arranged in a shape,
The drive control method of the photosensor system includes:
By applying a reset pulse to the first electrode of the photosensor, a high level voltage is applied to the signal voltage applied to the first electrode, and at least during the application period of the reset pulse, A first step of initializing the photosensor by applying a predetermined voltage pulse to the electrode to apply a high level voltage in the signal voltage applied to the second electrode ;
A low level voltage in the signal voltage applied to the first electrode is applied to the first electrode, and a low level voltage in the signal voltage applied to the second electrode is applied to the second electrode. After the initialization is completed by applying a voltage, a read pulse is applied to the second electrode with respect to the photosensor for which the precharge operation based on the precharge pulse is completed . a high-level voltage in the applied signal voltage is applied to, wherein the second step of outputting a voltage corresponding to charges accumulated in the charge accumulation period from the completion of initialization to the application of the read pulse ,
The drive control method for a photosensor system, wherein the high-level voltage with respect to the low-level voltage in the reset pulse and the voltage pulse is set to the same polarity .

2. The photosensor system drive according to claim 1, wherein the falling timing of the voltage pulse applied to the second electrode in the first step coincides with the falling timing of the reset pulse. Control method.

2. The drive control method for a photosensor system according to claim 1, wherein a voltage pulse applied to the second electrode in the first step is set to be equal to a pulse width of the reset pulse.

The voltage pulse applied to the second electrode in the first step is set to be the same as the pulse width of the read pulse applied to the second electrode in the second step. The drive control method of the photosensor system according to claim 1.

The reset pulse applied to the first electrode in the first step and the voltage pulse applied to the second electrode in the first step are the second electrode in the second step. 2. The drive control method for a photosensor system according to claim 1, wherein the drive width is set to be equal to a pulse width of a read pulse applied to the photosensor system.

The high level voltage of the reset pulse applied to the first electrode in the first step, and the voltage pulse applied to the second electrode in synchronization with the reset pulse in the first step. The potential difference induced between the one end of the channel region and the region corresponding to the first electrode and the second electrode due to a high level voltage is set to a value that allows the photosensor to be initialized. The drive control method for a photosensor system according to claim 1, wherein the drive control method is used.

The high voltage level of the voltage pulse applied to the second electrode in synchronization with the reset pulse in the first step is the read pulse applied to the second electrode in the second step. The drive control method for a photosensor system according to any one of claims 1 to 5, wherein the voltage level is set to be the same as the high level voltage level.

The photosensor includes a source electrode and a drain electrode formed with the channel region interposed therebetween, and a top gate electrode and a bottom gate electrode formed at least above and below the semiconductor layer through insulating films, respectively. Has a double gate structure,
The top gate electrode is the first electrode, the bottom gate electrode is the second electrode, and the reset pulse is applied to the first electrode in the first step, and the second gate By applying the voltage pulse to the electrode and applying the readout pulse to the second electrode in the second step, a voltage corresponding to the charge accumulated in the channel region during the charge accumulation period is output. The drive control method for a photosensor system according to claim 1.