JP3879640B2

JP3879640B2 - Ａｓｋ変調回路

Info

Publication number: JP3879640B2
Application number: JP2002270923A
Authority: JP
Inventors: 武宏河合
Original assignee: Omron Corp
Current assignee: Omron Corp
Priority date: 2002-09-18
Filing date: 2002-09-18
Publication date: 2007-02-14
Anticipated expiration: 2022-09-18
Also published as: JP2004112247A

Description

【０００１】
【発明の属する技術分野】
この発明は、小電力の無線通信システム、たとえば、ＲＦ−ＩＤ（Radio Frequency IDentification system)等への適用が好ましいＡＳＫ変調回路に関する。
【０００２】
【従来の技術】
電力増幅回路を高効率化するには、増幅部にＤ級アンプまたはＥ級アンプを使用するのが一般的であるが、ＲＦ−ＩＤに使用される変調回路等、変調度として１0０％未満の変調度を使用する変調回路では、Ｄ級アンプやＥ級アンプをそのまま使用することができない。
【０００３】
そこで、一般には、このような場合Ａ〜Ｃ級アンプが使用されてきた。
【０００４】
図８は、ＲＦ−ＩＤに使用されている従来のＡＳＫ変調部を含む送信回路の回路図を示している。図９は、同回路内の信号波形図である。変調回路３０にはキャリアとデータが入力し、データの値（０または１）に応じてキャリアをＡＳＫ変調する。この時の変調度は１００％ではなく数１０％（ＲＦ−ＩＤにおいては、好ましくは１０〜２０％程度）に設定される。すなわち、データが「０」の時にも変調信号が出力される。なお、ＲＦ−ＩＤにおいて変調度を１０〜２０％程度にするのは、ＩＣカード側に対して、電力、クロック、データの３つを同時に送ることが必要であることから、データが「０」の時にもクロックが切れないようにするためである。
【０００５】
整合回路３１は、変調回路３０の出力部と後段のＣ級アンプ３２とのインピーダンス整合を行う。整合回路３１の出力は、Ｃ級アンプ３２でＣ級増幅されてアンテナ３４との整合を図る整合回路３３に出力される。ここで、Ｃ級アンプ３２は、ＡＳＫ変調回路３０の出力である変調信号Ａを信号波形を崩すことなくリニアに増幅することが必要であるから、このＣ級アンプ３２をＤ級、Ｅ級等の高効率アンプに置き換えることができない。
【０００６】
このように、従来の回路では、ＡＳＫ変調を行う変調回路とは別にＡ〜Ｃ級アンプが必要であり、このため、効率が悪く出力と同程度若しくはそれ以上の損失が送信部で発生し、放熱板を設ける等の放熱対策が必要であったり小型化が困難である等の問題があった。
【０００７】
また、ＡＳＫ変調回路に電界効果トランジスタ（以下、ＦＥＴ）からなるスイッチング素子（Ｄ級又はＥ級アンプと同等）を用いたＡＳＫ変調回路として、以下のものが公知である。
【０００８】
▲１▼１つのＦＥＴで１００％ＡＳＫ変調を行い、この変調信号を電力増幅回路で増幅する。この時、変調度の精度が高くなるように変調回路を工夫している（特許文献１参照）。
【０００９】
▲２▼ＦＥＴを用いたＡＳＫ変調回路を多段接続してゲインを稼ぎ、ＡＳＫ１００％変調を行う（特許文献２参照）。
【００１０】
▲３▼１つのＦＥＴを用いてＡＳＫ１００％変調を行う（特許文献３参照）。
【００１１】
▲４▼１つのＦＥＴを用いてＡＳＫ１００％変調を行う（特許文献４参照）。
【００１２】
【特許文献１】
特開２００２−１０１１３７号公報（図１参照）
【００１３】
【特許文献２】
特開２００１−３２０４３０号公報（図１〜図４参照）。
【００１４】
【特許文献３】
特開２０００−３１６０２８号公報（図１参照）
【００１５】
【特許文献４】
特開平８−１９１２１８号公報（図１参照）
【発明が解決しようとする課題】
しかし、上記▲１▼〜▲４▼に示されるような、変調回路にＦＥＴを用いた従来のＡＳＫ変調回路では、いずれも１つのＦＥＴによって１００％ＡＳＫ変調を行うものであるため、このＦＥＴをスイッチング駆動する限り原理的に１００％未満の任意の変調度のＡＳＫ変調を行うことができなかった。
【００１６】
この発明の目的は、任意の変調度のＡＳＫ変調を電力損失が殆どない状態で行うことができるとともに、電力増幅を非常に高効率で行うことが出来、且つ小型に構成出来るＡＳＫ変調回路を提供することにある。
【００１７】
【課題を解決するための手段】
この発明は、ドレインを共通に接続しソースを接地した複数のＦＥＴと、前記ドレインの共通接続端子に接続され電源が供給される高周波コイルと、各ＦＥＴのゲートに対しデータの値に応じてキャリアの入力を制御する入力回路と、を備え、前記複数のＦＥＴにより前記キャリアをＡＳＫ変調することを特徴とする。
【００１８】
前記入力回路は、データの値に応じて各ＦＥＴへのキャリアの入力を制御するが、具体的には、データの値に応じてキャリアが入力されるＦＥＴを選択する。このとき、データの値にかかわらず、キャリアは必ず１つ以上のＦＥＴに入力される。これにより、データの値が「０」であっても、「１」であってもＦＥＴの出力側には必ず変調されたキャリア信号が表れるから、ＦＥＴの出力側に現れる変調キャリア信号のＡＳＫ変調度は１００％未満となる。また、ＦＥＴはスイッチング動作、すなわち、Ｄ級又はＥ級アンプとして作動するために、Ａ〜Ｃ級アンプに比べて電力損失は極めて小さい。そして、各ＦＥＴには高周波コイルを介して電源を供給することで、各ＦＥＴを電力増幅回路としても兼用させているため、Ａ〜Ｃ級の電力増幅回路を後段に設ける必要がない。
【００１９】
これにより、この発明の構成では、ＡＳＫ変調と電力増幅とを同時に行うことができ、且つＲＦ−ＩＤ等に有効な数１０％ＡＳＫ変調を簡単に実現することができる。
【００２０】
また、この発明のＡＳＫ変調回路は、前記複数のＦＥＴを各々のオン電流が異なる特性のものとし、前記複数のＦＥＴの中でＡＳＫ変調を行うのに使用するＦＥＴの組み合わせを変えながら通信相手先からの応答信号有無を判定することにより、その通信相手先に対して使用するＦＥＴの組み合わせを決定する制御部を備えたことを特徴とする。
【００２１】
以上の構成では、変調度を可変しながら通信相手先（ＲＦ−ＩＤに適用されるＩＣカード等）の応答状態を調べることができる。したがって、その時に使用されている通信相手先からの応答信号有無を判定することによってその通信相手先と確実に通信を行うことのできる最適なＡＳＫ変調度、すなわち使用するＦＥＴの最適な組み合わせを決定することが可能である。その場合の最適なＡＳＫ変調度は、通信相手先と通信をできた最小と最大のＡＳＫ変調度の平均値またはその付近の値に設定するのが好ましい。こうすることで、通信状況等の変動が多少あっても、通信相手先と確実に通信を行うことができる。
【００２２】
また、通信相手先が変わるたびに上述の操作を行うことにより、通信相手先が変わっても、常にその通信相手先と確実に通信を行うことのできるＡＳＫ変調度を設定することができる。
【００２３】
【発明の実施の形態】
図１は、この発明の実施形態であるＡＳＫ変調回路の構成図である。また、図２は同ＡＳＫ変調回路の信号波形図である。
【００２４】
キャリア及びデータは入力回路１に入力する。入力回路１は、データの値に応じて後段の電界効果トランジスタ（以下、ＦＥＴ）にキャリアを入力する。この入力回路１は、キャリアとデータを論理積するＡＮＤ回路１ａを有し、２つの出力端子Ｏ（オー）１とＯ（オー）２とを備えている。出力端子Ｏ１はキャリアをそのまま出力し、出力端子Ｏ２はＡＮＤ回路１ａでキャリアとデータとを論理積した信号Ｇ１を出力する。
【００２５】
入力回路１の後段には、ＦＥＴＱ１とＦＥＴＱ２とが接続されている。ＦＥＴＱ１とＦＥＴＱ２とは並列に接続され、ドレインが共通接続され、ソースが接地されている。また、前記ドレインの共通接続端子には、電源接続された高周波コイルＲＦＣが接続されている。さらに、前記ドレインの共通接続端子と接地間にはコンデンサＣ１が接続され、さらにその後段に、整合回路１２とアンテナ１３とが接続されている。
【００２６】
図２に示すように、入力回路１に入力するデータは、「０」か「１」の１ビットデータであり、入力回路１は、このデータの値に応じてＦＥＴＱ１、Ｑ２のゲートに対するキャリア入力を制御する。すなわち、データの値が「０」の時には、ＦＥＴＱ２のゲートに対してのみ出力端子Ｏ１からキャリアを入力し、データの値が「１」の時には、ＦＥＴＱ２のゲートに対して出力端子Ｏ１からキャリアを入力するとともに、ＦＥＴＱ１のゲートに対して出力端子Ｏ２からキャリアを入力する。したがって、データの値が「０」の時にはＦＥＴＱ２のみが動作し、データの値が「１」の時にはＦＥＴＱ１、Ｑ２の両方が動作する。この結果、ＦＥＴＱ１、Ｑ２のドレインの共通接続端子（ＦＥＴ出力端子）には、１００％未満のＡＳＫ変調信号が出力される。
【００２７】
なお、ＡＳＫ変調度は、図２において、（Ａ−Ｂ）／（Ａ＋Ｂ）×１００％で表される。そこで、各ＦＥＴＱ１、Ｑ２のオン電流を適当に選択することで（そのオン電流を流すことのできるＦＥＴを選択することで）、通信に適したＡＳＫ変調度を得ることができる。たとえば、ＲＦ−ＩＤのＡＳＫ変調度は１０〜１５％程度とされているから、この変調度が得られるようにＦＥＴＱ１、Ｑ２のオン電流を選択する。
【００２８】
図１に示す回路では、ＦＥＴ出力端子に電源接続された高周波コイルＲＦＣを接続してこのＦＥＴＱ１、Ｑ２で電力増幅も兼用させている。したがって、所望の電力が得られるように各ＦＥＴを選択することで電力増幅回路を別途設ける必要がない。通常、図２に示す１００％未満のＡＳＫ変調信号を増幅するには、信号波形を維持する必要性から図８に示すようなリニアな増幅特性を持つ電力増幅回路（Ｃ級アンプ３２）が必要であるが、本実施形態では、ＦＥＴＱ１、Ｑ２が電力増幅回路を兼用するために上記電力増幅回路が不要である。なお、ＦＥＴＱ１、Ｑ２は増幅特性としてはＤ級又はＥ級増幅特性となる。いずれの場合もＡ〜Ｃ級増幅特性のように大きな電力損失は発生しない。図１に示す例では、ＦＥＴＱ２に並列にコンデンサＣ１を接続しているため、このコンデンサＣ１によって各ＦＥＴの増幅特性は、よりＥ級増幅特性に近いものとなっている。
【００２９】
上記のように、図１に示すＡＳＫ変調回路では、２つのＦＥＴＱ１、Ｑ２を並列に接続し、各ＦＥＴのゲートに対しデータの値に応じてキャリアの入力を制御する入力回路１を設けているため、１００％未満のＡＳＫ変調を容易に行え、且つ、各ＦＥＴＱ１、Ｑ２は高効率なＤ級、Ｅ級増幅特性で作動し、さらに電力増幅を兼用するために、別途放熱板等を使用しなくても小型の回路で大きな送信出力を実現することができる。また、各ＦＥＴＱ１、Ｑ２のオン電流を選択することによって、任意のＡＳＫ変調度を得ることができる。
【００３０】
図３は、この発明の他の実施形態を示している。図４は、信号波形図である。
【００３１】
この実施形態のＡＳＫ変調回路では、入力回路１にＡＮＤ回路１ａ〜１ｃを接続したものを使用している。また、データは３ビットデータであって、入力回路１は３ビットのデータの値に応じてＡＮＤ回路１ａ〜１ｃによってキャリアの通過を制御する。ＡＳＫ変調を行うＦＥＴ回路は、３つのＦＥＴＱ１、Ｑ２、Ｑ３を並列接続することによって構成される。入力回路１の各ＡＮＤ回路１ａ〜１ｃの出力信号Ｇ１〜Ｇ３は、それぞれＦＥＴＱ１、Ｑ２、Ｑ３のゲートに入力される。また、ＦＥＴＱ１〜Ｑ３は、それぞれのオン電流が１：２：４のものが使用される。
【００３２】
以上の構成により、回路内の各信号の波形は図４に示すようになる。すなわち、３ビットのデータの値（１０進で０〜７）に応じて、キャリアが、ＦＥＴＱ１〜Ｑ３のいずれか１つ以上のＦＥＴのゲートに入力し、その結果、ＦＥＴ出力端子には、８段階のレベルのＡＳＫ変調信号が表れる。
【００３３】
このように、各ＦＥＴのオン電流を変えることによって、ＦＥＴの個数をｎとした時、２ⁿ段階の変調度を持つＡＳＫ変調信号を得ることができ、これによりデータの値に応じて複数種類のＡＳＫ変調度を選択することが可能になる。
【００３４】
図５は、この発明の更に他の実施形態を示している。この実施形態のＡＳＫ変調回路では、入力回路１に入力するデータを1ビットとし、ＦＥＴ回路は、ｎ個のＦＥＴを並列接続したものを使用する。
【００３５】
前記入力回路１は、図１に示すＡＮＤ回路１ａと、更にこれに加えてセレクタ１ｅ、１ｆを備えている。セレクタ１ｅにはキャリアが入力し、セレクタ１ｆにはＡＮＤ回路１ａの出力が入力する。セレクタ１ｅ、１ｆの出力はそれぞれｎ個のＦＥＴのゲートに接続されている。
【００３６】
制御部１４は、上記セレクタ１ｅ、１ｆのセレクト信号入力端子にセレクト信号を出力する。制御部１４からの出力によって、各セレクタ１ｅ、１ｆがそれぞれ異なったＦＥＴを選択する。セレクタ１ｅ、１ｆは制御部１４からの出力に基づいていずれか１つのＦＥＴのみを選択し、この選択されたＦＥＴのゲートにキャリア又はＡＮＤ回路１ａの出力を導く。
【００３７】
以上の構成において、制御部１４は、セレクタ１ｅ、１ｆによって選択するＦＥＴを順次切り換えていくことによって、ＡＳＫ変調を行うのに使用するＦＥＴの組み合わせを決定する。すなわち、制御部１４は、通信相手先（ＩＣカード等）からの応答信号の有無を見ながらセレクタ１ｅ、１ｆで選択する２つのＦＥＴの組み合わせを切り換えていく。たとえば、制御部１４は、ＡＳＫ変調度が小から大に変化していくようにＦＥＴの組み合わせを切り換えていき、通信相手先からの応答信号有りを判定できた最小と最大のＡＳＫ変調度の平均値若しくはその近傍（付近）の値（平均値又はその前後の任意の値）のＡＳＫ変調度を得るＦＥＴの組み合わせを決定する。なお、平均値若しくはその近傍（付近）の値に代えて、度数分布等をとって、その中央値や最頻値若しくはその付近の値を得るＦＥＴの組み合わせを決定するようにしても良い。
【００３８】
上記の制御を行うために、制御部１４は、図６に示すテーブルＴを備えている。このテーブルＴは、ＡＳＫ変調度とＦＥＴの組み合わせとの対応を示している。たとえば、ＡＳＫ変調度Ｍ＝１％を得るＦＥＴの組み合わせは、ＦＥＴＱ１とＦＥＴＱ２である。
【００３９】
図７は、上記中央値付近のＡＳＫ変調度を得るための手順を示すフローチャートである。
【００４０】
通信相手先との通信を開始する手順を実行する時、まず、ステップＳＴ１において、変調度Ｍを１％に設定する。この時、図６のテーブルＴよりセレクタ１ｅ、１ｆによって選択されるＦＥＴの組み合わせは、ＦＥＴＱ１，Ｑ２となる。したがって、ＦＥＴＱ１のゲートにはキャリアが直接入力し、ＦＥＴＱ２のゲートにはＡＮＤ回路１ａの出力が入力する。
【００４１】
ステップＳＴ２においては、上記の１％ＡＳＫ変調度において通信相手先と通信が可能であるかどうかの判定を行う。上記ＦＥＴＱ１，Ｑ２によってデータの値に応じてキャリアがＡＳＫ変調され通信相手先に送信されるが、この時、通信相手先がその時のＡＳＫ変調度で信号の受信・復調が可能であればこの回路に対して応答することができる。そこで、制御部１４は、アンテナに接続されている受信回路（図５参照）１５において受信した信号中に応答信号有りを判定することができれば、その１％ＡＳＫ変調度において通信相手先と通信が可能であると判断して、ステップＳＴ４に進む。上記ステップＳＴ２において通信がＮＧの時には、ＡＳＫ変調度Ｍを１％→２％とする（ステップＳＴ３）。すなわち、ＡＳＫ変調度が２％となるＦＥＴの組み合わせをテーブルＴから抽出し、その組み合わせのＦＥＴ（Ｑ１，Ｑ３）をセレクタ１ｅ、１ｆによって選択する。このようにして、通信相手先（ＩＣカード）と通信が可能となったときのＡＳＫ変調度を求め、ステップＳＴ４において、このときのＡＳＫ変調度を最小ＡＳＫ変調度Ｍｍｉｎとして記憶する。
【００４２】
続いてステップＳＴ５〜ＳＴ７において、ＡＳＫ変調度を更に１％づつ増加していき、通信相手先と通信可能である最大ＡＳＫ変調度Ｍｍａｘを求めて記憶する。
【００４３】
上記のようにして求めた最小ＡＳＫ変調度Ｍｍｉｎと最大ＡＳＫ変調度Ｍｍａｘを足して２で除してＡＳＫ変調度の平均値を求め、これをその時の通信相手先に対する最適ＡＳＫ変調度として設定する。すなわちその最適ＡＳＫ変調度が得られるＦＥＴの組み合わせを決定する。通信を行うＦＥＴが決定されると、以下、当該通信相手先（ＩＣカード）と通常の通信を行う。なお、通信可能なＡＳＫ変調度の度数分布を取り、その中央値や最頻値又はその付近の値を最適ＡＳＫ変調度として設定することも可能である。
【００４４】
上記図７に示す手順は、通信相手先が接近してきた時に一度行う。したがって、接近してきた通信相手先の特性が異なるものであっても、常に最適なＡＳＫ変調度を自動的に設定することができる。
【００４５】
なお、図５に示す実施形態では、セレクタ１ｅ、１ｆによって選択されるＦＥＴは２つであるが、図３に示すように、３つ以上のＦＥＴを選択してＡＳＫ変調度を変えるようにしていってもよい。この場合は、テーブルＴに設定されるＦＥＴの組み合わせが２つ又は３つ以上となる。かかる構成では、図５に示す構成に比べて、使用するＦＥＴの総数が少なくなる利点がある。
【００４６】
【発明の効果】
この発明によれば、高効率のＤ級、Ｅ級増幅特性を示すＦＥＴにより１００％未満のＡＳＫ変調度を容易に設定することが出来、また、変調と電力増幅を同時に行うために、従来の回路に比べて放熱対策が容易であり、小型化、低電力化が可能である。
【００４７】
また、通信相手先に対して最適なＡＳＫ変調度を自動的に設定することができるために、前もって想定していない特性の通信相手先であっても、その通信相手先に最適なＡＳＫ変調度で安定したデータ通信を行うことができる。特に、通信相手先が小型のＩＣカードでは、アンテナコイルの状態やＩＣのばらつき等によって最適な変調度が個々に異なっているが、この発明ではこのような特性の相違を実質的にキャンセルした状態で通信を行うことが可能になる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態であるＡＳＫ変調回路の構成図
【図２】上記ＡＳＫ変調回路の信号波形図
【図３】この発明の第２の実施形態のＡＳＫ変調回路の構成図
【図４】上記ＡＳＫ変調回路の信号波形図
【図５】この発明の第３の実施形態のＡＳＫ変調回路の構成図
【図６】制御部に設けられるテーブル構成例を示す図
【図７】制御部の通信開始時の動作を示すフローチャート
【図８】従来のＡＳＫ変調部を含む送信回路の構成図
【図９】上記従来の回路の信号波形図
【符号の説明】
１−入力回路
ＲＦＣ−高周波コイル
Ｑ１，Ｑ２−ＦＥＴ

Claims

ドレインを共通に接続しソースを接地した複数の電界効果トランジスタと、前記ドレインの共通接続端子に接続され電源が供給される高周波コイルと、各電界効果トランジスタのゲートに対しデータの値に応じてキャリアの入力を制御する入力回路と、を備え、前記複数の電界効果トランジスタにより前記キャリアをＡＳＫ変調するＡＳＫ変調回路。
前記複数の電界効果トランジスタを各々のオン電流が異なる特性のものとし、前記複数の電界効果トランジスタの中でＡＳＫ変調を行うのに使用する電界効果トランジスタの組み合わせを変えながら通信相手先からの応答信号有無を判定することにより、その通信相手先に対して使用する電界効果トランジスタの組み合わせを決定する制御部を備えたことを特徴とする請求項１記載のＡＳＫ変調回路。
前記制御部は、通信相手先からの応答信号有りを判定出来た最小と最大のＡＳＫ変調度の平均値若しくはその付近のＡＳＫ変調度を得る電界効果トランジスタの組み合わせを決定することを特徴とする請求項２記載のＡＳＫ変調回路。