JP3874574B2 - スパッタ方法 - Google Patents

スパッタ方法 Download PDF

Info

Publication number
JP3874574B2
JP3874574B2 JP17998999A JP17998999A JP3874574B2 JP 3874574 B2 JP3874574 B2 JP 3874574B2 JP 17998999 A JP17998999 A JP 17998999A JP 17998999 A JP17998999 A JP 17998999A JP 3874574 B2 JP3874574 B2 JP 3874574B2
Authority
JP
Japan
Prior art keywords
chamber
target
film formation
substrate
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP17998999A
Other languages
English (en)
Other versions
JP2001011618A (ja
JP2001011618A5 (ja
Inventor
博 早田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP17998999A priority Critical patent/JP3874574B2/ja
Priority to US09/550,999 priority patent/US6620298B1/en
Publication of JP2001011618A publication Critical patent/JP2001011618A/ja
Publication of JP2001011618A5 publication Critical patent/JP2001011618A5/ja
Application granted granted Critical
Publication of JP3874574B2 publication Critical patent/JP3874574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体、光ディスク、電子部品等の薄膜形成に用いられるスパッタ方法に関するものである。
【0002】
【従来の技術】
従来のスパッタ装置について、図3、図4を参照して説明する。図3、図4において、10は成膜室、11は搬送室であり、12はロードロック室やその他成膜室10とは別の処理を基板5に施す処理室である。以下、以上の3室構成の例で説明するが、一般には処理室12は複数配設されている。各室10〜12はそれぞれ真空状態を保持できる部屋であり、排気ライン14、16、18とガス供給ライン13、15、17を備えている。
【0003】
搬送室11には基板5を成膜室10と処理室12の間で搬送する搬送機構20が備わっている。成膜室10は中心軸7に対して対称である。成膜室10にはターゲット61が基板5と対向するように配置されている。ターゲット61には直流又は交流の高圧電源63が接続されている。また、ターゲット61の裏には磁気回路30が配置されてターゲット61上に磁力線8を発生させている。
【0004】
次に、動作を説明する。成膜室10での成膜が済んでいない基板5は、図4に示すように搬送機構20によって搬送室11内を通り、成膜室10に搬送される。搬送中、排気ライン14、16、18を使ってガスを排気しながら、供給ライン13、15、17を使ってArなどのガスを導入し、成膜室10と搬送室11の圧力を成膜時の圧力に保つ。搬送中、高圧電源63によりターゲット61に電力を供給し、ターゲット61上に放電62を維持する。高圧電源63の電力は放電62が維持できる最小の値に設定されている。搬送が完了した状態では、図3の如く、成膜室10と搬送室11が分離された状態となる。このように成膜室10と搬送室11を分離することで、成膜に最適な大電力を供給した状態での放電領域を限定し、放電の安定化を図っている。
【0005】
この状態において、成膜が次のように行われる。成膜室10は引続き、排気ライン14を使ってガスを排気しながら、供給ライン13を使ってArなどのガスを導入し、成膜に最適な圧力を保つ。次に、高圧電源63によりターゲット61に供給している電力を成膜に最適な電力まで大きくする。大きな電力を投入された放電41のプラズマ中にはArが電離したイオンと電子が多量に存在する。イオンは負にバイアスされたターゲット61に衝突し、ターゲット原子を叩き出す(スパッタ)。そのとき、スパッタされたターゲット原子(スパッタ粒子)が基板5に付着し、基板5上に薄膜が形成される。その際、一般にスパッタ装置では磁力線8がターゲット61上でトンネル形状を作るように構成されており、磁場によりプラズマを閉じ込めることでプラズマ密度を上げ、成膜速度を向上している。
【0006】
所望の成膜が完了した時点で、放電の電力は搬送中のレベルに下げ、成膜済みの基板5は搬送室11を通って次の処理を行う処理室12に搬送される。
【0007】
【発明が解決しようとする課題】
しかしながら、上記従来のスパッタ装置では、搬送中放電を維持し続けているので、放電によるスパッタ粒子が基板導入口21から搬送室11に流入してダストとなり、定期的にメンテナンスが必要となり、稼働率が低下するという問題があった。
【0008】
一方、成膜中のみ放電し、搬送中は放電を切る方式を採用することもできるが、その場合には放電着火時の成膜速度のロスが生じ、生産性が低くなるという問題があり、上記のような方法がとられている。
【0009】
本発明は、上記従来の問題点に鑑み、基板搬送中においても放電を維持しながら搬送室に流入するスパッタ粒子を極力抑え、生産性が高くかつ稼働率の高いスパッタ方法を提供することを目的としている。
【0010】
【0011】
【課題を解決するための手段】
発明のスパッタ方法は、真空中で基板を成膜室に搬送する搬送室と、成膜中には搬送室と分離される成膜室を備え、搬送室と成膜室との境界部に形成された基板導入口に対向するターゲット面を有する第1のターゲットと、前記基板導入口に対向しないターゲット面を有する第2のターゲットとを成膜室内に配したスパッタ装置におけるスパッタ方法であって、基板搬送中は第2のターゲットのみ電力を印加し、前記基板導入口に基板が搬送され成膜室と搬送室とが分離された状態になった時点で、所望の膜厚が成膜できるまで第1のターゲットに電力を印加するものである。
【0012】
本発明のスパッタ方法によれば、基板搬送中においても搬送室に流入するスパッタ粒子を極力抑えることができると共に、高い生産性と高い稼働率を確保することができる。すなわち基板搬送中においても第2のターゲットの電力を切ることがないので、放電着火時の成膜速度ロスがなく生産性を高めることができ、また放電維持は基板導入口と対向しないターゲット面を有する第2のターゲットで行われるので基板導入口から搬送室へ流入するスパッタ粒子が殆どないため搬送室のメンテナンスが殆ど必要なく、稼働率を高めることができる。
【0013】
【発明の実施の形態】
以下、本発明のスパッタ方法の実施形態について、図1、図2を参照して説明する。
【0014】
図1、図2において、10は成膜室、11は搬送室であり、12はロードロック室やその他成膜室10とは別の処理を基板5に施す処理室である。以下、以上の3室構成の例で説明するが、一般には処理室12は搬送室11の周囲に複数配設されている。各室10〜12はそれぞれ真空状態を保持できる部屋であり、排気ライン14、16、18とガス供給ライン13、15、17を備えている。
【0015】
搬送室11には、基板5を成膜室10と処理室12の間で搬送する搬送機構20が備わっている。成膜室10は中心軸7に対して対称である。また、成膜室10には第1のターゲット1が基板5と対向するように配置され、第2のターゲット2が基板導入口21と対向しないように配置されている。第1のターゲット1には直流又は交流の高圧電源51が接続され、第2のターゲット2には第1のターゲット1とは独立に高圧電源52が接続されている。また、第1のターゲット1の裏には磁気回路30が配置されて第1のターゲット1上に磁力線8を発生させている。19は、成膜室10と第2のターゲット2間及び第1と第2のターゲット1、2間に配設された絶縁材である。20は搬送室11に配設された基板5の搬送機構である。
【0016】
次に、動作を説明する。成膜室10での成膜が済んでいない基板5は、図2に示すように搬送機構20によって搬送室11内を通り、成膜室10に搬送される。搬送中、排気ライン14、16、18を使ってガスを排気しながら、供給ライン13、15、17を使ってArなどのガスを導入し、成膜室10と搬送室11の圧力を成膜時の圧力に保つ。搬送中は、高圧電源51の印加電力は0にして、高圧電源52の電力のみ印加する。高圧電源52の電力は放電42が維持できる最小の値に設定されている。搬送が完了した状態では、図1の如く、成膜室10と搬送室11が分離された状態となる。このように成膜室10と搬送室11を分離することで、成膜に最適な大電力を供給した状態での放電領域を限定し、放電の安定化を図っている。
【0017】
この状態において、成膜が次のように行われる。成膜室10は引続き、排気ライン14を使ってガスを排気しながら、供給ライン13を使ってArなどのガスを導入し、成膜に最適な圧力を保つ。次に、高圧電源51により第1のターゲット1に電力を供給し、放電41を発生させる。このときの放電41のプラズマ中にはArが電離したイオンと電子が多量に存在するが、イオンは負にバイアスされた第1のターゲット1に衝突し、ターゲット原子を叩き出す(スパッタ)。そのときスパッタされたターゲット原子(スパッタ粒子)が基板5に付着し、基板5上に薄膜が形成される。その際、一般にスパッタ装置では磁力線8が第1のターゲット1上でトンネル形状を作るように構成されており、磁場によりプラズマを閉じ込めることでプラズマ密度を上げ、成膜速度を向上している。
【0018】
所望の成膜が完了した時点で、高圧電源51の印加電力は0にして、高圧電源52の電力のみ印加する。成膜済みの基板5は搬送室11を通って次の処理を行う処理室12に搬送される。
【0019】
本実施形態によると、第2のターゲット2上の放電42によって放電状態を維持して放電を切ることがないので、放電着火時の成膜速度ロスがなく、生産性を高めることができる。また、放電維持は基板導入口21と対向しない第2のターゲット2で行われるので、基板導入口21から搬送室11へ流入するスパッタ粒子がほとんどないため、搬送室11のメンテナンスは殆ど必要なく、稼働率を高めることができる。
【0020】
【発明の効果】
本発明のスパッタ方法によれば、基板搬送中においても搬送室に流入するスパッタ粒子を極力抑えることができると共に、高い生産性と高い稼働率を確保することができる。
【図面の簡単な説明】
【図1】 本発明の実施形態としてのスパッタ方法の成膜中の概略構成図である。
【図2】 同実施形態としてのスパッタ方法の搬送中の概略構成図である。
【図3】 従来例のスパッタ装置の成膜中の概略構成図である。
【図4】 同従来例のスパッタ装置の搬送中の概略構成図である。
【符号の説明】
1 第1のターゲット
2 第2のターゲット
3 ターゲット
10 成膜室
11 搬送室
21 基板導入口

Claims (1)

  1. 真空中で基板を成膜室に搬送する搬送室と、成膜中には搬送室と分離される成膜室を備え、搬送室と成膜室との境界部に形成された基板導入口に対向するターゲット面を有する第1のターゲットと、前記基板導入口に対向しないターゲット面を有する第2のターゲットとを成膜室内に配したスパッタ装置におけるスパッタ方法であって、基板搬送中は第2のターゲットのみ電力を印加し、前記基板導入口に基板が搬送され成膜室と搬送室とが分離された状態になった時点で、所望の膜厚が成膜できるまで第1のターゲットに電力を印加することを特徴とするスパッタ方法。
JP17998999A 1999-04-23 1999-06-25 スパッタ方法 Expired - Fee Related JP3874574B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP17998999A JP3874574B2 (ja) 1999-06-25 1999-06-25 スパッタ方法
US09/550,999 US6620298B1 (en) 1999-04-23 2000-04-18 Magnetron sputtering method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17998999A JP3874574B2 (ja) 1999-06-25 1999-06-25 スパッタ方法

Publications (3)

Publication Number Publication Date
JP2001011618A JP2001011618A (ja) 2001-01-16
JP2001011618A5 JP2001011618A5 (ja) 2004-08-19
JP3874574B2 true JP3874574B2 (ja) 2007-01-31

Family

ID=16075524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17998999A Expired - Fee Related JP3874574B2 (ja) 1999-04-23 1999-06-25 スパッタ方法

Country Status (1)

Country Link
JP (1) JP3874574B2 (ja)

Also Published As

Publication number Publication date
JP2001011618A (ja) 2001-01-16

Similar Documents

Publication Publication Date Title
EP0983394B1 (en) Method and apparatus for low pressure sputtering
WO2010134346A1 (ja) 成膜方法及び成膜装置
JPH10229058A (ja) コーティング付き堆積チャンバ装置
TWI546399B (zh) 用於低壓物理氣相沉積(pvd)法之改良式電漿點燃性能
JP3874574B2 (ja) スパッタ方法
US6620298B1 (en) Magnetron sputtering method and apparatus
JPH11158621A (ja) 半導体装置製造方法および製造装置
JP5265309B2 (ja) スパッタリング方法
WO2018220907A1 (ja) 成膜装置及び成膜方法
JP2634339B2 (ja) スパッタ装置
JP2001011618A5 (ja)
JP3784203B2 (ja) マグネトロンスパッタ方法と装置
JPH0342037Y2 (ja)
JPH03215664A (ja) 薄膜形成装置
JPH11256323A (ja) スパッタリング方法及び装置
JP2003073801A (ja) スパッタ装置およびその方法
JPH0681146A (ja) マグネトロン型スパッタ装置
JP3116390B2 (ja) 半導体処理装置及び半導体処理方法
JP2002004037A (ja) スパッタリングターゲットの製造方法及びスパッタリング装置
JPH07216547A (ja) インライン式スパッタ装置
JPH0250958A (ja) スパッタリング法による成膜装置
JP2004035935A (ja) 成膜装置および成膜方法
JPH01290767A (ja) 多成分薄膜製造装置
JP2006161095A (ja) 成膜装置及び成膜方法
JPH059720A (ja) バイアススパツタリング法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061024

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees