JP3873164B2 - Manufacturing method of active matrix type liquid crystal display panel - Google Patents
Manufacturing method of active matrix type liquid crystal display panel Download PDFInfo
- Publication number
- JP3873164B2 JP3873164B2 JP2000129660A JP2000129660A JP3873164B2 JP 3873164 B2 JP3873164 B2 JP 3873164B2 JP 2000129660 A JP2000129660 A JP 2000129660A JP 2000129660 A JP2000129660 A JP 2000129660A JP 3873164 B2 JP3873164 B2 JP 3873164B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- liquid crystal
- crystal display
- panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明はアクティブマトリクス型液晶表示パネルの製造方法に関する。
【0002】
【従来の技術】
アクティブマトリクス型液晶表示パネルを製造する場合、生産性の向上を図るために、液晶表示パネルのベースとなるガラス基板として、液晶表示パネル複数個分に対応する大きさのものを用意し、所定の工程までは複数個分を一括して製造し、その後各単体に分断して製造することがある。
【0003】
図2はこのような従来例を説明するために示すもので、液晶表示パネル複数個分に対応する大きさのガラス基板上に画素電極等が形成された状態における等価回路的平面図を示したものである。液晶表示パネル複数個分に対応する大きさのガラス基板1は、最終的には一点鎖線で示すカットライン2に沿って切断されることにより、各単体に分断されるようになっている。この場合、カットライン2で囲まれた領域はパネル形成領域3となっており、その周囲は非パネル形成領域4となっている。また、パネル形成領域3のうち二点鎖線で囲まれた領域は表示領域5となっており、その周囲は非表示領域6となっている。
【0004】
表示領域5には、マトリクス状に配置された複数の画素電極7と、これらの画素電極7にそれぞれ接続されたスイッチング素子としての薄膜トランジスタ8と、行方向に延ばされ、薄膜トランジスタ8に走査信号を供給するための複数の走査信号ライン9と、列方向に延ばされ、薄膜トランジスタ8にデータ信号を供給するための複数のデータ信号ライン10とが設けられている。非パネル形成領域4には静電気防止リング11が格子状に設けられている。
【0005】
走査信号ライン9の左端部は、非表示領域6の点線で示す半導体チップ搭載エリア12内に設けられた出力側接続パッド13に接続されている。出力側接続パッド13は引き回し線14を介して静電気防止リング11に接続されている。データ信号ライン10の上端部は、非表示領域6の点線で示す半導体チップ搭載エリア15内に設けられた出力側接続パッド16に接続されている。出力側接続パッド16は引き回し線17を介して静電気防止リング11に接続されている。半導体チップ搭載エリア12、15内に設けられた入力側接続パッド18、19は、非表示領域6の所定の箇所に設けられた外部接続端子20に引き回し線21を介して接続されている。外部接続端子20は引き回し線22を介して静電気防止リング11に接続されている。
【0006】
次に、この液晶表示パネルの一部の具体的な構造について図3を参照して説明する。ガラス基板1の上面にはAl(アルミニウム)やAl合金等のAl系金属からなる薄膜トランジスタ8のゲート電極Gが形成されている。この場合、図2に示す走査信号ライン9、出力側接続パッド13、引き回し線14、静電気防止リング11は、ゲート電極Gと同一の材料によってゲート電極Gの形成と同時に形成される。
【0007】
ゲート電極G等を含むガラス基板1の上面全体には窒化シリコンからなるゲート絶縁膜31が形成されている。ゲート絶縁膜31の上面の所定の箇所でゲート電極Gに対応する部分には真性アモルファスシリコンからなる半導体薄膜32が形成されている。半導体薄膜32の上面中央部には窒化シリコンからなるチャネル保護膜33が形成されている。チャネル保護膜33の上面両側およびその両側における半導体薄膜32の上面にはn型アモルファスシリコンからなるオーミックコンタクト層34、35が形成されている。オーミックコンタクト層34、35の上面にはCr(クロム)からなるドレイン電極Dおよびソース電極Sが形成されている。
【0008】
ドレイン電極Dの上面およびゲート絶縁膜31の上面の所定の箇所にはAl系金属からなるデータ信号ライン10が形成されている。この場合、図2に示す出力側接続パッド16、引き回し線17、入力側接続パッド18、19、引き回し線21、外部接続端子20、引き回し線22は、データ信号ライン10と同一の材料によってデータ信号ライン10の形成と同時に形成される。また、引き回し線17、22の各一端部は、ゲート絶縁膜31に形成されたコンタクトホール(図示せず)を介して静電気防止リング11に接続される。
【0009】
データ信号ライン10等を含むゲート絶縁膜31の上面全体には窒化シリコンからなるオーバーコート膜(絶縁膜)36が形成されている。オーバーコート膜36の上面の所定の箇所にはITO(インジウム−錫酸化物)からなる画素電極7がオーバーコート膜36の所定の箇所に形成されたコンタクトホール37を介してソース電極Sに接続されて形成されている。なお、図2に示す出力側接続パッド13、16、入力側接続パッド18、19、外部接続端子20は、オーバーコート膜36に形成された開口部(図示せず)を介して露出されている。そして、上記のような断面構造を有する液晶表示パネルでは、画素電極7を構成するITOが薄膜トランジスタ8のトップ側に位置しているため、TOP−ITO構造といわれることがある。
【0010】
ここで、静電気防止リング11の役目について説明する。カットライン2に沿って切断する前の状態において、例えば配向膜をラビング処理するときに静電気が発生した場合には、パネル形成領域3内のすべての配線が非パネル形成領域4の静電気防止リング11に接続されているので、静電気防止リング11を接地しておくと、発生した静電気を速やかに除去することができる。そして、カットライン2に沿って切断すると、引き回し線14、17、22が切断され、パネル形成領域3内のすべての配線が静電気防止リング11から分断される。
【0011】
【発明が解決しようとする課題】
ところで、従来のこのような液晶表示パネルでは、窒化シリコンからなるオーバーコート膜36をプラズマCVDにより成膜しているが、プラズマCVD装置内における成膜条件は、中央部と周辺部とでは相違するため、周辺部側に位置する非パネル形成領域4に形成されるオーバーコート膜36にピンホール等の欠陥部が発生することがある。このような場合には、画素電極7を形成する際のITOのエッチング液がオーバーコート膜36の当該欠陥部に染み込んでAl系金属からなる引き回し線17、22と接触すると、Al−ITO電池反応により、引き回し線17、22、およおび出力側接続パッド13、16、入力側接続パッド18、19、外部接続端子20等が溶解して断線または浸食されて不良となることがある。
この発明の課題は、非パネル形成領域におけるオーバーコート膜等の絶縁膜に欠陥部があっても、配線や端子部に断線が生じないようにすることである。
【0012】
【課題を解決するための手段】
請求項1に記載の発明は、パネル形成領域およびその周囲の非パネル形成領域を有する基板上に絶縁膜が設けられ、前記パネル形成領域および前記非パネル形成領域における前記絶縁膜下にAl系金属からなる配線が設けられ、前記パネル形成領域における前記絶縁膜上にITOからなる画素電極が設けられたアクティブマトリクス型液晶表示パネルの製造に際し、前記絶縁膜上にITO膜を成膜し、このITO膜をウェットエッチングして、前記パネル形成領域における前記絶縁膜上に前記画素電極を形成し、前記絶縁膜に形成された開口部を介して露出されたAl系金属からなる複数の接続パッドの各々の上面およびその近傍における前記絶縁膜上に前記ITO膜を島状に残存させて上層接続パッドを形成するとともに、前記非パネル形成領域における前記絶縁膜上の全体に前記ITO膜よりなる保護膜を形成し、その後前記非パネル形成領域に対応する部分を切断して除去するようにしたものである。この請求項1に記載の発明によれば、非パネル形成領域における絶縁膜上の全体にITO膜からなる保護膜を形成しているので、非パネル形成領域における絶縁膜に欠陥部があっても、当該欠陥部下の配線に断線が生じないようにすることができる。この場合、非パネル形成領域における絶縁膜上の全体にITO膜からなる保護膜を形成しても、その後非パネル形成領域に対応する部分を切断して除去しているので、別に問題はない。請求項3に記載の発明は、請求項2に記載の発明において、前記接続パッドをデータ信号ラインに接続したものである。請求項4に記載の発明は、請求項2に記載の発明において、前記接続パッドを走査信号ラインに接続したものである。
【0013】
【発明の実施の形態】
次に、この発明の一実施形態におけるアクティブマトリクス型液晶表示パネルの製造方法について、図1を参照して説明する。この図において、図2および図3と同一部分には同一の符号を付し、その説明を適宜省略する。この実施形態において液晶表示パネルを製造する場合、画素電極7を形成するためのITO膜を成膜する前に、つまりオーバーコート膜36をプラズマCVDにより成膜した後に、薄膜トランジスタ8のソース電極Sに対応する部分におけるオーバーコート膜36にコンタクトホール37を形成する。また、このコンタクトホール37の形成と同時に、走査信号ラインの一端部に接続された出力側接続パッド13に対応する部分におけるオーバーコート膜36およびゲート絶縁膜31にコンタクトホール41を形成し、またデータ信号ラインの一端部に接続された出力側接続パッド16に対応する部分におけるオーバーコート膜36にコンタクトホール42を形成する。
【0014】
次に、上面全体にITO膜を成膜する。次いでこの成膜されたITO膜上にフォトレジスト(図示せず)を被着し、所定のマスクを用いて露光し、フォトレジストのエッチング液により現像してパターン形成されるべきITO膜上のみにフォトレジストを残存する。そして、この残存されたフォトレジストをマスクとしてITOのエッチング液を用いてオーバーコート膜36上に成膜されたITO膜をエッチングし、図1に示すような形状にパターニングする。このパターニングにより、コンタクトホール37を介してソース電極Sに接続される画素電極7が形成され、この画素電極7の形成と同時に、非パネル形成領域4におけるオーバーコート膜36の上面全体を覆う保護膜43が形成され、またコンタクトホール41、42内における外部接続パッド13、16の上面およびその周囲におけるオーバーコート膜36の上面に上層接続パッド44、45が形成される。
【0015】
上記の方法においては、フォトレジストを現像する際には、オーバーコート膜36上全面がITO膜によって覆われているため、オーバーコート膜36にピーンホール等の欠陥部があってもフォトレジストのエッチング液がその欠陥部に接触することはない。また、ITO膜をエッチングする際には、図1に示す画素電極7、非パネル形成領域4、上層接続パッド44、45上にはフォトレジストが残存されているので、非パネル形成領域4におけるオーバーコート膜36にピンホール等の欠陥部Pがあっても、ITOのエッチング液が欠陥部Pに接触することはない。この結果、画素電極7を形成する際のITOのエッチング液がオーバーコート膜36の欠陥部Pに染み込むことがなく、ひいてはAl系金属からなる引き回し線および各接続パッドや各端子にAl−ITO電池反応による断線等の不良が生じないようにすることができる。なお、非パネル形成領域4におけるオーバーコート膜36上に残存された保護膜43は、この後、カットライン2に沿って切断される。但し、保護膜43は、仮に欠陥部P内にITOが埋入されていたとしても液晶表示装置の機能を阻害するものではないから、例えば静電気防止用等のために一部を残存させてもよい。
【0016】
また、この実施形態では、コンタクトホール41、42内における外部接続パッド13、16の上面およびその周囲におけるオーバーコート膜36の上面にITO膜を島状に残存させて上層接続パッド44、45を形成しているので、外部接続パッド13、16がITOのエッチング液と接触することがなく、ひいてはAl系金属からなる外部接続パッド13、16にAl−ITO電池反応による溶解が生じないようにすることができる。
【0017】
なお、上記実施形態おいては、画素電極7をオーバーコート膜36上に形成する場合で説明したが、この発明は、画素電極を中間の絶縁膜上に形成する場合にも適用可能である。
【0018】
【発明の効果】
以上説明したように、この発明によれば、非パネル形成領域における絶縁膜上の全体にITO膜からなる保護膜を形成しているので、非パネル形成領域における絶縁膜に欠陥部があっても、当該欠陥部下の配線に断線が生じないようにすることができる。この場合、非パネル形成領域における絶縁膜上の全体にITO膜からなる保護膜を形成しても、その後非パネル形成領域に対応する部分を切断して除去しているので、別に問題はない。
【図面の簡単な説明】
【図1】この発明の一実施形態における液晶表示パネルの製造方法を説明するために示す要部の断面図。
【図2】従来例を説明するために示すもので、液晶表示パネル複数個分に対応する大きさのガラス基板上に画素電極等が形成された状態における等価回路的平面図。
【図3】図2に示す液晶表示パネルの具体的な構造の一部の断面図。
【符号の説明】
1 ガラス基板
2 カットライン
3 パネル形成領域
4 非パネル形成領域
7 画素電極
8 薄膜トランジスタ
13、16 出力側接続パッド
36 オーバーコート膜
43 保護膜
44、45 上層接続パッド[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing an active matrix liquid crystal display panel.
[0002]
[Prior art]
When manufacturing an active matrix type liquid crystal display panel, in order to improve productivity, a glass substrate serving as a base of the liquid crystal display panel is prepared with a size corresponding to a plurality of liquid crystal display panels. A plurality of parts may be manufactured in batches until the process, and then divided into individual units.
[0003]
FIG. 2 is a view for explaining such a conventional example, and shows an equivalent circuit plan view in a state where pixel electrodes and the like are formed on a glass substrate having a size corresponding to a plurality of liquid crystal display panels. Is. The
[0004]
The
[0005]
The left end portion of the
[0006]
Next, a specific structure of a part of the liquid crystal display panel will be described with reference to FIG. A gate electrode G of a
[0007]
A
[0008]
[0009]
An overcoat film (insulating film) 36 made of silicon nitride is formed on the entire upper surface of the
[0010]
Here, the role of the
[0011]
[Problems to be solved by the invention]
By the way, in such a conventional liquid crystal display panel, the
An object of the present invention is to prevent disconnection of wiring and terminal portions even if there is a defect in an insulating film such as an overcoat film in a non-panel formation region.
[0012]
[Means for Solving the Problems]
According to the first aspect of the present invention, an insulating film is provided on a substrate having a panel forming region and a surrounding non-panel forming region, and an Al-based metal is provided under the insulating film in the panel forming region and the non-panel forming region. When manufacturing an active matrix type liquid crystal display panel in which a pixel electrode made of ITO is provided on the insulating film in the panel formation region, an ITO film is formed on the insulating film. Each of the plurality of connection pads made of an Al-based metal is formed through wet etching of the film to form the pixel electrode on the insulating film in the panel formation region and exposed through the opening formed in the insulating film. top and the ITO film is the remaining islands on the insulating film in the vicinity and forming an upper connection pad, the non-panel shaped Forming a protective film made of the ITO film on the entire said insulating film in the region is then that the was to remove by cutting the portion corresponding to the non-panel-forming region. According to the first aspect of the present invention, since the protective film made of the ITO film is formed on the entire insulating film in the non-panel forming region, even if there is a defect in the insulating film in the non-panel forming region. Thus, it is possible to prevent disconnection of the wiring under the defective portion. In this case, even if a protective film made of an ITO film is formed over the entire insulating film in the non-panel forming region, there is no problem because the portion corresponding to the non-panel forming region is subsequently cut and removed. According to a third aspect of the present invention, in the second aspect of the present invention, the connection pad is connected to a data signal line. According to a fourth aspect of the present invention, in the second aspect of the present invention, the connection pad is connected to a scanning signal line.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Next, a method for manufacturing an active matrix liquid crystal display panel according to an embodiment of the present invention will be described with reference to FIG. In this figure, the same parts as those in FIGS. 2 and 3 are denoted by the same reference numerals, and description thereof will be omitted as appropriate. In the case of manufacturing a liquid crystal display panel in this embodiment, before forming the ITO film for forming the
[0014]
Next, an ITO film is formed on the entire top surface. Next, a photoresist (not shown) is deposited on the deposited ITO film, exposed using a predetermined mask, developed with an etching solution of the photoresist, and only on the ITO film to be patterned. The photoresist remains. Then, using the remaining photoresist as a mask, the ITO film formed on the
[0015]
In the above method, when developing the photoresist, since the entire surface of the
[0016]
Further, in this embodiment, the upper
[0017]
In the above embodiment, the case where the
[0018]
【The invention's effect】
As described above, according to the present invention, since the protective film made of the ITO film is formed on the entire insulating film in the non-panel forming region, even if there is a defect in the insulating film in the non-panel forming region. Thus, it is possible to prevent disconnection of the wiring under the defective portion. In this case, even if a protective film made of an ITO film is formed over the entire insulating film in the non-panel forming region, there is no problem because the portion corresponding to the non-panel forming region is subsequently cut and removed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an essential part for explaining a method of manufacturing a liquid crystal display panel according to an embodiment of the present invention.
FIG. 2 is an equivalent circuit plan view in a state in which pixel electrodes and the like are formed on a glass substrate having a size corresponding to a plurality of liquid crystal display panels, for explaining a conventional example.
3 is a partial cross-sectional view of a specific structure of the liquid crystal display panel shown in FIG. 2;
[Explanation of symbols]
DESCRIPTION OF
Claims (3)
前記絶縁膜上にITO膜を成膜し、
このITO膜をウェットエッチングして、前記パネル形成領域における前記絶縁膜上に前記画素電極を形成し、前記絶縁膜に形成された開口部を介して露出されたAl系金属からなる複数の接続パッドの各々の上面およびその近傍における前記絶縁膜上に前記ITO膜を島状に残存させて上層接続パッドを形成するとともに、前記非パネル形成領域における前記絶縁膜上の全体に前記ITO膜よりなる保護膜を形成し、その後前記非パネル形成領域に対応する部分を切断して除去することを特徴とするアクティブマトリクス型液晶表示パネルの製造方法。An insulating film is provided on a substrate having a panel forming region and a surrounding non-panel forming region, and a wiring made of an Al-based metal is provided under the insulating film in the panel forming region and the non-panel forming region. In manufacturing an active matrix liquid crystal display panel in which a pixel electrode made of ITO is provided on the insulating film in the formation region,
An ITO film is formed on the insulating film,
The ITO film is wet- etched to form the pixel electrode on the insulating film in the panel formation region, and a plurality of connection pads made of an Al-based metal exposed through an opening formed in the insulating film Forming an upper layer connection pad by leaving the ITO film in an island shape on the insulating film on and in the vicinity of each upper surface, and protecting the whole of the ITO film on the insulating film in the non-panel forming region. A method of manufacturing an active matrix liquid crystal display panel, comprising: forming a film, and then cutting and removing a portion corresponding to the non-panel forming region.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000129660A JP3873164B2 (en) | 2000-04-28 | 2000-04-28 | Manufacturing method of active matrix type liquid crystal display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000129660A JP3873164B2 (en) | 2000-04-28 | 2000-04-28 | Manufacturing method of active matrix type liquid crystal display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001311926A JP2001311926A (en) | 2001-11-09 |
JP3873164B2 true JP3873164B2 (en) | 2007-01-24 |
Family
ID=18638898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000129660A Expired - Fee Related JP3873164B2 (en) | 2000-04-28 | 2000-04-28 | Manufacturing method of active matrix type liquid crystal display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3873164B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4375078B2 (en) * | 2004-03-26 | 2009-12-02 | カシオ計算機株式会社 | Reader |
KR100966430B1 (en) * | 2004-08-31 | 2010-06-28 | 엘지디스플레이 주식회사 | Soft bake apparatus including lift pins and method for soft baking using thereof |
-
2000
- 2000-04-28 JP JP2000129660A patent/JP3873164B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001311926A (en) | 2001-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3734891B2 (en) | Liquid crystal display device and method of manufacturing liquid crystal display device | |
JP3740514B2 (en) | Method for manufacturing fringe field drive mode liquid crystal display device | |
KR100321925B1 (en) | Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device | |
KR100475552B1 (en) | Liquid crystal display device and method for manufacturing the same | |
JP4131297B2 (en) | Manufacturing method of liquid crystal display device | |
US6436743B1 (en) | Method of preventing electrical shorts | |
JP4117369B2 (en) | Active matrix liquid crystal display device | |
JP3455506B2 (en) | Method for manufacturing thin film transistor liquid crystal display device | |
US6972819B2 (en) | Method of manufacturing IPS-LCD using 4-mask process | |
KR100288150B1 (en) | Method of Fabricating Liquid Crystal Display | |
US6025605A (en) | Aligned semiconductor structure | |
JP3600112B2 (en) | Manufacturing method of liquid crystal display device | |
KR100656900B1 (en) | a thin film transistor array panel for a liquid crystal display having an electrostatic protection structure and a manufacturing method thereof | |
JP3873164B2 (en) | Manufacturing method of active matrix type liquid crystal display panel | |
JP2001343659A (en) | Active matrix type liquid crystal display panel and method of manufacture | |
KR100769161B1 (en) | Liquid Crystal Display Device And Method For Fabricating The Same | |
KR20000014539A (en) | Lcd and manufacturing method thereof | |
KR100261976B1 (en) | Lcd and method for manufacturing the same | |
US6462793B1 (en) | Liquid crystal display device and method of fabricating the same | |
KR100495797B1 (en) | Thin film transistor substrate for liquid crystal display device using buffer layer and manufacturing method thereof | |
JP2002099225A (en) | Array substrate for display device and method of manufacturing for the same | |
KR100277501B1 (en) | LCD and its manufacturing method | |
KR19980050058A (en) | LCD and its manufacturing method | |
KR100759963B1 (en) | a liquid crystal display and a method for manufacturing a thin film transistor array panel thereof | |
KR100248855B1 (en) | Method for manufacturing active matrix panel and the same structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040409 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060413 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060823 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061009 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121102 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131102 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |