JP3871539B2

JP3871539B2 - Edge-emitting light emitting diode array

Info

Publication number: JP3871539B2
Application number: JP2001309709A
Authority: JP
Inventors: 光彦荻原; 真澄谷中; 幸夫中村; 広浜野
Original assignee: 株式会社沖デジタルイメージング; 株式会社沖データ
Priority date: 2001-10-05
Filing date: 2001-10-05
Publication date: 2007-01-24
Anticipated expiration: 2021-10-05
Also published as: JP2003115604A

Description

【０００１】
【発明の属する技術分野】
本発明は、電子写真式プリンタ等の光源として使用される端面発光型発光ダイオードアレイ（以下「端面発光型ＬＥＤアレイ」という。）に関するものである。
【０００２】
【従来の技術】
ＬＥＤアレイには表面発光型のものと端面発光型のものがあるが、近年、装置の小型化の要求により、縦型の実装が可能という特性を生かすことができる端面発光型ＬＥＤアレイが脚光を浴びている。このような端面発光型ＬＥＤアレイとしては、例えば、特開平７−２０２２６７号公報や特開平７−１９３２７７号公報に開示されたものがある。これらの端面発光型ＬＥＤアレイにおいては、不純物拡散領域をエッチング溝によって分離して、凸状の発光領域を複数個形成していた。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記したような従来の端面発光型ＬＥＤアレイは、複数の発光領域を形成するためにエッチング工程を用いていたので製造プロセスが複雑になり、端面発光型ＬＥＤアレイが高価なものになるという問題があった。
【０００４】
また、上記したような従来の端面発光型ＬＥＤアレイの表面には、エッチング溝による大きな起伏が存在し、表面が平坦ではないため、電極配線層の形成が困難であるという問題もあった。
【０００５】
そこで、本発明は、上記したような従来技術の課題を解決するためになされたものであり、その目的とするところは、表面がほぼ平坦であり簡単なプロセスで製造できる端面発光型ＬＥＤアレイを提供することにある。
【０００６】
【課題を解決するための手段】
本発明に係る端面発光型ＬＥＤアレイは、基板と、前記基板上に積層され、その最上層にコンタクト層を備えた半導体エピタキシャル層と、前記半導体エピタキシャル層に含まれる第１導電型の層に形成された複数個の第２導電型半導体領域と、前記複数個の第２導電型半導体領域のそれぞれに電気的に接続された複数個の第２導電側電極と、前記第１導電型の層に電気的に接続された第１導電側電極とを有し、前記第２導電型半導体領域の界面で発生した光を前記半導体エピタキシャル層の端面から放出させるものであって、前記複数個の第２導電型半導体領域が、前記半導体エピタキシャル層の主面の所定範囲から第２導電型不純物を拡散させて形成された領域であり、前記複数個の第２導電側電極の各々が、対応する前記複数個の第２導電型半導体領域の上面のほぼ全域を覆うように形成され、前記コンタクト層は、前記複数個の第２導電型半導体領域の各々の境界より内側に設けられた第２導電型の島部と、前記第２導電型半導体領域に接しない範囲に位置する第１導電型コンタクト部とに分離されて設けられ、前記複数個の第２導電側電極は、各々対応する前記第２導電型の島部を介して前記第２導電型半導体領域と電気的に接続されていることを特徴としている。
【０００７】
また、本発明に係る端面発光型ＬＥＤアレイにおいては、前記第１導電型の層が、第１導電型の活性層と、前記活性層の上面及び下面の少なくとも一方の面に備えられた第１導電型のクラッド層とを含むように構成することができる。
【０００８】
また、本発明に係る端面発光型ＬＥＤアレイにおいては、前記活性層が、Ａｌ_ｙＧａ_１−ｙＡｓ層（０＜ｙ＜１）であり、前記クラッド層が、Ａｌ_ｘＧａ_１−ｘＡｓ層（０＜ｘ＜１）であり、ｘ＞ｙであるように構成することができる。
【０００９】
また、本発明に係る端面発光型ＬＥＤアレイにおいては、前記半導体エピタキシャル層が、ＧａＩｎＡｓＰ化合物又はＡｌＧａＡｓＰ化合物から構成されるようにしてもよい。
【００１０】
また、本発明に係る端面発光型ＬＥＤアレイにおいては、前記基板が半絶縁性又は第２導電型の半導体基板であり、前記半導体エピタキシャル層が前記基板上に備えられた半絶縁性又は第２導電型のバッファ層を含むように構成してもよい。また、前記基板が第１導電型の半導体基板であって、該第１導電型の半導体基板と前記第１導電型の活性層の間に半絶縁性又は第２導電型の半導体層を設けてもよい。
【００１１】
また、本発明に係る端面発光型ＬＥＤアレイにおいては、前記第２導電型半導体領域が前記半導体エピタキシャル層の端面に達しており、前記第２導電型半導体領域の端面を覆う保護膜を有するように構成してもよい。
【００１２】
また、本発明に係る端面発光型ＬＥＤアレイにおいては、前記半導体エピタキシャル層が複数のブロックから構成され、前記複数のブロックのそれぞれが所定個数の前記第２導電型半導体領域を含むように前記半導体エピタキシャル層を分離する素子分離領域を有するように構成してもよい。
【００１３】
また、本発明に係る端面発光型ＬＥＤアレイにおいては、前記半導体エピタキシャル層に拡散されている第１導電型不純物がＳｉであり、前記第２導電型半導体領域に拡散されている第２導電型不純物がＺｎであるように構成することができる。
【００１５】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態に係る端面発光型ＬＥＤアレイ１００の一部を概略的に示す平面図である。また、図２は、図１をＳ_２−Ｓ_２線で切った面を概略的に示す断面図であり、図３は、図１をＳ_３−Ｓ_３線で切った面を概略的に示す断面図であり、図４は、図１をＳ_４−Ｓ_４線で切った面を概略的に示す断面図である。
【００１６】
図２から図４までに示されるように、端面発光型ＬＥＤアレイ１００は、半絶縁性の半導体基板１０１上に半導体エピタキシャル層を積層させて構成されたエピタキシャルウエハ（以下「エピウエハ」という。）１０２を有している。
【００１７】
図２から図４までに示されるように、エピウエハ１０２は、半導体基板１０１上に形成された半絶縁性のバッファ層１０３と、このバッファ層１０３上に形成された第１導電型の下部クラッド層１０４と、この下部クラッド層１０４上に形成された第１導電型の活性層１０５と、この活性層１０５上に形成された第１導電型の上部クラッド層１０６と、この上部クラッド層１０６上に形成され、電極とのオーミックコンタクトを形成するための第１導電型のコンタクト層１０７とを有している。第１の実施形態においては、第１導電型はｎ型であり、第２導電型はｐ型である。
【００１８】
半導体基板１０１は、例えば、半絶縁性のｎ型ＧａＡｓ基板であり、バッファ層１０３は、例えば、半絶縁性ＧａＡｓエピタキシャル層（以下「ＧａＡｓバッファ層」という。）である。ただし、半導体基板１０１を、ｐ型ＧａＡｓ基板とし、バッファ層１０３を、ｐ型ＧａＡｓエピタキシャル層とすることもできる。また、前記半導体基板がｎ型ＧａＡｓ基板で、該半導体基板と前記ｎ型の活性層の間に半絶縁性又はｐ型半導体層を設けることもできる。
【００１９】
下部クラッド層１０４は、例えば、ｎ型Ａｌ_ｘＧａ_１−ｘＡｓエピタキシャル層（以下「ｎ型Ａｌ_ｘＧａ_１−ｘＡｓクラッド層」という。）であり、活性層１０５は、例えば、ｎ型Ａｌ_ｙＧａ_１−ｙＡｓエピタキシャル層（以下「ｎ型Ａｌ_ｙＧａ_１−ｙＡｓ活性層」という。）である。また、上部クラッド層１０６は、例えば、ｎ型Ａｌ_ｚＧａ_１−ｚＡｓエピタキシャル層（以下「ｎ型Ａｌ_ｚＧａ_１−ｚＡｓクラッド層」という。）であり、コンタクト層１０７は、例えば、ｎ型ＧａＡｓエピタキシャル層である。ここで、０＜ｘ＜１、０＜ｙ＜１、０＜ｚ＜１であり、ｙ＜ｘ、ｙ＜ｚである。また、ｘ＝ｚである場合と、ｘ≠ｚである場合とがある。第１導電型不純物は、例えば、Ｓｉである。また、各半導体エピタキシャル層は、ＭＯＣＶＤ（有機金属化学気相蒸着）法により形成することができる。
【００２０】
また、図２又は図３に示されるように、エピウエハ１０２は、半導体エピタキシャル層の主面の所定範囲（第２導電型半導体領域１０８が形成される領域の上部）から第２導電型不純物を拡散させて形成された領域であって、少なくとも活性層１０５に達するように形成された複数個（図２には１個、図３には２個を示す。）の第２導電型半導体領域１０８を有している。第２導電型半導体領域１０８のフロント面１０８ａは、活性層１０５内にある。ここで、第２導電型不純物は、例えば、Ｚｎである。
【００２１】
また、図４に示されるように、エピウエハ１０２は、半導体エピタキシャル層の主面の所定範囲（素子分離領域１０９が形成される領域の上部）から第２導電型不純物を拡散させて形成された素子分離領域１０９を有している。素子分離領域１０９は、半導体エピタキシャル層が電気的に絶縁された複数のブロック（図１における１２０）から構成され、複数のブロック１２０のそれぞれが所定個数の第２導電型半導体領域１０８（図１における発光部１０８ｂに相当する。）を含むように半導体エピタキシャル層を分離している。ここで、第２導電型不純物は、例えば、Ｚｎ又は炭素である。素子分離領域１０９は、少なくとも第２導電型半導体領域１０８より深く形成されている。図４においては、素子分離領域１０９は、半導体基板１０１の上面に達する深さに形成されている。ただし、素子分離領域１０９をバッファ層１０３の上面に達する深さに形成してもよい。また、素子分離領域１０９はエッチング溝で形成することもできる。
【００２２】
また、図２から図４までに示されるように、端面発光型ＬＥＤアレイ１００は、コンタクト層１０７上に形成された第１導電側電極１１０と、第１導電側電極１１０、コンタクト層１０７、及び上部クラッド層１０６の表面を覆う層間絶縁膜１１１と、第２導電型半導体領域１０８上に形成された第２導電型のコンタクト層の島１１２と、層間絶縁膜１１１及びコンタクト層の島１１２の上に形成された第２導電側電極１１３とを有している。図２及び図３に示されるように、コンタクト層の島１１２は、コンタクト層１０７がエッチング除去された領域（エッチング領域）１０７ａによって、第１導電型のコンタクト層１０７と離間している。コンタクト層の島１１２は、第２導電型不純物のドーピングによって第２導電型に構成されている。また、図１に示されるように、第２導電側電極１１３の各々は幅広に形成されており、少なくとも対応する複数個の第２導電型半導体領域１０８の上面のほぼ全域を覆うように形成されている。これは、第２導電型半導体領域１０８で発生した光を第２導電側電極１１３で反射して、エピウエハ１０２の端面から光Ｌ_ＯＵＴを放出させるためである。
【００２３】
また、図１に示されるように、端面発光型ＬＥＤアレイ１００の各ブロック１２０は、複数（図１においては８個）の発光部１０８ｂ（第２導電型半導体領域１０８）を含んでいる。図１に示されるように、端面発光型ＬＥＤアレイ１００の各ブロック１２０には、第１導電側電極１１０と、この第１導電側電極１１０に接続された第１導電側の電極線１１０ａと、この電極線１１０ａに接続されたワイヤボンディング用の電極パッド１１０ｂが備えられている。また、図１に示されるように、端面発光型ＬＥＤアレイ１００には、複数のブロック１２０に共通する複数本（図１においては８本）の共通配線１１４と、発光部１０８ｂ及び共通配線１１４に接続された第２導電側の電極線１１３ａと、この電極線１１３ａに接続されたワイヤボンディング用の電極パッド１１３ｂが備えられている。なお、図１には、層間絶縁膜１１１を描いていないが、共通配線１１４と電極線１１３ａとを接続するための層間絶縁膜１１１の開口部１１１ａは描いている。
【００２４】
図５は、本発明の第１の実施形態に係る端面発光型ＬＥＤアレイ１００の第２導電型半導体領域１０８の形成工程を示す断面図である。図５は、図１をＳ_２―Ｓ_２線で切る面に対応する。したがって、図５において、図２の構成要素と同一の構成要素には同じ符号を付す。
【００２５】
図５に示されるように、第２導電型半導体領域１０８の形成に際しては、エピウエハ１０２を用いる。半導体エピタキシャル層のコンタクト層１０７の上面にマスク２０１を形成する。マスク２０１は、第２導電型半導体領域１０８が形成される部分（コンタクト層の島１１２が形成される部分）に開口部２０１ａを有する。マスク２０１は、例えば、酸化膜又は窒化膜等の誘電体膜である。
【００２６】
次に、マスク２０１が形成された半導体エピタキシャル層上に第２導電型不純物を含む拡散源膜２０２を形成する。拡散源膜２０２は、例えば、ＺｎＳｉＯ_２等のようなＺｎを含む膜である。
【００２７】
次に、拡散源膜２０２上にアニールキャップ膜２０３を形成する。アニールキャップ膜２０３は、例えば、酸化膜又は窒化膜等の誘電体膜である。
【００２８】
その後、マスク２０１、拡散源膜２０２、及びアニールキャップ膜２０３を備えたエピウエハ１０２をアニールし、拡散源膜２０２に含まれる第２導電型不純物（例えば、Ｚｎ）をマスク２０１の開口部２０１ａを通して半導体エピタキシャル層に拡散させて第２導電型半導体領域１０８（図２に示される）を形成する。
【００２９】
図６は、本発明の第１の実施形態に係る端面発光型ＬＥＤアレイ１００の素子分離領域１０９の形成工程を示す断面図である。図６は、図１をＳ_４―Ｓ_４線で切る面に対応する。したがって、図６において、図４の構成要素と同一の構成要素には同じ符号を付す。
【００３０】
図６に示されるように、素子分離領域１０９の形成工程は、第２導電型不純物の拡散深さ及び拡散領域を除いて、第２導電型半導体領域１０８の形成工程と同様に行われる。なお、素子分離領域１０９の形成は、第２導電型半導体領域１０８の形成と別の工程で行うことができる。ただし、素子分離領域１０９の形成を、第２導電型半導体領域１０８の形成と同じ工程で行うこともできる。この場合には、第２導電型半導体領域１０８の形成領域と素子分離領域１０９の形成領域の両方に開口部２０１ａ及び２０１ｂを有するマスク２０１を用い、かつ、拡散領域の浅い第２導電型半導体領域１０８の形成領域に拡散制限膜（図示せず）を設け、その上に拡散源膜２０１を形成してアニール工程を施せばよい。
【００３１】
また、エピウエハ１０２は、下部クラッド層１０４のエネルギーバンドギャップをＥｇ（１０４）とし、活性層１０５のエネルギーバンドギャップをＥｇ（１０５）とし、上部クラッド層１０６のエネルギーバンドギャップをＥｇ（１０６）としたときに、
Ｅｇ（１０４）＞Ｅｇ（１０５） …（１）
Ｅｇ（１０６）＞Ｅｇ（１０５） …（２）
の条件を満たすように構成されている。ＡｌＧａＡｓ半導体エピタキシャル層のエネルギーバンドギャップはＡｌの組成比に応じて変化するので、Ａｌの組成比を調整することによって条件（１）及び（２）を満足させることができる。
【００３２】
また、エピウエハ１０２は、下部クラッド層１０４内における第２導電型不純物の拡散速度をＶ（１０４）とし、上部クラッド層１０６における第２導電型不純物の拡散速度をＶ（１０６）としたときに、
Ｖ（１０６）＜Ｖ（１０４） …（３）
の条件を満たすように構成されている。ＡｌＧａＡｓ半導体エピタキシャル層を使用し、第２導電型不純物としＺｎを使用する場合には、Ａｌの組成比が大きいほどＺｎ拡散速度が大きい。このため、上部クラッド層１０６であるｎ型Ａｌ_ｚＧａ_１−ｚＡｓクラッド層におけるＺｎの拡散速度をＶ_Ｚｎ（１０６）とし、下部クラッド層１０４であるｎ型Ａｌ_ｘＧａ_１−ｘＡｓクラッド層におけるＺｎの拡散速度をＶ_Ｚｎ（１０４）としたときに、
Ｖ_Ｚｎ（１０６）＜Ｖ_Ｚｎ（１０４） …（４）
の条件を満たすためには、ｚ＜ｘの条件を満足させればよい。このような条件（３）又は（４）を満足させて下部クラッド層１０４における拡散速度を早くした場合には、上部クラッド層１０６及び活性層１０５を通して進入した不純物を下部クラッド層１０４において容易に拡散させることができるので素子分離領域１０９の深さを容易に深くすることができる。
【００３３】
エネルギーバンドギャップに関する条件（１）及び（２）並びに拡散速度に関する条件（３）又は（４）を満たす組成としては、例えば、ｘ＝０．６、ｙ＝０．１５、ｚ＝０．４がある。すなわち、下部クラッド層（ｎ型Ａｌ_ｘＧａ_１−ｘＡｓクラッド層）１０４をｎ型Ａｌ_０．６Ｇａ_０．４Ａｓ層とし、活性層（ｎ型Ａｌ_ｙＧａ_１−ｙＡｓ活性層１０５）をｎ型Ａｌ_０．１５Ｇａ_０．８５Ａｓ層とし、上部クラッド層（ｎ型Ａｌ_ｚＧａ_１−ｚＡｓクラッド層）１０６をｎ型Ａｌ_０．４Ｇａ_０．６Ａｓ層とすることによって、条件（１）及び（２）を満たすことができる。ただし、必ずしもｘ＝ｚである必要はない。
【００３４】
図７は、第１の実施形態に係る端面発光型ＬＥＤアレイ１００の回路図である。図７において、１０９は素子分離領域、１１０ｂは第１導電側の電極パッド、１１３ｂは第２導電側の電極パッド、１１４は共通配線、１２０（ＢＬ_１〜ＢＬ_８）はブロック、ｄ_１〜ｄ_８はＬＥＤ（図１の発光部１０８ｂ）を示す。図４には、８個のブロックＢＬ_１〜ＢＬ_８、及び、各ブロック毎の８個のＬＥＤｄ_１〜ｄ_８が示されているが、ブロック数及び各ブロック毎のＬＥＤ数は８個に限定されない。
【００３５】
図７においてブロックＢＬ_１にあるＬＥＤｄ_１を点灯させる場合には、ブロックＢＬ_１にあるｐ側の電極１１３ｂからブロックＢＬ_１にあるｎ側の電極パッド１１０ｂに電流を流す。また、ブロックＢＬ_１にあるＬＥＤｄ_２を点灯させる場合には、ブロックＢＬ_２にあるｐ側電極１１３ｂからブロックＢＬ_１にあるｎ側の電極パッド１１０ｂに電流を流す。このように、各ブロックＢＬ_１〜ＢＬ_８のＬＥＤｄ_１〜ｄ_８の点灯・非点灯をマトリクス駆動させることができる。
【００３６】
各ｎ型領域のブロック１２０は素子分離領域１０９によって電気的に絶縁された分離構造となっているので、複数のＬＥＤが結線されているｐ側の電極パッド１１３ｂを選択してもｎ側の電極パッド１１０ｂが選択されたｎ型領域ブロック内にあるＬＥＤのみを点灯させることができる。ｎ側の電極パッド１１０ｂとｐ側の電極パッド１１３ｂとの間に順方向電圧を印加すると、第２導電型半導体領域１０８とｎ型領域との間のｐｎ接合を介して、ｐ側領域であるＺｎ拡散領域（第２導電型半導体領域１０８）に少数キャリアとしての電子が注入され、ｎ側領域に少数キャリアとしての正孔が注入される。ＧａＡｓコンタクト層１０７にはエッチング領域１０７ａによりｐｎ接合が存在しない。ＧａＡｓのエネルギーバンドギャップはＡｌ_ｙＧａ_１−ｙＡｓのエネルギーバンドギャップよりも小さいので、ＧａＡｓ層内にｐｎ接合が形成されている場合には、ＧａＡｓ層内に形成されているｐｎ接合を介してキャリアの注入が起こる。この場合には、発光はＧａＡｓ層での発光が主となってしまうので、Ａｌ_ｙＧａ_１−ｙＡｓのエネルギーバンドギャップに相当した発光波長の光が得られなくなる。第１の実施形態のエピウエハ１０２を用いた端面発光型ＬＥＤアレイ１００においては、エッチング領域１０７ａを設けたことにより、表面のＧａＡｓ層へのキャリアの注入はない。
【００３７】
一方、上部クラッド層１０６のエネルギーバンドギャップＥｇ（１０６）は活性層１０５のエネルギーバンドギャップＥｇ（１０５）よりも大きくしてあるため、少数キャリアは活性層１０５内のｐｎ接合を介してのみ注入される。また、活性層内のｐｎ接合を介して注入された正孔及び電子は、下部クラッド層１０４と活性層１０５の界面に存在するエネルギー障壁及び上部クラッド層１０６と活性層１０５の界面に存在するエネルギー障壁によって下部クラッド層１０４及び上部クラッド層１０６へは拡散できない。すなわち、注入キャリアは活性層１０５内に閉じ込められ、発光効率が高くなる。また、光の発光波長は活性層１０５のＡｌ組成で決まるエネルギーバンドギャップに相当する発光波長となる。
【００３８】
以上に説明したように、第１の実施形態に係る端面発光型ＬＥＤアレイ１００においては、複数の第２導電型半導体領域１０８が半導体エピタキシャル層の主面の所定範囲から第２導電型不純物を拡散させて形成された領域であるので、複数の第２導電型半導体領域１０８の形成にエッチング工程が不要となり、製造プロセスの簡素化、ひいては製造コストの削減を図ることができる。
【００３９】
また、第１の実施形態に係る端面発光型ＬＥＤアレイ１００においては、第２導電型半導体領域１０８の上面を幅広く第２導電側電極１１３で被覆しているので、第２導電側電極で反射した光を端面から取り出すことができる。
【００４０】
また、第１の実施形態の端面発光型ＬＥＤアレイ１００においては、発光領域１０８ｂ上面を幅広く第２導電側電極１１３で被覆しているため、活性層１０５内の接合部全面に電流が広がる。そのため、Ｚｎ拡散領域である第２導電型半導体領域１０８の深さを浅くすることができ、活性層１０５の厚さを非常に薄くできる。例えば、Ｚｎ拡散深さを０．２μｍ、活性層の厚さを０．４μｍと非常に薄くできる。上面方向へ放出された光の薄い活性層１０５内における吸収は少ないため、上面方向に放射され第２導電側電極１１３で反射した光を効率よく端面から取り出すことができる。また、半導体エピタキシャル層の厚さを非常に薄くすることにより、半導体ウエハの低コスト化も実現できる。さらに、Ｚｎ拡散がほぼ単一組成の半導体層への拡散となるため非常に高精度な拡散制御が可能となり、０．２μｍのような非常に浅い拡散の場合でもばらつきを小さく制御することができる。
【００４１】
また、第１の実施形態の端面発光型ＬＥＤアレイ１００においては、ＬＥＤアレイチップの端面から光を取り出す構造としたので、即ち、光取り出し領域を電極によって被覆されない端面としたので、電極加工ばらつきに起因する発光強度の変動が生じない。さらに、電極コンタクトの面積を大きくとれるため、ＬＥＤを高密度に集積してＬＥＤのサイズが小さくなった場合でも良好な電極コンタクトを形成できる。
【００４２】
なお、上記説明においては、下部クラッド層１０４が第１導電型である場合について説明したが、下部クラッド層１０４を半絶縁性又はノンドープ又は第２導電型としてもよい。また、上記説明においては、半導体材料として、Ａｌ_ｔＧａ_１−ｔＡｓ（ｔ≧０）を用いた場合について述べたが、発光素子を形成できる半導体材料であれば、ＧａＩｎＡｓＰ又はＡｌＧａＡｓＰ等のような他の半導体材料を用いてもよい。
【００４３】
第２の実施形態
図８は、本発明の第２の実施形態に係る端面発光型ＬＥＤアレイ２００を概略的に示す断面図である。図８は、図１をＳ_２−Ｓ_２線で切った面に相当する。図８において、図２と同一又は対応する構成には、同一の符号を付す。
【００４４】
第２の実施形態に係る端面発光型ＬＥＤアレイ２００は、第２導電型半導体領域１０８が半導体エピタキシャル層の端面（図８における側面）に達しており、第２導電型半導体領域１０８である半導体エピタキシャル層の端面を覆う保護膜１３０を有する点のみが、上記第１の実施形態に係る端面発光型ＬＥＤアレイ１００と相違する。保護膜１３０としては、ガラス膜、窒化珪素膜、又は、樹脂膜等が用いられる。保護膜１３０を設けた場合には、第２導電型不純物拡散層１０８を発光端面まで延在させた形状とすることができるので、発光した光が活性層１０５に再吸収されにくくなり、発光強度を向上させることができる。なお、第２の実施形態において、上記以外の点は、上記第１の実施形態と同じである。
【００４５】
第３の実施形態
図９は、本発明の第３の実施形態に係る端面発光型ＬＥＤアレイ３００を概略的に示す断面図である。図９は、図１をＳ_３−Ｓ_３線で切った面に相当する。図９において、図３と同一又は対応する構成には、同一の符号を付す。
【００４６】
第３の実施形態に係る端面発光型ＬＥＤアレイ３００は、図３における上部クラッド層１０６を備えていない点のみが、上記第１又は第２の実施形態に係る端面発光型ＬＥＤアレイ１００又は２００と相違する。第３の実施形態においては、半導体エピタキシャル層の厚さを薄くすることができ、Ｚｎ拡散領域の活性層内の深さを浅くすることが容易なため、Ｚｎ拡散領域へ注入される少数キャリアである電子の密度を高くすることができる。したがって、より一層発光効率を高くできる。なお、第３の実施形態において、上記以外の点は、上記第１又は第２の実施形態と同じである。
【００４７】
第４の実施形態
図１０は、本発明の第４の実施形態に係る端面発光型ＬＥＤアレイ４００を概略的に示す断面図である。図１０は、図１をＳ_３−Ｓ_３線で切った面に相当する。図１０において、図３と同一又は対応する構成には、同一の符号を付す。
【００４８】
第４の実施形態に係る端面発光型ＬＥＤアレイ４００は、図３における下部クラッド層１０４を備えていない点のみが、上記第１又は第２の実施形態に係る端面発光型ＬＥＤアレイ１００又は２００と相違する。なお、第４の実施形態において、上記以外の点は、上記第１又は第２の実施形態と同じである。
【００４９】
第５の実施形態
図１１は、本発明の第５の実施形態に係る端面発光型ＬＥＤアレイ５００を概略的に示す断面図である。図１１は、図１をＳ_２−Ｓ_２線で切った面に相当する。図１１において、図２と同一又は対応する構成には、同一の符号を付す。
【００５０】
第５の実施形態に係る端面発光型ＬＥＤアレイ５００は、第２導電型半導体領域１０８のフロント面１０８ａが下部クラッド層１０３の中にまで達している点のみが、上記第１又は第２の実施形態に係る端面発光型ＬＥＤアレイ１００又は２００と相違する。なお、第５の実施形態において、上記以外の点は、上記第１又は第２の実施形態と同じである。
【００５１】
第６の実施形態
図１２は、本発明の第６の実施形態に係る端面発光型ＬＥＤアレイ６００を概略的に示す断面図である。図１２は、図１をＳ_３−Ｓ_３線で切った面に相当する。また、図１３は、本発明の第６の実施形態に係る端面発光型ＬＥＤアレイ６００を概略的に示す平面である。図１２において、図３と同一又は対応する構成には、同一の符号を付す。
【００５２】
第６の実施形態に係る端面発光型ＬＥＤアレイ６００は、第１導電側電極１１０を第１導電型半導体基板６０１の下面に備えた点が、上記第１又は第２の実施形態に係る端面発光型ＬＥＤアレイ１００又は２００と相違する。この場合には、ＬＥＤアレイチップの上面に第１導電側電極をなくすることができるので、例えば、図１３に示されるように、第２導電側の電極パッド１１３ｂを発光領域毎に形成することが可能になる。なお、第６の実施形態において、上記以外の点は、上記第１又は第２の実施形態と同じである。また、他の実施形態のＬＥＤアレイに、図１２に示されるような、基板６０１下面の第１導電側電極を設けることもできる。
【００５３】
第７の実施形態
図１４は、本発明の第７の実施形態に係る端面発光型ＬＥＤアレイ７００を概略的に示す断面図である。図１４は、図１をＳ_３−Ｓ_３線で切った面に相当する。図１４において、図３と同一又は対応する構成には、同一の符号を付す。
【００５４】
第７の実施形態に係る端面発光型ＬＥＤアレイ７００は、図３におけるバッファ層１０３と下部クラッド層１０４との間に半導体層１２１を備えている点のみが、上記第１又は第２の実施形態に係る端面発光型ＬＥＤアレイ１００又は２００と相違する。
【００５５】
また、図１５は、本発明の第７の実施形態に係る端面発光型ＬＥＤアレイの変形例７０１を概略的に示す断面図である。図１５は、図１をＳ_３−Ｓ_３線で切った面に相当する。図１５において、図１４と同一又は対応する構成には、同一の符号を付す。端面発光型ＬＥＤアレイ７０１は、図３における上部クラッド層１０６とコンタクト層１０７との間に半導体層１２２を備えている点のみが、図１４の端面発光型ＬＥＤアレイ７００と相違する。
【００５６】
半導体層１２１又は１２２は、第１導電型領域或いは第２導電型領域の導通層としての機能、又は、層間の絶縁層としての機能を持たせることができる。なお、第７の実施形態において、上記以外の点は、上記第１又は第２の実施形態と同じである。
【００５７】
【発明の効果】
以上に説明したように、本発明の端面発光型ＬＥＤアレイによれば、複数の第２導電型半導体領域が半導体エピタキシャル層の主面の所定範囲から第２導電型不純物を拡散させて形成された領域であるので、複数の第２導電型半導体領域の形成にエッチング工程が不要となり、製造プロセスの簡素化、ひいては製造コストの削減を図ることができるという効果がある。
【００５８】
また、本発明の端面発光型ＬＥＤアレイにおいては、第２導電型半導体領域の上面を幅広く第２導電側電極で被覆しているので、第２導電側電極で反射した光を効率よく端面から取り出すことができるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る端面発光型ＬＥＤアレイの一部を概略的に示す平面図である。
【図２】図１をＳ_２−Ｓ_２線で切った面を概略的に示す断面図である。
【図３】図１をＳ_３−Ｓ_３線で切った面を概略的に示す断面図である。
【図４】図１をＳ_４−Ｓ_４線で切った面を概略的に示す断面図である。
【図５】本発明の第１の実施形態に係る端面発光型ＬＥＤアレイの第２導電型半導体領域の形成工程を示す断面図である。
【図６】本発明の第１の実施形態に係る端面発光型ＬＥＤアレイの素子分離領域の形成工程を示す断面図である。
【図７】本発明の第１の実施形態に係る端面発光型ＬＥＤアレイの回路図である。
【図８】本発明の第２の実施形態に係る端面発光型ＬＥＤアレイを概略的に示す断面図である。
【図９】本発明の第３の実施形態に係る端面発光型ＬＥＤアレイを概略的に示す断面図である。
【図１０】本発明の第４の実施形態に係る端面発光型ＬＥＤアレイを概略的に示す断面図である。
【図１１】本発明の第５の実施形態に係る端面発光型ＬＥＤアレイを概略的に示す断面図である。
【図１２】本発明の第６の実施形態に係る端面発光型ＬＥＤアレイを概略的に示す断面図である。
【図１３】本発明の第６の実施形態に係る端面発光型ＬＥＤアレイの一部を概略的に示す平面図である。
【図１４】本発明の第７の実施形態に係る端面発光型ＬＥＤアレイを概略的に示す断面図である。
【図１５】本発明の第７の実施形態に係る端面発光型ＬＥＤアレイの変形例を概略的に示す断面図である。
【符号の説明】
１００，２００，３００，４００，５００，６００，７００，７０１端面発光型ＬＥＤアレイ、１０１，６０１半導体基板、１０２エピタキシャルウエハ（エピウエハ）、１０３バッファ層、１０４下部クラッド層、１０５活性層、１０６上部クラッド層、１０７コンタクト層、１０７ａエッチング領域、１０８第２導電型半導体領域、１０８ａ拡散領域のフロント面、１０８ｂ発光部、１０９素子分離領域、１０９ａ素子分離領域が形成される領域、１１０第１導電側電極、１１０ａ第１導電側の電極線、１１０ｂ第１導電側の電極パッド、１１１層間絶縁膜、１１１ａ層間絶縁膜の開口部、１１２第２導電型コンタクト層の島、１１３第２導電側電極、１１３ａ第２導電側の電極線、１１３ｂ第２導電側の電極パッド、１１４共通配線、１２０（ＢＬ_１〜ＢＬ_８）ブロック、１３０保護膜、２０１マスク、２０１ａ，２０１ｂマスクの開口部、２０２拡散源膜、２０３アニールキャップ膜。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an edge-emitting light-emitting diode array (hereinafter referred to as “edge-emitting LED array”) used as a light source for an electrophotographic printer or the like.
[0002]
[Prior art]
There are two types of LED arrays: surface-emitting type and edge-emitting type. In recent years, edge-emitting type LED arrays that can take advantage of the feature of being vertically mountable due to the demand for downsizing of devices have attracted attention. I'm bathing. Examples of such edge-emitting LED arrays include those disclosed in JP-A-7-202267 and JP-A-7-193277. In these edge-emitting LED arrays, the impurity diffusion regions are separated by etching grooves to form a plurality of convex light emitting regions.
[0003]
[Problems to be solved by the invention]
However, since the conventional edge-emitting LED array as described above uses an etching process to form a plurality of light-emitting regions, the manufacturing process becomes complicated, and the edge-emitting LED array becomes expensive. There was a problem.
[0004]
In addition, since the surface of the conventional edge-emitting LED array as described above has large undulations due to the etching grooves and the surface is not flat, it is difficult to form an electrode wiring layer.
[0005]
Accordingly, the present invention has been made to solve the above-described problems of the prior art, and an object of the present invention is to provide an edge-emitting LED array that has a substantially flat surface and can be manufactured by a simple process. It is to provide.
[0006]
[Means for Solving the Problems]
An edge-emitting LED array according to the present invention is laminated on a substrate and the substrate. With a contact layer on the top layer A semiconductor epitaxial layer, a plurality of second conductivity type semiconductor regions formed in a first conductivity type layer included in the semiconductor epitaxial layer, and electrically connected to each of the plurality of second conductivity type semiconductor regions A plurality of second conductive side electrodes and a first conductive side electrode electrically connected to the first conductive type layer, and generating light generated at an interface of the second conductive type semiconductor region. A region which is emitted from an end face of the semiconductor epitaxial layer, and wherein the plurality of second conductivity type semiconductor regions are formed by diffusing second conductivity type impurities from a predetermined range of the main surface of the semiconductor epitaxial layer. Each of the plurality of second conductive side electrodes is formed to cover substantially the entire upper surface of the corresponding plurality of second conductive type semiconductor regions, The contact layer is located in a region not in contact with the second conductivity type semiconductor region and a second conductivity type island portion provided inside each boundary of the plurality of second conductivity type semiconductor regions. The plurality of second conductive side electrodes are provided separately from the conductive type contact portions, and each of the plurality of second conductive side electrodes is electrically connected to the second conductive type semiconductor region via the corresponding second conductive type island portion. The It is characterized by being.
[0007]
In the edge-emitting LED array according to the present invention, the first conductivity type layer is provided on the first conductivity type active layer and at least one of the upper surface and the lower surface of the active layer. And a conductive type cladding layer.
[0008]
In the edge-emitting LED array according to the present invention, the active layer is made of Al. _y Ga _1-y As layer (0 <y <1), and the cladding layer is made of Al _x Ga _1-x As layer (0 <x <1) and x> y can be configured.
[0009]
In the edge-emitting LED array according to the present invention, the semiconductor epitaxial layer may be composed of a GaInAsP compound or an AlGaAsP compound.
[0010]
In the edge-emitting LED array according to the present invention, the substrate is a semi-insulating or second conductivity type semiconductor substrate, and the semiconductor epitaxial layer is provided on the substrate. It may be configured to include a type buffer layer. The substrate is a first conductivity type semiconductor substrate, and a semi-insulating or second conductivity type semiconductor layer is provided between the first conductivity type semiconductor substrate and the first conductivity type active layer. Also good.
[0011]
In the edge-emitting LED array according to the present invention, the second conductivity type semiconductor region reaches the end surface of the semiconductor epitaxial layer, and has a protective film covering the end surface of the second conductivity type semiconductor region. It may be configured.
[0012]
In the edge-emitting LED array according to the present invention, the semiconductor epitaxial layer includes a plurality of blocks, and each of the plurality of blocks includes a predetermined number of the second conductivity type semiconductor regions. An element isolation region that separates layers may be provided.
[0013]
In the edge-emitting LED array according to the present invention, the first conductivity type impurity diffused in the semiconductor epitaxial layer is Si and the second conductivity type impurity diffused in the second conductivity type semiconductor region. Can be configured to be Zn.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
First embodiment
FIG. 1 is a plan view schematically showing a part of an edge-emitting LED array 100 according to the first embodiment of the present invention. Also, FIG. 2 replaces FIG. ₂ -S ₂ FIG. 3 is a cross-sectional view schematically showing a plane cut by a line, and FIG. ₃ -S ₃ FIG. 4 is a cross-sectional view schematically showing a plane cut by a line, and FIG. ₄ -S ₄ It is sectional drawing which shows the surface cut | disconnected by the line roughly.
[0016]
As shown in FIGS. 2 to 4, the edge-emitting LED array 100 is an epitaxial wafer (hereinafter referred to as “epi wafer”) 102 formed by laminating a semiconductor epitaxial layer on a semi-insulating semiconductor substrate 101. have.
[0017]
As shown in FIGS. 2 to 4, the epi-wafer 102 includes a semi-insulating buffer layer 103 formed on the semiconductor substrate 101 and a first conductivity type lower cladding layer formed on the buffer layer 103. 104, a first conductivity type active layer 105 formed on the lower clad layer 104, a first conductivity type upper clad layer 106 formed on the active layer 105, and an upper clad layer 106 And a first conductivity type contact layer 107 for forming an ohmic contact with the electrode. In the first embodiment, the first conductivity type is n-type, and the second conductivity type is p-type.
[0018]
The semiconductor substrate 101 is, for example, a semi-insulating n-type GaAs substrate, and the buffer layer 103 is, for example, a semi-insulating GaAs epitaxial layer (hereinafter referred to as “GaAs buffer layer”). However, the semiconductor substrate 101 may be a p-type GaAs substrate, and the buffer layer 103 may be a p-type GaAs epitaxial layer. The semiconductor substrate may be an n-type GaAs substrate, and a semi-insulating or p-type semiconductor layer may be provided between the semiconductor substrate and the n-type active layer.
[0019]
The lower cladding layer 104 is made of, for example, n-type Al _x Ga _1-x As epitaxial layer (hereinafter referred to as “n-type Al”) _x Ga _1-x This is referred to as an “As cladding layer”. The active layer 105 is, for example, n-type Al. _y Ga _1-y As epitaxial layer (hereinafter referred to as “n-type Al”) _y Ga _1-y As active layer ". ). Further, the upper cladding layer 106 is made of, for example, n-type Al. _z Ga _1-z As epitaxial layer (hereinafter referred to as “n-type Al”) _z Ga _1-z This is referred to as an “As cladding layer”. The contact layer 107 is, for example, an n-type GaAs epitaxial layer. Here, 0 <x <1, 0 <y <1, 0 <z <1, y <x, y <z. There are cases where x = z and cases where x ≠ z. The first conductivity type impurity is, for example, Si. Each semiconductor epitaxial layer can be formed by MOCVD (metal organic chemical vapor deposition).
[0020]
As shown in FIG. 2 or FIG. 3, the epi-wafer 102 diffuses the second conductivity type impurity from a predetermined range of the main surface of the semiconductor epitaxial layer (above the region where the second conductivity type semiconductor region 108 is formed). A plurality of second conductive semiconductor regions 108 (one in FIG. 2 and two in FIG. 3) formed so as to reach at least the active layer 105 are formed. Have. The front surface 108 a of the second conductivity type semiconductor region 108 is in the active layer 105. Here, the second conductivity type impurity is, for example, Zn.
[0021]
In addition, as shown in FIG. 4, the epi-wafer 102 is an element formed by diffusing a second conductivity type impurity from a predetermined range of the main surface of the semiconductor epitaxial layer (above the region where the element isolation region 109 is formed). A separation region 109 is provided. The element isolation region 109 includes a plurality of blocks (120 in FIG. 1) in which the semiconductor epitaxial layer is electrically insulated, and each of the plurality of blocks 120 includes a predetermined number of second conductive semiconductor regions 108 (in FIG. 1). The semiconductor epitaxial layer is separated so as to include the light emitting portion 108b. Here, the second conductivity type impurity is, for example, Zn or carbon. The element isolation region 109 is formed deeper than at least the second conductivity type semiconductor region 108. In FIG. 4, the element isolation region 109 is formed to a depth that reaches the upper surface of the semiconductor substrate 101. However, the element isolation region 109 may be formed to a depth reaching the upper surface of the buffer layer 103. The element isolation region 109 can also be formed by an etching groove.
[0022]
2 to 4, the edge-emitting LED array 100 includes a first conductive side electrode 110 formed on the contact layer 107, a first conductive side electrode 110, a contact layer 107, and Interlayer insulating film 111 covering the surface of upper clad layer 106, second conductivity type contact layer island 112 formed on second conductivity type semiconductor region 108, interlayer insulating film 111 and contact layer island 112 The second conductive side electrode 113 is formed. As shown in FIGS. 2 and 3, the island 112 of the contact layer is separated from the contact layer 107 of the first conductivity type by a region (etching region) 107a from which the contact layer 107 is removed by etching. The island 112 of the contact layer is configured to be the second conductivity type by doping with the second conductivity type impurity. Further, as shown in FIG. 1, each of the second conductive side electrodes 113 is formed wide so as to cover at least almost the entire upper surface of the corresponding plurality of second conductive type semiconductor regions 108. ing. This is because light generated in the second conductive type semiconductor region 108 is reflected by the second conductive side electrode 113, and light L is emitted from the end face of the epi-wafer 102. _OUT It is for releasing.
[0023]
Further, as shown in FIG. 1, each block 120 of the edge-emitting LED array 100 includes a plurality (eight in FIG. 1) of light emitting portions 108b (second conductive semiconductor regions 108). As shown in FIG. 1, each block 120 of the edge-emitting LED array 100 includes a first conductive side electrode 110, a first conductive side electrode line 110 a connected to the first conductive side electrode 110, and An electrode pad 110b for wire bonding connected to the electrode line 110a is provided. As shown in FIG. 1, the edge-emitting LED array 100 includes a plurality of (eight in FIG. 1) common wires 114 common to the plurality of blocks 120, a light emitting unit 108 b, and a common wire 114. A second conductive-side electrode line 113a connected and a wire bonding electrode pad 113b connected to the electrode line 113a are provided. In FIG. 1, the interlayer insulating film 111 is not drawn, but the opening 111a of the interlayer insulating film 111 for connecting the common wiring 114 and the electrode line 113a is drawn.
[0024]
FIG. 5 is a cross-sectional view showing a process of forming the second conductive semiconductor region 108 of the edge-emitting LED array 100 according to the first embodiment of the present invention. FIG. ₂ ―S ₂ Corresponds to the surface cut by the line. Therefore, in FIG. 5, the same components as those in FIG.
[0025]
As shown in FIG. 5, the epi-wafer 102 is used when forming the second conductivity type semiconductor region 108. A mask 201 is formed on the upper surface of the contact layer 107 of the semiconductor epitaxial layer. The mask 201 has an opening 201a in a portion where the second conductivity type semiconductor region 108 is formed (a portion where the island 112 of the contact layer is formed). The mask 201 is a dielectric film such as an oxide film or a nitride film, for example.
[0026]
Next, a diffusion source film 202 containing a second conductivity type impurity is formed on the semiconductor epitaxial layer on which the mask 201 is formed. The diffusion source film 202 is, for example, ZnSiO ₂ A film containing Zn such as.
[0027]
Next, an anneal cap film 203 is formed on the diffusion source film 202. The anneal cap film 203 is, for example, a dielectric film such as an oxide film or a nitride film.
[0028]
Thereafter, the epi-wafer 102 provided with the mask 201, the diffusion source film 202, and the annealing cap film 203 is annealed, and the second conductivity type impurity (for example, Zn) contained in the diffusion source film 202 is transferred to the semiconductor through the opening 201a of the mask 201. A second conductivity type semiconductor region 108 (shown in FIG. 2) is formed by diffusing into the epitaxial layer.
[0029]
FIG. 6 is a cross-sectional view showing a process of forming the element isolation region 109 of the edge-emitting LED array 100 according to the first embodiment of the present invention. 6 replaces FIG. ₄ ―S ₄ Corresponds to the surface cut by the line. Therefore, in FIG. 6, the same components as those in FIG. 4 are denoted by the same reference numerals.
[0030]
As shown in FIG. 6, the formation process of the element isolation region 109 is performed in the same manner as the formation process of the second conductivity type semiconductor region 108 except for the diffusion depth and the diffusion region of the second conductivity type impurity. Note that the formation of the element isolation region 109 can be performed in a separate process from the formation of the second conductivity type semiconductor region 108. However, the element isolation region 109 can be formed in the same process as the formation of the second conductivity type semiconductor region 108. In this case, a mask 201 having openings 201a and 201b is used in both the formation region of the second conductivity type semiconductor region 108 and the formation region of the element isolation region 109, and the second conductivity type semiconductor region is shallow in the diffusion region. A diffusion limiting film (not shown) may be provided in the formation region 108, a diffusion source film 201 may be formed thereon, and an annealing process may be performed.
[0031]
In the epitaxial wafer 102, the energy band gap of the lower cladding layer 104 is Eg (104), the energy band gap of the active layer 105 is Eg (105), and the energy band gap of the upper cladding layer 106 is Eg (106). sometimes,
Eg (104)> Eg (105) (1)
Eg (106)> Eg (105) (2)
It is configured to satisfy the following conditions. Since the energy band gap of the AlGaAs semiconductor epitaxial layer changes according to the Al composition ratio, the conditions (1) and (2) can be satisfied by adjusting the Al composition ratio.
[0032]
The epi-wafer 102 has a diffusion rate of the second conductivity type impurity in the lower cladding layer 104 as V (104) and a diffusion rate of the second conductivity type impurity in the upper cladding layer 106 as V (106).
V (106) <V (104) (3)
It is configured to satisfy the following conditions. When an AlGaAs semiconductor epitaxial layer is used and Zn is used as the second conductivity type impurity, the Zn diffusion rate increases as the Al composition ratio increases. Therefore, the n-type Al that is the upper cladding layer 106 _z Ga _1-z The diffusion rate of Zn in the As cladding layer is expressed as V _Zn (106) and n-type Al which is the lower cladding layer 104 _x Ga _1-x The diffusion rate of Zn in the As cladding layer is expressed as V _Zn (104)
V _Zn (106) <V _Zn (104) ... (4)
In order to satisfy this condition, the condition of z <x may be satisfied. When such a condition (3) or (4) is satisfied and the diffusion rate in the lower cladding layer 104 is increased, impurities that have entered through the upper cladding layer 106 and the active layer 105 are easily diffused in the lower cladding layer 104. Therefore, the depth of the element isolation region 109 can be easily increased.
[0033]
Examples of compositions that satisfy the conditions (1) and (2) regarding the energy band gap and the conditions (3) or (4) regarding the diffusion rate include x = 0.6, y = 0.15, and z = 0.4. is there. That is, the lower cladding layer (n-type Al _x Ga _1-x As clad layer) 104 is n-type Al _0.6 Ga _0.4 As layer, active layer (n-type Al _y Ga _1-y As active layer 105) is n-type Al. _0.15 Ga _0.85 As layer, upper clad layer (n-type Al _z Ga _1-z As clad layer) 106 with n-type Al _0.4 Ga _0.6 By using the As layer, the conditions (1) and (2) can be satisfied. However, it is not always necessary that x = z.
[0034]
FIG. 7 is a circuit diagram of the edge-emitting LED array 100 according to the first embodiment. In FIG. 7, 109 is an element isolation region, 110b is an electrode pad on the first conductive side, 113b is an electrode pad on the second conductive side, 114 is a common wiring, and 120 (BL ₁ ~ BL ₈ ) Is a block, d ₁ ~ D ₈ Indicates an LED (light emitting portion 108b in FIG. 1). FIG. 4 shows eight blocks BL ₁ ~ BL ₈ , And 8 LEDs for each block ₁ ~ D ₈ However, the number of blocks and the number of LEDs for each block are not limited to eight.
[0035]
In FIG. 7, block BL ₁ LEDd in ₁ When lighting up, block BL ₁ From the p-side electrode 113b in the block BL ₁ A current is passed through the n-side electrode pad 110b. Also, block BL ₁ LEDd in ₂ When lighting up, block BL ₂ From the p-side electrode 113b to the block BL ₁ A current is passed through the n-side electrode pad 110b. In this way, each block BL ₁ ~ BL ₈ LEDd ₁ ~ D ₈ Can be driven in a matrix manner.
[0036]
Each block 120 in the n-type region has an isolation structure that is electrically insulated by the element isolation region 109. Therefore, even if the p-side electrode pad 113b to which a plurality of LEDs are connected is selected, the n-side electrode Only the LEDs in the n-type region block for which the pad 110b is selected can be lit. When a forward voltage is applied between the n-side electrode pad 110b and the p-side electrode pad 113b, the p-side region is formed through the pn junction between the second conductive semiconductor region 108 and the n-type region. Electrons as minority carriers are injected into the Zn diffusion region (second conductivity type semiconductor region 108), and holes as minority carriers are injected into the n-side region. The GaAs contact layer 107 does not have a pn junction due to the etching region 107a. The energy band gap of GaAs is Al _y Ga _1-y Since it is smaller than the energy band gap of As, when a pn junction is formed in the GaAs layer, carriers are injected through the pn junction formed in the GaAs layer. In this case, since light emission is mainly from the GaAs layer, Al _y Ga _1-y Light having an emission wavelength corresponding to the energy band gap of As cannot be obtained. In the edge-emitting LED array 100 using the epi-wafer 102 of the first embodiment, carriers are not injected into the surface GaAs layer by providing the etching region 107a.
[0037]
On the other hand, since the energy band gap Eg (106) of the upper clad layer 106 is larger than the energy band gap Eg (105) of the active layer 105, minority carriers are injected only through the pn junction in the active layer 105. The The holes and electrons injected through the pn junction in the active layer are energy barriers existing at the interface between the lower cladding layer 104 and the active layer 105 and energy existing at the interface between the upper cladding layer 106 and the active layer 105. The barrier cannot diffuse into the lower cladding layer 104 and the upper cladding layer 106. That is, the injected carriers are confined in the active layer 105, and the light emission efficiency is increased. The light emission wavelength is an emission wavelength corresponding to the energy band gap determined by the Al composition of the active layer 105.
[0038]
As described above, in the edge-emitting LED array 100 according to the first embodiment, the plurality of second conductivity type semiconductor regions 108 diffuse the second conductivity type impurities from a predetermined range of the main surface of the semiconductor epitaxial layer. Thus, the etching process is not required for forming the plurality of second conductive semiconductor regions 108, and the manufacturing process can be simplified and the manufacturing cost can be reduced.
[0039]
Further, in the edge-emitting LED array 100 according to the first embodiment, since the upper surface of the second conductive semiconductor region 108 is widely covered with the second conductive side electrode 113, it is reflected by the second conductive side electrode. Light can be extracted from the end face.
[0040]
Further, in the edge-emitting LED array 100 of the first embodiment, since the upper surface of the light emitting region 108b is widely covered with the second conductive side electrode 113, the current spreads over the entire junction in the active layer 105. Therefore, the depth of the second conductivity type semiconductor region 108 which is a Zn diffusion region can be made shallow, and the thickness of the active layer 105 can be made very thin. For example, the Zn diffusion depth can be very thin, 0.2 μm, and the thickness of the active layer can be 0.4 μm. Since light emitted in the upper surface direction is less absorbed in the thin active layer 105, the light emitted in the upper surface direction and reflected by the second conductive side electrode 113 can be efficiently extracted from the end surface. Moreover, the cost of the semiconductor wafer can be reduced by making the thickness of the semiconductor epitaxial layer very thin. Furthermore, since Zn diffusion becomes diffusion into a semiconductor layer having a substantially single composition, it is possible to control diffusion with very high accuracy, and even in the case of very shallow diffusion such as 0.2 μm, variation can be controlled small. .
[0041]
Further, in the edge-emitting LED array 100 according to the first embodiment, since light is extracted from the end face of the LED array chip, that is, the light extraction area is an end face that is not covered with an electrode. The resulting emission intensity fluctuation does not occur. Further, since the area of the electrode contact can be increased, a good electrode contact can be formed even when the LEDs are integrated at a high density and the size of the LED is reduced.
[0042]
In the above description, the case where the lower cladding layer 104 is the first conductivity type has been described. However, the lower cladding layer 104 may be semi-insulating, non-doped, or the second conductivity type. In the above description, the semiconductor material is Al. _t Ga _1-t Although the case where As (t ≧ 0) is used is described, other semiconductor materials such as GaInAsP or AlGaAsP may be used as long as the semiconductor material can form a light emitting element.
[0043]
Second embodiment
FIG. 8 is a cross-sectional view schematically showing an edge-emitting LED array 200 according to the second embodiment of the present invention. FIG. 8 replaces FIG. ₂ -S ₂ It corresponds to the surface cut by the line. In FIG. 8, the same or corresponding components as those in FIG.
[0044]
In the edge-emitting LED array 200 according to the second embodiment, the second conductive semiconductor region 108 reaches the end surface (side surface in FIG. 8) of the semiconductor epitaxial layer, and the semiconductor epitaxial layer is the second conductive semiconductor region 108. Only the point of having a protective film 130 covering the end face of the layer is different from the end face light emitting LED array 100 according to the first embodiment. As the protective film 130, a glass film, a silicon nitride film, a resin film, or the like is used. When the protective film 130 is provided, the second conductivity type impurity diffusion layer 108 can be formed to extend to the light emitting end face, so that the emitted light is less likely to be reabsorbed by the active layer 105 and the light emission intensity is increased. Can be improved. In the second embodiment, points other than those described above are the same as those in the first embodiment.
[0045]
Third embodiment
FIG. 9 is a cross-sectional view schematically showing an edge-emitting LED array 300 according to the third embodiment of the present invention. 9 replaces FIG. ₃ -S ₃ It corresponds to the surface cut by the line. In FIG. 9, the same or corresponding components as those in FIG.
[0046]
The edge-emitting LED array 300 according to the third embodiment is different from the edge-emitting LED array 100 or 200 according to the first or second embodiment only in that the upper-cladding layer 106 in FIG. 3 is not provided. Is different. In the third embodiment, since the thickness of the semiconductor epitaxial layer can be reduced and the depth in the active layer of the Zn diffusion region can be easily reduced, minority carriers injected into the Zn diffusion region are used. The density of certain electrons can be increased. Therefore, the luminous efficiency can be further increased. In the third embodiment, points other than the above are the same as those in the first or second embodiment.
[0047]
Fourth embodiment
FIG. 10 is a cross-sectional view schematically showing an edge-emitting LED array 400 according to the fourth embodiment of the present invention. FIG. 10 replaces FIG. ₃ -S ₃ It corresponds to the surface cut by the line. 10, the same or corresponding components as those in FIG. 3 are denoted by the same reference numerals.
[0048]
The edge-emitting LED array 400 according to the fourth embodiment is different from the edge-emitting LED array 100 or 200 according to the first or second embodiment only in that the lower cladding layer 104 in FIG. 3 is not provided. Is different. In the fourth embodiment, points other than those described above are the same as those in the first or second embodiment.
[0049]
Fifth embodiment
FIG. 11 is a cross-sectional view schematically showing an edge-emitting LED array 500 according to the fifth embodiment of the present invention. FIG. 11 replaces FIG. ₂ -S ₂ It corresponds to the surface cut by the line. In FIG. 11, the same or corresponding components as those in FIG.
[0050]
In the edge-emitting LED array 500 according to the fifth embodiment, only the front surface 108a of the second conductivity type semiconductor region 108 reaches the lower cladding layer 103. Different from the edge-emitting LED array 100 or 200 according to the embodiment. In the fifth embodiment, points other than those described above are the same as those in the first or second embodiment.
[0051]
Sixth embodiment
FIG. 12 is a cross-sectional view schematically showing an edge-emitting LED array 600 according to the sixth embodiment of the present invention. FIG. 12 replaces FIG. ₃ -S ₃ It corresponds to the surface cut by the line. FIG. 13 is a plan view schematically showing an edge-emitting LED array 600 according to the sixth embodiment of the present invention. In FIG. 12, the same or corresponding components as those in FIG.
[0052]
The edge-emitting LED array 600 according to the sixth embodiment is that the first conductive-side electrode 110 is provided on the lower surface of the first conductive-type semiconductor substrate 601 in that the edge-emitting light according to the first or second embodiment is used. This is different from the type LED array 100 or 200. In this case, since the first conductive side electrode can be eliminated on the upper surface of the LED array chip, for example, as shown in FIG. 13, the second conductive side electrode pad 113b is formed for each light emitting region. Is possible. In the sixth embodiment, points other than the above are the same as those in the first or second embodiment. Further, the first conductive side electrode on the lower surface of the substrate 601 as shown in FIG. 12 may be provided in the LED array of another embodiment.
[0053]
Seventh embodiment
FIG. 14 is a cross-sectional view schematically showing an edge-emitting LED array 700 according to the seventh embodiment of the present invention. 14 replaces FIG. ₃ -S ₃ It corresponds to the surface cut by the line. 14, the same reference numerals are given to the same or corresponding components as those in FIG.
[0054]
The edge-emitting LED array 700 according to the seventh embodiment is only provided with the semiconductor layer 121 between the buffer layer 103 and the lower cladding layer 104 in FIG. This is different from the edge-emitting LED array 100 or 200 according to FIG.
[0055]
FIG. 15 is a sectional view schematically showing a modification 701 of the edge-emitting LED array according to the seventh embodiment of the present invention. FIG. 15 replaces FIG. ₃ -S ₃ It corresponds to the surface cut by the line. In FIG. 15, the same or corresponding components as those in FIG. The edge-emitting LED array 701 is different from the edge-emitting LED array 700 of FIG. 14 only in that the semiconductor layer 122 is provided between the upper cladding layer 106 and the contact layer 107 in FIG.
[0056]
The semiconductor layer 121 or 122 can have a function as a conduction layer of the first conductivity type region or the second conductivity type region or a function as an insulating layer between layers. In the seventh embodiment, points other than those described above are the same as those in the first or second embodiment.
[0057]
【The invention's effect】
As described above, according to the edge-emitting LED array of the present invention, the plurality of second conductivity type semiconductor regions are formed by diffusing the second conductivity type impurities from a predetermined range of the main surface of the semiconductor epitaxial layer. Since it is a region, an etching step is not required for forming the plurality of second conductivity type semiconductor regions, and there is an effect that the manufacturing process can be simplified and the manufacturing cost can be reduced.
[0058]
In the edge-emitting LED array of the present invention, since the upper surface of the second conductivity type semiconductor region is widely covered with the second conductivity side electrode, the light reflected by the second conductivity side electrode is efficiently extracted from the end surface. There is an effect that can be.
[Brief description of the drawings]
FIG. 1 is a plan view schematically showing a part of an edge-emitting LED array according to a first embodiment of the present invention.
FIG. 2 shows S in FIG. ₂ -S ₂ It is sectional drawing which shows the surface cut | disconnected by the line roughly.
FIG. 3 shows S in FIG. ₃ -S ₃ It is sectional drawing which shows the surface cut | disconnected by the line roughly.
FIG. 4 shows S in FIG. ₄ -S ₄ It is sectional drawing which shows the surface cut | disconnected by the line roughly.
FIG. 5 is a cross-sectional view showing a process of forming a second conductivity type semiconductor region of the edge-emitting LED array according to the first embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a process for forming an element isolation region of the edge-emitting LED array according to the first embodiment of the present invention.
FIG. 7 is a circuit diagram of the edge-emitting LED array according to the first embodiment of the present invention.
FIG. 8 is a cross-sectional view schematically showing an edge-emitting LED array according to a second embodiment of the present invention.
FIG. 9 is a cross-sectional view schematically showing an edge-emitting LED array according to a third embodiment of the present invention.
FIG. 10 is a cross-sectional view schematically showing an edge-emitting LED array according to a fourth embodiment of the present invention.
FIG. 11 is a cross-sectional view schematically showing an edge-emitting LED array according to a fifth embodiment of the present invention.
FIG. 12 is a cross-sectional view schematically showing an edge-emitting LED array according to a sixth embodiment of the present invention.
FIG. 13 is a plan view schematically showing a part of an edge-emitting LED array according to a sixth embodiment of the present invention.
FIG. 14 is a cross-sectional view schematically showing an edge-emitting LED array according to a seventh embodiment of the present invention.
FIG. 15 is a cross-sectional view schematically showing a modification of the edge-emitting LED array according to the seventh embodiment of the present invention.
[Explanation of symbols]
100, 200, 300, 400, 500, 600, 700, 701 Edge-emitting LED array, 101, 601 Semiconductor substrate, 102 Epitaxial wafer (epi wafer), 103 Buffer layer, 104 Lower clad layer, 105 Active layer, 106 Upper clad Layer, 107 contact layer, 107a etching region, 108 second conductivity type semiconductor region, 108a front surface of diffusion region, 108b light emitting part, 109 element isolation region, 109a region where element isolation region is formed, 110 first conductive side electrode 110a First conductive side electrode wire, 110b First conductive side electrode pad, 111 Interlayer insulating film, 111a Opening of interlayer insulating film, 112 Second conductivity type contact layer island, 113 Second conductive side electrode, 113a Second conductive side electrode wire, 113b Second conductive side Electrode pads, 114 common lines, 120 (BL ₁ ~ BL ₈ ) Block, 130 protective film, 201 mask, 201a, 201b mask opening, 202 diffusion source film, 203 annealing cap film.

Claims

A substrate,
A semiconductor epitaxial layer stacked on the substrate and having a contact layer on the top layer;
A plurality of second conductivity type semiconductor regions formed in a first conductivity type layer included in the semiconductor epitaxial layer;
A plurality of second conductive side electrodes electrically connected to each of the plurality of second conductive type semiconductor regions;
A first conductive side electrode electrically connected to the first conductivity type layer;
In the edge-emitting light emitting diode array for emitting light generated at the interface of the second conductivity type semiconductor region from the end face of the semiconductor epitaxial layer,
The plurality of second conductivity type semiconductor regions are regions formed by diffusing second conductivity type impurities from a predetermined range of a main surface of the semiconductor epitaxial layer;
Each of the plurality of second conductive side electrodes is formed to cover substantially the entire upper surface of the corresponding plurality of second conductive type semiconductor regions,
The contact layer is located in a region not in contact with the second conductivity type semiconductor region and a second conductivity type island portion provided inside each boundary of the plurality of second conductivity type semiconductor regions. Provided separately from the conductive contact part,
The plurality of second conductive side electrodes are electrically connected to the second conductive type semiconductor region through the corresponding second conductive type islands, respectively, array.

The layer of the first conductivity type is
An active layer of a first conductivity type;
The edge-emitting light emitting diode array according to claim 1, further comprising: a first conductivity type cladding layer provided on at least one of an upper surface and a lower surface of the active layer.

The active layer is an Al _y Ga _1-y As layer (0 <y <1);
The cladding layer is an Al _x Ga _1-x As layer (0 <x <1);
The edge-emitting light-emitting diode array according to claim 2, wherein x> y.

3. The edge-emitting light emitting diode array according to claim 1, wherein the semiconductor epitaxial layer is made of a GaInAsP compound or an AlGaAsP compound.

The substrate is a semi-insulating or second conductivity type semiconductor substrate;
The edge-emitting light emitting diode array according to any one of claims 1 to 4, wherein the semiconductor epitaxial layer includes a semi-insulating or second conductivity type buffer layer provided on the substrate.

The substrate is a first conductivity type semiconductor substrate, and includes a semi-insulating or second conductivity type semiconductor layer between the first conductivity type semiconductor substrate and the first conductivity type active layer. The edge-emitting light emitting diode array according to any one of claims 2 to 4.

The second conductivity type semiconductor region reaches an end face of the semiconductor epitaxial layer;
7. The edge-emitting light-emitting diode array according to claim 1, further comprising a protective film covering an end face of the second conductivity type semiconductor region.

The semiconductor epitaxial layer is composed of a plurality of blocks, and each of the plurality of blocks has an element isolation region for separating the semiconductor epitaxial layer so as to include a predetermined number of the second conductivity type semiconductor regions. The edge-emitting light emitting diode array according to claim 1.

The first conductivity type impurity diffused in the semiconductor epitaxial layer is Si,
The edge-emitting light-emitting diode array according to any one of claims 1 to 8, wherein the second conductivity type impurity diffused in the second conductivity type semiconductor region is Zn.