JP3865876B2

JP3865876B2 - 半導体素子

Info

Publication number: JP3865876B2
Application number: JP19384197A
Authority: JP
Inventors: 佐織内田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1997-07-18
Filing date: 1997-07-18
Publication date: 2007-01-10
Anticipated expiration: 2017-07-18
Also published as: JPH1140737A

Description

【０００１】
【発明の属する技術分野】
本発明は、静電気による素子の破壊を回避するために複数の端子間に短絡体を備える半導体素子に関する。
【０００２】
【従来の技術】
半導体素子は、端子間に静電気が印加されると破壊されてしまうことがあることは周知である。静電気による半導体素子の破壊は、薄いゲート酸化膜を有するＭＯＳ系の素子の場合に特に問題となっている。そこで、端子間を導電性のスポンジ等を用いて短絡しておき、端子を同じ電位とすることによって破壊を回避している。半導体素子と制御基板に形成されている回路とを接続させる際には、スポンジ等を端子から取り外し、端子と制御基板とを半田によって固定する。
【０００３】
半導体素子に対する制御基板の高さの決定は、例えば、図１２及び図１３に例示されるようになされている。図１２及び図１３は、端子２，３を有する従来の半導体装置の構造を例示する断面図である。半導体素子１自体には、端子２，３が接続される制御基板６の高さを決定する機能がない。そこで、図１２に例示されるように、半導体素子１が載置されるヒートシンク１００に一体的に形成されているアームによって制御基板６を支持させることによって高さを決定している。又は、図１３に例示されるように、ヒートシンク１００上にスペーサ１０１を設けて支持及び高さの決定を行わせている。
【０００４】
【発明が解決しようとする課題】
上記の記載から明らかであるように、スポンジ等が取り外されてから制御基板に接合されるまでの間は、端子は互いに短絡されていない。従って、この期間に静電気が印加された場合には半導体素子が破壊されてしまうおそれがあるという問題点がある。
【０００５】
この問題点を解決するための技術が、実開平２−８８２４７号公報（引例１）及び実開平７−２９８５４号公報（引例２）に開示されている。引例１の第３図にて図示されているように、端子７，８を短絡する金属線１１を穴１２のところで押す等して機械的に破断している。この場合には、金属線１１を破断するための特別の作業が必要であるという問題点がある。
【０００６】
一方引例２においては、当該引例の図４及び図５に図示されているように、導体１によって短絡されている端子Ｅ１，Ｇそれぞれにファストン端子Ｆを実装する際に、この実装の動作をもって導体１を切断している。この場合には端子Ｅ１，Ｇとファストン端子Ｆの接続と端子Ｅ１，Ｇの開放とが同時になされるため、静電気によるＩＧＢＴの破壊は回避される。
【０００７】
しかし、本願明細書に既述のように制御基板６に端子２，３を取り付ける場合には、ファストン端子Ｆを端子Ｅ１，Ｇにかぶせる引例２の技術は応用できないという問題点がある。また、引例１，２においては、制御基板の高さの決定と端子間の開放とを一体的になす構成は開示されていない。
【０００８】
本発明は、以上の問題点に鑑み、短絡が解消されてから制御基板に接続されるまでの時間が短い複数の端子を有する半導体素子を提供することを目的とする。更に、制御基板の高さの決定と複数の端子の開放とが一体的になされる半導体素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の半導体素子は、主面上に隙間を隔てて突出して形成されている複数の端子と、前記複数の端子から前記隙間の側へ延びて形成されている複数の接触片とを備え、前記複数の接触片同士が接触することにより前記複数の端子が電気的に接続される半導体素子であって、前記主面上に前記複数の端子を囲んで設けられており、所望の高さを有する第一の枠と、前記複数の端子が接続される制御基板が載置される上端面を有し、前記第一の枠に嵌合し、前記第一の枠に導かれながら前記主面上方から該主面の側へと下降することが可能な第二の枠とを備え、前記第二の枠は、前記接触片同士の接触位置に平面視で対応する位置に、前記主面方向に突出した絶縁性の突起が設けられており、前記第二の枠が下降することに伴い、前記突起が互いに接触している前記接触片同士の間に侵入することにより、前記複数の端子間の電気的な接続が開放される。
【００１０】
請求項２に記載の半導体素子は、請求項１に記載の半導体素子であって、前記第二の枠は、前記制御基板が載置される前には、前記複数の端子のうちの少なくともいずれか一つよりも高い。
【００１４】
【発明の実施の形態】
実施の形態１．
本実施の形態においては、従来技術と同一の構成、構造には同一の参照符号を付して説明を行う。図１及び図２は、本実施の形態に従う半導体装置の構造をそれぞれ例示する断面矢視図及び平面図である。図１においては、図２において示されているI-I切断線における断面が例示されている。両図に例示されるように、半導体素子１の主面からは、２本の端子２，３が突き出ている。
【００１５】
端子２，３にはそれぞれ一体的に接触片２ａ，３ａが形成されており、接触片２ａ，３ａは図１の状態においては互いに接触している。このような接触によって、端子２，３は接触片２ａ，３ａを介して電気的に導通しており、静電気が印加されても同電位のままとなる。従って、半導体素子１は静電気の印加によっては破壊されない。
【００１６】
半導体素子１の主面には、端子２，３を半導体素子１の主面上において取り囲む枠４が固定されている。枠４の内側には、天井に突起５ａを有する枠５がはめられている。枠５の側壁は弾性のある材料で形成されており、図１に図示されている矢印の向きに枠５の即壁から枠４の側壁へと弾性力が与えられている。この弾性力によって、枠５は、半導体素子１の主面の上方において宙に浮いた状態にて静止している。端子２，３は、枠４，５の内部に収容されることによって、外部からの衝撃等から保護されている。
【００１７】
枠５の上には、端子２，３に接続される回路が形成されている制御基板６が、図３に例示されるように載置される。図３は、制御基板６が載置された状態の半導体装置の構造を例示する断面図である。図１の状態においては宙に静止している枠５は、制御基板６が載置された後に半導体素子１へと向かう向きに押し込まれる。
【００１８】
図２に例示されるように、枠５には開口５ｂが設けられている。図１の状態においては枠５の内部に収容されている端子２，３は、枠５の下降によって開口５ｂを通過し、枠５の上部へと抜け出る。図３に例示されるように制御基板６にも開口６ａが設けられており、端子２，３はこの開口６ａを更に突き抜けて制御基板６の上面から突出する。
【００１９】
制御基板６が載置された枠５の下降と共に突起５ａが下降すると、突起５ａの尖った先端は接触片２ａ，３ａの間に侵入する。突起５ａの接触片２ａ，３ａに対する位置合わせは、枠５が枠４の側壁に沿った状態にて下降することによってなされている。即ち、枠４，５は互いに係合すること（端子２，３の長手方向に直交する方向における動きを互いに制限し合うこと）によって、突起５ａを接触片２ａ，３ａの継ぎ目へと案内するという役割を果たす。
【００２０】
突起５ａは侵入と共に、弾性を有する接触片２ａ，３ａを押し開いて図３に例示されるように互いから隔離させる。突起５ａは絶縁性の材料によって形成されており、端子２，３の電気的な導通は突起５ａによって破られ、端子２，３間が開放される。
【００２１】
制御基板６の図３の断面における長さは枠４の側壁の間隔よりも大きく、制御基板６が枠４へと到達した時点で、制御基板６及び枠５の下降は枠４によって止められてしまう。これにともない、突起５ａは接触片２ａ，３ａを電気的に隔離させた状態にて停止する。この状態にて、端子２，３と制御基板６とを半田付けする。
【００２２】
接触片２ａ，３ａが制御基板６に接触することは好ましくない。そこで、図３の状態における接触片２ａ，３ａの先端の高さが枠４の高さよりも低くなるように、接触片２ａ，３ａの大きさは予め調整されている。
【００２３】
また、上述の例においては枠４の側壁の高さを枠５の側壁の高さよりも大きくとり、枠４の側壁の高さをもって制御基板６の高さを決定しているが、逆の構成を採用することも可能である。即ち、枠５の側壁の高さを枠４の側壁よりも大きくとり、枠５の側壁が半導体素子１の主面に到達することによって制御基板６の高さが決定されるという構成である。この場合にも、枠４，５の各々の側壁同士が互いに規制し合うことによって突起５ａの接触片２ａ，３ａに対する位置合わせがなされることに変わりはない。この位置合わせの機能は、図１〜図３においては枠４の内部にはめられている枠５を枠４の外側に設けても達成される。
【００２４】
以上のようにして、端子２，３が制御基板６に接続される直前まで、端子２，３同士を短絡しておくことが可能となる。導電性スポンジ等を用いる従来の場合よりも遅くまで端子２，３が短絡している状態が保持されるため、静電気による破壊の危険がその分小さくなる。
【００２５】
また、使用前の端子２，３を保護すると共に突起５ａを接触片２ａ，３ａの継ぎ目へと互いの係合によって導く枠４，５のうちのいずれかの側壁の高さによって、制御基板６の高さに関する位置決めがなされる。枠５と制御基板６とを一体的に半導体素子１へと押し込むことによって短絡の解消及び位置決めが付随的になされ、これらの行為をそれぞれなさなければならない場合に比べて作業の煩わしさが少ない。従って、半導体装置の組立の効率が向上される。
【００２６】
先端が尖っている突起５ａ及び図１に例示されるようにかぶと虫の角状に突起５ａを受け入れる接触片２ａ，３ａの形状は、端子２，３間の開放に適した形状としての例示である。従って、他の形状を採用することも勿論可能である。また、上記の例においては非破壊的に端子２，３間を開放しているが、破壊的な構成を採用しても良い。例えば、端子２，３間を互いに短絡する導線を、枠５の天井に設けられたギロチンによって切断する構成が考えられる。
【００２７】
請求項１に記載の案内枠は、図１に例示される枠４，５を含む概念である。また、請求項１に記載の載置台は、制御基板６が載置される枠５の上面を含む概念である。開放体及び短絡体はそれぞれ、突起５ａ及び接触片２ａ，３ａを含む概念である。
【００２８】
実施の形態２．
以下、既に説明の行われたものと同一の構成、構造には同一の参照符号を付し、説明は省略する。図４及び図５は、本実施の形態に従う半導体素子１の構造を例示する側面図及び上面図である。半導体素子１の主面から突出している端子７，８は、導電性の溶融材１０によって短絡されている。溶融材１０としては、例えば糸半田又はヒューズを用いることが可能である。
【００２９】
まず、図６に例示される制御基板６の開口６ａに端子７，８を差し込む。そして、実施の形態１と同様にして制御基板６と端子７，８とを、半田を加熱して接続する。この加熱の際についでに、端子７，８へと十分に熱を伝えてやる。すると、この熱は端子７，８から溶融材１０へと伝導され、溶融材１０を端子７，８に接触する部分から溶かし始める。溶融材１０は根元の部分を溶かされてしまうことによって、根元部分の若干量を残存させたまま端子７，８から脱落してしまう。図６は、溶融材１０が脱落した構造を例示する側面図である。同図に例示されるように、溶融材１０の脱落によって端子７，８間は開放される。
【００３０】
本実施の形態においては、端子７，８の制御基板６への接続に付随して端子７，８が開放される。従って、端子７，８間を開放するために特別な作業を行わなければならないという煩わしさがない。更に、端子７，８と制御基板が接続されることと、端子７，８間が開放されることとが同一の工程においてなされる。接続と開放との間にタイムラグが生じない。実施の形態１の構成においては端子２，３間が開放される時点と制御基板６への接続が行われる時点とが一致しないため、本実施の形態の構成の方が静電気による破壊の防止という点では優れる。
【００３１】
尚、以上の説明においては端子７，８を短絡する部材として半田を溶融させる熱によって溶融する溶融材１０が用いられているが、他の態様にて端子７，８間を短絡の後に開放する材料を用いることも可能である。例えば、半田を溶融させる程度の熱によって溶断又は昇華する材料が挙げられる。
【００３２】
請求項３に記載の溶融接着物及び短絡体はそれぞれ、端子７，８と制御基板６とを接続する半田、及び溶融材１０を含む概念である。
【００３３】
実施の形態３．
図７及び図８はそれぞれ、本実施の形態に従う半導体素子１の構造を例示する断面矢視図及び平面図である。同図に示される半導体素子１は、図４及び図５に例示される実施の形態２の半導体素子１に、図１及び図２に例示される実施の形態１と同様の枠が付加されたものである。以下、相違点についてのみ説明を行う。
【００３４】
半導体素子１の端子７，８が突出する主面上方には、図１及び図２に例示される枠４と、図１及び図２に例示される枠５から突起５ａが取り除かれたものである枠９とが設けられている。制御基板６が配置される前には、枠４，９は端子７，８を自身の内部に収めることによって保護する。
【００３５】
枠９上に制御基板６が載置され半導体素子１へと押し下げられた場合には、枠９及び制御基板６の下降は枠４の側壁によって停止され、制御基板６の高さが決定される。図９は、制御基板６の高さが決定された構造を例示する断面矢視図である。開口６ａを貫通している端子７，８と制御基板６との接続を半田の加熱によって行い、実施の形態２と同じ原理によって根元を溶融させ、溶融材１０を端子７，８間から取り除く。
【００３６】
本実施の形態においては、制御基板６が配置されるまで、互いに係合する枠４，９によって端子７，８を保護し、破損を回避している。また、枠４，９のうち高さがより高い一方の高さをもって制御基板６の高さを決定している。これらのような効果を達成するためには、例えば図１０及び図１１に例示される形態の枠１４を用いても良い。図１０及び図１１は、蛇腹状の枠１４を主面に備える半導体素子１の構造を例示する断面矢視図である。
【００３７】
蛇腹状の枠１４は高さの設定が自在であり、制御基板６が載置される前は図１０に例示されるように端子７，８よりも高くしておく。枠１４の内部に収納されることによって、端子７，８は保護される。
【００３８】
制御基板６を載置するときは、図１１に例示されるように枠１４を端子７，８よりも低くすれば良い。これ以上縮まらないという長さにまで枠１４を押し縮めることによって、制御基板６をある所望の高さとすることができる。従って、枠１４によっても、図９に例示される枠４，９と同じ効果が得られる。端子７，８の周囲を取り囲み、高さの変化が自在な枠ならば、本実施の形態の枠として採用することができる。
【００３９】
【発明の効果】
請求項１に記載の構成によれば、所望の高さを有する第一の枠によって第二の枠の下降が制限されることによって制御基板が高さを決められる際に、複数の端子間の短絡が解消される。このようにして短絡の解消が高さの決定に必然的に付随することによって、短絡が解消されてから制御基板に接続されるまでの期間を短くすることができる。更に、端子間の短絡を解消する独立の作業を要求する引例１の技術と比べて、本願の構成の方が手間がかからない。従って、半導体素子を制御基板に実装する効率が向上される。
【００４０】
請求項２に記載の構成によれば、第二の枠の内部に少なくとも１つの端子が収納されることになり、この端子の保護が第二の枠によってなされる。これによって、端子の破壊が未然に防止される。
【図面の簡単な説明】
【図１】実施の形態１に従う半導体素子の構造の一例を示す断面矢視図である。
【図２】実施の形態１に従う半導体素子の構造の一例を示す平面図である。
【図３】実施の形態１に従う半導体素子の構造の一例を示す断面矢視図である。
【図４】実施の形態２に従う半導体素子の構造の一例を示す側面図である。
【図５】実施の形態２に従う半導体素子の構造の一例を示す平面図である。
【図６】実施の形態２に従う半導体素子の構造の一例を示す側面図である。
【図７】実施の形態３に従う半導体素子の構造の一例を示す断面矢視図である。
【図８】実施の形態３に従う半導体素子の構造の一例を示す平面図である。
【図９】実施の形態３に従う半導体素子の構造の一例を示す断面矢視図である。
【図１０】実施の形態３に従う半導体素子の構造の一例を示す断面矢視図である。
【図１１】実施の形態３に従う半導体素子の構造の一例を示す断面矢視図である。
【図１２】従来の半導体装置の構造の一例を示す断面図である。
【図１３】従来の半導体装置の構造の一例を示す断面図である。
【符号の説明】
１半導体素子、２，３，７，８端子、２ａ，３ａ接触片、４，５，９，１４枠、５ａ突起、１０溶融材。

Claims

主面上に隙間を隔てて突出して形成されている複数の端子と、前記複数の端子から前記隙間の側へ延びて形成されている複数の接触片とを備え、前記複数の接触片同士が接触することにより前記複数の端子が電気的に接続される半導体素子であって、
前記主面上に前記複数の端子を囲んで設けられており、所望の高さを有する第一の枠と、
前記複数の端子が接続される制御基板が載置される上端面を有し、前記第一の枠に嵌合し、前記第一の枠に導かれながら前記主面上方から該主面の側へと下降することが可能な第二の枠とを備え、
前記第二の枠は、
前記接触片同士の接触位置に平面視で対応する位置に、前記主面方向に突出した絶縁性の突起が設けられており、
前記第二の枠が下降することに伴い、前記突起が互いに接触している前記接触片同士の間に侵入することにより、前記複数の端子間の電気的な接続が開放される、半導体素子。
請求項１に記載の半導体素子であって、前記第二の枠は、
前記制御基板が載置される前には、前記複数の端子のうちの少なくともいずれか一つよりも高い、半導体素子。