JP3865439B2 - Encoder signal output method - Google Patents

Encoder signal output method Download PDF

Info

Publication number
JP3865439B2
JP3865439B2 JP26472796A JP26472796A JP3865439B2 JP 3865439 B2 JP3865439 B2 JP 3865439B2 JP 26472796 A JP26472796 A JP 26472796A JP 26472796 A JP26472796 A JP 26472796A JP 3865439 B2 JP3865439 B2 JP 3865439B2
Authority
JP
Japan
Prior art keywords
code
absolute
incremental
encoder signal
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26472796A
Other languages
Japanese (ja)
Other versions
JPH10111146A (en
Inventor
宗明 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamagawa Seiki Co Ltd
Original Assignee
Tamagawa Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamagawa Seiki Co Ltd filed Critical Tamagawa Seiki Co Ltd
Priority to JP26472796A priority Critical patent/JP3865439B2/en
Publication of JPH10111146A publication Critical patent/JPH10111146A/en
Application granted granted Critical
Publication of JP3865439B2 publication Critical patent/JP3865439B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、エンコーダ信号出力方法に関し、特に、インクリメンタル積算値とアブソリュートコードの絶対値とを比較し、インクリメンタルコード積算値の良否を判別し、検出精度を向上させるための新規な改良に関する。
【０００２】
【従来の技術】
従来、用いられていたこの種のエンコーダ信号出力方法としては、インクリメンタルコード積算値の良否を判別していなかった。
【０００３】
【発明が解決しようとする課題】
従来のエンコーダ信号出力方法においては、インクリメンタルコード積算値の良否を判別していなかったため、例えば、外乱等によりインクリメンタルコード積算値に誤差が生じている場合には、エンコーダ信号自体の精度が低下し、エンコーダの信頼性を向上させることが困難であった。
【０００４】
本発明は、以上のような課題を解決するためになされたもので、特に、インクリメンタル積算値とアブソリュートコードの絶対値とを比較し、インクリメンタルコード積算値の良否を判別し、信頼性を向上させるようにしたエンコーダ信号出力方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明によるエンコーダ信号出力方法は、インクリメンタルコードとアブソリュートコードを持つエンコーダにおいて、前記インクリメンタルコードで積算したインクリメンタルコード積算値と前記アブソリュートコードの絶対値とを常時比較して差を出力し、前記差が設定値以上又は以下の時にフラグを出力するエンコーダ信号出力方法において、前記アブソリュートコードとして、応答周波数が高い低分解能アブソリュートコードと応答周波数が低い高分解能アブソリュートコードを有し、設定回転速度以上では前記低分解能アブソリュートコードと前記インクリメンタルコード積算値とを比較し、設定回転速度以下では前記高分解能アブソリュートコードと前記インクリメンタルコード積算値とを比較し、比較結果の比較値の存在を示すフラグを出力する方法である。
【０００６】
さらに詳細には、設定回転速度以下又は以上の時、前記差 (D) を示すフラグを出力する方法である。
【０００７】
さらに詳細には、前記低分解能アブソリュートコード及び高分解能アブソリュートコードを、前記インクリメンタルコード積算値と同時に比較し、その比較結果を論理和もしくは個々に出力する方法である。
【０００８】
【発明の実施の形態】
以下、図面と共に本発明によるエンコーダ信号出力方法の好適な実施の形態について説明する。
図１において符号１で示されるものは周知の光学式のアブソリュートエンコーダと同等の構造で、このエンコーダ１の回転符号板２には周知のインクリメンタル形及びアブソリュート形のパターン２ａが形成されており、光源３からの光３ａが回転符号板２を通過して受光体４に入力されることによって、周知のインクリメンタル信号であるインクリメンタルコードＩ及び周知のアブソリュート信号であるアブソリュートコードＡが生成される。
【０００９】
前記インクリメンタルコードＩは、ＣＰＵ等からなる演算部５に入力されていると共に、アブソリュートコードＡの絶対値はこの演算部５及びコンパレータ６に入力されている。前記演算部５からなる出力されるインクリメンタルコード積算値Ｉａは、前記コンパレータ６に入力されており、このコンパレータ６において比較された前記インクリメンタルコード積算値ＩａとアブソリュートコードＡとの差Ｄは、前記演算部５に戻されて入力されている。なお、この差Ｄを演算部５に入力することなく、後述のフラグＦとすることもできる。
【００１０】
次に、動作について述べる。まず、アブソリュートエンコーダ１から得られたインクリメンタルコードＩは演算部５に入力され、この演算部５で前記インクリメンタルコードＩを積算して得たインクリメンタルコード積算値Ｉａはコンパレータ６に入力されている。また、前記アブソリュートコードＡの絶対値は前記コンパレータ６に直接入力され、前記インクリメンタルコード積算値Ｉａ及び前記絶対値は、コンパレータ６内にて比較され、得られた差Ｄは前記演算部５に戻され、この差Ｄが存在した場合に演算部５からはこの差Ｄの存在を示すための周知のフラグＦが出力される。従って、前記アブソリュートエンコーダ１は前述の演算部５及びコンパレータ６を含んでいるため、このフラグＦをユーザー側で検出することにより、演算部５から出力されるエンコーダ信号１０の良否を判別することができる。
【００１１】
なお、前述の比較判別動作において、アブソリュートエンコーダ１の回転符号板２の回転が予め設定した設定回転速度以下の又は以上の時に前記差Ｄを出力することができる。また、前記アブソリュートコードＡとして、応答周波数が高い低分解能アブソリュートコードと応答周波数が低い高分解能アブソリュートコードを用い、設定回転速度以上では前記低分解能アブソリュートコードと前記インクリメンタルコード積算値Ｉａとを比較し、設定回転速度以下では前記高分解能アブソリュートコードと前記インクリメンタルコード積算値Ｉａとを比較し、比較結果の比較値を示すフラグを出力することができる。
【００１２】
また、この比較動作は、前記回転符号板２の一定回転角度毎に行い、この一定回転角度毎に前記フラグＦを更新するようにすることもできる。
また、前記アブソリュートエンコーダ１の図示しない電源を投入した直後は、出力であるエンコーダ信号１０が安定していないので前記フラグＦを出力しないようにしている。
また、前記アブソリュートコードＡとしては、周知のグレイバイナリー又はピュアバイナリーを用いている。
また、前記アブソリュートコードＡとして周知の循環乱数コードを用いることもできる。
【００１３】
また、前記低分解能アブソリュートコード及び高分解能アブソリュートコードを、前記インクリメンタルコード積算値Ｉａと同時に比較し、その比較結果を周知の論理和もしくは個々に出力することもできる。
また、前述のフラグＦの出力の仕方として、前述の比較動作によって得られた比較値すなわち前記差Ｄが、連続して設定値以上又は以下の時に前記フラグＦを出力するようにすることもできる。また、前記回転符号板２の回転速度に応じてプリセット値である設定値を変えることもできる。また、前記回転符号板２の回転速度に応じて前記アブソリュートコードのビット数を変えることができる。
【００１４】
また、前記フラグＦは、前記エンコーダ信号１０とは別にパラレル信号として出力させているが、両者をシリアル信号として演算部５から出力することもできる。
【００１５】
【発明の効果】
本発明によるエンコーダ信号出力方法は、以上のように構成されているため、次のような効果を得ることができる。すなわち、インクリメンタルコード積算値とアブソリュートコードの絶対値とをコンパレータで比較し、差が存在した時にフラグを出力してインクリメンタルコード積算値の良否の判定をエンコーダ内部で行っているため、エンコーダ外部に対する負担を軽減化でき、ユーザー側における信頼性を向上できる。
【図面の簡単な説明】
【図１】 本発明によるエンコーダ信号出力方法を示すブロック図である。
【符号の説明】
Ａ アブソリュートコード
Ｉ インクリメンタルコード
１ エンコーダ信号生成部
５ 演算部
６ コンパレータ
Ｄ 差
Ｉａ インクリメンタルコード積算値
１０ エンコーダ信号[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an encoder signal output method, and more particularly, to a novel improvement for comparing an incremental integrated value and an absolute value of an absolute code, determining whether the incremental code integrated value is good or not, and improving detection accuracy.
[0002]
[Prior art]
Conventionally, this type of encoder signal output method used does not determine whether the incremental code integrated value is good or bad.
[0003]
[Problems to be solved by the invention]
In the conventional encoder signal output method, since the quality of the incremental code integrated value was not determined, for example, when an error occurs in the incremental code integrated value due to disturbance or the like, the accuracy of the encoder signal itself decreases, It has been difficult to improve the reliability of the encoder.
[0004]
The present invention has been made to solve the above-described problems, and in particular, compares the incremental integrated value with the absolute value of the absolute code, determines the quality of the incremental code integrated value, and improves the reliability. An object of the present invention is to provide an encoder signal output method.
[0005]
[Means for Solving the Problems]
In the encoder signal output method according to the present invention, in an encoder having an incremental code and an absolute code, the incremental code integrated value integrated by the incremental code and the absolute value of the absolute code are always compared and the difference is output. in encoder signal output method of outputting a flag set value or more or when the following as pre-Symbol absolute code, has a high-resolution absolute code is low response frequency and high response frequency low-resolution absolute code, said at preset rotational speed or higher Compares the low resolution absolute code and the incremental code integrated value, compares the high resolution absolute code and the incremental code integrated value below the set rotational speed, and indicates the presence of the comparison value of the comparison result. It is a method of outputting a flag.
[0006]
More specifically, it is a method of outputting a flag indicating the difference (D) when the rotational speed is equal to or lower than the set rotational speed .
[0007]
More specifically, the low-resolution absolute code and the high-resolution absolute code are compared simultaneously with the incremental code integrated value, and the comparison result is logically summed or individually output.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
A preferred embodiment of an encoder signal output method according to the present invention will be described below with reference to the drawings.
1 has a structure equivalent to that of a known optical absolute encoder, and a rotary code plate 2 of the encoder 1 is formed with a known incremental type and absolute type pattern 2a. The light 3a from 3 passes through the rotary code plate 2 and is input to the light receiver 4, whereby an incremental code I which is a known incremental signal and an absolute code A which is a known absolute signal are generated.
[0009]
The incremental code I is input to the calculation unit 5 including a CPU and the absolute value of the absolute code A is input to the calculation unit 5 and the comparator 6. The incremental code integrated value Ia output from the arithmetic unit 5 is input to the comparator 6, and the difference D between the incremental code integrated value Ia and the absolute code A compared in the comparator 6 is the arithmetic operation. Returned to part 5 and input. Note that this difference D can be used as a flag F described later without being input to the calculation unit 5.
[0010]
Next, the operation will be described. First, the incremental code I obtained from the absolute encoder 1 is input to the arithmetic unit 5, and the incremental code integrated value Ia obtained by integrating the incremental code I by the arithmetic unit 5 is input to the comparator 6. Further, the absolute value of the absolute code A is directly input to the comparator 6, the incremental code integrated value Ia and the absolute value are compared in the comparator 6, and the obtained difference D is returned to the calculation unit 5. When the difference D exists, the calculation unit 5 outputs a known flag F for indicating the presence of the difference D. Therefore, since the absolute encoder 1 includes the above-described calculation unit 5 and comparator 6, it is possible to determine whether the encoder signal 10 output from the calculation unit 5 is good or bad by detecting the flag F on the user side. it can.
[0011]
In the above-described comparison / determination operation, the difference D can be output when the rotation of the rotary code plate 2 of the absolute encoder 1 is equal to or lower than a preset rotational speed. Further, as the absolute code A, a low-resolution absolute code having a high response frequency and a high-resolution absolute code having a low response frequency are used, and the low-resolution absolute code and the incremental code integrated value Ia are compared at a set rotational speed or higher. Below the set rotation speed, the high-resolution absolute code and the incremental code integrated value Ia are compared, and a flag indicating the comparison value of the comparison result can be output.
[0012]
Further, this comparison operation can be performed at every fixed rotation angle of the rotary code plate 2 and the flag F can be updated at every fixed rotation angle.
Immediately after turning on the power (not shown) of the absolute encoder 1, the output of the encoder signal 10 is not stable, so that the flag F is not output.
As the absolute code A, a well-known gray binary or pure binary is used.
A known cyclic random number code may be used as the absolute code A.
[0013]
The low-resolution absolute code and the high-resolution absolute code can be compared simultaneously with the incremental code integrated value Ia, and the comparison result can be output as a known logical sum or individually.
In addition, as a method of outputting the flag F, the flag F may be output when the comparison value obtained by the comparison operation, that is, the difference D is continuously greater than or less than a set value. . In addition, a preset value that is a preset value can be changed according to the rotational speed of the rotary code plate 2. Further, the number of bits of the absolute code can be changed according to the rotational speed of the rotary code plate 2.
[0014]
The flag F is output as a parallel signal separately from the encoder signal 10, but both can be output as a serial signal from the arithmetic unit 5.
[0015]
【The invention's effect】
Since the encoder signal output method according to the present invention is configured as described above, the following effects can be obtained. In other words, the incremental code integrated value and the absolute code absolute value are compared by a comparator, and if there is a difference, a flag is output to determine whether the incremental code integrated value is good or not inside the encoder. The reliability on the user side can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating an encoder signal output method according to the present invention.
[Explanation of symbols]
A Absolute code I Incremental code 1 Encoder signal generation unit 5 Calculation unit 6 Comparator D difference Ia Incremental code integrated value 10 Encoder signal

Claims (3)

インクリメンタルコード(I)とアブソリュートコード(A)を持つエンコーダにおいて、前記インクリメンタルコード(I)で積算したインクリメンタルコード積算値(Ia)と前記アブソリュートコード(A)の絶対値とを常時比較して差(D)を出力し、前記差(D)が設定値以上又は以下の時にフラグ(F)を出力するエンコーダ信号出力方法において、
前記アブソリュートコード(A)として、応答周波数が高い低分解能アブソリュートコードと応答周波数が低い高分解能アブソリュートコードを有し、設定回転速度以上では前記低分解能アブソリュートコードと前記インクリメンタルコード積算値(Ia)とを比較し、設定回転速度以下では前記高分解能アブソリュートコードと前記インクリメンタルコード積算値(Ia)とを比較し、比較結果の比較値の存在を示すフラグ(F)を出力することを特徴とするエンコーダ信号出力方法。In an encoder having an incremental code (I) and an absolute code (A), the incremental code integrated value (Ia) integrated with the incremental code (I) and the absolute value of the absolute code (A) are always compared and the difference ( In the encoder signal output method that outputs a flag (F) when the difference (D) is greater than or less than a set value ,
The absolute code (A) has a low resolution absolute code with a high response frequency and a high resolution absolute code with a low response frequency, and the low resolution absolute code and the incremental code integrated value (Ia) above the set rotational speed. An encoder signal characterized by comparing the high-resolution absolute code and the incremental code integrated value (Ia) below a set rotational speed and outputting a flag (F) indicating the presence of a comparison value as a comparison result output method. 設定回転速度以下又は以上の時、前記差When the rotational speed is below or above the set speed, (D)(D) を示すフラグを出力することを特徴とする請求項１記載のエンコーダ信号出力方法。The encoder signal output method according to claim 1, wherein a flag indicating the output is output. 前記低分解能アブソリュートコード及び高分解能アブソリュートコードを、前記インクリメンタルコード積算値(Ia)と同時に比較し、その比較結果を論理和もしくは個々に出力することを特徴とする請求項１又は２記載のエンコーダ信号出力方法。 3. The encoder signal according to claim 1, wherein the low-resolution absolute code and the high-resolution absolute code are compared simultaneously with the incremental code integrated value (Ia), and the comparison result is logically summed or individually output. output method.
JP26472796A 1996-10-04 1996-10-04 Encoder signal output method Expired - Lifetime JP3865439B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26472796A JP3865439B2 (en) 1996-10-04 1996-10-04 Encoder signal output method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26472796A JP3865439B2 (en) 1996-10-04 1996-10-04 Encoder signal output method

Publications (2)

Publication Number Publication Date
JPH10111146A JPH10111146A (en) 1998-04-28
JP3865439B2 true JP3865439B2 (en) 2007-01-10

Family

ID=17407345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26472796A Expired - Lifetime JP3865439B2 (en) 1996-10-04 1996-10-04 Encoder signal output method

Country Status (1)

Country Link
JP (1) JP3865439B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9926571D0 (en) * 1999-11-11 2000-01-12 Renishaw Plc Absolute position measurement
JP5343680B2 (en) * 2009-04-17 2013-11-13 株式会社ニコン Encoder

Also Published As

Publication number Publication date
JPH10111146A (en) 1998-04-28

Similar Documents

Publication Publication Date Title
US6745116B2 (en) Steering angle sensor for vehicle
JP2720642B2 (en) Multi-turn absolute value encoder
US7015832B2 (en) Pulse width modulation based digital incremental encoder
US5920494A (en) Method and device for varying interpolation factors
JP3865439B2 (en) Encoder signal output method
KR920010015B1 (en) Displacement detector for an encoder
US4714913A (en) Quadrature phase signal processor
JPH0618547A (en) Moving direction detecting method
JPH06147922A (en) Displacement measuring device
US20040257070A1 (en) Rotation angle detection device
JP3103266B2 (en) Absolute position detector
JPH06160113A (en) Generation of high-resolution absolute signal
JP2000101924A5 (en)
JP3241138B2 (en) Absolute encoder output signal abnormality detection method
JPH07270179A (en) Method for detecting absolute signal and absolute encoder
JP2582786Y2 (en) Encoder counter
EP4181386A1 (en) Method for implementing brushless direct current motor hall position sensor fault processing
JP3200847B2 (en) Hybrid encoder
JP2580714B2 (en) Composite rotary encoder
JP2002245963A (en) Data collection method and time-of-flight mass spectrometer
JPH05209710A (en) Rotation angle detector
JPS59109867A (en) Speed detection system
JPH1019599A (en) Absolute value type multi rotational encoder
JP4138118B2 (en) Encoder and rotational position detection device
JP2001330476A (en) Position detecting method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061003

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111013

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121013

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131013

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term