JP3863816B2 - Circuit equipment - Google Patents
Circuit equipment Download PDFInfo
- Publication number
- JP3863816B2 JP3863816B2 JP2002190793A JP2002190793A JP3863816B2 JP 3863816 B2 JP3863816 B2 JP 3863816B2 JP 2002190793 A JP2002190793 A JP 2002190793A JP 2002190793 A JP2002190793 A JP 2002190793A JP 3863816 B2 JP3863816 B2 JP 3863816B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive pattern
- circuit device
- conductive
- circuit
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は半導体素子等の複数個の回路素子が内蔵された回路装置に関するものである。
【0002】
【従来の技術】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置は、図10のように、プリント基板PSに実装される。
【0003】
またこのパッケージ型半導体装置61は、半導体チップ62の周囲を樹脂層63で被覆し、この樹脂層63の側部から外部接続用のリード端子64が導出されたものである。しかし、このパッケージ型半導体装置61は、リード端子64が樹脂層63から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではCSP(チップサイズパッケージ)と呼ばれる、チップのサイズと同等のウェハスケールCSP、またはチップサイズよりも若干大きいサイズのCSPが開発されている。
【0004】
図11は、支持基板としてガラスエポキシ基板65を採用した、チップサイズよりも若干大きいCSP66を示すものである。ここではガラスエポキシ基板65にトランジスタチップTが実装されたものとして説明していく。
【0005】
このガラスエポキシ基板65の表面には、第1の電極67、第2の電極68およびダイパッド69が形成され、裏面には第1の裏面電極70と第2の裏面電極71が形成されている。そしてスルーホールTHを介して、前記第1の電極67と第1の裏面電極70が、第2の電極68と第2の裏面電極71が電気的に接続されている。またダイパッド69には前記ベアのトランジスタチップTが固着され、トランジスタのエミッタ電極と第1の電極67が金属細線72を介して接続され、トランジスタのベース電極と第2の電極68が金属細線72を介して接続されている。更にトランジスタチップTを覆うようにガラスエポキシ基板65に樹脂層73が設けられている。
【0006】
前記CSP66は、ガラスエポキシ基板65を採用するが、ウェハスケールCSPと違い、チップTから外部接続用の裏面電極70、71までの延在構造が簡単であり、安価に製造できるメリットを有する。また前記CSP66は、図10のように、プリント基板PSに実装される。プリント基板PSには、電気回路を構成する電極、配線が設けられ、前記CSP66、パッケージ型半導体装置61、チップ抵抗CRまたはチップコンデンサCC等が電気的に接続されて固着される。そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられていた。
【0007】
【発明が解決しようとする課題】
しかしながら、上述したような半導体装置は以下のような問題点を有していた。
【0008】
第1に、CSP66のような構造で多数個の半導体素子等を内蔵した回路装置を構成した場合、内蔵される半導体素子の発熱等による使用状況下の温度変化により回路装置とそれが実装される基板PSとが異なる熱膨張率で膨張する。このことから、回路装置と基板PSとを接続する半田電極等の接続手段にストレスが作用し、結果的に接続手段が破損してしまう問題があった。
【0009】
第2に、従来例で説明したCSP66では、トランジスタTは、金属細線72およびガラスエポキシ基板65上に形成された導電パターンを介して、電気的・熱的に実装基板PSに接続していた。このことから、トランジスタTの放熱性が不足してしまう問題があった。
【0010】
本発明はこのような問題を鑑みて成されたものであり、本発明の目的は、固着基板との固着強度を向上させた回路装置を提供することにある。本発明の更なる目的は、内蔵される半導体素子の熱を効率的に外部に放出させる回路装置を提供することにある。
【0011】
【課題を解決するための手段】
本発明は、第1に、四隅に配置された複数の第1の導電パターンと、前記第1の導電パターンの裏面に設けた第1の外部電極と、前記第1の導電パターンを除いた領域に配置した第2の導電パターンと、前記第2の導電パターンの裏面に設けた第2の外部電極と、前記第1の導電パターンに実装した回路素子と、前記第1の導電パターンおよび前記第2の導電パターンの裏面を露出させて前記導電パターンおよび前記回路素子を封止する絶縁性樹脂とを有し、前記第1の外部電極の大きさを、第2の外部電極よりも大きく形成して固着基板への固着強度を確保することを特徴とする。
【0012】
本発明は、第2に、前記各第1の外部電極を同等の大きさで且つ対称に形成することを特徴とする。
【0013】
本発明は、第3に、前記第1の導電パターンの大きさを、前記回路素子の大きさよりも充分に大きく形成し、前記回路素子から発生した熱を前記第1の外部電極を介して外部に放出させることを特徴とする。
【0014】
【発明の実施の形態】
(回路装置10の構成を説明する第1の実施の形態)
図1を参照して、本発明の回路装置10の構成等を説明する。図1(A)は回路装置10の平面図であり、図1(B)は回路装置10の断面図である。
【0015】
図1(A)および図1(B)を参照して、回路装置10は、四隅に配置された複数の第1の導電パターン11A、11B、11Cおよび11Dと、第1の導電パターンの裏面に設けた第1の外部電極15A、15B、15Cおよび15Dと、第1の導電パターンを除いた領域に配置した第2の導電パターン11Eと、第2の導電パターン11Eの裏面に設けた第2の外部電極15Eとを有している。更に、第1の導電パターン11A、11B、11Cおよび11Dには回路素子12が実装されている。そして、絶縁性樹脂13により、第1の導電パターン11A、11B、11Cおよび11Dと、第2の導電パターン11Eの裏面を露出させて前記導電パターンおよび回路素子12は封止されている。このような各構成要素を以下にて説明する。
【0016】
第1の導電パターン11A、11B、11Cおよび11Dは銅等の金属から成り、裏面を露出させて絶縁性樹脂13に埋め込まれている。上述したように、第1の導電パターン11A、11B、11Cおよび11Dは回路装置10の4隅に4個が配置されており、その2辺は外形となっている。各々の第1の導電パターン11A、11B、11Cおよび11Dには回路素子12が実装されている。第1の導電パターン11Aの形状は基本的には矩形であるが、内部に構成される回路に応じてその形状を変形させることもできる。例えば、同平面図に示すように、金属細線14のボンディングパッドとなる領域を確保するために、第1の導電パターン11Dを局所的に横方向に延在させることもできる。すなわち、第1の導電パターン11A、11B、11Cおよび11Dの形状は同一でなくても良い。
【0017】
第2の導電パターン11Eは銅等の金属から成り、裏面を露出させて絶縁性樹脂13に埋め込まれている。第2の導電パターン11Eは、第1の導電パターン11A、11B、11Cおよび11Dの間に設けられている。第2の導電パターン11Eは、回路装置10の中央部付近から十字形に配列するように複数個が設けられている。また、第2の導電パターン11Eは、金属細線14等を介して、第1の導電パターン上に実装された回路素子12と電気的に接続されている。ここでは、中央部付近に設けた十字形の第2の導電パターン11Eは、接地電位として働く導電パターンである。そして、その他の第2の導電パターン11Eは、例えば金属細線14のボンディングパッド等として働く導電パターンである。
【0018】
回路素子12としては、抵抗やコンデンサ等の受動素子および半導体素子等の能動素子を全般的に採用される。ここでは、同平面図に示すように、4隅に配置された第1の導電パターン11Aのそれぞれに、ダイオードまたはトランジスタの何れかが1つ実装されている。そして、第1の導電パターン11A上に実装された回路素子は、金属細線14を介して他の導電パターン電気的に接続されている。更にここでは、導電パターンを跨ぐようにチップ抵抗器が実装されている。回路素子の実装は、半田やAgペースト等のロウ材を介して行われる。
【0019】
絶縁性樹脂13は、導電パターン11の裏面を露出させて、全体を封止している。ここでは、回路素子12、金属細線14および導電パターン11を封止している。絶縁性樹脂13の材料としては、トランスファーモールドにより形成される熱硬化性樹脂や、インジェクションモールドにより形成される熱可塑性樹脂を採用することができる。本発明で使用する絶縁性樹脂13は、熱の伝導性に優れたものである。従って、回路素子12からの発熱は効率的に第2の導電パターン11E等に伝導する。
【0020】
図2を参照して、上述した回路装置10が固着基板20に実装された状態を説明する。図2(A)は回路装置10の裏面図であり、図2(B)は回路装置10が固着基板20に固着された状態を示す断面図である。
【0021】
図2(A)を参照して、回路装置10の裏面の状態を説明する。この図では、導電パターン11を点線で示し、外部電極15をハッチングが施された領域で示している。回路装置10は全体が絶縁性樹脂13で支持されている。従って、回路装置10の裏面に於いては、絶縁性樹脂13から第1の導電パターン11A、11B、11Cおよび11Dと、第2の導電パターン11Eが露出する形になる。そして、第1の導電パターンおよび第2の導電パターンの裏面には、回路装置10と外部との電気的・熱的な接続を行うために、半田等から成る外部電極15が形成される。更に、回路装置10の裏面の外部電極を設けない箇所は、導電パターン11の保護等を目的としてレジストにより被覆する場合もある。
【0022】
第1の外部電極15A、15B、15Cおよび15Dは、第1の導電パターン11A、11B、11Cおよび11Dの裏面に設けられて外部との電気的・熱的な接合を行う電極である。ここでは、4隅に設けた4個の第1の導電パターン11A、11B、11Cおよび11Dのそれぞれの裏面に、大型の第1の外部電極15A、15B、15Cおよび15Dが設けられている。従って、第1の外部電極15A、15B、15Cおよび15Dは、回路装置10の裏面の4隅に4個が形成される。更に、4個の第1の外部電極15A、15B、15Cおよび15Dは、同じ形状に形成されて、回路装置10の裏面に左右・上下に対称に配置されている。また、それぞれの第1の外部電極15Aの大きさは同等に形成されている。第1の導電パターン11は、内部に構成される回路によってその形状が変化する場合があるが、第1の外部電極15Aの形状は矩形である。なお、第1の外部電極15Aは、半田等のロウ材を材料として形成されている。
【0023】
第2の外部電極15Eは、主に第2の導電パターン11Eの裏面に設けられており、外部との電気的・熱的な接合を行う電極である。第2の外部電極15Eは、回路装置10の裏面に於いて、中央部付近から十字形に複数個が配置されている。更に、第2の外部電極15Eは等間隔に配置されている。ここでは、中央部付近に配置された第2の導電パターン11Eには複数個の第2の外部電極15Eが設けられている。そして、周辺部に配置された第2の導電パターン11Aの裏面には、各々に1つの第2の外部電極15Eが設けられている。また、第2の外部電極15Eは、第1の導電パターン11Aの裏面に設けられても良い。なお、第2の外部電極15Aは半田等のロウ材を材料として形成されており、そのサイズは第1の外部電極15Aよりも小さく形成される。
【0024】
図2(B)を参照して、回路装置10が固着基板20に実装された状態を説明する。ここでは、半田等のロウ材より成る外部電極15をリフロー工程により、固着基板20上に形成された導電路21に回路装置10は固着されている。回路装置10裏面の四隅に配置された第1の外部電極15A、15B、15Cおよび15Dが十分に大きく形成されているので、リフロー行程に於いては、固着基板20上で回路装置10が回転して位置がずれてしまうのを防止することができる。またこのことにより、第1の外部電極15A、15A、15B、15Cおよび15Dと第2の外部電極15Eを、セルフアラインにより、固着基板20上の導電路21の所望の箇所に正確に固着させることができる。
【0025】
回路素子12は、第1の導電パターン11Aおよび第1の外部電極15Aを介して、固着基板20の導電路21と電気的・熱的に結合している。即ち、原則的には、表面に回路素子12が実装される導電パターン11に形成される外部電極15は大きく形成され、表面に回路素子が実装されない導電パターン11に形成される外部電極は小さく形成される。ここで、導電パターン11に実装される回路素子12が発熱を伴わない素子である場合は、その導電パターン裏面に形成される外部電極15を小さく形成しても良い。
【0026】
図3を参照して、回路装置10の内部に形成される電気回路の1例を説明する。図3(A)は、内蔵される電圧制御回路の回路図である。図3(B)は、図3(A)に示すような回路が形成された回路装置の平面図である。
【0027】
図3(A)を参照して、回路装置10に内蔵される電圧制御回路を説明する。この回路は、コレクタにVinが接続されてエミッタにVoutが接続される第1のトランジスタTR1と、第1のトランジスタTR1のコレクタに接続された第1のダイオードD1および第2のダイオードD2と、抵抗R1を介して第1のトランジスタTR1のベースにドレインが接続された第2のトランジスタTR2とを有している。ここでは、第1のトランジスタTR1としてバイポーラ・トランジスタを採用し、第2のトランジスタTR2としてMOSFETを採用している。
【0028】
上記のように構成された電圧制御回路の動作例を以下にて説明する。第2のトランジスタTR2のゲートにパルス電圧が印加されることにより、第2のトランジスタTR2を断続的にON−OFF状態にする。従って、第2のトランジスタTR2がON状態であるときは、第1のトランジスタTR1もまたON状態になり、Voutの電圧を制御している。
【0029】
このように、第2のトランジスタTR2をパルス制御することで、第1のトランジスタTR1のON−OFFを制御して、Voutの電圧の値を制御している。本発明では、例えばVinの電圧は6Vであり、Voutの電圧は4Vになるように制御されているので、VinとVoutの電圧差約2Vに対応した熱が、回路素子から発生している。
【0030】
図3(B)を参照して、電圧制御回路を構成する回路素子の配置を説明する。回路を構成するダイオードおよびトランジスタは、第1の導電パターン上にロウ材を介して実装されている。また、抵抗R1については離間した2つの導電パターンを跨ぐようにして実装されている。
【0031】
第1のダイオードD1および第2のダイオードD2は、例えばショットキーダイオードであり、カソードを下面にして第1の導電パターン11Aに実装されている。従って、第1のダイオードD1および第2のダイオードD2が有するカソードからの発熱は、第1の導電パターン11Aを介して外部へ放出される。なお、ダイオードのアノードは、金属細線14を介して、他の導電パターン11と電気的に接続されている。
【0032】
第1のトランジスタTR1および第2のトランジスタTR2は、第1の導電パターンに実装されている。従って、トランジスタの発熱は、第1の導電パターン11Aを介して外部に放出される。なお、トランジスタの制御部および流入部は、金属細線14を介して他の導電パターンと電気的に接続されている。
【0033】
第1の導電パターン11A、11B、11Cおよび11Dは、それらに実装される回路素子12よりも十分に大きく形成されている。そして、第1の導電パターン11A、11B、11Cおよび11Dの大部分と対応する第1の外部電極15A、15B、15Cおよび15Dにほぼ重畳するように、回路素子12は固着されている。
【0034】
本発明の特徴は、充分に大きく形成された第1の外部電極15Aにより、回路装置10が固着基板20に固着されることで固着強度が向上されることにある。具体的には、回路素子12の発熱等の使用状況下の温度変化により、回路装置10および固着基板20の両方が加熱された場合、両者の熱膨張係数の相違から、両者は異なる量の変形を示す。従って、使用状況下の温度変化により、両者を接続する外部電極15には応力し、この応力が大きいと外部電極15は破損してしまう。そして、この応力の大きさは、回路装置の中心部からの距離に比例する。即ち、回路装置10の周辺部に設けられた外部電極15に、最も大きい応力が作用する。本発明では、回路装置10の周辺部に充分に大きいサイズの第1の外部電極15Aを設けて、外部電極15が破損するのを防止している。このように、周辺部に配置した第1の外部電極15Aを大きく形成することにより、その剛性を向上させることにより作用する応力に対抗させている。
【0035】
本発明の更なる特徴は、回路素子12が実装された第1の導電パターン11Aを大きく形成することにより、回路素子12から発生する熱を外部に積極的に放出させることにある。具体的には、第1の導電パターン11Aおよびその裏面に形成された第1の半田電極15Aは、回路素子よりも充分に大きく形成されている。従って、両者のサイズが大きいので、熱を通過させる経路を大きく形成することができる。このことから、より多くの熱を、第1の導電パターン11Aおよび第1の外部電極15Aは通過させることができる。回路素子12から発生した熱は、第1の導電パターン11Aおよび第1の外部電極15Aの順序で外部に放出され、導電路21を介して固着基板20から外部に放出される。
【0036】
(回路装置10の製造方法を説明する第2の実施の形態)
本発明の回路装置10は次の様な工程で製造される。即ち、導電箔40を用意する工程と、導電箔40に導電箔40の厚みよりも浅い分離溝41を形成して導電パターン51を形成する工程と、所望の導電パターン51の各回路装置部45に回路素子12を固着する工程と、回路素子12と所望の導電パターン51とのワイヤボンディングを行う工程と、各回路装置部45の回路素子12を一括して被覆し、分離溝41に充填されるように絶縁性樹脂13で共通モールドする工程と、絶縁性樹脂13が露出するまで導電箔40の裏面を除去する工程と、絶縁性樹脂13をダイシングすることにより回路装置部に分離する工程とから構成されている。以下に、本発明の各工程を図4〜図9を参照して説明する。
【0037】
本発明の第1の工程は、図4から図6に示すように、導電箔40を用意し、導電箔40に導電箔40よりも浅い分離溝41をエッチングにより形成して、導電パターン51を形成することにある。
【0038】
本工程では、まず図4(A)の如く、シート状の導電箔40を用意する。この導電箔40は、ロウ材の付着性、ボンディング性、メッキ性が考慮されてその材料が選択され、材料としては、Cuを主材料とした導電箔、Alを主材料とした導電箔またはFe−Ni等の合金から成る導電箔等が採用される。
【0039】
導電箔40の厚さは、後のエッチングを考慮すると10μm〜300μm程度が好ましいが、300μm以上でも10μm以下でも基本的には良い。後述するように、導電箔40の厚みよりも浅い分離溝41が形成できればよい。
【0040】
尚、シート状の導電箔40は、所定の幅、例えば45mmでロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた短冊状の導電箔40が用意され、後述する各工程に搬送されても良い。
【0041】
具体的には、図4(B)に示す如く、短冊状の導電箔40に多数の回路装置部45が形成されるブロック42が4〜5個離間して並べられる。各ブロック42間にはスリット43が設けられ、モールド工程等での加熱処理で発生する導電箔40の応力を吸収する。また導電箔40の上下周端にはインデックス孔44が一定の間隔で設けられ、各工程での位置決めに用いられる。続いて、導電パターンを形成する。
【0042】
まず、図5に示す如く、導電箔40の上に、ホトレジスト(耐エッチングマスク)PRを形成し、導電パターン51となる領域を除いた導電箔40が露出するようにホトレジストPRをパターニングする。そして、図6(A)に示す如く、導電箔40を選択的にエッチングする。
【0043】
図6(B)に具体的な導電パターン51を示す。本図は図4(B)で示したブロック42の1個を拡大したもの対応する。ハッチング部分の1個が1つの回路装置部45であり、1つのブロック42には2行2列のマトリックス状に多数の回路装置部45が配列され、各回路装置部45毎に同一の導電パターン51が設けられている。各ブロックの周辺には枠状のパターン46が設けられ、それと少し離間しその内側にダイシング時の位置合わせマーク47が設けられている。枠状のパターン46はモールド金型との嵌合に使用し、また導電箔40の裏面エッチング後には絶縁性樹脂13の補強をする働きを有する。ここで、導電パターン51は、第1の導電パターン11A〜11Dと、第2の導電パターン11Eから構成されている。
【0044】
本発明の第2の工程は、図7に示す如く、所望の導電パターン51の各回路装置部45に回路素子12を固着し、回路素子12の電極と所望の導電パターン51とをワイヤボンディングすることにある。
【0045】
ここでは、回路素子12として、半導体素子およびチップ抵抗が、第1の導電パターン11〜14にダイボンディングされる。その後、各回路装置部の回路素子12のベース電極およびゲート電極を、熱圧着によるボールボンディング及び超音波によるウェッヂボンディングにより一括してワイヤボンディングを行う。具体的には、各回路素子12のゲート電極およびベース電極が、金属細線を介して、第1または第2の導電パターンと接続される。
【0046】
本発明の第3の工程は、図8に示す如く、各回路装置部45の回路素子12を一括して被覆し、分離溝41に充填されるように絶縁性樹脂13で共通モールドすることにある。
【0047】
本工程では、図8(A)に示すように、絶縁性樹脂13は回路素子12および複数の導電パターンを完全に被覆し、分離溝41には絶縁性樹脂13が充填され、分離溝41と嵌合して強固に結合する。そして絶縁性樹脂13により導電パターン51が支持されている。
【0048】
また本工程では、トランスファーモールド、インジェクションモールド、またはポッティングにより実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【0049】
更に、本工程でトランスファーモールドあるいはインジェクションモールドする際に、図8(B)に示すように各ブロック42は1つの共通のモールド金型に回路装置部63を納め、各ブロック毎に1つの絶縁性樹脂13で共通にモールドを行う。このために従来のトランスファーモールド等の様に各回路装置部を個別にモールドする方法に比べて、大幅な樹脂量の削減が図れる。
【0050】
本工程の特徴は、絶縁性樹脂13を被覆するまでは、導電パターン51となる導電箔40が支持基板となることである。従来では、本来必要としない支持基板を採用して導電パターンを形成しているが、本発明では、支持基板となる導電箔40は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【0051】
また分離溝41は、導電箔の厚みよりも浅く形成されているため、導電箔40が導電パターン51として個々に分離されていない。従ってシート状の導電箔40として一体で取り扱え、絶縁性樹脂13をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【0052】
本発明の第4の工程は、絶縁性樹脂が露出するまで導電箔40の裏面を除去することにある。
【0053】
本工程は、導電箔40の裏面を化学的および/または物理的に除き、導電パターン51として分離するものである。この工程は、研磨、研削、エッチング、レーザの金属蒸発等により施される。
【0054】
実験では導電箔40を全面ウェトエッチングし、分離溝41から絶縁性樹脂13を露出させている。この露出される面を図8(A)では点線で示している。その結果、導電パターン51となって分離される。
【0055】
この結果、絶縁性樹脂13に導電パターン51の裏面が露出する構造となる。すなわち、分離溝41に充填された絶縁性樹脂13の表面と導電パターン51の表面は、実質的に一致している構造となっている。従って、本発明の回路装置は従来の裏面電極のように段差が設けられないため、マウント時に半田等の表面張力でそのまま水平に移動してセルフアラインできる特徴を有する。
【0056】
更に、導電パターン51の裏面処理を行い、例えば図1に示す最終構造を得る。すなわち、必要によって露出した導電パターン51に半田等の導電材を被着し、回路装置として完成する。
【0057】
本発明の第5の工程は、図9に示す如く、絶縁性樹脂13を各回路装置部45毎にダイシングにより分離することにある。
【0058】
本工程では、ブロック42をダイシング装置の載置台に真空で吸着させ、ダイシングブレード49で各回路装置部45間のダイシングライン(一点鎖線)に沿って分離溝41の絶縁性樹脂13をダイシングし、個別の回路装置に分離する。
【0059】
本工程で、ダイシングブレード49は、ほぼ絶縁性樹脂13を切断する切削深さで行い、ダイシング装置からブロック42を取り出した後にローラでチョコレートブレークするとよい。ダイシング時は予め前述した第1の工程で設けた各ブロックの位置合わせマーク47を認識して、これを基準としてダイシングを行う。周知ではあるが、ダイシングは縦方向にすべてのダイシングラインをダイシングをした後、載置台を90度回転させて横方向のダイシングライン70に従ってダイシングを行う。
【0060】
【発明の効果】
本発明では、以下に示すような効果を奏することができる。
【0061】
第1に、回路装置10の4隅に設けた第1の外部電極を充分に大きく形成することにより、回路装置10を固着基板に実装する際や使用状況下の温度変化を原因として、外部電極15にストレスが作用して破損するのを防止することができる。
【0062】
第2に、トランジスタやダイオード等の回路素子12が実装される第1の導電パターン11Aを回路素子12よりも充分に大きく形成することにより、回路素子12の発熱を回路装置10の外部へ放出させることができる。
【図面の簡単な説明】
【図1】本発明の回路装置を説明する平面図(A)、断面図(B)である。
【図2】本発明の回路装置を説明する平面図(A)、断面図(B)である。
【図3】本発明の回路装置を説明する回路図(A)、平面図(B)である。
【図4】本発明の回路装置の製造方法を説明する断面図(A)、平面図(B)である。
【図5】本発明の回路装置の製造方法を説明する断面図である。
【図6】本発明の回路装置の製造方法を説明する断面図(A)、平面図(B)である。
【図7】本発明の回路装置の製造方法を説明する平面図(A)、断面図(B)である。
【図8】本発明の回路装置の製造方法を説明する断面図(A)、平面図(B)断面図である。
【図9】本発明の回路装置の製造方法を説明する平面図である。
【図10】従来の回路装置を説明する断面図である。
【図11】従来の回路装置を説明する断面図である。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit device incorporating a plurality of circuit elements such as semiconductor elements.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, a circuit device set in an electronic device is employed in a mobile phone, a portable computer, and the like, and thus, a reduction in size, thickness, and weight are required. For example, a semiconductor device as an example of a circuit device will be described. As a general semiconductor device, there is a package type semiconductor device sealed by a conventional transfer mold. This semiconductor device is mounted on a printed circuit board PS as shown in FIG.
[0003]
In the package
[0004]
FIG. 11 shows a CSP 66 that employs a glass epoxy substrate 65 as a support substrate and is slightly larger than the chip size. Here, description will be made assuming that the transistor chip T is mounted on the glass epoxy substrate 65.
[0005]
A first electrode 67, a second electrode 68, and a
[0006]
The CSP 66 employs a glass epoxy substrate 65, but unlike the wafer scale CSP, the extending structure from the chip T to the backside electrodes 70 and 71 for external connection is simple and has the merit that it can be manufactured at low cost. The CSP 66 is mounted on the printed circuit board PS as shown in FIG. The printed circuit board PS is provided with electrodes and wirings constituting an electric circuit, and the
[0007]
[Problems to be solved by the invention]
However, the semiconductor device as described above has the following problems.
[0008]
First, when a circuit device having a structure such as CSP 66 and incorporating a large number of semiconductor elements or the like is constructed, the circuit device and the circuit device are mounted due to a temperature change under usage conditions due to heat generation or the like of the incorporated semiconductor elements. The substrate PS expands at a different coefficient of thermal expansion. For this reason, there is a problem that stress is applied to connection means such as a solder electrode for connecting the circuit device and the substrate PS, resulting in damage to the connection means.
[0009]
Secondly, in the CSP 66 described in the conventional example, the transistor T is electrically and thermally connected to the mounting substrate PS via the
[0010]
The present invention has been made in view of such a problem, and an object of the present invention is to provide a circuit device having improved fixing strength with a fixed substrate. It is a further object of the present invention to provide a circuit device that efficiently releases the heat of a built-in semiconductor element to the outside.
[0011]
[Means for Solving the Problems]
In the present invention, firstly, a plurality of first conductive patterns arranged at four corners, a first external electrode provided on the back surface of the first conductive pattern, and a region excluding the first conductive pattern A second conductive pattern disposed on the second conductive pattern, a second external electrode provided on the back surface of the second conductive pattern, a circuit element mounted on the first conductive pattern, the first conductive pattern, and the first conductive pattern. An insulating resin that seals the conductive pattern and the circuit element by exposing a back surface of the second conductive pattern, and the first external electrode is formed to be larger than the second external electrode. Thus, the fixing strength to the fixing substrate is ensured.
[0012]
Secondly, the present invention is characterized in that each of the first external electrodes is formed in an equal size and symmetrically.
[0013]
Thirdly, according to the present invention, the size of the first conductive pattern is formed sufficiently larger than the size of the circuit element, and heat generated from the circuit element is externally transmitted through the first external electrode. It is made to discharge | release.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment illustrating the configuration of the circuit device 10)
With reference to FIG. 1, the configuration of the circuit device 10 of the present invention will be described. FIG. 1A is a plan view of the circuit device 10, and FIG. 1B is a cross-sectional view of the circuit device 10.
[0015]
Referring to FIGS. 1A and 1B, circuit device 10 includes a plurality of first conductive patterns 11A, 11B, 11C and 11D arranged at four corners, and a back surface of the first conductive pattern. First external electrodes 15A, 15B, 15C and 15D provided, a second conductive pattern 11E disposed in a region excluding the first conductive pattern, and a second provided on the back surface of the second conductive pattern 11E And an external electrode 15E. Furthermore, the circuit element 12 is mounted on the first conductive patterns 11A, 11B, 11C, and 11D. The conductive pattern and the circuit element 12 are sealed by the insulating resin 13 so that the back surfaces of the first conductive patterns 11A, 11B, 11C, and 11D and the second conductive pattern 11E are exposed. Each of these components will be described below.
[0016]
The first conductive patterns 11A, 11B, 11C and 11D are made of a metal such as copper, and are embedded in the insulating resin 13 with the back surface exposed. As described above, the four first conductive patterns 11A, 11B, 11C, and 11D are arranged at the four corners of the circuit device 10, and the two sides are the outer shapes. A circuit element 12 is mounted on each of the first conductive patterns 11A, 11B, 11C, and 11D. The shape of the first conductive pattern 11A is basically a rectangle, but the shape can be changed according to the circuit configured therein. For example, as shown in the plan view, the first conductive pattern 11D can be locally extended in the lateral direction in order to secure a region to be a bonding pad of the fine metal wire 14. That is, the shapes of the first conductive patterns 11A, 11B, 11C, and 11D do not have to be the same.
[0017]
The second conductive pattern 11E is made of a metal such as copper, and is buried in the insulating resin 13 with the back surface exposed. The second conductive pattern 11E is provided between the first conductive patterns 11A, 11B, 11C, and 11D. A plurality of second
[0018]
As the circuit element 12, passive elements such as resistors and capacitors and active elements such as semiconductor elements are generally employed. Here, as shown in the plan view, one of a diode and a transistor is mounted on each of the first conductive patterns 11A arranged at the four corners. The circuit element mounted on the first conductive pattern 11A is electrically connected to another conductive pattern via the metal thin wire 14. Further, here, a chip resistor is mounted so as to straddle the conductive pattern. The circuit element is mounted through a brazing material such as solder or Ag paste.
[0019]
The insulating resin 13 exposes the back surface of the
[0020]
With reference to FIG. 2, a state in which the above-described circuit device 10 is mounted on the fixed substrate 20 will be described. 2A is a back view of the circuit device 10, and FIG. 2B is a cross-sectional view showing a state where the circuit device 10 is fixed to the fixing substrate 20.
[0021]
With reference to FIG. 2A, the state of the back surface of the circuit device 10 will be described. In this figure, the
[0022]
The first external electrodes 15A, 15B, 15C, and 15D are electrodes that are provided on the back surface of the first conductive patterns 11A, 11B, 11C, and 11D and perform electrical and thermal bonding with the outside. Here, large first external electrodes 15A, 15B, 15C, and 15D are provided on the back surfaces of the four first conductive patterns 11A, 11B, 11C, and 11D provided at the four corners. Accordingly, four first external electrodes 15 </ b> A, 15 </ b> B, 15 </ b> C and 15 </ b> D are formed at the four corners of the back surface of the circuit device 10. Further, the four first external electrodes 15A, 15B, 15C, and 15D are formed in the same shape, and are symmetrically arranged on the back surface of the circuit device 10 in the horizontal and vertical directions. Further, the sizes of the respective first external electrodes 15A are formed to be equal. Although the shape of the first
[0023]
The second external electrode 15E is mainly provided on the back surface of the second conductive pattern 11E, and is an electrode that performs electrical and thermal bonding with the outside. A plurality of second external electrodes 15E are arranged in a cross shape from the vicinity of the center on the back surface of the circuit device 10. Further, the second external electrodes 15E are arranged at equal intervals. Here, a plurality of second external electrodes 15E are provided on the second conductive pattern 11E disposed near the center. Then, one second external electrode 15E is provided on each back surface of the second conductive pattern 11A disposed in the peripheral portion. The second external electrode 15E may be provided on the back surface of the first conductive pattern 11A. The second external electrode 15A is made of a brazing material such as solder, and the size thereof is smaller than that of the first external electrode 15A.
[0024]
With reference to FIG. 2B, a state in which the circuit device 10 is mounted on the fixed substrate 20 will be described. Here, the circuit device 10 is fixed to the conductive path 21 formed on the fixing substrate 20 by reflowing the external electrode 15 made of a brazing material such as solder. Since the first external electrodes 15A, 15B, 15C and 15D arranged at the four corners on the back surface of the circuit device 10 are formed sufficiently large, the circuit device 10 rotates on the fixed substrate 20 in the reflow process. It is possible to prevent the position from shifting. In addition, this allows the first external electrodes 15A, 15A, 15B, 15C and 15D and the second external electrode 15E to be accurately fixed to a desired location of the conductive path 21 on the fixing substrate 20 by self-alignment. Can do.
[0025]
The circuit element 12 is electrically and thermally coupled to the conductive path 21 of the fixed substrate 20 via the first conductive pattern 11A and the first external electrode 15A. That is, in principle, the external electrode 15 formed on the
[0026]
With reference to FIG. 3, an example of an electric circuit formed in the circuit device 10 will be described. FIG. 3A is a circuit diagram of a built-in voltage control circuit. FIG. 3B is a plan view of a circuit device in which a circuit as shown in FIG.
[0027]
With reference to FIG. 3A, a voltage control circuit built in the circuit device 10 will be described. This circuit includes a first transistor TR1 having a collector connected to Vin and an emitter connected to Vout, a first diode D1 and a second diode D2 connected to the collector of the first transistor TR1, and a resistor. And a second transistor TR2 having a drain connected to the base of the first transistor TR1 via R1. Here, a bipolar transistor is employed as the first transistor TR1, and a MOSFET is employed as the second transistor TR2.
[0028]
An operation example of the voltage control circuit configured as described above will be described below. By applying a pulse voltage to the gate of the second transistor TR2, the second transistor TR2 is intermittently turned on and off. Therefore, when the second transistor TR2 is in the ON state, the first transistor TR1 is also in the ON state and controls the voltage of Vout.
[0029]
Thus, by controlling the pulse of the second transistor TR2, the ON-OFF of the first transistor TR1 is controlled to control the voltage value of Vout. In the present invention, for example, the voltage of Vin is 6V, and the voltage of Vout is controlled to be 4V. Therefore, heat corresponding to a voltage difference of about 2V between Vin and Vout is generated from the circuit elements.
[0030]
With reference to FIG. 3B, arrangement of circuit elements constituting the voltage control circuit will be described. A diode and a transistor constituting the circuit are mounted on the first conductive pattern via a brazing material. The resistor R1 is mounted so as to straddle two spaced apart conductive patterns.
[0031]
The first diode D1 and the second diode D2 are, for example, Schottky diodes, and are mounted on the first conductive pattern 11A with the cathode as the bottom surface. Accordingly, heat generated from the cathodes of the first diode D1 and the second diode D2 is released to the outside through the first conductive pattern 11A. Note that the anode of the diode is electrically connected to another
[0032]
The first transistor TR1 and the second transistor TR2 are mounted on the first conductive pattern. Accordingly, the heat generated by the transistor is released to the outside through the first conductive pattern 11A. Note that the control part and the inflow part of the transistor are electrically connected to other conductive patterns via the fine metal wires 14.
[0033]
The first conductive patterns 11A, 11B, 11C, and 11D are formed sufficiently larger than the circuit element 12 mounted on them. The circuit element 12 is fixed so as to substantially overlap the first external electrodes 15A, 15B, 15C and 15D corresponding to most of the first conductive patterns 11A, 11B, 11C and 11D.
[0034]
The feature of the present invention is that the fixing strength is improved by fixing the circuit device 10 to the fixing substrate 20 by the first external electrode 15A formed to be sufficiently large. Specifically, when both the circuit device 10 and the fixed substrate 20 are heated due to a temperature change under usage conditions such as heat generation of the circuit element 12, due to the difference in thermal expansion coefficient between them, the two are different amounts of deformation. Indicates. Accordingly, the external electrode 15 connecting the two is stressed due to a temperature change under use conditions, and if this stress is large, the external electrode 15 is damaged. The magnitude of this stress is proportional to the distance from the center of the circuit device. That is, the largest stress acts on the external electrode 15 provided in the peripheral portion of the circuit device 10. In the present invention, the first external electrode 15A having a sufficiently large size is provided in the peripheral portion of the circuit device 10 to prevent the external electrode 15 from being damaged. In this way, the first external electrode 15A disposed in the peripheral portion is formed large to counteract the stress acting by improving its rigidity.
[0035]
A further feature of the present invention resides in that the heat generated from the circuit element 12 is actively released to the outside by forming the first conductive pattern 11A on which the circuit element 12 is mounted large. Specifically, the first conductive pattern 11A and the first solder electrode 15A formed on the back surface thereof are formed sufficiently larger than the circuit element. Therefore, since both sizes are large, it is possible to form a large path through which heat passes. Thus, more heat can be passed through the first conductive pattern 11A and the first external electrode 15A. The heat generated from the circuit element 12 is released to the outside in the order of the first conductive pattern 11A and the first external electrode 15A, and is released to the outside from the fixed substrate 20 through the conductive path 21.
[0036]
(Second Embodiment Explaining Method of Manufacturing Circuit Device 10)
The circuit device 10 of the present invention is manufactured by the following process. That is, a step of preparing the
[0037]
In the first step of the present invention, as shown in FIGS. 4 to 6, a
[0038]
In this step, first, a sheet-like
[0039]
The thickness of the
[0040]
In addition, the sheet-like
[0041]
Specifically, as shown in FIG. 4B, 4 to 5
[0042]
First, as shown in FIG. 5, a photoresist (etching resistant mask) PR is formed on the
[0043]
A specific
[0044]
In the second step of the present invention, as shown in FIG. 7, the circuit element 12 is fixed to each
[0045]
Here, as the circuit element 12, a semiconductor element and a chip resistor are die-bonded to the first
[0046]
In the third step of the present invention, as shown in FIG. 8, the circuit elements 12 of each
[0047]
In this step, as shown in FIG. 8A, the insulating resin 13 completely covers the circuit element 12 and the plurality of conductive patterns, and the separation groove 41 is filled with the insulating resin 13. Fits and bonds firmly. The
[0048]
Further, this step can be realized by transfer molding, injection molding, or potting. As the resin material, a thermosetting resin such as an epoxy resin can be realized by transfer molding, and a thermoplastic resin such as polyimide resin or polyphenylene sulfide can be realized by injection molding.
[0049]
Further, when performing transfer molding or injection molding in this step, each
[0050]
The feature of this step is that the
[0051]
Further, since the separation groove 41 is formed shallower than the thickness of the conductive foil, the
[0052]
The fourth step of the present invention is to remove the back surface of the
[0053]
In this step, the back surface of the
[0054]
In the experiment, the entire surface of the
[0055]
As a result, the back surface of the
[0056]
Furthermore, the back surface treatment of the
[0057]
The fifth step of the present invention is to separate the insulating resin 13 by dicing for each
[0058]
In this step, the
[0059]
In this step, the dicing blade 49 is preferably performed at a cutting depth that substantially cuts the insulating resin 13, and after taking out the
[0060]
【The invention's effect】
In the present invention, the following effects can be obtained.
[0061]
First, by forming the first external electrodes provided at the four corners of the circuit device 10 sufficiently large, the external electrodes may be used when the circuit device 10 is mounted on a fixed substrate or due to a temperature change under usage conditions. 15 can be prevented from being damaged by stress.
[0062]
Second, the first conductive pattern 11A on which the circuit element 12 such as a transistor or a diode is mounted is formed to be sufficiently larger than the circuit element 12, thereby releasing the heat generated by the circuit element 12 to the outside of the circuit device 10. be able to.
[Brief description of the drawings]
1A and 1B are a plan view and a cross-sectional view illustrating a circuit device according to the present invention.
2A and 2B are a plan view and a cross-sectional view illustrating a circuit device of the present invention.
3A and 3B are a circuit diagram (A) and a plan view (B) for explaining a circuit device of the present invention.
4A and 4B are a cross-sectional view (A) and a plan view (B) illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 5 is a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
6A and 6B are a cross-sectional view (A) and a plan view (B) illustrating a method for manufacturing a circuit device according to the present invention.
7A and 7B are a plan view and a cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
8A and 8B are a cross-sectional view (A) and a plan view (B) cross-sectional view illustrating a method for manufacturing a circuit device according to the present invention.
FIG. 9 is a plan view illustrating the method for manufacturing the circuit device of the present invention.
FIG. 10 is a cross-sectional view illustrating a conventional circuit device.
FIG. 11 is a cross-sectional view illustrating a conventional circuit device.
Claims (3)
前記第1の外部電極の大きさを、第2の外部電極よりも大きく形成して固着基板への固着強度を確保することを特徴とする回路装置。A plurality of first conductive patterns arranged at four corners, a first external electrode provided on the back surface of the first conductive pattern, and a second conductive pattern arranged in a region excluding the first conductive pattern And a second external electrode provided on the back surface of the second conductive pattern, a circuit element mounted on the first conductive pattern, and the back surfaces of the first conductive pattern and the second conductive pattern are exposed. And having an insulating resin for sealing the conductive pattern and the circuit element,
A circuit device characterized in that the size of the first external electrode is made larger than that of the second external electrode to secure the fixing strength to the fixing substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002190793A JP3863816B2 (en) | 2002-06-28 | 2002-06-28 | Circuit equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002190793A JP3863816B2 (en) | 2002-06-28 | 2002-06-28 | Circuit equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004039679A JP2004039679A (en) | 2004-02-05 |
JP3863816B2 true JP3863816B2 (en) | 2006-12-27 |
Family
ID=31700625
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002190793A Expired - Fee Related JP3863816B2 (en) | 2002-06-28 | 2002-06-28 | Circuit equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3863816B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4592413B2 (en) * | 2004-12-27 | 2010-12-01 | 三洋電機株式会社 | Circuit equipment |
JP6676212B2 (en) * | 2018-03-13 | 2020-04-08 | 新電元工業株式会社 | Electronic module and power supply |
-
2002
- 2002-06-28 JP JP2002190793A patent/JP3863816B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004039679A (en) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6833609B1 (en) | Integrated circuit device packages and substrates for making the packages | |
JP4093818B2 (en) | Manufacturing method of semiconductor device | |
US6331451B1 (en) | Methods of making thin integrated circuit device packages with improved thermal performance and substrates for making the packages | |
US6548328B1 (en) | Circuit device and manufacturing method of circuit device | |
US20010009301A1 (en) | Semiconductor devices having different package sizes made by using common parts | |
JP4353853B2 (en) | Circuit device manufacturing method and plate-like body | |
US7163846B2 (en) | Method for manufacturing circuit devices | |
US20040136123A1 (en) | Circuit devices and method for manufacturing the same | |
KR20020020169A (en) | Semiconductor device and method of manufacturing the same | |
US7053492B2 (en) | Circuit device and method of manufacturing the same | |
US7417309B2 (en) | Circuit device and portable device with symmetrical arrangement | |
JP2005129900A (en) | Circuit device and manufacturing method thereof | |
JP2004207275A (en) | Circuit device and its manufacturing method | |
JP4073308B2 (en) | Circuit device manufacturing method | |
JP3668101B2 (en) | Semiconductor device | |
JP2006156574A (en) | Circuit device and its manufacturing method | |
JP3863816B2 (en) | Circuit equipment | |
JP2001274282A (en) | Semiconductor device | |
JP4183500B2 (en) | Circuit device and manufacturing method thereof | |
JP2004006670A (en) | Semiconductor wafer with spacer and manufacturing method thereof, semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
JP3913622B2 (en) | Circuit equipment | |
JP4663172B2 (en) | Manufacturing method of semiconductor device | |
JP4097486B2 (en) | Circuit device manufacturing method | |
JP3600135B2 (en) | Circuit device manufacturing method | |
JP4014449B2 (en) | Circuit equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |