JP3863316B2 - Semiconductor switching device - Google Patents
Semiconductor switching device Download PDFInfo
- Publication number
- JP3863316B2 JP3863316B2 JP13976399A JP13976399A JP3863316B2 JP 3863316 B2 JP3863316 B2 JP 3863316B2 JP 13976399 A JP13976399 A JP 13976399A JP 13976399 A JP13976399 A JP 13976399A JP 3863316 B2 JP3863316 B2 JP 3863316B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal plate
- electrode
- anode electrode
- thyristor
- cathode electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
この発明は、GCTサイリスタ(リング板状のゲート端子を有するゲート転流型サイリスタ)を備えた半導体スイッチング装置に関し、特に、ターンオフにともなう発振を抑制するための改良に関する。
【0002】
【従来の技術】
GTOサイリスタ(ゲート転流型サイリスタ)の中で、GCTサイリスタと称されるタイプのものが、従来より知られている。GCTサイリスタは、例えば、特開平9-201039号公報に開示されており、互いに反対側に向いたアノード電極とカソード電極とを有するとともに、外周に沿って張り出したリング板状のゲート端子を有することを特徴としている。
【0003】
ゲート端子がリング板状であるために、ゲートドライバとGCTサイリスタとの間のインダクタンスが、それ以前のGTOサイリスタ(「旧タイプのGTOサイリスタ」と仮称する)に比べて大幅に低減されるという利点がある。このため、GCTサイリスタは、旧タイプのGTOサイリスタとは異なり、スナバ回路の接続を必要としないという利点を有している。スナバ回路が必要とされないので、電力損失を低く抑え、電力効率を改善することが可能となっている。
【0004】
図6は、GCTサイリスタを備える従来の半導体スイッチング装置の主要部を示す側面図である。また、図7は、図6に主要部が示される半導体スイッチング装置150の等価回路を示す回路図である。図6が示すように、装置150は、各回路要素が互いに積層され、それらの回路要素の間に、必要に応じて端子板が介挿されて成るスタック型の半導体スイッチング装置として構成されている。
【0005】
図6および図7が示すように、GCTサイリスタ51にはフライホールダイオード52が逆並列に接続されている。GCTサイリスタ51のアノード電極Aおよびカソード電極Kは、それぞれ、主回路端子板55および主回路端子板56へ接続されている。図6では図示を略されるが、GCTサイリスタ51のカソード電極Kとゲート電極Gとには、ゲートドライバ(GDU)53が接続されている。ゲートドライバ53は、上記したリング板状のゲート端子(図示を略する)を通じて、ゲート電極Gへ接続される。ゲートドライバ53は、外部から入力される制御信号に応答して、ゲート電圧を生成し、ゲート電極Gへ供給する。それによって、GCTサイリスタ51が、外部信号に応答して、オン、オフ動作を行う。
【0006】
さらに、GCTサイリスタ51には、クランプダイオードDc、クランプキャパシタCc、および、クランプ抵抗素子Rcを有するクランプ回路が接続されている。クランプ抵抗素子Rcの一端は、クランプ回路端子板57へ接続されている。クランプ回路は、旧タイプのGTOサイリスタに接続されるスナバ回路とは異なり、そのクランプキャパシタCcには、常時、一定の電源電圧が充電されている。クランプキャパシタCcでは、GCTサイリスタ51のオン、オフ動作にともなう充放電がない。このため、クランプ回路ではスナバ回路とは異なり電力損失が低いという利点がある。
【0007】
スナバ回路が、GTOサイリスタがターンオフしたときの主電極間電圧(アノード電極Aとカソード電極Kの間の電圧)の時間変化率(dV/dt)をも抑制するのに対して、クランプ回路は、GCTサイリスタ51の主電極間電圧が、電源電圧を超えてはね上がる現象のみを抑制する。GCTサイリスタでは、接続される保護回路として、スナバ回路よりも電力損失の少ないクランプ回路で足りるという利点がある。
【0008】
図6が示すように、GCTサイリスタ51とフライホールダイオード52とは、GCTサイリスタ51のアノード電極Aとフライホールダイオード52のカソード電極Kとが向き合うように、隣り合って積層されている。そして、GCTサイリスタ51のアノード電極Aとフライホールダイオード52のカソード電極Kとの間に、主回路端子板55が挟まれている。
【0009】
主回路端子板56は、GCTサイリスタ51のカソード電極Kへ当接して接続されている。また、GCTサイリスタ51のカソード電極Kとフライホールダイオード52のアノード電極Aとは、中間接続端子板54を通じて互いに接続されている。中間接続端子板54は、その一端が主回路端子板56へ当接し、他端がフライホールダイオード52のアノード電極Aへ当接している。
【0010】
互いに当接し合う電極と端子板の間、および、互いに当接し合う端子板どうしの間は、ろう付け等を介して固着されることなく、スタック電極59およびスタック電極60を通じて押圧力が付加されることによって圧接している。なお、中間接続端子板54は、互いに離れた電極どうしを架橋状に接続するものであるために、図7が示すように、ある大きさのインダクタンスLを持っている。
【0011】
【発明が解決しようとする課題】
従来のGCTサイリスタを備える半導体スイッチング装置150は、以上のように構成されていたので、以下に述べるような問題点を有していた。
GCTサイリスタ51をターンオフさせるためには、そのゲート電極Gとカソード電極Kとの間に、まず、数十Vの逆バイアス電圧が印加される。このとき、ゲートドライバ53、中間接続端子板54、フライホールダイオード52、および、GCTサイリスタ51を順に辿る経路である閉回路65が形成される。そのため、GCTサイリスタ51の内部の接合容量を充電するための微小な電流が、閉回路65に沿って流れる。この微小な電流は、フライホールダイオード52に対して順電流となる。
【0012】
その後、GCTサイリスタ51の動作が、オン状態からターンオフ動作へ移行する。それにともなって、GCTサイリスタ51の主電極間に、一定の電源電圧が印加される。この電源電圧は、フライホールダイオード52に対して、逆電圧となる。したがって、GCTサイリスタ51のターンオフにともなって、フライホールダイオード52の動作は、微小な順電流が流れる状態から逆回復へと向かう。
【0013】
GCTサイリスタ51では、上述したように、スナバ回路がなくてもその保護が達成されるので、その利点を生かして、スナバ回路を接続することなく使用され、それによって、電力損失の低減が図られている。しかしながら、スナバ回路がないために、GCTサイリスタ51のターンオフにともなう電圧上昇率dV/dtは、高い値となる。したがって、フライホールダイオード52は、低い順電流が流れる状態から、高い電圧上昇率dV/dtで逆電圧が印加されることによって、逆回復へと向かうよう強いられることとなる。
【0014】
フライホールダイオード52の順電流が少ないときには、その内部に蓄積されるキャリアも少なくなる。この状態から逆電圧が印加されると、フライホールダイオード52は発振し易くなる。また、逆電圧の立ち上がりが急峻であるほど、すなわち、電圧上昇率dV/dtが高いほど、発振は起こり易くなる。したがって、少ない順電流から、高い電圧上昇率dV/dtで逆電圧が印加されるときには、特に、フライホールダイオード52に発振が生じ易くなる。
【0015】
図8は、装置150について、ターンオフ動作にともなう各部の信号波形を測定した結果を示す波形図である。図8が示すように、ゲートドライバ53が供給する約20Vのゲート電圧VGが下降することにより、ターンオフ動作が開始される。ターンオフ動作が開始されると、主電流ITは、定常的な2000Aの値からゼロへ向かって減少すると同時に、主電極間電圧VDMは、約ゼロから約3000Vの電源電圧へと上昇する。この過程の中で、フライホールダイオード52が発振し、還流電流IFWDに振動が現れる。還流電流IFWDの振動は、GCTサイリスタ51へも影響し、ゲート電圧VG、主電流IT、および、主電極間電圧VDMのいずれにも、振動現象が出現する。
【0016】
各部の信号に発生するこのような振動は、ノイズとして、装置150の周辺に設置される外部の回路へと伝搬する。このため、装置150では、ノイズ防止のための手だてが必要となるという問題点があった。さらに、GCTサイリスタ51の各部の信号における振動のために、GCTサイリスタ51それ自身が、円滑なターンオフ動作を妨げられることも起こり得る。
【0017】
旧タイプのGTOサイリスタでは、スナバ回路が用いられることに加えて、GTOサイリスタとゲートドライバとの間のインダクタンスが、GCTサイリスタとゲートドライバとの間のインダクタンスに比べて、100倍ほども高いので、発振の問題は生じない。すなわち、発振は、GCTサイリスタに特有の問題である。
【0018】
この発明は、従来の装置における上記した問題点を解消するためになされたもので、ターンオフにともなう発振を抑制して、ノイズの発生を抑制するとともに円滑なターンオフ動作を実現する半導体スイッチング装置を提供することを目的とする。
【0019】
なお、本発明に関連した技術として、旧タイプのGTOサイリスタを備えた半導体スイッチング装置を開示する特開平10-75564号公報が知られている。
【0020】
【課題を解決するための手段】
第1の発明の装置は、半導体スイッチング装置であって、互いに反対側に向いたアノード電極とカソード電極とを有するとともに、外周に沿って張り出したリング板状のゲート端子を有するゲート転流型サイリスタと、互いに反対側に向いたアノード電極とカソード電極とを有し、当該カソード電極が前記ゲート転流型サイリスタの前記アノード電極に向き合っているフライホイールダイオードと、前記ゲート転流型サイリスタの前記アノード電極と前記フライホイールダイオードの前記カソード電極との間に挟まれて、これらの電極へ接続された第1主回路端子板と、前記フライホイールダイオードの前記アノード電極へ向き合って当該アノード電極へ接続された第2主回路端子板と、前記ゲート転流型サイリスタの前記カソード電極と前記フライホイールダイオードの前記アノード電極とを接続する中間接続端子板と、を備える。
【0021】
第2の発明の装置では、第1の発明の半導体スイッチング装置において、前記第1主回路端子板が、前記ゲート転流型サイリスタの前記アノード電極と前記フライホイールダイオードの前記カソード電極へ圧接しており、前記第2主回路端子板が、前記フライホイールダイオードの前記アノード電極へ圧接しており、前記中間接続端子板が、前記第2主回路端子板と前記ゲート転流型サイリスタの前記カソード電極へ圧接している。
【0022】
第3の発明の装置では、第1の発明の半導体スイッチング装置において、前記第2主電極端子と前記中間接続端子板とが、それぞれ、一体に連結した共通の端子板の一部である。
【0023】
第4の発明の装置では、第3の発明の半導体スイッチング装置において、前記第1主回路端子板が、前記ゲート転流型サイリスタの前記アノード電極と前記フライホイールダイオードの前記カソード電極へ圧接しており、前記共通の端子板が、前記フライホイールダイオードの前記アノード電極と前記ゲート転流型サイリスタの前記カソード電極へ圧接している。
【0024】
【発明の実施の形態】
(1. 装置の構成)
図1は、GCTサイリスタを備える実施の形態の半導体スイッチング装置の主要部を示す側面図である。また、図2は、図1に主要部が示される半導体スイッチング装置101の等価回路を示す回路図である。図1が示すように、装置101は、各回路要素が互いに積層され、それらの回路要素の間に、必要に応じて端子板が介挿されて成るスタック型の半導体スイッチング装置として構成されている。
【0025】
図1および図2が示すように、GCTサイリスタ1にはフライホールダイオード2が逆並列に接続されている。すなわち、GCTサイリスタ1のアノード電極Aがフライホールダイオード2のカソード電極Kへ接続され、GCTサイリスタ1のカソード電極Kがフライホールダイオード2のアノード電極Aへ接続されている。GCTサイリスタ1のアノード電極Aおよびカソード電極Kは、それぞれ、主回路端子板5および主回路端子板6へ接続されている。
【0026】
図1では図示を略されるが、GCTサイリスタ1のカソード電極Kとゲート電極Gとには、ゲートドライバ(GDU)3が接続されている。ゲートドライバ3は、GCTサイリスタ1に備わる図示しないリング板状のゲート端子を通じて、ゲート電極Gへ接続される。ゲートドライバ3は、外部から入力される制御信号に応答して、ゲート電圧を生成し、ゲート電極Gへ供給する。それによって、GCTサイリスタ1が、外部信号に応答して、オン、オフ動作を行う。
【0027】
さらに、GCTサイリスタ1には、好ましくは、クランプダイオードDc、クランプキャパシタCc、および、クランプ抵抗素子Rcを有するクランプ回路が接続される。クランプ抵抗素子Rcの一端は、クランプ回路端子板7へ接続される。
【0028】
図1が示すように、GCTサイリスタ1とフライホールダイオード2とは、GCTサイリスタ1のアノード電極Aとフライホールダイオード2のカソード電極Kとが向き合うように、隣り合って積層されている。そして、GCTサイリスタ1のアノード電極Aとフライホールダイオード2のカソード電極Kの間に、主回路端子板5が挟まれている。
【0029】
主回路端子板6は、フライホールダイオード2のアノード電極Aへ当接して接続されている。また、GCTサイリスタ1のカソード電極Kとフライホールダイオード2のアノード電極Aとは、中間接続端子板4を通じて互いに接続されている。中間接続端子板4は、その一端が主回路端子板6へ当接し、他端がGCTサイリスタ1のカソード電極Kへ当接している。
【0030】
互いに当接し合う電極と端子板の間、および、互いに当接し合う端子板どうしの間は、ろう付け等を介して固着されることなく、スタック電極9およびスタック電極60を通じて押圧力が付加されることによって圧接している。なお、中間接続端子板4は、互いに離れた電極どうしを架橋状に接続するものであるために、図2が示すように、ある大きさのインダクタンスLを持っている。
【0031】
図3は装置101の使用形態を例示する回路図である。図3の例では、一定の電源電圧VDを保持するキャパシタ20に接続される正電源線22と負電源線23の間に、直列に接続された一対の装置101a,101bが介挿されている。装置101a,101bの各々は、装置101と同一に構成される。装置101aに属するGCTサイリスタ1のアノード電極Aは正電源線22へ接続され、装置101bに属するGCTサイリスタ1のカソード電極Kは、負電源線23へ接続されている。
【0032】
装置101aに属するGCTサイリスタ1のカソード電極Kと装置101bに属するGCTサイリスタ1のアノード電極Aとの接続部には、負荷21の一端が接続されている。負荷21の他端は、例えば、負電源線23へ接続される。装置101aに属するGCTサイリスタ1と、装置101bに属するGCTサイリスタ1とが、例えば、交互にオンすることにより、負荷21には、パルス状に負荷電流が供給される。
【0033】
また、装置101aに属するクランプ抵抗素子Rcの一端は、負電源線23へ接続され、装置101bに属するクランプ抵抗素子Rcの一端は、正電源線22へ接続されている。これにより、双方のクランプキャパシタCcには、定常的に電源電圧VDが充電される。
【0034】
(2. 装置の動作)
装置101では、以上に述べたように、主回路端子板6が、フライホールダイオード2のアノード電極Aには直接に接続されるのに対して、GCTサイリスタ1のカソード電極Kには、中間接続端子板4を介して接続される。したがって、図2が示すように、フライホールダイオード2のアノード電極Aと主回路端子板6との間のインダクタンスは、十分に低いのに対して、GCTサイリスタ1のカソード電極Kと主回路端子板6との間には、中間接続端子板4のインダクタンスLが介在する。これは、従来装置150(図7)において、GCTサイリスタ51のカソード電極Kと主回路端子板56との間のインダクタンスが十分に低いのに対して、フライホールダイオード52のアノード電極Aと主回路端子板56との間には、中間接続端子板54のインダクタンスLが介在するのとは、対照的である。
【0035】
GCTサイリスタ1のゲート電極Gとカソード電極Kとの間に、数十Vの逆バイアス電圧が印加されることにより、GCTサイリスタ1はターンオフを開始する。オン状態からオフ状態へ向かう過渡期、すなわちターンオフ動作の過程では、ゲートドライバ3、中間接続端子板4、フライホールダイオード2、および、GCTサイリスタ1を順に辿る閉回路15に含まれるインダクタンスLには、主電流ITが減衰しつつ流れる。すなわち、インダクタンスLには、ゲートドライバ3によって供給され振動の発生原因となる微小な電流に比べて、はるかに大きな主電流ITが流れている。したがって、微小な電流の影響が相対的に弱められるので、従来装置150に見られたようなターンオフにともなう発振が抑制される。
【0036】
図4は、この効果を実証するために行われた試験の結果を示す波形図であり、装置101のターンオフ動作にともなう各部の信号波形を示している。図4が示すように、ゲートドライバ3が供給する約20Vのゲート電圧VGが下降することにより、ターンオフ動作が開始される。ターンオフ動作が開始されると、主電流ITは、定常的な2000Aの値からゼロへ向かって減少すると同時に、主電極間電圧VDMは、約ゼロから約3000Vの電源電圧へと上昇する。
【0037】
図4が示すように、ターンオフ動作の中で、発振現象は見られず、主電流ITおよび主電極間電圧VDMは、いずれも、オン状態の値からオフ状態の値へと、滑らかに遷移している。このように、装置101では、単に、スタック構造における各要素の配列を変更するだけで、従来装置150において出現していた発振現象が抑制される。
【0038】
(3. 変形例)
図5は、変形例の半導体スイッチング装置の主要部を示す側面図である。この装置102は、主回路端子板6と中間接続端子板4とが、共通端子板16として一体化されている点において、装置101(図1)とは特徴的に異なっている。主回路端子板6と中間接続端子板4は、それぞれ、一体に連結した共通端子板16の互いに異なる一部であって、双方の端子板は単一の部品へと解消されている。このため、装置の組立て工程が容易化されるとともに、組立てに要するコストが節減されるという利点が得られる。発振が抑制されるという効果は、装置101と同様に得られる。
【0039】
【発明の効果】
第1の発明の装置では、第2主回路端子板とフライホイールダイオードのアノード電極とが向き合っており、低インダクタンスで接続されているのに対し、このアノード電極とゲート転流型サイリスタのカソード電極とが互いに離れており、中間接続端子板のインダクタンスを介して互いに接続されている。このため、ターンオフ動作の過程で、中間接続端子板のインダクタンスを、主電流が減衰しつつ流れるので、発振の原因となるフライホールダイオードの微小な順電流の影響が相殺され、発振が抑制される。このように、第1の発明の装置では、GCTサイリスタを備える半導体スイッチング装置に特有の現象であるターンオフ動作にともなう発振現象が、抑制されるという、特開平10-75564号公報からは予期されない効果が得られる。
【0040】
第2の発明の装置では、各端子板と各電極の接続部、各端子板どうしの接続部が圧接されているので、装置の組立、分解、変更が容易である。
【0041】
第3の発明の装置では、第2主回路端子板と中間接続端子板とが共通の端子板へ一体化されているので、装置の組立て工程が容易化されるとともに、組立てに要するコストが節減される。
【0042】
第4の発明の装置では、各端子板と各電極の接続部、各端子板どうしの接続部が圧接されているので、装置の組立、分解、変更が容易である。
【図面の簡単な説明】
【図1】 実施の形態の装置の主要部の側面図である。
【図2】 実施の形態の装置の回路図である。
【図3】 実施の形態の装置の使用形態を例示する回路図である。
【図4】 実施の形態の装置のターンオフ特性を示す波形図である。
【図5】 変形例の装置の主要部の側面図である。
【図6】 従来の装置の主要部の側面図である。
【図7】 従来の装置の回路図である。
【図8】 従来の装置のターンオフ特性を示す波形図である。
【符号の説明】
1 GCTサイリスタ(ゲート転流型サイリスタ)、2 フライホールダイオード、4 中間接続端子板、5 主回路端子板(第1主回路端子板)、6 主回路端子板(第2主回路端子板)、16 共通端子板、A アノード電極、K カソード電極。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor switching device including a GCT thyristor (a gate commutated thyristor having a ring plate-like gate terminal), and more particularly to an improvement for suppressing oscillation associated with turn-off.
[0002]
[Prior art]
Among GTO thyristors (gate commutation thyristors), a type called a GCT thyristor has been known. The GCT thyristor is disclosed in, for example, Japanese Patent Application Laid-Open No. 9-201039, and has an anode electrode and a cathode electrode facing opposite to each other and a ring plate-like gate terminal protruding along the outer periphery. It is characterized by.
[0003]
Since the gate terminal is ring-shaped, the inductance between the gate driver and GCT thyristor is greatly reduced compared to previous GTO thyristors (previously called “old type GTO thyristors”) There is. For this reason, the GCT thyristor has an advantage that it does not require connection of a snubber circuit, unlike an old type GTO thyristor. Since no snubber circuit is required, it is possible to suppress power loss and improve power efficiency.
[0004]
FIG. 6 is a side view showing a main part of a conventional semiconductor switching device including a GCT thyristor. FIG. 7 is a circuit diagram showing an equivalent circuit of the
[0005]
As shown in FIGS. 6 and 7, a
[0006]
Further, a clamp circuit having a clamp diode Dc, a clamp capacitor Cc, and a clamp resistance element Rc is connected to the
[0007]
The snubber circuit also suppresses the temporal change rate (dV / dt) of the voltage between the main electrodes (voltage between the anode electrode A and the cathode electrode K) when the GTO thyristor is turned off. Only the phenomenon in which the voltage between the main electrodes of the
[0008]
As shown in FIG. 6, the
[0009]
The main
[0010]
The pressing force is applied through the
[0011]
[Problems to be solved by the invention]
Since the
In order to turn off the
[0012]
Thereafter, the operation of the
[0013]
In the
[0014]
When the forward current of the fly-
[0015]
FIG. 8 is a waveform diagram showing the result of measuring the signal waveform of each part of the
[0016]
Such vibrations generated in the signals of each part propagate as noise to an external circuit installed around the
[0017]
In the old type GTO thyristor, in addition to using a snubber circuit, the inductance between the GTO thyristor and the gate driver is about 100 times higher than the inductance between the GCT thyristor and the gate driver. There is no oscillation problem. That is, oscillation is a problem specific to GCT thyristors.
[0018]
The present invention has been made to solve the above-described problems in conventional devices, and provides a semiconductor switching device that suppresses oscillation associated with turn-off, suppresses noise generation, and realizes a smooth turn-off operation. The purpose is to do.
[0019]
As a technique related to the present invention, Japanese Patent Laid-Open No. 10-75564 which discloses a semiconductor switching device including an old type GTO thyristor is known.
[0020]
[Means for Solving the Problems]
A device according to a first aspect of the present invention is a semiconductor switching device, and includes a gate commutation thyristor having an anode electrode and a cathode electrode facing opposite to each other and having a ring-plate-like gate terminal extending along the outer periphery. A flywheel diode having an anode electrode and a cathode electrode facing each other, the cathode electrode facing the anode electrode of the gate commutated thyristor, and the anode of the gate commutated thyristor A first main circuit terminal plate sandwiched between an electrode and the cathode electrode of the flywheel diode and connected to these electrodes; and facing the anode electrode of the flywheel diode and connected to the anode electrode A second main circuit terminal plate and the cathode electrode of the gate commutated thyristor Comprising an intermediate connection terminal board for connecting the anode electrode of the flywheel diode, the.
[0021]
According to a second aspect of the present invention, in the semiconductor switching device of the first aspect, the first main circuit terminal plate is in pressure contact with the anode electrode of the gate commutated thyristor and the cathode electrode of the flywheel diode. The second main circuit terminal plate is in pressure contact with the anode electrode of the flywheel diode, and the intermediate connection terminal plate is connected to the second main circuit terminal plate and the cathode electrode of the gate commutated thyristor. Is in pressure contact.
[0022]
According to a third aspect of the present invention, in the semiconductor switching device of the first aspect, the second main electrode terminal and the intermediate connection terminal plate are each part of a common terminal plate integrally connected.
[0023]
According to a fourth aspect of the present invention, in the semiconductor switching device of the third aspect, the first main circuit terminal plate is in pressure contact with the anode electrode of the gate commutated thyristor and the cathode electrode of the flywheel diode. The common terminal plate is in pressure contact with the anode electrode of the flywheel diode and the cathode electrode of the gate commutated thyristor.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
(1. Device configuration)
FIG. 1 is a side view showing a main part of a semiconductor switching device according to an embodiment including a GCT thyristor. FIG. 2 is a circuit diagram showing an equivalent circuit of the
[0025]
As shown in FIGS. 1 and 2, a
[0026]
Although not shown in FIG. 1, a gate driver (GDU) 3 is connected to the cathode electrode K and the gate electrode G of the
[0027]
Further, the
[0028]
As shown in FIG. 1, the
[0029]
The main
[0030]
A pressing force is applied through the
[0031]
FIG. 3 is a circuit diagram illustrating how the
[0032]
One end of a
[0033]
In addition, one end of the clamp resistance element Rc belonging to the
[0034]
(2. Device operation)
In the
[0035]
When a reverse bias voltage of several tens of volts is applied between the gate electrode G and the cathode electrode K of the
[0036]
FIG. 4 is a waveform diagram showing the results of a test conducted to verify this effect, and shows signal waveforms at various parts associated with the turn-off operation of the
[0037]
As shown in FIG. 4, no oscillation phenomenon is observed in the turn-off operation, and both the main current I T and the main interelectrode voltage V DM smoothly change from the on-state value to the off-state value. There is a transition. As described above, in the
[0038]
(3. Modifications)
FIG. 5 is a side view showing a main part of a semiconductor switching device according to a modification. This
[0039]
【The invention's effect】
In the apparatus of the first invention, the second main circuit terminal plate and the anode electrode of the flywheel diode face each other and are connected with low inductance, whereas this anode electrode and the cathode electrode of the gate commutated thyristor are connected. Are separated from each other and are connected to each other via the inductance of the intermediate connection terminal plate. For this reason, in the process of the turn-off operation, the main current flows through the inductance of the intermediate connection terminal plate while being attenuated, so that the influence of the minute forward current of the fly-hole diode that causes the oscillation is canceled out and the oscillation is suppressed. . As described above, in the device of the first invention, an oscillation phenomenon associated with the turn-off operation, which is a phenomenon peculiar to the semiconductor switching device including the GCT thyristor, is suppressed, which is not expected from Japanese Patent Laid-Open No. 10-75564. Is obtained.
[0040]
In the apparatus according to the second aspect of the present invention, the connection portions of the terminal plates, the electrodes, and the connection portions of the terminal plates are in pressure contact, so that the assembly, disassembly, and change of the device are easy.
[0041]
In the device of the third invention, since the second main circuit terminal plate and the intermediate connection terminal plate are integrated into a common terminal plate, the assembly process of the device is facilitated and the cost required for the assembly is reduced. Is done.
[0042]
In the device according to the fourth aspect of the invention, the connection portions of the terminal plates and the electrodes and the connection portions of the terminal plates are in pressure contact, so that the assembly, disassembly, and change of the device are easy.
[Brief description of the drawings]
FIG. 1 is a side view of a main part of an apparatus according to an embodiment.
FIG. 2 is a circuit diagram of an apparatus according to an embodiment.
FIG. 3 is a circuit diagram illustrating a usage pattern of the device according to the embodiment;
FIG. 4 is a waveform diagram showing a turn-off characteristic of the apparatus according to the embodiment.
FIG. 5 is a side view of a main part of a modified apparatus.
FIG. 6 is a side view of a main part of a conventional apparatus.
FIG. 7 is a circuit diagram of a conventional device.
FIG. 8 is a waveform diagram showing a turn-off characteristic of a conventional device.
[Explanation of symbols]
1 GCT thyristor (gate commutation thyristor), 2 fly Hall diode, 4 intermediate connection terminal board, 5 main circuit terminal board (first main circuit terminal board), 6 main circuit terminal board (second main circuit terminal board), 16 Common terminal board, A anode electrode, K cathode electrode.
Claims (4)
互いに反対側に向いたアノード電極とカソード電極とを有し、当該カソード電極が前記ゲート転流型サイリスタの前記アノード電極に向き合っているフライホイールダイオードと、
前記ゲート転流型サイリスタの前記アノード電極と前記フライホイールダイオードの前記カソード電極との間に挟まれて、これらの電極へ接続された第1主回路端子板と、
前記フライホイールダイオードの前記アノード電極へ向き合って当該アノード電極へ接続された第2主回路端子板と、
前記ゲート転流型サイリスタの前記カソード電極と前記フライホイールダイオードの前記アノード電極とを接続する中間接続端子板と、
を備える半導体スイッチング装置。A gate commutated thyristor having an anode electrode and a cathode electrode facing each other and having a ring plate-like gate terminal extending along the outer periphery;
A flywheel diode having an anode electrode and a cathode electrode facing to each other, the cathode electrode facing the anode electrode of the gate commutated thyristor;
A first main circuit terminal plate sandwiched between and connected to the anode electrode of the gate commutated thyristor and the cathode electrode of the flywheel diode;
A second main circuit terminal plate facing the anode electrode of the flywheel diode and connected to the anode electrode;
An intermediate connection terminal plate for connecting the cathode electrode of the gate commutated thyristor and the anode electrode of the flywheel diode;
A semiconductor switching device comprising:
前記第2主回路端子板は、前記フライホイールダイオードの前記アノード電極へ圧接しており、
前記中間接続端子板は、前記第2主回路端子板と前記ゲート転流型サイリスタの前記カソード電極へ圧接している、請求項1に記載の半導体スイッチング装置。The first main circuit terminal plate is in pressure contact with the anode electrode of the gate commutated thyristor and the cathode electrode of the flywheel diode;
The second main circuit terminal plate is in pressure contact with the anode electrode of the flywheel diode;
2. The semiconductor switching device according to claim 1, wherein the intermediate connection terminal plate is in pressure contact with the second main circuit terminal plate and the cathode electrode of the gate commutated thyristor.
前記共通の端子板は、前記フライホイールダイオードの前記アノード電極と前記ゲート転流型サイリスタの前記カソード電極へ圧接している、請求項3に記載の半導体スイッチング装置。The first main circuit terminal plate is in pressure contact with the anode electrode of the gate commutated thyristor and the cathode electrode of the flywheel diode;
The semiconductor switching device according to claim 3, wherein the common terminal plate is in pressure contact with the anode electrode of the flywheel diode and the cathode electrode of the gate commutated thyristor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13976399A JP3863316B2 (en) | 1999-05-20 | 1999-05-20 | Semiconductor switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13976399A JP3863316B2 (en) | 1999-05-20 | 1999-05-20 | Semiconductor switching device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000333440A JP2000333440A (en) | 2000-11-30 |
JP3863316B2 true JP3863316B2 (en) | 2006-12-27 |
Family
ID=15252834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13976399A Expired - Lifetime JP3863316B2 (en) | 1999-05-20 | 1999-05-20 | Semiconductor switching device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3863316B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4781560B2 (en) * | 2001-06-08 | 2011-09-28 | 三菱電機株式会社 | Gate drive device |
-
1999
- 1999-05-20 JP JP13976399A patent/JP3863316B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000333440A (en) | 2000-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3811681B2 (en) | High voltage pulse generator | |
US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
JP3868066B2 (en) | Gate voltage limiting circuit for switching circuit device | |
JP3568823B2 (en) | Gate control circuit for insulated gate semiconductor device | |
JP3191653B2 (en) | Semiconductor switching equipment for power devices | |
WO2005027328A1 (en) | Gate drive circuit | |
JP3762491B2 (en) | High voltage drive circuit | |
JP2957407B2 (en) | Three-level inverter device | |
WO2001089090A1 (en) | Power semiconductor device | |
KR20130124838A (en) | Piezo circuit, piezo driving circuit for the piezo circuit, and piezo driving method | |
JP3863316B2 (en) | Semiconductor switching device | |
JPS5833792B2 (en) | Conversion valve protection circuit | |
JP2000197343A (en) | Gate control method for semiconductor element | |
JP2006230168A (en) | Electric power converter | |
JPH0956166A (en) | Power converter | |
JPH10209832A (en) | Semiconductor switch circuit | |
JP3199610B2 (en) | Snubber circuit and power conversion device using the same | |
JP3569192B2 (en) | Semiconductor power converter | |
JPH1198832A (en) | Switching power supply equipment with snubber circuit of small loss | |
US5070426A (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same | |
JP2002094363A (en) | Gate drive circuit for insulation gate type semiconductor element, the insulation gate type semiconductor element and power converter using them | |
JPH10248243A (en) | Power conversion circuit | |
JPH11178318A (en) | Drive circuit of voltage driving type power element | |
JP4722341B2 (en) | Gate noise suppression circuit | |
EP0314808B1 (en) | Clipper circuit for power transistor circuit and inverter circuit utilizing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060928 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131006 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |