JP3860123B2

JP3860123B2 - 符号分割多重接続移動通信システムにおける符号化及び復号化装置及び方法

Info

Publication number: JP3860123B2
Application number: JP2002587936A
Authority: JP
Inventors: ヨン−スン・キム; チェ−スン・チャン; ホ−キュ・チョイ; ジェ−ヨル・キム; ファン−ジュン・コン
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-05-09
Filing date: 2002-05-09
Publication date: 2006-12-20
Anticipated expiration: 2022-05-09
Also published as: AU2002307676B8; DE20207424U1; EP1257080A2; JP2004533162A; CA2414304A1; KR100724847B1; RU2250563C2; BR0205218A; EP1257080A3; WO2002091591A1; GB0210491D0; US7146557B2; CN1262072C; CN1463498A; EP1257080B1; GB2378365A; GB2378365B; DE60212497D1; US20030043888A1; KR20020085674A

Description

本発明は符号分割多重接続移動通信システムにおける符号化及び復号化装置及び方法に関し、特に同期移動通信方式で使用する逆方向データ率指示チャネル(Reverse Rate Indicator Channel、Ｒ−ＲＩＣＨ)を伝送する装置及び方法に関する。

通常的に逆方向パケットチャネル(Reverse Supplemental Channel、Ｒ−ＳＣＨ)では基本的に可変率伝送方式を支援している。ここで、可変率伝送方式とは端末が伝送するデータ率を任意に変更できることを意味する。一般的にデータ率が変わると、フレーム構成に使用される誤り訂正符号の符号率、シンボル反復回数、帯域拡散のためのウォルシュ符号などの長さ及び種類などが変わるようになる。従って、端末が現在伝送している逆方向パケットチャネルのデータ率を基地局に知らせないと、基地局受信器は前記逆方向パケットチャネルを正しく受信することができない。このような用途のため定義されたチャネルを逆方向データ率指示チャネル(Reverse Rate Indicator Channel、Ｒ−ＲＩＣＨ)という。

前記逆方向パケットチャネルを通じて端末が伝送することができるデータ率の個数は、端末が同時に使用することができる逆方向パケットチャネルの個数によって変わるようになる。前記逆方向パケットチャネルの個数は呼設定時に逆方向に伝送されるデータ量などを考慮して基地局により決定された後、端末に通報される。従って、逆方向データ率指示チャネルに伝送される情報ビットの数は、逆方向パケットチャネルの個数によって変わるようになる。即ち、逆方向パケットチャネルの個数が１個である場合は、４ビットを利用して逆方向データ率を知らせるようになり、逆方向パケットチャネルの個数が２個である場合は、７ビットを利用して逆方向データ率を知らせるようになる。一方、端末が同時に使用することができる逆方向パケットチャネルの個数は基地局から別の指示があるまでには変わることができないので、逆方向データ率指示チャネルには常に４ビット、または７ビット情報が伝送されるようになる。即ち、前記４ビット情報と７ビット情報が同時に伝送される場合はない。従来技術では前記逆方向データ率指示チャネルで使用する誤り訂正符号に(２４、４)、または(２４、７)符号を定義している。

前記逆方向データ率指示チャネルの問題点は、逆方向データ率を伝送するために伝送されるビットの個数が逆方向パケットチャネルの個数のみによって変わるということである。即ち、前記逆方向パケットチャネルを通じて端末が伝送することができるデータ率の数が逆方向パケットチャネルを通じて伝送されるビットの個数を決定するのに考慮されない。逆方向パケットチャネルを通じて端末が伝送することができるデータ率の個数と無関係に伝送ビットの個数を決定する場合、実際に必要なビットより多くのビット数を伝送する場合が発生することができる。例えば逆方向パケットチャネルが１個であり、逆方向パケットチャネルを通じて端末が伝送することができるデータ率の数が４種類である場合、伝送に必要な最小のビット数は２である。しかし、従来技術では逆方向パケットチャネルが１個である場合、データ率を伝送するのに必要な最小のビット数より２ビットが多くの４ビットに伝送する。

このようにデータ率指示チャネルに伝送するビットの個数を逆方向パケットチャネルの個数によって決定する従来の方式は、必要以上のビット数をデータ率指示チャネルに伝送する問題点がある。データ率指示チャネルに必要以上のビット数を伝送することは、符号化器の符号化率を高くして最適の符号化方法を適用できないようにすることがある。

図１は前記逆方向データ率指示チャネル送信器の構造を示す図である。
図１を参照すると、４ビット、または７ビットのデータ率指示者は符号器１００に入力される。すると、前記符号器１００は前記データ率指示者を符号化して２４個の符号化シンボルを出力する。前記出力された符号化シンボルはシンボル反復器１１０に入力され、前記シンボル反復器１１０は前記入力された２４個の符号化シンボルを１６回反復して出力する。すると、前記反復された符号化シンボルは信号変換器１２０に入力され信号変換されたシンボルに出力される。前記信号変換器１２０で遂行される信号変換は入力された信号に対して０は１に変換し、１は−１に変換して出力する動作により遂行される。前記信号変換されたシンボルは拡散１３０に入力され、拡散された後に出力される。

前記図１から分かるように、データ率指示者は４ビット、または７ビットに表現され、伝送前に２４個の符号化シンボルに符号化される。前記符号化シンボルに符号化された前記データ率指示者の伝送中にエラーが生じる場合、これに対応する逆方向パケットチャネルの符号率及びシンボル反復回数、帯域拡散のためのウォルシュ符号などの長さ及び種類などを不正確に示すようになって、受信器で逆方向パケットチャネルの正しい解釈が不可能になる。従って、前記データ率指示者は優秀な性能を有する(２４、４)または(２４、７)符号器に符号化されるべきである。それだけではなく、前記対応するパケットチャネルを解釈するためには最大限迅速に復号化されるべきである。

従って、前述の問題点を解決するための本発明の目的は、最適の性能を有するデータ率指示者符号化方法及び装置を提供することにある。
本発明の他の目的は、最小の複雑度を有するデータ率指示者符号化方法及び装置を提供することにある。
本発明のさらに他の目的は、拡張された一次リードミュラー符号を穿孔する方法を使用することにより、復号化過程で逆アダマールを使用できるようになってハードウェア複雑度(Hardware Complexity)を最小化することができる方法及び装置を提供することにある。
本発明のさらに他の目的は、拡張された一次リードミュラー符号を穿孔する方法を使用することにより、復号化過程で逆アダマールを使用できるようになって最適の符号語を使用することができる装置及び方法を提供することにある。
本発明のさらに他の目的は、穿孔前の直交符号の長さを最小化することにより、ハードウェア複雑度を最小化することができる装置及び方法を提供することにある。
本発明のさらに他の目的は、拡張された直交符号を穿孔してハードウェア複雑度を最小化するだけではなく、誤り訂正性能においても最適符号を生成することができる装置及び方法を提供することにある。
本発明のさらに他の目的は、ハードウェア複雑度を最小化し、誤り訂正性能においても最適の符号を生成するための(２４、１)符号化及び(２４、７)符号化を兼用する装置及び方法を提供することにある。

このような目的を達成するために本発明は、１ビット乃至７ビットの情報ビットが入力されることができ、所定ビット数を有する入力情報ビットにより２４個の符号化シンボルから構成された符号化シンボル列を出力する移動通信システムでの符号化方法において、前記入力情報ビットを所定長さを有するウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)とマスク(Ｍ１、Ｍ２)に符号化して所定個数の符号化シンボルから構成された符号化シンボル列を出力する第１過程と、前記入力されることができる情報ビットのビット数それぞれに対応して所定個数から構成された穿孔位置を予め決定し、前記予め決定した穿孔位置のうち前記入力情報ビットのビット数に対応する穿孔位置を決定する第２過程と、前記所定個数の符号化シンボルから構成された符号化シンボル列で前記決定した穿孔位置の符号化シンボルを穿孔して前記２４個の符号化シンボルから構成された符号化シンボル列を出力する第３過程と、を含むことを特徴とする。

このような目的を達成するために本発明は、１ビット乃至７ビットの情報ビットが入力されることができ、所定ビット数を有する入力情報ビットにより２４個の符号化シンボルから構成された符号化シンボル列を出力する移動通信システムでの符号装置において、所定長さを有する相異なる５個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)を発生するウォルシュ符号発生器と、相異なる２個のマスク(Ｍ１、Ｍ２)を発生するマスク発生器と、前記入力情報ビットを前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と前記マスク(Ｍ１、Ｍ２)に一対一乗算して所定個数の符号化シンボル列を出力する乗算器と、前記乗算器からの所定個数の符号化シンボル列を加算して一つの符号化シンボル列を出力する加算器と、前記入力されることができる情報ビットのビット数それぞれに対応する穿孔位置中、前記入力情報ビットのビット数に対応する穿孔位置を決定し、前記加算器からの符号化シンボル列で前記決定した穿孔位置の符号化シンボルを穿孔することにより前記２４個の符号化シンボルから構成された符号化シンボル列を出力する穿孔器と、を含むことを特徴とする。

このような目的を達成するために本発明は、２４個の符号化シンボルから構成された符号化シンボル列を入力し、前記符号化シンボル列から１ビット乃至７ビットから構成される入力情報ビットを出力する移動通信システムでの復号化方法において、前記入力情報ビットの長さ情報に対応した穿孔位置を決定する第１過程と、前記符号化シンボル列に対して前記決定した穿孔位置に０を挿入して所定個数の符号化シンボルから構成された符号化シンボル列を出力する第２過程と、前記入力情報ビットの長さ情報により決定した所定長さを有するウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)及びマスク(Ｍ１、Ｍ２)それぞれにより前記０挿入が遂行された符号化シンボル列の相関値を測定する過程と、前記測定された相関値から前記入力情報ビットを出力する過程と、を含むことを特徴とする。

このような目的を達成するために本発明は、２４個の符号化シンボルから構成された符号化シンボル列を入力し、前記符号化シンボル列から１ビット乃至７ビットから構成される入力情報ビットを出力する移動通信システムでの復号化装置において、前記符号化シンボル列に対して前記入力情報ビットの長さ情報に対応した相異なる穿孔位置に０を挿入して所定個数の符号化シンボルから構成された符号化シンボル列を出力する０挿入器と、前記入力情報ビットの長さ情報により決定した所定長さを有するウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)及びマスク(Ｍ１、Ｍ２)それぞれにより前記０挿入が遂行された符号化シンボル列の相関度を測定する相関度測定器と、前記測定された相関度から前記入力情報ビットを出力する相関度比較器と、を含むことを特徴とする。

本発明は拡張された一次リードミュラー符号を穿孔する装置及び方法を使用することにより、最適の性能と最小の複雑度を有するデータ率指示者符号化方法及び装置を具現することができるだけではなく、最適の符号語を使用する効果を有する。また、本発明は拡張された一次リードミュラー符号を穿孔する装置及び方法を使用することにより、復号化過程で逆アダマールを使用できるようになってハードウェア複雑度(Hardware Complexity)を最小化することができ、誤り訂正性能においても最適の符号を生成することができる効果がある。最後に本発明は(２４、１)乃至(２４、７)符号化器を兼用に支援することにより、より効率的な符号化を遂行することができる利点がある。

以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の発明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。

通常的に線形誤り訂正符号(Linear Error Correcting Code)の性能を示す尺度(measure)としては誤り訂正符号の符号語(codeword)のハミング距離(Hamming distance)分布がある。“ハミング距離”とはそれぞれの符号語で０ではないシンボルの個数を意味する。例えば、０１１１が所定符号語であると、前記符号語のハミング距離は前記符号語に含まれた１の個数、即ち３が前記符号語のハミング距離である。この時、前記符号語のハミング距離値のうち、最も小さい値を最小距離(d_min：minimum distance)と称する。一方、前記誤り訂正符号の誤り訂正性能は前記の最小距離が大きいほど優秀であることは自明であろう。これは参照文献“The Theory of Error-Correcting Codes”-F.J.Macwilliams, N.J.A. Sloane, North-Hollandに詳細に開示されている。また、最適符号(optimal code)になるための二進線形符号の入力と出力値による符号間の最小距離は参照文献[１]に開示されている。
**参照文献[１] An Updated Table of Minimum-Distance Bounds for Binary Linear Codes(A. E. Brouwer and Tom Verhoeff、IEEE Transactions on information Theory、VOL .39、NO.2, MARCH 1993)**

図１０は本発明の実施形態によるデータ指示者に割り当てられるビット数を最小化するための逆方向データ率指示チャネル送信器の構造を示す図である。
図１０を参照すると、ｋビットのデータ率指示者は符号器１２００に入力される。符号器１２００は前記データ率指示者を符号化して２４個の符号化シンボルから構成された符号化シンボル列を出力する。前記データ率指示者に割り当てられるビット数ｋは逆方向パケットチャネルを通じて端末が伝送することができるデータ率の個数により決定される。前記符号器１２００は入力ビットの数ｋに応じて(２４、１)符号器、(２４、２)符号器、(２４、３)符号器、(２４、４)符号器、(２４、５)符号器、(２４、６)符号器及び(２４、７)符号器のうち、いずれか一つの符号器として動作する。前記符号器１２００からの符号化シンボル列はシンボル反復器１２１０に入力され、前記シンボル反復器１２１０は前記入力された２４個の符号化シンボルを１６回反復して出力する。前記反復された符号化シンボルは信号変換器１２２０に入力され信号変換されたシンボルに出力される。前記信号変換器１２２０で遂行される信号変換は入力された信号に対して０は１に変換し、１は−１に変換して出力する動作により遂行される。前記信号変換されたシンボルは拡散器１２３０に入力され、拡散された後に出力される。

上述したようにデータ率指示者に割り当てられるビット数を最小化させることは、符号器の符号化率を低くすることによってデータ率指示チャネルの性能を向上させることができる。

この時、前記データ率指示者を符号化する符号器は、(２４、１)符号器、(２４、２)符号器、(２４、３)符号器、(２４、４)符号器、(２４、５)符号器、(２４、６)符号器及び(２４、７)符号器である。前記参照文献[１]を参照すると、入力が１ビットであり、出力が２４である最適の(２４、１)線形符号器は最小距離２４を有し、入力が２ビットであり、出力が２４である最適の(２４、２)線形符号器は最小距離１６を有する。入力が３ビットであり、出力が２４である最適の(２４、３)線形符号器は最小距離１３を有し、入力が４ビットであり、出力が２４である最適の(２４、４)線形符号器は最小距離１２を有する。入力が５ビットであり、出力が２４である最適の(２４、５)線形符号器は最小距離１２を有し、入力が６ビットであり、出力が２４である最適の(２４、６)線形符号器は最小距離１０を有する。最後に、入力が７ビットであり、出力が２４である最適の(２４、７)線形符号器は最小距離１０を有する。

先ず、前記データ率指示者を符号化する(２４、１)乃至(２４、７)符号器に対して順次的に説明すると、次のようである。

１．(２４、１)符号器
先ず、本発明で提供する(２４、１)符号器は(２、１)リードミュラー符号を３２回反復し、４０シンボルを穿孔することによって最適の(２４、１)符号を得るようにする構成である。実際に、線形(２４、１)符号を生成することができる方法は多様である。しかし、本発明の実施形態による一次リードミュラー符号を穿孔する方法を使用することにより、ハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、誤り訂正性能においても最適の符号語を使用することができる。本発明の実施形態ではリードミュラー符号を利用して誤り訂正符号を生成すると仮定する。また、前記穿孔前のリードミュラー符号の長さを最小化することにより、ハードウェア複雑度を最小化することができる。

前記(２４、１)符号器は、(２、１)リードミュラー符号発生器から出力された２個の符号化シンボルを３２回反復した後、４０シンボルを穿孔して総長さ２４の符号化シンボルを出力する。ここで、前記総長さ６４の符号化シンボルで前記４０シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(d_min)が変わるようになる。そのため、前記総長さ６４の符号化シンボルで優秀な誤り訂正性能を有する(２４、１)符号器を生成するためには、最も大きな最小距離を得ることができる穿孔位置を求めるのが重要である。

前記のような(２４、１)線形符号として最適の符号を生成するために必要な４０個の穿孔位置のうち、最も簡単な場合は｛偶数番目の符号化シンボル、１、３、５、７、９、１１、１３、１５｝である。この時、１個の情報ビットを伝送するために本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は、予め４０個の穿孔位置を約束しているべきである。これは通信規格で定めるのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

図１１は本発明の実施形態による送信器に設けられた符号器の構造を示すブロック図である。上述した本発明による最適(２４、１)符号の符号化について前記図１１を参照して説明する。

図１１を参照すると、１ビットの入力情報ビット(ａ０)は(２、１)リードミュラー符号器１３００に入力される。ここで、前記入力情報ビット(ａ０)はデータ率指示者である。前記１ビットの入力情報ビット(ａ０)を受信した前記リードミュラー符号器１３００は前記１ビットの入力情報ビット(ａ０)を符号化して長さ２の符号化シンボル(符号化シンボル列)に出力する。前記符号化シンボルはリードミュラー符号である。前記２個の符号化シンボルは反復器１３１０に入力される。前記反復器１３１０は前記２個の入力符号化シンボルを３２回反復して６４個の符号化シンボルを出力する。前記６４個の符号化シンボルは穿孔器１３２０に入力される。前記穿孔器１３２０は前記入力された６４個の符号化シンボルに対して４０個の最適の穿孔位置の符号化シンボルを穿孔して長さ２４の符号化シンボルを出力する。前記４０個の最適の穿孔位置は上述したようにすべての偶数番目(２、４、６、８、１０、１２、１４、１６、１８、２０、２２、２４、２６、２８、３０、３２、３４、３６、３８、４０、４２、４４、４６、４８、５０、５２、５４、５６、５８、６０、６２、６４番目のシンボル)と１、３、５、７、９、１１、１３、１５番目のシンボルを穿孔して２４個の符号化シンボルを出力するようになる。

一般的な符号理論では入力情報と符号化シンボル間の対応関係を示すために生成行列(Generating Matrix)を定義する。このようにシンボル反復及び穿孔を含む場合、最終的な(２４、１)符号器に対する生成行列は、下記＜数式１＞のようである。

前記＜数式１＞の生成行列は前記１ビットの入力信号が１であると、一番目の行の２４個のシンボルを選択し、０であると選択しない。選択しない場合、シンボル列は２４個の０から構成される。

図１２は前記生成行列による(２４、１)符号に対する符号器を示す。
図１２を参照して前記符号器の動作を説明すると、０または１の値を有する入力情報ビットａ０は乗算器１４１０に入力される。これと同時に前記信号発生器１４００はメモリに貯蔵されている前記生成行列を構成する１個のシンボル列を出力する。即ち、前記生成行列の列に該当する長さ２４であるシンボル列Ｒ１＝１１１１１１１１１１１１１１１１１１１１１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ１を乗算器１４１０に出力する。すると、前記乗算器１４１０は前記シンボル列Ｒ１それぞれのシンボルと前記入力情報ビットａ０を乗算して長さ２４である符号化シンボル列を出力する。

２．(２４、２)符号器
先ず、本発明で提供する(２４、２)符号器は、(４、２)リードミュラー符号を８回反復し、８シンボルを穿孔することによって最適の(２４、２)符号を得るようにする構成である。実際に、線形(２４、２)符号を生成することができる方法は多様であるが、本発明の実施形態による一次リードミュラー符号を穿孔する方法を使用することによって、ハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、誤り訂正性能においても最適である最適符号を生成することができる。本発明の実施形態ではリードミュラー符号を利用して誤り訂正符号を生成すると仮定する。また、前記穿孔前のリードミュラー符号の長さを最小化することによってハードウェア複雑度を最小化することができる。

前記(２４、２)符号器は、長さ(４、２)リードミュラー符号発生器から出力された４個の符号化シンボルを８回反復し、８シンボルを穿孔して総長さ２４の符号化シンボルを出力する。ここで、前記総長さ３２の符号化シンボルで前記８シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(d_min：minimum distance)が変わるようになる。そのため、前記総長さ３２の符号化シンボルで優秀な誤り訂正性能を有する(２４、２)符号器を生成するためには、最も大きな最小距離を得ることができる穿孔位置を求めるのが重要である。

前記のような(２４、２)線形符号として最適の符号を生成するために必要な８個の穿孔位置のうち、最も簡単な場合は｛０、４、８、１２、１６、２０、２４、２８｝である。この時、２個の情報ビットを伝送するために本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は、予め８個の穿孔位置を約束しているべきである。これは通信規格で定めるのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

上述したように本発明の実施形態による最適(２４、２)符号の符号化を図１３を参照して説明する。前記図１３は本発明の実施形態による送信器に設けられた符号器の構造を示すブロック図である。

図１３を参照すると、２ビットの入力情報ビット(ａ０、ａ１)は(４、２)リードミュラー符号器１５００に入力される。ここで、前記入力情報ビットはデータ率指示者である。前記２ビットの入力情報ビット(ａ０、ａ１)を受信した前記リードミュラー符号器１５００は、前記２ビットの入力情報ビット(ａ０、ａ１)を符号化して長さ４の符号化シンボル(符号シンボル列)に出力する。前記符号化シンボルはリードミュラー符号である。前記４個の符号化シンボルは反復器１５１０に入力される。前記反復器１５１０は前記長さ４の入力符号化シンボルを８回反復して３２個の符号化シンボルを出力するようになる。前記３２個の符号化シンボルが穿孔器１５２０に入力されると、前記穿孔器１５２０は前記８個の最適の穿孔位置であるすべての０、４、８、１２、１６、２０、２４、２８番目のシンボルを穿孔して２４個の符号化シンボルを出力するようになる。

一般的な符号理論では入力情報と符号化シンボル間の対応関係を示すために生成行列(Generating Matrix)を定義する。このようにシンボル反復及び穿孔を含む場合、最終的な(２４、２)符号器に対する生成行列は、下記＜数式２＞のようである。

前記＜数式２＞の生成行列は、前記２ビットの入力情報ビットのうち、一番目の入力情報ビットが１であると、一番目の行の２４個のシンボルを選択し、０であると選択しない。前記２ビットの入力情報ビットのうち、二番目の入力情報ビットが１であると、二番目の行の２４個のシンボルを選択し、０であると選択しない。この時、前記選択されたすべての列に対してシンボル単位に排他的加算をすると、前記入力情報ビットに対応される符号化シンボル列になる。

図１４は前記生成行列による(２４、２)符号に対する符号器を示す。
図１４を参照して前記符号器の動作を説明すると、０または１の値を有する入力情報ビットａ０、ａ１が入力されると、ａ０は乗算器１６２０に、ａ１は乗算器１６２２にそれぞれ入力される。これと同時に前記信号発生器１６００はメモリに貯蔵されている前記生成行列を構成する２個のシンボル列を前記乗算器中、それぞれ対応する一つの乗算器に出力する。即ち、前記生成行列の一番目の列に該当する長さ２４であるシンボル列Ｒ１＝１０１１０１１０１１０１１０１１０１１０１１０１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ１を乗算器１６２０に出力する。前記生成行列の二番目の列に該当する長さ２４であるシンボル列Ｒ２＝０１１０１１０１１０１１０１１０１１０１１０１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ２を乗算器１６２２に出力する。すると、前記乗算器１６２０は前記シンボル列Ｒ１それぞれのシンボルと前記入力情報ビットａ０を乗算して長さ２４であるシンボル列を排他的加算器１６４０に出力する。一方、前記乗算器１６２２は前記シンボル列Ｒ２それぞれのシンボルと前記入力情報ビットａ１を乗算して長さ２４であるシンボル列を前記排他的加算器１６４０に出力する。すると、前記排他的加算器１６４０は前記入力された４個の長さ２４であるシンボル列をシンボル単位に排他的加算して長さ２４である符号化シンボル列を出力する。

３．(２４、３)符号器
先ず、本発明で提供する(２４、３)符号器は、(８、３)リードミュラー符号を４回反復し、８シンボルを穿孔することによって最適の(２４、３)符号を得るようにする構成である。実際に、線形(２４、３)符号を生成することができる方法は多様であるが、本発明の実施形態による一次リードミュラー符号を穿孔する方法を使用することによって、ハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、誤り訂正性能においても最適である最適符号を生成することができる。本発明の実施形態ではリードミュラー符号を利用して誤り訂正符号を生成すると仮定する。また、前記穿孔前のリードミュラー符号の長さを最小化することによってハードウェア複雑度を最小化することができる。

前記(２４、３)符号器は、長さ(８、３)リードミュラー符号発生器から出力された８個の符号化シンボルを４回反復し、８シンボルを穿孔して総長さ２４の符号化シンボルを出力する。ここで、前記総長さ３２の符号化シンボルで前記８シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(d_min：minimum distance)が変わるようになる。そのため、前記総長さ３２の符号化シンボルで優秀な誤り訂正性能を有する(２４、３)符号器を生成するためには、最も大きな最小距離を得ることができる穿孔位置を求めるのが重要である。

前記のような(２４、３)線形符号として最適の符号を生成するために必要な８個の穿孔位置のうち、最も簡単な場合は｛０、３、５、６、７、８、１６、２４｝である。この時、３個の情報ビットを伝送するために本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は、予め８個の穿孔位置を約束しているべきである。これは通信規格で定めるのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

上述したように本発明による最適(２４、３)符号の符号化を図１５を参照して説明する。前記図１５は本発明の実施形態による送信器に設けられた符号器の構造を示すブロック図である。

図１５を参照すると、３ビットの入力情報ビット(ａ０、ａ１、ａ２)は(８、３)リードミュラー符号器１７００に入力される。ここで、前記入力情報ビットはデータ率指示者である。前記３ビットの入力情報ビット(ａ０、ａ１、ａ２)を受信した前記リードミュラー符号器１７００は、前記３ビットの入力情報ビット(ａ０、ａ１、ａ２)を符号化して長さ８の符号化シンボル(符号シンボル列)に出力する。前記符号化シンボルはリードミュラー符号である。前記８個の符号化シンボルは反復器１７１０に入力される。前記反復器１７１０は前記入力符号化シンボルを４回反復して３２個の符号化シンボルを出力するようになる。前記３２個の符号化シンボルが穿孔器１７２０に入力されると、前記穿孔器１７２０は前記８個の最適の穿孔位置であるすべての０、３、５、６、７、８、１６、２４番目シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

一般的な符号理論では入力情報と符号化シンボル間の対応関係を示すために生成行列(Generating Matrix)を定義する。このようにシンボル反復及び穿孔を含む場合、最終的な(２４、３)符号器に対する生成行列は、下記＜数式３＞のようである。

前記＜数式３＞の生成行列は前記４ビットの入力信号のうち、一番目の入力信号が１であると、一番目の行の２４個のシンボルを選択し、０であると選択しない。前記３ビットの入力信号のうち、二番目の入力信号が１であると、二番目の行の２４個のシンボルを選択し、０であると選択しない。前記３ビットの入力信号のうち、三番目の入力信号が１であると、三番目の行の２４個のシンボルを選択し、０であると選択しない。この時、前記選択されたすべての列に対してシンボル単位に排他的加算をすると、前記入力情報ビットに対応される符号化シンボル列になる。

図１６は前記生成行列による(２４、３)符号に対する符号器を示す。
図１６を参照して前記符号器の動作を説明すると、０、または１の値を有する入力情報ビットａ０、ａ１、ａ２が入力されると、ａ０は乗算器１８２０に、ａ１は乗算器１８２２に、ａ２は乗算器１８２４にそれぞれ入力される。これと同時に前記信号発生器１８００はメモリに貯蔵されている前記生成行列を構成する３個のシンボル列を前記乗算器のうち、それぞれ対応する一つの乗算器に出力する。即ち、前記生成行列の一番目の列に該当する長さ２４であるシンボル列Ｒ１＝１００１０１０１０１１０１０１０１１０１０１０１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ１を乗算器１８２０に出力し、前記生成行列の二番目の列に該当する長さ２４であるシンボル列Ｒ２＝０１００１１００１１０１１００１１０１１００１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ２を乗算器１８２２に出力する。また、前記生成行列の三番目の列に該当する長さ２４であるシンボル列Ｒ３＝００１０００１１１１０００１１１１０００１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ３を乗算器１８２４に出力する。すると、前記乗算器１８２０は前記シンボル列Ｒ１それぞれのシンボルと前記入力情報ビットａ０を乗算して長さ２４であるシンボル列を排他的加算器１８４０に出力し、前記乗算器１８２２は前記シンボル列Ｒ２それぞれのシンボルと前記入力信号ａ１を乗算して長さ２４であるシンボル列を前記排他的加算器１８４０に出力する。また、前記乗算器１８２４は前記シンボル列Ｒ３それぞれのシンボルと前記入力信号ａ２を乗算して長さ２４であるシンボル列を前記排他的加算器１８４０に出力する。すると、前記排他的加算器１８４０は前記受信された３個の長さ２４であるシンボル列をシンボル単位に排他的加算して長さ２４である符号化シンボル列を出力する。

４．(２４、４)符号器
先ず、本発明で提供する(２４、４)符号器は、(１６、４) リードミュラー符号を４回反復し、８シンボルを穿孔することによって、最適の(２４、４)符号を得るようにする構成である。実際に、線形(２４、４)符号を生成することができる方法は多様であるが、本発明の実施形態による一次リードミュラー符号を穿孔する方法を使用することによって、ハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、誤り訂正性能においても最適である最適符号を生成することができる。また、前記穿孔前のシンプレックス符号の長さを最小化することによって、ハードウェア複雑度を最小化することができる。本発明の実施形態ではシンプレックス符号を利用して誤り訂正符号を生成すると仮定する。

前記(２４、４)符号器は、長さ(１６、４)リードミュラー符号発生器から出力された１６個の符号化シンボルを２回反復し、８シンボルを穿孔して総長さ２４の符号シンボルを出力する。ここで、前記総長さ３２の符号シンボルで前記８シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(d_min：minimum distance)が変わるようになる。そのため、前記総長さ３２の符号シンボルで優秀な誤り訂正性能を有する(２４、４)符号器を生成するためには、最も大きな最小距離を得ることができる穿孔位置を求めるのが重要である。

前記のような(２４、４)線形符号として最適の符号を生成するために必要な８個の穿孔位置のうち、最も簡単な場合は｛０、１、２、３、４、５、６、１６｝である。この時、４個の情報ビットを伝送するために本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は、予め８個の穿孔位置を約束しているべきである。これは通信規格で定めるのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

上述したように本発明による最適(２４、４)符号の符号化を図２を参照して説明する。前記図２は本発明の実施形態による送信器に設けられた符号器の構造を示すブロック図である。

前記図２を参照すると、４ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３)は(１６、４)リードミュラー符号器２００に入力される。ここで、前記入力情報ビットはデータ率指示者である。前記４ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３)を受信した前記リードミュラー符号器２００は、前記４ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３)を符号化して長さ１６の符号化シンボル(符号シンボル列)に出力する。前記符号化シンボルはリードミュラー符号である。前記１６個の符号化シンボルは反復器２１０に入力される。前記反復器２１０は前記入力符号化シンボルを２回反復して３２個の符号化シンボルを出力する。前記３２個の符号化シンボルが穿孔器２２０に入力されると、前記穿孔器２２０は前記８個の最適の穿孔位置である０、１、２、３、４、５、６、１６番目シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

一般的な符号理論では入力情報と符号化シンボル間の対応関係を示すために生成行列(Generating Matrix)を定義する。このようにシンボル反復及び穿孔を含む場合、最終的な(２４、４)符号器に対する生成行列は、下記＜数式４＞のようである。

前記＜数式４＞の生成行列は前記４ビットの入力信号のうち、一番目の入力信号が１であると、一番目の行の２４個のシンボルを選択し、０であると選択しない。前記４ビットの入力信号のうち、二番目の入力信号が１であると、二番目の行の２４個のシンボルを選択し、０であると選択しない。前記４ビットの入力信号のうち、三番目の入力信号が１であると、三番目の行の２４個のシンボルを選択し、０であると選択しない。前記４ビットの入力信号のうち、４番目の入力信号が１であると、４番目の行の２４個のシンボルを選択し、０であると選択しない。この時、前記選択されたすべての列に対してシンボル単位に排他的加算をすると、前記入力情報ビットに対応される符号化シンボル列になる。

図７は前記生成行列による(２４、４)符号に対する符号器を示す。
前記図７を参照して前記符号器の動作を説明すると、０または１の値を有する入力情報ビットａ０、ａ１、ａ２、ａ３が入力されると、ａ０は乗算器９２０に、ａ１は乗算器９２２に、ａ２は乗算器９２４に、ａ３は乗算器９２６にそれぞれ入力される。これと同時に前記信号発生器９００はメモリに貯蔵されている前記生成行列を構成する４個のシンボル列を前記乗算器のうちそれぞれ対応する一つの乗算器に出力する。即ち、前記生成行列の一番目の列に該当する長さ２４であるシンボル列Ｒ１＝１０１０１０１０１１０１０１０１０１０１０１０１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ１を乗算器９２０に出力し、前記生成行列の二番目の列に該当する長さ２４であるシンボル列Ｒ２＝１００１１００１１０１１００１１００１１００１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ２を乗算器９２２に出力する。また、前記生成行列の三番目の列に該当する長さ２４であるシンボル列Ｒ３＝１００００１１１１０００１１１１００００１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ３を乗算器９２４に出力し、前記生成行列の４番目の列に該当する長さ２４であるシンボル列Ｒ４＝０１１１１１１１１０００００００１１１１１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ４を乗算器９２６に出力する。すると、前記乗算器９２０は前記シンボル列Ｒ１それぞれのシンボルと前記入力情報ビットａ０を乗算して長さ２４であるシンボル列を排他的加算器９４０に出力し、前記乗算器９２２は前記シンボル列Ｒ２それぞれのシンボルと前記入力信号ａ１を乗算して長さ２４であるシンボル列を前記排他的加算器９４０に出力する。また、前記乗算器９２４は前記シンボル列Ｒ３それぞれのシンボルと前記入力信号ａ２を乗算して長さ２４であるシンボル列を前記排他的加算器９４０に出力し、前記乗算器９２６は前記シンボル列Ｒ４それぞれのシンボルと前記入力信号ａ３を乗算して長さ２４であるシンボル列を前記排他的加算器９４０に出力する。すると、前記排他的加算器９４０は前記入力された４個の長さ２４であるシンボル列をシンボル単位に排他的加算して長さ２４である符号化シンボル列を出力する。

５．(２４、５)符号器
先ず、本発明で提供する(２４、５)符号器は、(３２、５)一次リードミュラー符号を８シンボルを穿孔することによって、最適の(２４、５)符号を得るようにする構成である。実際に、線形(２４、５)符号を生成することができる方法は多様であるが、本発明の実施形態による一次リードミュラー符号を穿孔する方法を使用することによって、ハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、誤り訂正性能においても最適である最適符号を生成することができる。本発明の実施形態ではリードミュラー符号を利用して誤り訂正符号を生成すると仮定する。また、前記穿孔前の一次リードミュラー符号の長さを最小化することによって、ハードウェア複雑度を最小化することができる。

前記(２４、５)符号器は、長さ(３２、５)リードミュラー符号発生器から出力された３２個の符号化シンボルを出力し、前記リードミュラー符号シンボルのうち、８シンボルを穿孔する。ここで、前記総長さ３２の一次リードミュラー符号シンボルで前記８シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(d_min：minimum distance)が変わるようになる。そのため、前記(３２、５)一次リードミュラー符号で優秀な誤り訂正性能を有する(２４、５)符号器を生成するためには、最も大きな最小距離を得ることができる穿孔位置を求めるのが重要である。

前記のような(２４、５)線形符号として最適の符号を生成するために必要な８個の穿孔位置のうち、最も簡単な場合は｛０、１、２、３、４、５、６、７｝である。この時、５個の情報ビットを伝送するために本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は、予め８個の穿孔位置を約束しているべきである。これは通信規格で定めるのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

上述したように本発明による最適(２４、５)符号の符号化を図１７を参照して説明する。前記図１７は本発明の実施形態による送信器に設けられた符号器の構造を示すブロック図である。

図１７を参照すると、５ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３、ａ４)は(３２、５)一次リードミュラー符号器１９００に入力される。ここで、前記入力情報ビットはデータ率指示者である。前記５ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３、ａ４)を受信した前記リードミュラー符号器１９００は、前記５ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３、ａ４)を符号化して長さ３２の符号化シンボル(符号シンボル列)に出力する。前記符号化シンボルは一次リードミュラー符号である。前記３２個の符号化シンボルが穿孔器１９２０に入力されると、前記穿孔器１９２０は前記８個の最適の穿孔位置である０、１、２、３、４、５、６、７番目シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

一般的な符号理論では入力情報と符号化シンボル間の対応関係を示すために生成行列(Generating Matrix)を定義する。このようにシンボル反復及び穿孔を含む場合、最終的な(２４、５)符号器に対する生成行列は、下記＜数式５＞のようである。

前記＜数式５＞の生成行列は前記５ビットの入力信号のうち、一番目の入力信号が１であると、一番目の行の２４個のシンボルを選択し、０であると選択しない。前記５ビットの入力信号のうち、二番目の入力信号が１であると、二番目の行の２４個のシンボルを選択し、０であると選択しない。前記５ビットの入力信号のうち、三番目の入力信号が１であると、三番目の行の２４個のシンボルを選択し、０であると選択しない。前記５ビットの入力信号のうち、４番目の入力信号が１であると、４番目の行の２４個のシンボルを選択し、０であると選択しない。前記５ビットの入力信号のうち、５番目の入力信号が１であると、４番目の行の２４個のシンボルを選択し、０であると選択しない。この時、前記選択されたすべての列に対してシンボル単位に排他的加算をすると、前記入力情報ビットに対応される符号化シンボル列になる。

図１８は前記生成行列による(２４、５)符号に対する符号器を示す。
前記図１８を参照して前記符号器の動作を説明すると、０または１の値を有する入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４が入力されると、ａ０は乗算器２０２０に、ａ１は乗算器２０２２に、ａ２は乗算器２０２４に、ａ３は乗算器２０２６に、ａ４は乗算器２０２８にそれぞれ入力される。これと同時に前記信号発生器２０００はメモリに貯蔵されている前記生成行列を構成する５個のシンボル列を前記乗算器のうち、それぞれ対応する一つの乗算器に出力する。即ち、前記生成行列の一番目の列に該当する長さ２４であるシンボル列Ｒ１＝０１０１０１０１０１０１０１０１０１０１０１０１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ１を乗算器２０２０に出力し、前記生成行列の二番目の列に該当する長さ２４であるシンボル列Ｒ２＝００１１００１１００１１００１１００１１００１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ２を乗算器２０２２に出力する。また、前記生成行列の三番目の列に該当する長さ２４であるシンボル列Ｒ３＝００００１１１１００００１１１１００００１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ３を乗算器２０２４に出力し、前記生成行列の４番目の列に該当する長さ２４であるシンボル列Ｒ４＝１１１１１１１１００００００００１１１１１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ４を乗算器２０２６に出力し、前記生成行列の５番目の列に該当する長さ２４であるシンボル列Ｒ５＝００００００００１１１１１１１１１１１１１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ５を乗算器２０２８に出力する。すると、前記乗算器２０２０は前記シンボル列Ｒ１それぞれのシンボルと前記入力情報ビットａ０を乗算して長さ２４であるシンボル列を排他的加算器２０４０に出力し、前記乗算器２０２２は前記シンボル列Ｒ２それぞれのシンボルと前記入力信号ａ１を乗算して長さ２４であるシンボル列を前記排他的加算器２０４０に出力する。また、前記乗算器２０２４は前記シンボル列Ｒ３それぞれのシンボルと前記入力信号ａ２を乗算して長さ２４であるシンボル列を前記排他的加算器２０４０に出力し、前記乗算器９２６は前記シンボル列Ｒ４それぞれのシンボルと前記入力信号ａ３を乗算して長さ２４であるシンボル列を前記排他的加算器２０４０に出力し、前記乗算器２０２８は前記シンボル列Ｒ５それぞれのシンボルと前記入力信号ａ４を乗算して長さ２４であるシンボル列を前記排他的加算器２０４０に出力する。すると、前記排他的加算器２０４０は前記入力された５個の長さ２４であるシンボル列をシンボル単位に排他的加算して長さ２４である符号化シンボル列を出力する。

６．(２４、６)符号器
先ず、本発明で提供する(２４、６)符号器は、(３２、５)直交符号(一次リードミュラー符号-First order Reed Muller code)に１個のマスク(mask)関数を使用して符号語を拡張した拡張された直交符号で８シンボルを穿孔することによって、最適の(２４、６)符号を得るようにする構成である。この時、前記拡張された直交符号の構造は図１９で示される。

前記図１９を参照して拡張された直交符号の構造を説明すると、Ｍ１が前記使用される１個のマスク関数とする時、上位３２個の符号語は前記３２個の長さ３２である直交符号語(Ｗ)を使用する。次の３２個の符号語は前記マスク関数Ｍ１と前記３２個の直交符号語(Ｗ)をそれぞれ排他的加算した３２個の符号語(Ｍ１＋Ｗ)を使用する。従って、拡張された直交符号としては総個数２^６＝６４個の符号語を使用するようになる。この時、(２４、６)符号に最適になるための前記マスク関数は実験的に求めることができる。

例えば、前記のようなマスク関数Ｍ１は次のようである。
Ｍ１＝００００００００１１１０１０００１１０１１０００１１００００００

一般的に、線形(２４、６)符号を生成することができる方法は多様であるが、本発明の実施形態による拡張された一次リードミュラー符号を穿孔する方法を使用することによって、復号化過程で逆アダマールを使用できるようになって、ハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、誤り訂正性能においても最適である最適符号を生成することができる。本発明の実施形態では拡張された直交符号を利用して誤り訂正符号を生成すると仮定する。また、前記穿孔前の直交符号の長さを最小化することによってハードウェア複雑度を最小化することができる。

前記(２４、６)符号器は、長さ(３２、６)拡張された直交符号発生器から出力された３２個の符号化シンボルのうち、８シンボルを穿孔する。ここで、前記３２個の拡張された直交符号シンボルのうち、前記８シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(d_min：minimum distance)が変わるようになる。そのため、前記(３２、６)拡張された直交符号で優秀な誤り訂正性能を有する(２４、６)符号器を生成するためには、最も大きな最小距離を得ることができる穿孔位置を求めるのが重要である。

前記のような(２４、６)線形符号として最適の符号を生成するために必要な８個の穿孔位置は実験的に求めることができるが、その中、最も簡単な場合は｛０、１、２、３、４、５、６、７｝である。この時、６個の情報ビットを伝送するために本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は、予め８個の穿孔位置を約束しているべきである。これは通信規格で定めるのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

上述したように本発明の実施形態による送信器に設けられた最適(２４、６)符号器の構成は図２０のようである。
前記図２０を参照すると、６ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３、ａ４、ａ５)は拡張された直交符号器に該当する(３２、６)符号器２１００に入力される。前記６ビットの入力情報ビットはデータ率指示者である。前記６ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３、ａ４、ａ５)を受信した前記拡張された直交符号器２１００は、前記６ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３、ａ４、ａ５)を符号化して長さ３２の符号化シンボル(符号シンボル列)に出力する。前記拡張された直交符号器２１００から出力される前記３２個の符号化シンボルは穿孔器２１１０に入力される。前記穿孔器２１１０は前記８個の最適の穿孔位置である０、１、２、３、４、５、６、７番目シンボルにより前記３２個の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

一般的な符号理論では入力情報と符号化シンボル間の対応関係を示すために生成行列(Generating Matrix)を定義する。このようにシンボル穿孔を含む場合、最終的な(２４、６)符号器に対する生成行列は、下記＜数式６＞のようである。

前記＜数式６＞の生成行列は前記６ビットの入力信号のうち、一番目の入力信号が１であると、一番目の行の２４個のシンボルを選択し、０であると選択しない。前記６ビットの入力信号のうち、二番目の入力信号が１であると、二番目の行の２４個のシンボルを選択し、０であると選択しない。前記６ビットの入力信号のうち、三番目の入力信号が１であると、三番目の行の２４個のシンボルを選択し、０であると選択しない。前記６ビットの入力信号のうち、４番目の入力信号が１であると、４番目の行の２４個のシンボルを選択し、０であると選択しない。前記６ビットの入力信号のうち、５番目の入力信号が１であると、５番目の行の２４個のシンボルを選択し、０であると選択しない。前記６ビットの入力信号のうち、６番目の入力信号が１であると、６番目の行の２４個のシンボルを選択し、０であると選択しない。この時、前記選択されたすべての列に対してシンボル単位に排他的加算をすると、前記入力情報ビットに対応される符号化シンボル列になる。

図２１は前記生成行列による(２４、６)符号に対する符号器を示す。
前記図２１を参照して前記符号器の動作を説明すると、０または１の値を有する入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５が入力されると、ａ０は乗算器２２２０に、ａ１は乗算器２２２２に、ａ２は乗算器２２２４に、ａ３は乗算器２２２６に、ａ４は乗算器２２２８に、ａ５は乗算器２２３０にそれぞれ入力される。これと同時に前記信号発生器２２００はメモリに貯蔵されている前記生成行列を構成する６個のシンボル列を前記乗算器のうち、それぞれ対応する一つの乗算器に出力する。即ち、前記生成行列の一番目の列に該当する長さ２４であるシンボル列Ｒ１＝０１０１０１０１０１０１０１０１０１０１０１０１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ１を乗算器２２２０に出力し、前記生成行列の二番目の列に該当する長さ２４であるシンボル列Ｒ２＝００１１００１１００１１００１１００１１００１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ２を乗算器２２２２に出力する。また、前記生成行列の三番目の列に該当する長さ２４であるシンボル列Ｒ３＝００００１１１１００００１１１１００００１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ３を乗算器２２２４に出力し、前記生成行列の４番目の列に該当する長さ２４であるシンボル列Ｒ４＝１１１１１１１１００００００００１１１１１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ４を乗算器２２２６に出力する。前記生成行列の５番目の列に該当する長さ２４であるシンボル列Ｒ５＝００００００００１１１１１１１１１１１１１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ５を乗算器２２２８に出力し、前記生成行列の６番目の列に該当する長さ２４であるシンボル列Ｒ６＝１１１０１０００１１０１１０００１１００００００をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ６を乗算器２２３０に出力する。すると、前記乗算器２２２０は前記シンボル列Ｒ１それぞれのシンボルと前記入力信号ａ０を乗算して長さ２４であるシンボル列を排他的加算器２２４０に出力し、前記乗算器２２２２は前記シンボル列Ｒ２それぞれのシンボルと前記入力信号ａ１を乗算して長さ２４であるシンボル列を前記排他的加算器２２４０に出力する。前記乗算器２２２４は前記シンボル列Ｒ３それぞれのシンボルと前記入力信号ａ２を乗算して長さ２４であるシンボル列を前記排他的加算器２２４０に出力し、前記乗算器１０２６は前記シンボル列Ｒ４それぞれのシンボルと前記入力信号ａ３を乗算して長さ２４であるシンボル列を前記排他的加算器２２４０に出力する。前記乗算器２２２８は前記シンボル列Ｒ５それぞれのシンボルと前記入力信号ａ４を乗算して長さ２４であるシンボル列を前記排他的加算器２２４０に出力し、前記乗算器２２３０は前記シンボル列Ｒ６それぞれのシンボルと前記入力信号ａ５を乗算して長さ２４であるシンボル列を前記排他的加算器１０４０に出力する。すると、前記排他的加算器２２４０は前記入力された６個の長さ２４であるシンボル列をシンボル単位に排他的加算して長さ２４である符号化シンボル列を出力する。

７．(２４、７)符号器
本発明で提供する(２４、７)符号器は、(３２、５)直交符号(一次リードミュラー符号-First order Reed Muller code)に２個のマスク(mask)関数を使用して符号語を拡張した拡張された直交符号で８シンボルを穿孔することによって、最適の(２４、７)符号を得るようにする構成である。この時、前記拡張された直交符号の構造は図３で示される。

前記図３を参照して拡張された直交符号の構造を説明すると、Ｍ１とＭ２が前記使用される２個のマスク関数とする時、上位３２個の符号語は前記３２個の長さ３２である直交符号語(Ｗ)を使用する。次の３２個の符号語は前記マスク関数Ｍ１と前記３２個の直交符号語(Ｗ)をそれぞれ排他的加算した３２個の符号語(Ｍ１＋Ｗ)を使用し、その次の３２個の符号語は前記マスク関数Ｍ２と前記３２個の直交符号語(Ｗ)をそれぞれ排他的加算した３２個の符号語(Ｍ２＋Ｗ)を使用する。最後に３２個の符号語には前記マスク関数Ｍ１、Ｍ２と前記３２個の直交符号語(Ｗ)を排他的加算した３２個の符号語(Ｍ１＋Ｍ２＋Ｗ)を使用する。従って、拡張された直交符号には総個数２^７＝１２８個の符号語を使用するようになる。この時、(２４、７)符号に最適になるための前記２個のマスク関数は実験的に求めることができる。

例えば、前記のような２個のマスク関数Ｍ１、Ｍ２は次のようである。
Ｍ１＝００００００００１１１０１０００１１０１１０００１１００００００
Ｍ２＝００００００００１１０００００００１１１１１１０００１０１０００

一般的に、線形(２４、７)符号を生成することができる方法は多様であるが、本発明の実施形態による拡張された一次リードミュラー符号を穿孔する方法を使用することによって、復号化過程で逆アダマールを使用できるようになってハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、最適の符号語を使用することができる。また、前記穿孔前の直交符号の長さを最小化することによってハードウェア複雑度を最小化することができる。本発明の実施形態では拡張された直交符号を利用して誤り訂正符号を生成すると仮定する。

前記(２４、７)符号器は、長さ(３２、７)拡張された直交符号発生器から出力された３２個の符号化シンボルのうち、８シンボルを穿孔する。ここで、前記３２個の拡張された直交符号シンボルのうち前記８シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(d_min：minimum distance)が変わるようになる。そのため、前記(３２、７)拡張された直交符号で優秀な誤り訂正性能を有する(２４、７)符号器を生成するためには、最も大きな最小距離を得ることができる穿孔位置を求めるのが重要である。

前記のような(２４、７)線形符号として最適の符号を生成するために必要な８個の穿孔位置は実験的に求めることができるが、その中、最も簡単な場合は｛０、４、８、１２、１６、２０、２４、２８｝または｛０、１、２、３、４、５、６、７｝である。この時、７個の情報ビットを伝送するために本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は、予め８個の穿孔位置を約束しているべきである。これは通信規格で定めるのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

上述したように本発明の実施形態による送信器に設けられた最適(２４、７)符号器の構成は図４のようである。
前記図４を参照すると、７ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６)は(３２、７)符号器４００の拡張された直交符号器４００に入力される。前記７ビットの入力情報ビットはデータ率指示者である。前記７ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６)を受信した前記拡張された直交符号器４００は、前記７ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６)を符号化して長さ３２の符号化シンボル(符号シンボル列)を出力する。前記拡張された直交符号器４００から出力される前記３２個の符号化シンボルは穿孔器４１０に入力される。前記穿孔器４１０は前記８個の最適の穿孔位置である０、４、８、１２、１６、２０、２４、２８番目シンボル、または０、１、２、３、４、５、６、７番目シンボルにより前記３２個の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

一般的な符号理論では入力情報と符号化シンボル間の対応関係を示すために生成行列(Generating Matrix)を定義する。このようにシンボル穿孔を含む場合、最終的な(２４、７)符号器に対する生成行列は、下記＜数式７＞のようである。

前記＜数式７＞の生成行列は前記７ビットの入力信号のうち、一番目の入力信号が１であると、一番目の行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、二番目の入力信号が１であると、二番目の行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、三番目の入力信号が１であると、三番目の行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、４番目の入力信号が１であると、４番目の行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、５番目の入力信号が１であると、５番目の行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、６番目の入力信号が１であると、６番目の行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、７番目の入力信号が１であると、７番目の行の２４個のシンボルを選択し、０であると選択しない。この時、前記選択されたすべての列に対してシンボル単位に排他的加算をすると、前記入力情報ビットに対応される符号化シンボル列になる。

図８は前記生成行列による(２４、７)符号に対する符号器を示す。
図８を参照して前記符号器の動作を説明すると、０または１の値を有する入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６が入力されると、ａ０は乗算器１０２０に、ａ１は乗算器１０２２に、ａ２は乗算器１０２４に、ａ３は乗算器１０２６に、ａ４は乗算器１０２８に、ａ５は１０３０に、ａ６は乗算器１０３２にそれぞれ入力される。これと同時に前記信号発生器１０００はメモリに貯蔵されている前記生成行列を構成する７個のシンボル列を前記乗算器のうち、それぞれ対応する一つの乗算器に出力する。即ち、前記生成行列の一番目の列に該当する長さ２４であるシンボル列Ｒ１＝０１０１０１０１０１０１０１０１０１０１０１０１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ１を乗算器１０２０に出力し、前記生成行列の二番目の列に該当する長さ２４であるシンボル列Ｒ２＝００１１００１１００１１００１１００１１００１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ２を乗算器１０２２に出力する。また、前記生成行列の三番目の列に該当する長さ２４であるシンボル列Ｒ３＝００００１１１１００００１１１１００００１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ３を乗算器１０２４に出力し、前記生成行列の４番目の列に該当する長さ２４であるシンボル列Ｒ４＝１１１１１１１１００００００００１１１１１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ４を乗算器１０２６に出力する。前記生成行列の５番目の列に該当する長さ２４であるシンボル列Ｒ５＝００００００００１１１１１１１１１１１１１１１１をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ５を乗算器１０２８に出力し、前記生成行列の６番目の列に該当する長さ２４であるシンボル列Ｒ６＝１１１０１０００１１０１１０００１１００００００をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ６を乗算器１０３０に出力する。最後に、前記生成行列の７番目の列に該当する長さ２４であるシンボル列Ｒ７＝１１０００００００１１１１１１０００１０１０００をメモリに貯蔵し、前記貯蔵されたシンボル列Ｒ７を乗算器１０３２に出力する。すると、前記乗算器１０２０は前記シンボル列Ｒ１それぞれのシンボルと前記入力信号ａ０を乗算して長さ２４であるシンボル列を排他的加算器１０４０に出力し、前記乗算器１０２２は前記シンボル列Ｒ２それぞれのシンボルと前記入力信号ａ１を乗算して長さ２４であるシンボル列を前記排他的加算器１０４０に出力する。前記乗算器１０２４は前記シンボル列Ｒ３それぞれのシンボルと前記入力信号ａ２を乗算して長さ２４であるシンボル列を前記排他的加算器１０４０に出力し、前記乗算器１０２６は前記シンボル列Ｒ４それぞれのシンボルと前記入力信号ａ３を乗算して長さ２４であるシンボル列を前記排他的加算器１０４０に出力する。前記乗算器１０２８は前記シンボル列Ｒ５それぞれのシンボルと前記入力信号ａ４を乗算して長さ２４であるシンボル列を前記排他的加算器１０４０に出力し、前記乗算器１０３０は前記シンボル列Ｒ６それぞれのシンボルと前記入力信号ａ５を乗算して長さ２４であるシンボル列を前記排他的加算器１０４０に出力する。前記乗算器１０３２は前記シンボル列Ｒ７それぞれのシンボルと前記入力信号ａ６を乗算して長さ２４であるシンボル列を前記排他的加算器１０４０に出力する。すると、前記排他的加算器１０４０は前記受信された７個の長さ２４であるシンボル列をシンボル単位に排他的加算して長さ２４である符号化シンボル列を出力する。

上述した(２４、１)符号器、(２４、２)符号器、(２４、３)符号器、(２４、４)符号器、(２４、５)符号器、(２４、６)符号器、(２４、７)符号器は符号器構造で直交符号の構造から類推することができるとの共通点を有している。即ち、(２４、１)符号器は前記(２、１)直交符号を使用し、(２４、２)符号器は前記(４、２)直交符号を使用し、(２４、３)符号器は前記(８、３)直交符号を使用し、(２４、４)符号器は前記(１６、４)直交符号を使用し、(２４、５)符号器は前記(３２、５)直交符号を使用する。(２４、６)符号器で使用された(３２、６)拡張された直交符号は(３２、５)符号器でマスク関数との追加的な１個の符号語の基底(basis)を使用して拡張した直交符号であり、(２４、７)符号器で使用された(３２、７)拡張された直交符号は(３２、５)符号器でマスク関数との追加的な２個の符号語の基底(basis)を使用して拡張した直交符号である。従って、前記(２４、１)符号器、(２４、２)符号器、(２４、３)符号器、(２４、４)符号器、(２４、５)符号器、(２４、６)符号器、(２４、７)符号器は前記のような共通点を有しており、これを利用して下記第１実施形態では前記相異なる大きさを有する(２４、１)符号器、(２４、２)符号器、(２４、３)符号器、(２４、４)符号器、(２４、５)符号器、(２４、６)符号器、(２４、７)符号器を一つの符号器に符号化することができる符号器を提示する。

第１実施形態(符号器)
図５は上述したように相異なる長さを有する(２４、１)符号器、(２４、２)符号器、(２４、３)符号器、(２４、４)符号器、(２４、５)符号器、(２４、６)符号器と(２４、７)符号器をすべて遂行することができる符号器の構造を示す。即ち、前記図５では１〜７ビットの入力情報ビットを入力し、前記１〜７ビットの入力情報ビットそれぞれを長さ２、４、８、１６、または３２の相異なるウォルシュ符号、またはマスクに符号化して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号器の構成を示している。

前記図５を参照して本発明の実施形態による符号器の構成を説明すると、制御器５１０は前記入力情報ビットのビット数を検査して前記符号化のための制御を遂行する。即ち、前記制御器５１０は前記入力情報ビットに１ビットが入力されると、ウォルシュ符号発生器５００が長さ２を有する１個のウォルシュ符号を出力するように制御する。また、反復器５５０の反復回数を３２回に決定し、穿孔器５６０が前記１ビットの入力情報ビットに対応した４０個の穿孔位置を穿孔するように制御する。一方、前記制御器５１０は前記入力情報ビットに２ビットが入力されると、前記ウォルシュ符号発生器５００が長さ４を有する相異なる２個のウォルシュ符号を出力するように制御する。また、前記反復器５５０の反復回数を８回に決定し、前記穿孔器５６０が前記２ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御する。一方、前記制御器５１０は前記入力情報ビットに３ビットが入力されると、ウォルシュ符号発生器５００が長さ８を有する相異なる３個のウォルシュ符号を出力するように制御する。また、前記反復器５５０の反復回数を４回に決定し、前記穿孔器５６０が前記３ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御する。一方、前記制御器５１０は前記入力情報ビットに４ビットが入力されると、ウォルシュ符号発生器５００が長さ１６を有する相異なる４個のウォルシュ符号を出力するように制御する。また、前記反復器５５０の反復回数を２回に決定し、前記穿孔器５６０が前記４ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御する。一方、前記制御器５１０は前記入力情報ビットに５ビットが入力されると、ウォルシュ符号発生器５００が長さ３２を有する相異なる５個のウォルシュ符号を出力するように制御する。また、前記反復器５５０の反復回数を１回に決定し、前記穿孔器５６０が前記５ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御する。一方、前記制御器５１０は前記入力情報ビットに６ビットが入力されると、ウォルシュ符号発生器５００とマスク発生器５０５が長さ３２を有する相異なる５個のウォルシュ符号と１個のマスクを出力するように制御する。また、前記反復器５５０の反復回数を１回に決定し、前記穿孔器５６０が前記６ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御する。一方、前記制御器５１０は前記入力情報ビットに７ビットが入力されると、ウォルシュ符号発生器５００とマスク発生器５０５が長さ３２を有する相異なる５個のウォルシュ符号と相異なる２個のマスクを出力するように制御する。また、前記反復器５５０の反復回数を１回に決定し、前記穿孔器５６０が前記７ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御する。

前記ウォルシュ符号発生器５００は前記制御器５１０の制御下で長さ２、４、８、１６、または長さ３２の相異なる複数のウォルシュ符号を選択的に出力する。例えば、１ビットの入力情報ビットが入力されると、前記制御器５１０の制御下で前記ウォルシュ符号発生器５００は長さ２の１個のウォルシュ符号を出力する。また、２ビットの入力情報ビットが入力されると、前記制御器５１０の制御下で前記ウォルシュ符号発生器５００は長さ４の相異なる２個のウォルシュ符号を出力する。また、３ビットの入力情報ビットが入力されると、前記制御器５１０の制御下で前記ウォルシュ符号発生器５００は長さ８の相異なる３個のウォルシュ符号を出力する。また、４ビットの入力情報ビットが入力されると、前記制御器５１０の制御下で前記ウォルシュ符号発生器５００は長さ１６の相異なる４個のウォルシュ符号を出力する。一方、５ビット乃至７ビットの入力情報ビットが入力されると、前記制御器５１０の制御下で前記ウォルシュ符号発生器５００は長さ３２の相異なる５個のウォルシュ符号を出力する。

前記マスク発生器５０５は前記制御器５１０の制御下で長さ３２のマスクを選択的に出力する。例えば、１乃至５ビットの入力情報ビットが入力されると、前記制御器５１０の制御下で前記マスク発生器５０５はマスクを出力しない。しかし、６ビットの入力情報ビットが入力されると、前記制御器５１０の制御下で前記マスク発生器５０５は長さの３２である１個のマスクを出力し、７ビットの入力情報ビットが入力されると、前記制御器５１０の制御下で前記マスク発生器５０５は長さ３２の相異なる２個のマスクを出力する。一方、図のように前記マスク発生器５０５は前記制御器５１０により制御されなく、２個の相異なるマスクを連続して出力するように具現されることができる。この場合、入力されない情報ビットには排他的加算器５４０の出力に影響を与えないように０を入力すべきである。

乗算器５２０乃至５３２は前記１乃至７ビットの入力情報ビットと前記ウォルシュ符号発生器５００と前記マスク発生器５０５からのウォルシュ符号及びマスクを一対一に乗算して、２、４、８、１６、または３２個の符号化シンボルから構成された符号化シンボル列を出力する。もし、前記入力情報ビットとして４ビットが入力される場合、残りの入力情報ビット(ａ４、ａ５、ａ６)には“０”を提供することにより出力値に影響を与えないようにする。排他的加算器５４０は前記乗算器５２０乃至５３２からの符号化シンボル列を排他的加算して２、４、８、１６、または３２個の符号化シンボルから構成される一つの符号化シンボル列を出力する。前記反復器５５０は前記制御器５１０の制御下で前記排他的加算器５４０からの前記符号化シンボル列を所定回数反復して６４個の符号化シンボルから構成された符号化シンボル列を出力する。例えば、入力情報ビットとして１ビットが入力されると、前記反復器５５０は前記排他的加算器５４０から出力される２個の符号化シンボルを前記制御器５１０の制御下で３２回反復して６４個の符号化シンボルから構成された符号化シンボル列を出力する。これに対して、入力情報ビットとして２乃至７ビットが入力されると、前記反復器５５０は前記排他的加算器５４０から出力される４、８、１６または３２個の符号化シンボルを前記制御器５１０の制御下で８、４、２または１回反復して３２個の符号化シンボルから構成された符号化シンボル列を出力する。メモリ５７０は前記入力情報ビットが１ビット乃至７ビットであるそれぞれの場合に対応した８個の穿孔位置を貯蔵する。前記１ビットの入力情報ビットに対応して前記メモリ５７０に貯蔵された４０個の穿孔位置はすべての偶数番目と１、３、５、７、９、１１、１３、１５番目シンボルであり、２ビットの入力情報ビットに対応して前記メモリ５７０に貯蔵された８個の穿孔位置は０、４、８、１２、１６、２０、２４、２８番目シンボルであり、３ビットの入力情報ビットに対応して前記メモリ５７０に貯蔵された８個の穿孔位置は０、３、５、６、７、８、１６、２４番目シンボルであり、前記４ビットの入力情報ビットに対応して前記メモリ５７０に貯蔵された８個の穿孔位置は０、１、２、３、４、５、６、１６番目シンボルである。また、５ビットの入力情報ビットに対応して前記メモリ５７０に貯蔵された８個の穿孔位置は０、１、２、３、４、５、６、７番目シンボルであり、６ビットの入力情報ビットに対応して前記メモリ５７０に貯蔵された８個の穿孔位置は０、１、２、３、４、５、６、７番目シンボルであり、前記７ビットの入力情報ビットに対応して前記メモリ５７０に貯蔵された８個の穿孔位置は０、１、２、３、４、５、６、７番目シンボルである。

前記入力情報ビットのビット数に対応した穿孔位置を貯蔵するメモリ５５０のメモリテーブルを表に示すと、下記＜表１＞のようである。

前記穿孔器５６０は前記反復器５５０からの前記３２個、または６４個の符号化シンボルから構成された符号化シンボル列を受信し、前記制御器５１０の制御下で前記３２個、または６４個の符号化シンボルのうち、前記メモリ５７０から読み出した８個、または４０個の該当穿孔位置の符号化シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。即ち、入力情報ビットとして１ビットが入力された場合、前記穿孔器５６０は前記制御器の制御下で前記反復器５５０から出力される６４個の符号化シンボルの中で、前記メモリ５７０から読み出した４０個の該当穿孔位置の符号化シンボルを穿孔して２４個の符号化シンボルから構成された前記符号化シンボル列を出力する。しかし、前記入力情報ビットとして２ビット乃至７ビットが入力された場合、前記穿孔器５６０は前記制御器５１０の制御下で前記反復器５５０から出力される３２個の符号化シンボルの中で、前記メモリ５７０から読み出した８個の該当穿孔位置の符号化シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。即ち、前記穿孔器５６０は１ビットの入力情報ビットが入力されると、前記反復器５５０から出力される６４個の符号化シンボルの中で、すべての偶数番目の符号化シンボルと１、３、５、７、９、１１、１３、１５番目の符号化シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。また、前記穿孔器５６０は２ビットの入力情報ビットが入力されると、前記反復器５５０から出力される３２個の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。また、前記穿孔器５６０は３ビットの入力情報ビットが入力されると、前記反復器５５０から出力される３２個の符号化シンボルの中で、０、３、５、６、７、８、１６、２４番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。また、前記穿孔器５６０は４ビットの入力情報ビットが入力されると、前記反復器５５０から出力される３２個の符号化シンボルの中で、０、１、２、３、４、５、６、１６番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。また、前記穿孔器５６０は５ビットの入力情報ビットが入力されると、前記反復器５５０から出力される３２個の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目シンボル、または０、１、２、３、４、５、６、７番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。また、前記穿孔器５６０は７ビットの入力情報ビットが入力されると、前記反復器５５０から出力される３２個の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目シンボル、または０、１、２、３、４、５、６、７番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。また、前記穿孔器５６０は７ビットの入力情報ビットが入力されると、前記反復器５５０から出力される３２個の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目シンボル、または０、１、２、３、４、５、６、７番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。また、前記穿孔器５６０は７ビットの入力情報ビットが入力されると、前記反復器５５０から出力される３２個の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目シンボル、または０、１、２、３、４、５、６、７番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。

上述した図５を参照して前記符号器を説明するために、(２４、１)乃至(２４、７)符号器それぞれに動作する場合を分けて説明する。この時、符号器に入力される入力情報ビットはデータ率指示者と仮定する。

一番目に、前記(２４、７)符号器としての動作を説明すると、７ビットのデータ率指示者ａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６が前記符号器に入力される。一方、前記７ビットのデータ率指示者が前記符号器に入力されることを示すビット情報が制御器５１０に入力される。すると、前記制御器５１０はウォルシュ符号発生器５００に長さ３２を有するウォルシュ符号を生成するようにする制御信号を出力する。前記制御信号を受信すると、前記ウォルシュ符号発生器５００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に、前記Ｗ２は乗算器５２２に、前記Ｗ４は乗算器５２４に、前記Ｗ８は乗算器５２６に、最後に前記Ｗ１６は乗算器５２８に提供される。前記ウォルシュ符号発生器５００から発生される長さ３２のウォルシュ符号は、下記＜表２＞のようである。

これと同時に、マスク発生器５０５はマスクＭ１＝０１１１０１１１００１００１０００１１０００００００００００００を発生させ乗算器５３０に出力し、マスクＭ２＝００１００１１００１０１０１０００１０１０１０００１００００００を発生させ乗算器５３２に出力する。

一方、前記７個のデータ率指示者は前記乗算器中、対応するそれぞれの乗算器に提供される。前記７個のデータ率指示者と前記乗算器の対応関係は、下記＜表３＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号及びマスクは、下記＜表４＞のように示すことができる。

前記記乗算器は前記＜表４＞のように自分に提供されるデータ率指示者をウォルシュ符号／マスクを構成するそれぞれのシンボルと乗算して加算器５４０に出力する。

即ち、前記乗算器５２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器５４０に出力し、前記乗算器５２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器５４０に出力する。一方、前記乗算器５２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５２８はａ４をＷ１６それぞれのシンボルごとに乗算して前記加算器５４０に出力する。また、前記乗算器５３０はａ５をＭ１それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５３２はａ６をＭ２それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記加算器５４０は排他的加算器を使用する。

すると、前記排他的加算器５４０は前記乗算器５２０、５２２、５２４、５２６、５２８、５３０、５３２から出力された長さ３２であるすべてのシンボル列をシンボル単位に排他的加算して反復器５５０に出力する。

前記排他的加算器５４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式８＞に表現されることができる。

この時、前記制御器５１０は前記反復器５５０に前記排他的加算器５４０の出力を反復する回数を制御する制御信号を出力する。前記(２４、７)符号器では前記排他的加算器５４０から出力されるシンボル列が長さ３２を有することによって、前記反復器５５０は前記長さ３２を有するシンボル列に対して反復を遂行してはいけない(以下、１回反復)。このため前記制御器５１０は前記反復器５５０に入力信号をそのままに出力するようにする制御信号を出力する。これに応答して前記反復器５５０は前記排他的加算器５４０から出力された長さ３２であるシンボル列をそのままに穿孔器５６０に出力する。

この時点で前記制御器５１０は前記穿孔器５６０に(２４、７)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。この時、制御信号として前記制御器５１０は前記データ率指示者の長さ情報(７ビット)のみを前記穿孔器５６０に提供することができる。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から前記データ率指示者が７ビットである場合に対応する穿孔位置を受信して前記反復器５５０から提供される長さ３２の符号化シンボルの中で、前記穿孔位置に該当する８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ３２の符号化シンボルの中で、前記メモリ５７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置が０、４、８、１２、１６、２０、２４、２８である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

前記(２４、７)符号器の動作は穿孔位置に｛０、４、８、１２、１６、２０、２４、２８｝を有する場合に対する構成を示す。しかし、他の例としてハードウェア複雑度を低減するために０、１、２、３、４、５、６、７番目シンボルを穿孔位置にして長さ３２の符号化シンボル列を穿孔することができる。この場合、前記マスク発生器５０５はＭ１＝００００００００１１１０１０００１１０１１０００１１００００００とＭ２＝００００００００１１０００００００１１１１１１０００１０１０００をマスクとして発生する。

二番目に、前記(２４、６)符号器に動作する場合を説明すると、６ビットのデータ率指示者ａ０、ａ１、ａ２、ａ３、ａ４、ａ５が前記符号器に入力される。残りのデータ率指示者ａ６は初期化され入力される。前記初期化により前記ａ６には０が入力される。一方、前記制御器５１０には６ビットのデータ率指示者が前記符号器に入力されることを示すビット情報が入力される。すると、前記制御器５１０はウォルシュ符号発生器５００に長さ３２を有するウォルシュ符号を生成するようにする制御信号を出力する。すると前記ウォルシュ符号発生器５００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に、前記Ｗ２は乗算器５２２に、前記Ｗ４は乗算器５２４に、前記Ｗ８は乗算器５２６に、前記Ｗ１６は乗算器５２８に提供される。前記ウォルシュ符号発生器５００から発生される長さ３２のウォルシュ符号は、下記＜表５＞のようである。

これと同時に、マスク発生器５０５はマスクＭ１＝０１１１０１１１００１００１０００１１０００００００００００００を発生させ乗算器５３０に出力する。

一方、前記６個のデータ率指示者は前記乗算器の中で、対応するそれぞれの乗算器に提供される。前記６個のデータ率指示者と前記乗算器の対応関係は、下記＜表６＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号及びマスクは、下記＜表７＞のように示すことができる。

前記乗算器は前記＜表７＞のように自分に提供されるデータ率指示者をウォルシュ符号／マスクを構成するそれぞれのシンボルと乗算して加算器５４０に出力する。

即ち、前記乗算器５２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器５４０に出力し、前記乗算器５２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器５４０に出力する。一方、前記乗算器５２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記乗算器５２８はａ４をＷ１６それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５３０はａ５をＭ１それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記加算器５４０は排他的加算器を使用する。

一方、乗算器５３２には前記初期化により０の値を有するａ６が印加されることによって、前記マスク発生器５０５からのＭ２に関係なし前記乗算器５３２の出力は前記排他的加算器５４０の出力に影響を与えない。即ち、前記マスク生成器５０５から乗算器５３２に入力されるシンボル列の値に関わらず前記乗算器５３２からは０であるシンボル列が出力される。従って、前記乗算器５３２の出力は前記排他的加算器５４０に入力されてもどのような影響を与えない。このようにａ６を０に初期化することは前記乗算器５３２の出力を遮断するスイッチ動作と類似である。

前記排他的加算器５４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式９＞に表現されることができる。

この時、前記制御器５１０は前記反復器５５０に前記排他的加算器５４０の出力を反復する回数を制御する制御信号を出力する。前記(２４、６)符号器では前記排他的加算器５４０から出力されるシンボル列が長さ３２を有することによって、前記反復器５５０の反復回数は１回になる。従って、前記制御器５１０は前記反復器５５０に入力信号を１回反復(即ち、入力信号をそのままに出力)するようにする制御信号を出力する。これに応答して前記反復器５５０は前記排他的加算器５４０から出力された長さ３２であるシンボル列をそのままに穿孔器５６０に出力する。

この時点で前記制御器５１０は穿孔器５６０に(２４、６)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。この時、制御信号として前記制御器５１０は前記データ率指示者の長さ情報(７ビット)のみを前記穿孔器５６０に提供することができる。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から前記データ率指示者が６ビットである場合に対応する穿孔位置を受信して前記反復器５５０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ３２の符号化シンボルの中で、前記メモリ５７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置が０、４、８、１２、１６、２０、２４、２８である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

しかし、他の例としてハードウェア複雑度を低減するために０、１、２、３、４、５、６、７番目シンボルを穿孔位置にして長さ３２の符号化シンボル列を穿孔することができる。この場合、前記マスク発生器５０５はＭ１＝００００００００１１１０１０００１１０１１０００１１００００００をマスクとして発生する。

三番目に、前記(２４、５)符号器に動作する場合を説明すると、５ビットのデータ率指示者ａ０、ａ１、ａ２、ａ３、ａ４が前記符号器に入力される。そして、残りのデータ率指示者ａ５、ａ６は初期化され入力される。前記初期化により前記ａ５、ａ６には０が入力される。一方、前記制御器５１０には５ビットのデータ率指示者が前記符号器に入力されることを示すビット情報が入力される。すると、前記制御器５１０はウォルシュ符号発生器５００に長さ３２を有するウォルシュ符号を生成するようにする制御信号を出力する。前記ウォルシュ符号発生器５００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に、前記Ｗ２は乗算器５２２に、前記Ｗ４は乗算器５２４に、前記Ｗ８は乗算器５２６に、前記Ｗ１６は乗算器５２８に提供される。前記ウォルシュ符号発生器５００から発生される長さ３２のウォルシュ符号は、下記＜表８＞のようである。

一方、前記５個のデータ率指示者は前記乗算器の中で、対応するそれぞれの前記乗算器に提供される。前記５個のデータ率指示者と前記乗算器の対応関係は、下記＜表９＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号は、下記＜表１０＞のように示すことができる。

前記乗算器は前記＜表１０＞のように自分に提供されるデータ率指示者をウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器５４０に出力する。

即ち、前記乗算器５２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器５４０に出力し、前記乗算器５２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器５４０に出力する。一方、前記乗算器５２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記乗算器５２８はａ４をＷ１６それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記加算器５４０は排他的加算器を使用する。

一方、乗算器５３０、５３２には前記初期化により０の値を有するａ５、ａ６がそれぞれ印加されることによって、前記マスク発生器５０５からのＭ１、Ｍ２に関係なし前記乗算器５３０、５３２の出力は前記排他的加算器５４０の出力に影響を与えない。即ち、前記マスク生成器５０５から乗算器５３０、５３２に入力されるシンボル列の値に関わらず前記乗算器５３０、５３２からは０であるシンボル列が出力される。従って、前記乗算器５３０、５３２の出力は前記排他的加算器５４０に入力されても影響を与えない。このようにａ５、ａ６を０に初期化することは前記乗算器５３０、５３２の出力を遮断するスイッチ動作と類似である。

前記排他的加算器５４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式１０＞に表現されることができる。

この時、前記制御器５１０は前記反復器５５０に前記排他的加算器５４０の出力を反復する回数を制御する制御信号を出力する。前記(２４、５)符号器では前記排他的加算器５４０から出力されるシンボル列が長さ３２を有することによって、前記反復器５５０の反復回数は１回になる。従って、前記制御器５１０は前記反復器５５０に入力信号１回反復(即ち、入力信号をそのままに出力)するようにする制御信号を出力する。これに応答して前記反復器５５０は前記排他的加算器５４０から出力された長さ３２であるシンボル列をそのままに穿孔器５６０に出力する。

この時点で前記制御器５１０は前記穿孔器５６０に(２４、５)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から穿孔位置を受信して前記反復器５５０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ３２の符号化シンボルの中で、前記メモリ５７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置が０、４、８、１２、１６、２０、２４、２８である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

しかし、他の例としてハードウェア複雑度を低減するために０、１、２、３、４、５、６、７番目シンボルを穿孔位置にして長さ３２の符号化シンボル列を穿孔することができる。

４番目に、前記(２４、４)符号器に動作する場合を説明すると、４ビットのデータ率指示者ａ０、ａ１、ａ２、ａ３が前記符号器に入力され、残りのデータ率指示者ａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ４、ａ５、ａ６には０が入力される。一方、前記制御器５１０には４ビットのデータ率指示者が前記符号器に入力されることを示すビット情報が入力される。すると、前記制御器５１０はウォルシュ符号発生器５００に長さ１６を有するウォルシュ符号を生成するようにする制御信号を出力する。すると前記ウォルシュ符号発生器５００は長さ１６であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に、前記Ｗ２は乗算器５２２に、前記Ｗ４は乗算器５２４に、前記Ｗ８は乗算器５２６に提供される。前記ウォルシュ符号発生器５００から発生される長さ１６のウォルシュ符号は、下記＜表１１＞のようである。

一方、前記４個のデータ率指示者は前記乗算器の中で、対応するそれぞれの前記乗算器に提供される。前記４個のデータ指示者と前記乗算器の対応関係は、下記＜表１２＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号は、下記＜表１３＞のように示すことができる。

前記乗算器は前記＜表１３＞のように自分に提供されるデータ率指示者をウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器５４０に出力する。

即ち、前記乗算器５２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器５４０に出力し、前記乗算器５２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器５４０に出力する。一方、前記乗算器５２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記加算器５４０は排他的加算器を使用する。

一方、乗算器５２８、５３０、５３２には前記初期化により０の値を有するａ４、ａ５、ａ６がそれぞれ印加されることによって、前記ウォルシュ符号発生器５００からのＷ１６とマスク発生器５０５からのＭ１、Ｍ２に関係なし前記乗算器５２８、５３０、５３２の出力は前記加算器５４０の出力に影響を与えない。

即ち、前記ウォルシュ符号生成器５００から乗算器５２８に入力されるＷ１６シンボル列の値に関わらず、前記乗算器５２８からは０であるシンボル列が出力される。また、前記マスク生成器５０５から乗算器５３０、５３２に入力されるシンボル列の値に関わらず前記乗算器５３０、５３２からは０であるシンボル列が出力される。従って、前記乗算器５２８、５３０、５３２の出力は前記排他的加算器５４０に入力されても影響を与えない。このようにａ４、ａ５、ａ６を０に初期化することは前記乗算器５２８、５３０、５３２の出力を遮断するスイッチ動作と類似である。

すると、前記排他的加算器５４０は前記乗算器５２０、５２２、５２４、５２６、５２８、５３０、５３２から出力された長さ１６であるすべてのシンボル列をシンボル単位に排他的加算して反復器５５０に出力する。

前記排他的加算器５４０から出力される長さ１６の符号化シンボル列(Ｗｓ)は、下記＜数式１１＞に表現されることができる。

この時、前記制御器５１０は前記反復器５５０に前記排他的加算器５４０の出力を反復する回数を制御する制御信号を出力する。(２４、４)符号器では前記排他的加算器５４０から出力されるシンボル列が長さ１６を有することによって、前記反復器５５０の反復回数は２回になる。従って、前記制御器５１０は前記反復器５５０に入力信号を２回反復するようにする制御信号を出力する。これに応答して前記反復器５５０は前記排他的加算器５４０から出力された長さ１６であるシンボルを２回反復して長さ３２のシンボル列を穿孔器５６０に出力する。

この時点で前記制御器５１０は前記穿孔器５６０に(２４、４)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から穿孔位置を受信して前記反復器５５０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ３２の符号化シンボルの中で、前記メモリ５７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置が０、１、２、３、４、５、６、１６である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルの中で、０、１、２、３、４、５、６、１６番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

５番目に、前記(２４、３)符号器に動作する場合を説明すると、３ビットのデータ率指示者ａ０、ａ１、ａ２が前記符号器に入力される。残りのデータ率指示者ａ３、ａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ３、ａ４、ａ５、ａ６には０が入力される。一方、前記制御器５１０には６ビットのデータ率指示者が前記符号器に入力されることを示すビット情報が入力される。すると、前記制御器５１０はウォルシュ符号発生器５００に長さ８を有するウォルシュ符号を生成するようにする制御信号を出力する。すると前記ウォルシュ符号発生器５００は長さ８であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１、Ｗ２、Ｗ４はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に、前記Ｗ２は乗算器５２２に、前記Ｗ４は乗算器５２４に提供される。前記ウォルシュ符号発生器５００から発生される長さ８のウォルシュ符号は、下記＜表１４＞のようである。

一方、前記３個のデータ率指示者は前記乗算器の中で、対応するそれぞれの前記乗算器に提供される。前記３個のデータ率指示者と前記乗算器の対応関係は、下記＜表１５＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号は、下記＜表１６＞のように示すことができる。

前記乗算器は前記＜表１６＞のように自分に提供されるデータ率指示者をウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器５４０に出力する。

即ち、前記乗算器５２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器５４０に出力し、前記乗算器５２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器５４０に出力する。一方、前記乗算器５２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記加算器５４０は排他的加算器を使用する。

一方、乗算器５２６、５２８、５３０、５３２には前記初期化により０の値を有するａ３、ａ４、ａ５、ａ６がそれぞれ印加されることによって、前記ウォルシュ符号発生器５００からのＷ８、Ｗ１６と前記マスク発生器５０５からのＭ１、Ｍ２に関係なし前記乗算器５２６、５２８、５３０、５３２の出力は前記排他的加算器５４０の出力に影響を与えない。即ち、前記ウォルシュ符号生成器５００から乗算器５２６、５２８に入力されるＷ８、Ｗ１６シンボル列の値に相関なし前記乗算器５２６、５２８からは０であるシンボル列が出力される。また、前記マスク生成器５０５から乗算器５３０、５３２に入力されるシンボル列の値に関わらず前記乗算器５３０、５３２からは０であるシンボル列が出力される。従って、前記乗算器５２６、５２８、５３０、５３２の出力は前記排他的加算器５４０に入力されても影響を与えない。このようにａ３、ａ４、ａ５、ａ６を０に初期化することは前記乗算器５２６、５２８、５３０、５３２の出力を遮断するスイッチ動作と類似である。

すると、前記排他的加算器５４０は前記乗算器５２０、５２２、５２４、５２６、５２８、５３０、５３２から出力された長さ８であるすべてのシンボル列をシンボル単位に排他的加算して反復器５５０に出力する。

前記排他的加算器５４０から出力される長さ８の符号化シンボル列(Ｗｓ)は、下記＜数式１２＞に表現されることができる。

この時、前記制御器５１０は前記反復器５５０が前記排他的加算器５４０の出力を反復する回数を制御する制御信号を出力する。前記(２４、３)符号器では前記排他的加算器５４０から出力されるシンボル列が長さ８を有することによって前記反復器５５０の反復回数は４回になる。従って、前記制御器５１０は前記反復器５５０に入力信号を４回反復するようにする制御信号を出力する。これに応答して前記反復器５５０は前記排他的加算器５４０から出力された長さ８であるシンボル列を４回反復して長さ３２のシンボル列として穿孔器５６０に出力する。

この時点で前記制御器５１０は穿孔器５６０に(２４、３)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。この時、制御信号として前記制御器５１０は前記データ率指示者の長さ情報(３ビット)のみを前記穿孔器５６０に提供することができる。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から前記データ率指示者が３ビットである場合に対応する穿孔位置を受信して前記反復器５５０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ３２の符号化シンボルの中で、前記メモリ５７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置が０、３、５、６、７、８、１６、２４である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルの中で、０、３、５、６、７、８、１６、２４番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

６番目に、前記(２４、２)符号器に動作する場合を説明すると、２ビットのデータ率指示者ａ０、ａ１が前記符号器に入力される。そして、残りのデータ率指示者ａ２、ａ３、ａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ２、ａ３、ａ４、ａ５、ａ６には０が入力される。一方、前記制御器５１０には２ビットのデータ率指示者が前記符号器に入力されることを示すビット情報が入力される。すると、前記制御器５１０はウォルシュ符号発生器５００に長さ４を有するウォルシュ符号を生成するようにする制御信号を出力する。すると前記ウォルシュ符号発生器５００は長さ４であるウォルシュ符号Ｗ１、Ｗ２を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１、Ｗ２はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に、前記Ｗ２は乗算器５２２に提供される。前記ウォルシュ符号発生器５００から発生される長さ４のウォルシュ符号は、下記＜表１７＞のようである。

一方、前記２個のデータ率指示者は前記乗算器の中で、対応するそれぞれの前記乗算器に提供される。前記２個のデータ率指示者と前記乗算器の対応関係は、下記＜表１８＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号は、下記＜表１９＞のように示すことができる。

前記乗算器は前記＜表１９＞のように自分に提供されるデータ率指示者をウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器５４０に出力する。
即ち、前記乗算器５２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器５４０に出力し、前記乗算器５２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記加算器５４０は排他的加算器を使用する。

一方、乗算器５２４、５２６、５２８、５３０、５３２には前記初期化により０の値を有するａ２、ａ３、ａ４、ａ５、ａ６がそれぞれ印加されることによって、前記ウォルシュ符号発生器５００からのＷ４、Ｗ８、Ｗ１６と前記マスク発生器５０５からのＭ１、Ｍ２に関係なし前記乗算器５２４、５２６、５２８、５３０、５３２の出力は前記排他的加算器５４０の出力に影響を与えない。即ち、前記ウォルシュ符号生成器５００から乗算器５２４、５２６、５２８に入力されるＷ４、Ｗ８、Ｗ１６シンボル列の値に関わらず前記乗算器５２４、５２６、５２８からは０であるシンボル列が出力される。また、前記マスク生成器５０５から乗算器５３０、５３２に入力されるシンボル列の値に関わらず前記乗算器５３０、５３２からは０であるシンボル列が出力される。従って、前記乗算器５２４、５２６、５２８、５３０、５３２の出力は前記排他的加算器５４０に入力されても影響を与えない。このようにａ２、ａ３、ａ４、ａ５、ａ６を０に初期化することは前記乗算器５２４、５２６、５２８、５３０、５３２の出力を遮断するスイッチ動作と類似である。
すると、前記排他的加算器５４０は前記乗算器５２０、５２２、５２４、５２６、５２８、５３０、５３２から出力された長さ４であるすべてのシンボル列をシンボル単位に排他的加算して反復器５５０に出力する。

前記排他的加算器５４０から出力される長さ４の符号化シンボル列(Ｗｓ)は、下記＜数式１３＞に表現されることができる。

この時、前記制御器５１０は前記反復器５５０に前記排他的加算器５４０の出力を反復する回数を制御する制御信号を出力する。前記(２４、２)符号器では前記排他的加算器５４０から出力されるシンボル列が長さ４を有することによって前記反復器５５０の反復回数は８回になる。従って、前記制御器５１０は前記反復器５５０に入力信号を８回反復するようにする制御信号を出力する。これに応答して前記反復器５５０は前記排他的加算器５４０から出力された長さ４であるシンボル列を８回反復して長さ３２のシンボル列を穿孔器５６０に出力する。

この時点で前記制御器５１０は前記穿孔器５６０に(２４、２)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から穿孔位置を受信して前記反復器５５０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ３２の符号化シンボルの中で、前記メモリ５７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置が０、４、８、１２、１６、２０、２４、２８である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

７番目に、前記(２４、１)符号器に動作する場合を説明すると、１ビットのデータ率指示者ａ０が前記符号器に入力される。そして、残りのデータ率指示者ａ１、ａ２、ａ３、ａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ１、ａ２、ａ３、ａ４、ａ５、ａ６には０が入力される。一方、前記制御器５１０には１ビットのデータ率指示者が前記符号器に入力されることを示すビット情報が入力される。すると、前記制御器５１０はウォルシュ符号発生器５００に長さ２を有するウォルシュ符号を生成するようにする制御信号を出力する。すると前記ウォルシュ符号発生器５００は長さ２であるウォルシュ符号Ｗ１を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１は対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に提供され、前記ウォルシュ符号発生器５００から発生される長さ２のウォルシュ符号は、下記＜表２０＞のようである。

一方、前記１個のデータ率指示者は前記乗算器の中で、対応する乗算器に提供される。前記１個のデータ率指示者と前記乗算器の対応関係は、下記＜表２１＞のようである。

従って、前記乗算器に提供されるデータ率指示者とウォルシュ符号は、下記＜表２２＞のように示すことができる。

前記乗算器は前記＜表２２＞のように自分に提供されるデータ率指示者をウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器５４０に出力する。
即ち、前記乗算器５２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器５４０に出力する。前記加算器５４０は排他的加算器を使用する。

一方、乗算器５２２、５２４、５２６、５２８、５３０、５３２には前記初期化により０の値を有するａ１、ａ２、ａ３、ａ４、ａ５、ａ６がそれぞれ印加されることによって、前記ウォルシュ符号発生器５００からのＷ２、Ｗ４、Ｗ８、Ｗ１６と前記マスク発生器５０５からのＭ１、Ｍ２に関係なし前記乗算器５２２、５２４、５２６、５２８、５３０、５３２の出力は前記排他的加算器５４０の出力に影響を与えない。即ち、前記ウォルシュ符号生成器５００から乗算器５２２、５２４、５２６、５２８に入力されるＷ２、Ｗ４、Ｗ８、Ｗ１６シンボル列の値に関わらず前記乗算器５２２、５２４、５２６、５２８からは０であるシンボル列が出力される。また、前記マスク生成器５０５から乗算器５３０、５３２に入力されるシンボル列の値に関わらず前記乗算器５３０、５３２からは０であるシンボル列が出力される。従って、前記乗算器５２２、５２４、５２６、５２８、５３０、５３２の出力は前記排他的加算器５４０に入力されても影響を与えない。このようにａ１、ａ２、ａ３、ａ４、ａ５、ａ６を０に初期化することは前記乗算器５２２、５２４、５２６、５２８、５３０、５３２の出力を遮断するスイッチ動作と類似である。

すると、前記排他的加算器５４０は前記乗算器５２０、５２２、５２４、５２６、５２８、５３０、５３２から出力された長さ２であるすべてのシンボル列をシンボル単位に排他的加算して反復器５５０に出力する。

前記排他的加算器５４０から出力される長さ２の符号化シンボル列(Ｗｓ)は、下記＜数式１４＞に表現されることができる。

この時、前記制御器５１０は前記反復器５５０に前記排他的加算器５４０の出力を反復する回数を制御する制御信号を出力する。前記(２４、１)符号器では前記排他的加算器５４０から出力されるシンボル列が長さ２を有することによって、前記反復器５５０の反復回数は３２回になる。従って、前記制御器５１０は前記反復器５５０に入力信号を３２回反復するようにする制御信号を出力する。これに応答して前記反復器５５０は前記排他的加算器５４０から出力された長さ２であるシンボル列を３２回反復して長さ６４のシンボル列を穿孔器５６０に出力する。

この時点で前記制御器５１０は前記穿孔器５６０に(２４、１)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から穿孔位置を受信して前記反復器５５０から提供される長さ６４の符号化シンボルの中で、４０個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ６４の符号化シンボルの中で、前記メモリ５７０からの穿孔位置に該当する４０シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置がすべての偶数と１、３、５、７、９、１１、１３、１５である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルの中で、すべての偶数番目の符号化シンボルと１、３、５、７、９、１１、１３、１５番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

第１実施形態(復号器)
図６は前記図５の符号器に対応する復号器の構造を示す。
以下、本発明の実施形態による復号化動作を(２４、１)乃至(２４、７)復号器に区分して説明する。

一番目に、上述した(２４、７)符号器に対応した復号器の動作を説明すると、(２４、７)復号器は前記符号器により符号化されそれぞれが＋１または−１の値を有する２４個の符号化シンボルから構成された符号化シンボル列を受信し、前記受信した符号化シンボル列は０挿入器６５０に入力される。

一方、制御器６３０は予め約束された符号長さの情報を受信して(２４、７)符号器に対する穿孔位置に＋１と−１の中間値である０を挿入するようにする制御信号を出力する。前記０挿入器６５０は前記制御器６３０の制御下でメモリ６６０から７ビットのデータ率指示者に対応した穿孔位置に対する情報を受信する。例えば、前記７ビットのデータ率指示者に対応した穿孔位置は“０、４、８、１２、１６、２０、２４、２８”または“０、１、２、３、４、５、６、７”になる。

従って、前記０挿入器６５０は前記受信した符号化シンボル列を構成する２４個の符号化シンボルのうち、前記メモリ６６０からの穿孔位置に０を挿入して３２個のシンボルから構成された受信シンボル列をシンボル累積器６００に出力する。すると、前記制御器６３０は前記(２４、７)符号器による反復回数だけ反復されるシンボルを累積するようにする制御信号を前記シンボル累積器６００に出力する。この時、前記(２４、７)符号器でシンボル反復がなかったので前記シンボル累積器６００は前記３２個の受信シンボルをそのままに出力する。すると、前記３２個の受信シンボルはウォルシュ符号との相関度計算器６２０に入力され、これと同時に乗算器６０２、６０４、６０６にそれぞれ入力される。すると、前記マスク生成器６１０は長さ３２であるマスク関数Ｍ１を生成して乗算器６０２に出力し、長さ３２であるマスク関数Ｍ２を生成して乗算器６０４に出力する、また、長さ３２であるマスク関数Ｍ１＋Ｍ２を生成して乗算器６０６に出力する。この時、前記マスク関数は穿孔位置によって変わるが、それぞれの穿孔位置が使用される時に符号器で使用されたマスク関数が使用される。すると、前記乗算器６０２は前記受信シンボルと前記マスク関数Ｍ１をシンボル単位に乗算して出力し、前記乗算器６０４は前記受信シンボルと前記マスク関数Ｍ２をシンボル単位に乗算して出力する。また、前記乗算器６０６は前記受信シンボルと前記マスク関数Ｍ１＋Ｍ２をシンボル単位に乗算して出力する。この時、スイッチ６５２は前記制御器６３０の制御下で前記乗算器６０２から出力されたシンボル列をウォルシュ符号との相関度計算器６２２に出力する。スイッチ６５４は前記制御器６３０の制御下で前記乗算器６０４から出力されたシンボル列をウォルシュ符号との相関度計算器６２４に出力する。スイッチ６５６は前記制御器６３０の制御下で前記乗算器６０６から出力されたシンボル列をウォルシュ符号との相関度計算器６２６に出力する。すると、前記ウォルシュ符号との相関度計算器６２０は前記長さ３２である受信シンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、前段でマスク関数が使用されないことを示すマスク番号０を相関度比較器６４０に出力する。前記ウォルシュ符号との相関度計算器６２２は前記長さ３２である受信シンボル列とマスク関数Ｍ１が乗算されたシンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、前段で使用されたマスク番号を示す１を前記相関度比較器６４０に出力する。前記ウォルシュ符号との相関度計算器６２２は前記長さ３２である受信シンボル列とマスク関数Ｍ２が乗算されたシンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、前段で使用されたマスク番号を示す２を前記相関度比較器６４０に出力する。前記ウォルシュ符号との相関度計算器６２２は前記入力された長さ３２である受信シンボル列とマスク関数Ｍ１＋Ｍ２が乗算されたシンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、前段で使用されたマスク番号を示す３を前記相関度比較器６４０に出力する。すると前記相関度比較器６４０は前記ウォルシュ符号との相関度計算器６２０、６２２、６２４、６２６から受信した値の中で、最大の相関度値を選択し、それに対するウォルシュ符号番号とマスク番号を連接して復号化ビットに出力する。

二番目に、前記図５を参照して説明した(２４、６)符号器に対応した復号器の動作を説明すると、(２４、６)復号器は前記符号器により符号化され、それぞれが＋１または−１の値を有する２４個の符号化シンボルから構成された符号化シンボル列を受信し、前記受信した符号化シンボル列は０挿入器６５０に入力される。

一方、制御器６３０は予め約束された符号長さの情報を受信して(２４、６)符号器に対する穿孔位置に＋１と−１の中間値である０を挿入するようにする制御信号を出力する。前記０挿入器６５０は前記制御器６３０の制御下でメモリ６６０から６ビットのデータ率指示者に対応した穿孔位置に対する情報を受信する。例えば、前記６ビットのデータ率指示者に対応した穿孔位置は“０、１、２、３、４、５、６、７”になる。

従って、前記０挿入器６５０は前記受信した符号化シンボル列を構成する２４個の符号化シンボルのうち、前記メモリ６６０からの穿孔位置に０を挿入して３２個のシンボルから構成された受信シンボル列をシンボル累積器６００に出力する。すると、前記制御器６３０は前記(２４、６)符号器による反復回数だけ反復されるシンボルを累積するようにする制御信号を前記シンボル累積器６００に出力する。この時、前記(２４、６)符号器で１回シンボル反復があったので前記シンボル累積器６００は前記０挿入器６５０から受信した３２個の受信シンボルをそのままに出力する。すると、前記３２個の受信シンボルはウォルシュ符号との相関度計算器６２０に入力され、これと同時に乗算器６０２、６０４、６０６にそれぞれ入力される。すると、前記マスク生成器６１０は長さ３２であるマスク関数Ｍ１を生成して乗算器６０２に出力し、長さ３２であるマスク関数Ｍ２を生成して乗算器６０４に出力する。この時、前記マスク関数は穿孔位置によって変わるが、それぞれの穿孔位置が使用される時、符号器で使用されたマスク関数が使用される。すると、前記乗算器６０２は前記受信シンボルと前記マスク関数Ｍ１をシンボル単位に乗算して出力する。この時、スイッチ６５２は前記制御器６３０の制御下で前記乗算器６０２から出力されたシンボル列をウォルシュ符号との相関度計算器６２２に出力する。スイッチ６５４、６５６は前記制御器６３０の制御下で連結を切るので、前記乗算器６０４、６０６の出力はこれ以上進行されなく前記乗算器６０４、６０６での動作は無効の動作になる。すると、前記ウォルシュ符号との相関度計算器６２０は前記長さ３２である受信シンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、前段でマスク関数が使用されないことを示すマスク番号０を相関度比較器６４０に出力する。前記ウォルシュ符号との相関度計算器６２２は前記長さ３２である受信シンボル列とマスク関数Ｍ１が乗算されたシンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、前段に使用されたマスク番号を示す１を前記相関度比較器６４０に出力する。すると前記相関度比較器６４０は前記ウォルシュ符号との相関度計算器６２０から受信した値のうち、ウォルシュ番号とマスク番号を連接して復号化ビットに出力する。

三番目に、前記図５を参照して(２４、５)符号器に対応した復号器の動作を説明すると、(２４、５)復号器は前記符号器により符号化されそれぞれが＋１または−１の値を有する２４個の符号化シンボルから構成された符号化シンボル列を受信し、前記受信した符号化シンボル列は０挿入器６５０に入力される。

一方、制御器６３０は予め約束された符号長さの情報を受信して(２４、５)符号器に対する穿孔位置に＋１と−１の中間値である０を挿入するようにする制御信号を出力する。前記０挿入器６５０は前記制御器６３０の制御下でメモリ６６０から５ビットのデータ率指示者に対応した穿孔位置に対する情報を受信する。例えば、前記５ビットのデータ率指示者に対応した穿孔位置は“０、１、２、３、４、５、６、７”になる。従って、前記０挿入器６５０は前記受信した符号化シンボル列を構成する２４個の符号化シンボルのうち、前記メモリ６６０からの穿孔位置に０を挿入して３２個のシンボルから構成された受信シンボル列をシンボル累積器６００に出力する。すると、前記制御器６３０は前記(２４、５)符号器による反復回数だけ反復されるシンボルを累積するようにする制御信号を前記シンボル累積器６００に出力する。

この時、(２４、５)符号器で１回シンボル反復があったので、前記シンボル累積器６００は前記受信した３２個の受信シンボルをそのままに出力する。すると、前記３２個の受信シンボルはウォルシュ符号との相関度計算器６２０に入力され、これと同時に乗算器６０２、６０４、６０６にそれぞれ入力される。この時、前記乗算器６０２、６０４、６０６の出力端のスイッチ６５２、６５４、６５６は前記制御器６３０の制御下で連結を切るので、前記乗算器６０２、６０４、６０６の出力はこれ以上進行されなく、前記乗算器６０２、６０４、６０６での動作は無効になる。すると、前記制御器６３０は符号長さと同一のウォルシュ符号と相関度を計算するようにする制御信号(即ち、長さ３２であるウォルシュと相関度を計算するようにする制御信号)をウォルシュ符号との相関度計算器６２０に出力する。この時、前記ウォルシュ符号との相関度計算器６２０は前記長さ３２である受信シンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、マスク番号を示す値を相関度比較器６４０に出力する。すると前記相関度比較器６４０は前記ウォルシュ符号との相関度計算器６２０から受信した値のうち、ウォルシュ番号とマスク番号を連接して復号化ビットに出力する。

４番目に、前記図５を参照して説明した(２４、４)符号器に対応した復号器の動作を説明すると、(２４、４)復号器は前記符号器により符号化されそれぞれが＋１または−１の値を有する２４個の符号化シンボルから構成された符号化シンボル列を受信し、前記受信した符号化シンボル列は０挿入器６５０に入力される。

一方、制御器６３０は予め約束された符号長さの情報を受信して(２４、４)符号器に対する穿孔位置に＋１と−１の中間値である０を挿入するようにする制御信号を出力する。前記０挿入器６５０は前記制御器６３０の制御下でメモリ６６０から４ビットのデータ率指示者に対応した穿孔位置に対する情報を受信する。例えば、前記４ビットのデータ率指示者に対応した穿孔位置は“０、１、２、３、４、５、６、１６”になることができる。従って、前記０挿入器６５０は前記受信した符号化シンボル列を構成する２４個の符号化シンボルの中で、前記メモリ６６０からの穿孔位置に０を挿入して３２個のシンボルから構成された受信シンボル列をシンボル累積器６００に出力する。すると、前記制御器６３０は前記(２４、４)符号器による反復回数だけ反復されるシンボルを累積するようにする制御信号を前記シンボル累積器６００に出力する。

この時、(２４、４)符号器で２回のシンボル反復があったので、前記シンボル累積器６６０は前記受信した３２個の受信シンボルの中で、反復位置にある２シンボルずつを加算して長さ１６であるシンボル列を出力する。すると、前記１６個の受信シンボルはウォルシュ符号との相関度計算器６２０に入力され、これと同時に乗算器６０２、６０４、６０６にそれぞれ入力される。この時、前記乗算器６０２、６０４、６０６の出力端のスイッチ６５２、６５４、６５６は前記制御器６３０の制御下で連結を切るので、前記乗算器６０２、６０４、６０６の出力はこれ以上進行されない。従って、前記乗算器６０２、６０４、６０６での動作は無効になる。すると、前記制御器６３０は符号長さと同一のウォルシュ符号との相関度を計算するようにする制御信号(即ち、長さ１６であるウォルシュ符号と相関度を計算するようにする制御信号)を前記ウォルシュ符号との相関度計算器６２０に出力する。この時、前記ウォルシュ符号との相関度計算器６２０は前記長さ１６である受信シンボル列を長さ１６である１６個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、マスク番号を示す値を相関度比較器６４０に出力する。すると前記相関度比較器６４０は前記ウォルシュ符号との相関度計算器６２０から受信した値のうち、ウォルシュ符号番号とマスク番号を連接して復号化ビットに出力する。

５番目に、前記図５を参照して説明した(２４、３)符号器に対応した復号器の動作を説明すると、(２４、３)復号器は前記符号器により符号化されそれぞれが＋１または−１の値を有する２４個の符号化シンボルから構成された符号化シンボル列を受信し、前記受信した符号化シンボル列は０挿入器６５０に入力される。

一方、制御器６３０は予め約束された符号長さの情報を受信して(２４、３)符号器に対する穿孔位置に＋１と−１の中間値である０を挿入するようにする制御信号を出力する。前記０挿入器６５０は前記制御器６３０の制御下でメモリ６６０から３ビットのデータ率指示者に対応した穿孔位置に対する情報を受信する。例えば、前記３ビットのデータ率指示者に対応した穿孔位置は“０、３、５、６、７、８、１６、２４”になることができる。従って、前記０挿入器６５０は前記受信した符号化シンボル列を構成する２４個の符号化シンボルのうち、前記メモリ６６０からの穿孔位置に０を挿入して３２個のシンボルから構成された受信シンボル列をシンボル累積器６００に出力する。すると、前記制御器６３０は前記(２４、３)符号器による反復回数だけ反復されるシンボルを累積するようにする制御信号を前記シンボル累積器６００に出力する。この時、前記(２４、３)符号器で４回のシンボル反復があったので、前記シンボル累積器６６０は前記３２個の受信シンボルの中で、反復位置にある４シンボルずつを加算して長さ８であるシンボル列を出力する。すると、前記長さ８の受信シンボルはウォルシュ符号との相関度計算器６２０に入力され、これと同時に乗算器６０２、６０４、６０６にそれぞれ入力される。この時、前記乗算器６０２、６０４、６０６の出力端のスイッチ６５２、６５４、６５６は前記制御器６３０の制御下で連結を切るので、前記乗算器６０２、６０４、６０６の出力はこれ以上進行されない。従って、前記乗算器６０２、６０４、６０６での動作は無効になる。すると、前記制御器６３０は符号長さと同一のウォルシュ符号と相関度を計算するようにする制御信号(即ち、長さ８であるウォルシュと相関度を計算するようにする制御信号)をウォルシュ符号との相関度計算器６２０に出力する。この時、前記ウォルシュ符号との相関度計算器６２０は前記長さ８である受信シンボル列を長さ８である８個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、マスク番号を示す値を相関度比較器６４０に出力する。すると前記相関度比較器６４０は前記ウォルシュ符号との相関度計算器６２０から受信した値のうち、ウォルシュ符号番号とマスク番号を連接して復号化ビットに出力する。

６番目に、前記図５を参照して説明した(２４、２)符号器に対応した復号器の動作を説明すると、(２４、２)復号器は前記符号器により符号化されそれぞれが＋１または−１の値を有する２４個の符号化シンボルから構成された符号化シンボル列を受信し、前記受信した符号化シンボル列は０挿入器６５０に入力される。

一方、制御器６３０は予め約束された符号長さの情報を受信して(２４、２)符号器に対する穿孔位置に＋１と−１の中間値である０を挿入するようにする制御信号を出力する。前記０挿入器６５０は前記制御器６３０の制御下でメモリ６６０から２ビットのデータ率指示者に対応した穿孔位置に対する情報を受信する。例えば、前記２ビットのデータ率指示者に対応した穿孔位置は“０、４、８、１２、１６、２０、２４、２８”になることができる。従って、前記０挿入器６５０は前記受信した符号化シンボル列を構成する２４個の符号化シンボルの中で、前記メモリ６６０からの穿孔位置に０を挿入して３２個のシンボルから構成された受信シンボル列をシンボル累積器６００に出力する。すると、前記制御器６３０は前記(２４、２)符号器による反復回数だけ反復されるシンボルを累積するようにする制御信号を前記シンボル累積器６００に出力する。この時、(２４、２)符号器で８回のシンボル反復があったので、前記シンボル累積器６６０は前記３２個の受信シンボルの中で、反復位置にある８シンボルずつを加算して長さ４であるシンボル列を出力する。すると、前記長さ４の受信シンボルはウォルシュ符号との相関度計算器６２０に入力され、これと同時に乗算器６０２、６０４、６０６にそれぞれ入力される。この時、前記乗算器６０２、６０４、６０６の出力端のスイッチ６５２、６５４、６５６は前記制御器６３０の制御下で連結を切るので前記乗算器６０２、６０４、６０６の出力はこれ以上進行されない。従って、前記乗算器６０２、６０４、６０６での動作は無効になる。すると、前記制御器６３０は符号長さと同一のウォルシュ符号と相関度を計算するようにする制御信号(即ち、長さ４であるウォルシュと相関度を計算するようにする制御信号)をウォルシュ符号との相関度計算器６２０に出力する。この時、前記ウォルシュ符号との相関度計算器６２０は前記長さ４である受信シンボル列を長さ４である４個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、マスク番号を示す値を相関度比較器６４０に出力する。すると前記相関度比較器６４０は前記ウォルシュ符号との相関度計算器６２０から受信した値のうち、ウォルシュ番号とマスク番号を連接して復号化ビットに出力する。

７番目に、前記図５を参照して説明した(２４、１)符号器に対応した復号器の動作を説明すると、(２４、１)復号器は記符号器により符号化されそれぞれが＋１または−１の値を有する２４個の符号化シンボルから構成された符号化シンボル列を受信し、前記受信した符号化シンボル列は０挿入器６５０に入力される。

一方、制御器６３０は予め約束された符号長さの情報を受信して(２４、１)符号器に対する穿孔位置に＋１と−１の中間値である０を挿入するようにする制御信号を出力する。前記０挿入器６５０は前記制御器６３０の制御下でメモリ６６０から１ビットのデータ率指示者に対応した穿孔位置に対する情報を受信する。例えば、前記１ビットのデータ率指示者に対応した穿孔位置は“すべての偶数と１、３、５、７、９、１１、１３、１５”になることができる。従って、前記０挿入器６５０は前記符号化シンボル列を構成する２４個の符号化シンボルの中で、前記メモリ６６０からの穿孔位置に０を挿入して６４個のシンボルから構成された受信シンボル列をシンボル累積器６００に出力する。すると、前記制御器６３０は前記(２４、１)符号器による反復回数だけ反復されるシンボルを累積するようにする制御信号を前記シンボル累積器６００に出力する。この時、(２４、１)符号器で３２回のシンボル反復があったので、前記シンボル累積器６６０は前記６４個の受信シンボルの中で、反復位置にある３２シンボルずつを加算して長さ２であるシンボル列を出力する。すると、前記出力された長さ２の受信シンボルはウォルシュ符号との相関度計算器６２０に入力され、これと同時に乗算器６０２、６０４、６０６にそれぞれ入力される。この時、前記乗算器６０２、６０４、６０６の出力端のスイッチ６５２、６５４、６５６は、前記制御器６３０の制御下で連結を切るので、前記乗算器６０２、６０４、６０６の出力はこれ以上進行されない。従って、前記乗算器６０２、６０４、６０６での動作は無効になる。すると、前記制御器６３０は符号長さと同一のウォルシュ符号と相関度を計算するようにする制御信号(即ち、長さ２であるウォルシュと相関度計算するようにする制御信号)をウォルシュ符号との相関度計算器６２０に出力する。この時、前記ウォルシュ符号との相関度計算器６２０は前記長さ２である受信シンボル列を長さ２である２個のウォルシュ符号と相関度をすべて計算して、最も相関度が高いウォルシュ符号番号、相関度値、そして、マスク番号を示す値を相関度比較器６４０に出力する。すると前記相関度比較器６４０は前記ウォルシュ符号との相関度計算器６２０から受信した値のうち、ウォルシュ番号とマスク番号を連接して復号化ビットに出力する。

第２実施形態(符号器)
図９は本発明の実施形態による相異なる長さである(２４、１)乃至(２４、７)符号器をすべて遂行することができる符号器の構造を示す。即ち、前記図９では１ビット乃至７ビットの入力情報ビットを入力し、前記１ビット乃至７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号またはマスクに符号化して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号器の構成を示している。この時、前記第１実施形態での符号器とは異なりシンボル反復器なし構成され得る構造を示す。

前記図９を参照して本発明の第２実施形態による符号器の構成を説明すると、制御器１１１０は前記入力情報ビットの数を検査して前記符号化のための制御を遂行する。即ち、前記制御器１１１０は前記入力情報ビットに対応した８個の穿孔位置を穿孔するようにする制御信号を穿孔器１１６０に提供する。

前記ウォルシュ符号発生器１１００は長さ３２のウォルシュ符号を出力する。例えば、前記入力情報ビットが入力されると、前記ウォルシュ符号発生器１１００は長さ３２の相異なる５個のウォルシュ符号を出力する。

前記マスク発生器１１０５は長さ３２のマスクを出力する。例えば、前記入力情報ビットが入力されると、前記マスク発生器１１０５は長さ３２の相異なる２個のマスクを出力する。

乗算器１１２０乃至１１３２は前記１ビット乃至７ビットの入力情報ビットと前記ウォルシュ符号発生器１１００と前記マスク発生器１１０５からのウォルシュ符号及びマスクを一対一に乗算して３２個の符号化シンボルから構成された符号化シンボル列を出力する。排他的加算器１１４０は前記乗算器１１２０乃至１１３２からの符号化シンボル列を排他的加算して３２個の符号化シンボルから構成される一つの符号化シンボル列を出力する。前記排他的加算器１１４０から出力された長さ３２の符号化シンボル列は穿孔器１１６０に入力される。

メモリ１１７０は前記入力情報ビットが１ビット乃至７ビットであるそれぞれの場合に対応した８個の穿孔位置を貯蔵する。

前記入力情報ビットが１ビット乃至７ビットであるそれぞれの場合に対応した８個の穿孔位置の一例は、下記＜表２３＞のようである。

前記穿孔器１１６０は前記排他的加算器１１４０からの前記３２個の符号化シンボルから構成された符号化シンボル列を受信し、前記制御器１１１０の制御下で前記３２個の符号化シンボルの中で、前記メモリ１１７０から読み出した８個の該当穿孔位置の符号化シンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する。即ち、前記入力情報ビットが１ビットである場合、前記穿孔器１１６０は前記制御器１１１０の制御下で前記排他的加算器１１４０から出力される３２個の符号化シンボルの中で、１、３、５、７、９、１１、１３、１５番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。また、前記入力情報ビットが２ビットである場合、前記穿孔器１１６０は前記制御器１１１０の制御下で前記排他的加算器１１４０から出力される３２個の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。前記入力情報ビットが３ビットである場合、前記穿孔器１１６０は前記制御器１１１０の制御下で前記排他的加算器１１４０から出力される３２個の符号化シンボルの中で、０、３、５、６、７、８、１６、２４番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。前記入力情報ビットが４ビットである場合、前記穿孔器１１６０は前記制御器１１１０の制御下で前記排他的加算器１１４０から出力される３２個の符号化シンボルの中で、０、１、２、３、４、５、６、１６番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。前記入力情報ビットが５ビットである場合、前記穿孔器１１６０は前記制御器１１１０の制御下で前記排他的加算器１１４０から出力される３２個の符号化シンボルの中で、０、１、２、３、４、５、６、７番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。前記入力情報ビットが６ビットである場合、前記穿孔器１１６０は前記制御器１１１０の制御下で前記排他的加算器１１４０から出力される３２個の符号化シンボルの中で、０、１、２、３、４、５、６、７番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。しかし、前記入力情報ビットが７ビットである場合、前記穿孔器１１６０は前記制御器１１１０の制御下で前記排他的加算器１１４０から出力される３２個の符号化シンボルの中で、０、１、２、３、４、５、６、７番目シンボルを穿孔して２４個の符号化シンボルから構成された符号化シンボル列を出力する。

まず、上述した図９を参照して前記符号器を説明するために、(２４、１)乃至(２４、７)符号器に動作する時を分けて説明する。この時、符号器に入力される入力情報ビットはデータ率指示者と仮定する。

一番目に、前記(２４、７)符号器としての動作を説明すると、７ビットのデータ率指示者ａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６が前記符号器に入力されると、前記７ビットのデータ率指示者が前記符号器に入力されることを知らせるビット情報が制御器１１１０に入力される。前記制御器１１１０は長さ３２を有するウォルシュ符号を生成するようにする制御信号をウォルシュ符号発生器１１００に出力する。すると前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。この時、前記ウォルシュ符号発生器１１００は前記制御器１１１０の制御下で動作することもできるが、別の制御無し動作することもできる。前記図９では別の制御ない構成を示している。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に、前記Ｗ２は乗算器１１２２に、前記Ｗ４は乗算器１１２４に提供され、前記Ｗ８は乗算器１１２６に、前記Ｗ１６は乗算器１１２８に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は、下記＜表２４＞のようである。

これと同時に、マスク発生器１１０５はマスクＭ１＝０１１１０１１１００１００１０００１１０００００００００００００を発生させ乗算器１１３０に出力し、マスクＭ２＝００１００１１００１０１０１０００１０１０１０００１００００００を発生させ乗算器１１３２に出力する。

一方、前記７個のデータ率指示者は前記乗算器のうち、対応するそれぞれの前記乗算器に提供される。前記７個のデータ率指示者と前記乗算器の対応関係は、下記＜表２５＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号及びマスクは、下記＜表２６＞のように示すことができる。

前記乗算器は前記＜表２６＞のように自分に提供されるデータ率指示者をウォルシュ符号／マスクを構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。即ち、前記乗算器１１２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器１１４０に出力し、前記乗算器１１２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。一方、前記乗算器１１２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２８はａ４をＷ１６それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。また、前記乗算器１１３０はａ５をＭ１それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１３２はａ６をＭ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。前記加算器１１４０は排他的加算器を使用する。

すると、前記排他的加算器１１４０は前記乗算器１１２０、１１２２、１１２４、１１２６、１１２８、１１３０、１１３２から出力された長さ３２であるすべてのシンボル列をシンボル単位に排他的加算して穿孔器１１６０に出力する。

前記排他的加算器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式１５＞に表現されることができる。

この時、前記制御器１１１０は穿孔器１１６０に(２４、７)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から穿孔位置を受信して前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が１、２、３、４、５、６、７である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルの中で、１、２、３、４、５、６、７番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

二番目に、前記(２４、６)符号器としての動作を説明すると、６ビットのデータ率指示者ａ０、ａ１、ａ２、ａ３、ａ４、ａ５が前記符号器に入力されると、前記６ビットのデータ率指示者が前記符号器に入力されることを知らせるビット情報が制御器１１１０に入力される。前記制御器１１１０は長さ３２を有するウォルシュ符号を生成するようにする制御信号を前記ウォルシュ符号発生器１１００に出力する。すると前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。この時、前記ウォルシュ符号発生器１１０は前記制御器１１１０の制御下で動作することができるが、別の制御なし動作することもできる。前記図９では別の制御なし動作する構成を示している。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれ対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に、前記Ｗ２は乗算器１１２２に、前記Ｗ４は乗算器１１２４に、前記Ｗ８は乗算器１１２６に、前記Ｗ１６は乗算器１１２８に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は、下記＜表２７＞のようである。

これと同時に、マスク発生器１１０５はマスクＭ１＝０１１１０１１１００１００１０００１１０００００００００００００を発生させ乗算器１１３０に出力する。

一方、前記６個のデータ率指示者は前記乗算器のうち、対応するそれぞれの前記乗算器に提供される。前記６個のデータ率指示者と前記乗算器の対応関係は、下記＜表２８＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号及びマスクは、下記＜表２９＞のように示すことができる。

前記乗算器は前記＜表２９＞のように自分に提供される入力情報ビットをウォルシュ符号／マスクを構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。即ち、前記乗算器１１２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器１１４０に出力し、前記乗算器１１２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。一方、前記乗算器１１２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２８はａ４をＷ１６それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。また、前記乗算器１１３０はａ５をＭ１それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。前記加算器１１４０は排他的加算器を使用する。

一方、乗算器１１３２には前記初期化により０の値を有するａ６がそれぞれ印加されることによって、前記マスク発生器１１０５からのＭ２に関係なし前記乗算器１１３２の出力は前記加算器１１４０の出力に影響を与えない。即ち、前記マスク生成器１１０５から乗算器１１３２に入力されるシンボル列の値に関わらず前記乗算器１１３２からは０であるシンボル列が出力される。従って、前記乗算器１１３２の出力は前記排他的加算器１１４０に入力されても影響を与えない。このようにａ６を０に初期化することは前記乗算器１１３２の出力を遮断するスイッチ動作と類似である。

前記排他的加算器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式１６＞に表現されることができる。

この時、前記制御器１１１０は穿孔器１１６０に(２４、６)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から穿孔位置を受信して前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が０、４、８、１２、１６、２０、２４、２８である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルの中で、０、４、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

しかし、前記(２４、６)符号器はハードウェアの複雑度を低減するために｛０、１、２、３、４、５、６、７｝を穿孔位置として有することができる。このように｛０、１、２、３、４、５、６、７｝を穿孔位置にする(２４、６)符号器の場合、マスク発生器１１０５はマスクＭ１に“００００００００１１１０１０００１１０１１０００１１００００００”を発生する。例えば、前記メモリ１１７０からの穿孔位置が０、１、２、３、４、５、６、７である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルの中で、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

三番目に、前記(２４、５)符号器としての動作を説明すると、５ビットのデータ率指示者ａ０、ａ１、ａ２、ａ３、ａ４が前記符号器に入力されると、前記５ビットのデータ率指示者が前記符号器に入力されることを知らせるビット情報が制御器１１１０に入力される。前記制御器１１１０は長さ３２を有するウォルシュ符号を生成するようにする制御信号をウォルシュ符号発生器１１００に出力する。すると、前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。この時、前記ウォルシュ符号発生器１１００は前記制御器１１１０の制御下で動作することができるが、別の制御無し動作することもできる。前記図９では別の制御なし動作する構成を示している。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に、前記Ｗ２は乗算器１１２２に、前記Ｗ４は乗算器１１２４に、前記Ｗ８は乗算器１１２６に、前記Ｗ１６は乗算器１１２８に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は、下記＜表３０＞のようである。

一方、前記５個のデータ率指示者は前記乗算器の中で、対応するそれぞれの前記乗算器に提供される。前記５個のデータ率指示者と前記乗算器の対応関係は、下記＜表３１＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号は、下記＜表３２＞のように示すことができる。

前記乗算器は前記＜表３２＞のように自分に提供されるデータ率指示者とウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。即ち、前記乗算器１１２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器１１４０に出力し、前記乗算器１１２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。一方、前記乗算器１１２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２８はａ４をＷ１６それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。前記加算器１１４０は排他的加算器を使用する。

一方、乗算器１１３０、１１３２には前記初期化により０の値を有するａ５、ａ６がそれぞれ印加されることによって、前記マスク発生器１１０５からのＭ１、Ｍ２に関係なし前記乗算器１１３０、１１３２の出力は前記加算器１１４０の出力に影響を与えない。即ち、前記マスク生成器１１０５から乗算器１１３０、１１３２に入力されるシンボル列の値に関わらず前記乗算器１１３０、１１３２からは０であるシンボル列が出力される。従って、前記乗算器１１３０、１１３２の出力は前記排他的加算器１１４０に入力されても影響を与えない。このようにａ５、ａ６を０に初期化することは前記乗算器１１３０、１１３２の出力を遮断するスイッチ動作と類似である。

前記排他的加算器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式１７＞に表現されることができる。

この時、前記制御器１１１０は穿孔器１１６０に(２４、５)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から穿孔位置を受信して前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記反復器１１５０から提供される長さ３２の符号化シンボルの中で、前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が０、４、８、１２、１６、２０、２４、２８である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルの中で、０、４、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

しかし、前記(２４、５)符号器はハードウェアの複雑度を低減するために｛０、１、２、３、４、５、６、７｝を穿孔位置として有することができる。例えば、前記メモリ１１７０からの穿孔位置が０、１、２、３、４、５、６、７である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルの中で、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

４番目に、前記(２４、４)符号器に動作する場合を説明すると、４ビットのデータ率指示者ａ０、ａ１、ａ２、ａ３が前記符号器に入力され、残りのデータ率指示者ａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ４、ａ５、ａ６には０が入力される。すると、前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８を出力する。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に、前記Ｗ２は乗算器１１２２に、前記Ｗ４は乗算器１１２４に、前記Ｗ８は乗算器１１２６に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は、下記＜表３３＞のようである。

一方、前記４個のデータ率指示者は前記乗算器のうち、対応するそれぞれの前記乗算器に提供される。前記４個のデータ率指示者と前記乗算器の対応関係は、下記＜表３４＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号は、下記＜表３５＞のように示すことができる。

前記乗算器は前記＜表３５＞のように自分に提供されるデータ率指示者をウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。即ち、前記乗算器１１２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器１１４０に出力し、前記乗算器１１２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。一方、前記乗算器１１２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。前記加算器１１４０は排他的加算器を使用する。

一方、乗算器１１２８、１１３０、１１３２には前記初期化により０の値を有するａ４、ａ５、ａ６がそれぞれ印加されることによって、前記ウォルシュ符号発生器１１００からのＷ１６とマスク発生器１１０５からのＭ１、Ｍ２に関係なし前記乗算器１１２８、１１３０、１１３２の出力は前記加算器１１４０の出力に影響を与えない。即ち、前記ウォルシュ符号生成器１１００から乗算器１１２８に入力されるＷ１６シンボル列の値に関わらず前記乗算器１１２８からは０であるシンボル列が出力される。また、前記マスク生成器１１０５から乗算器１１３０、１１３２に入力されるシンボル列の値に関わらず前記乗算器１１３０、１１３２からは０であるシンボル列が出力される。従って、前記乗算器１１２８、１１３０、１１３２の出力は前記排他的加算器１１４０に入力されても影響を与えない。このようにａ４、ａ５、ａ６を０に初期化することは前記乗算器１１２８、１１３０、１１３２の出力を遮断するスイッチ動作と類似である。

前記排他的加算器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式１８＞に表現されることができる。

この時点で前記制御器１１１０は穿孔器１１６０に(２４、４)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から４ビット入力に対応した穿孔位置を受信して前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が０、１、２、３、４、５、６、１６である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルの中で、０、１、２、３、４、５、６、１６番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

５番目に、前記(２４、３)符号器に動作する場合を説明すると、３ビットのデータ率指示者ａ０、ａ１、ａ２が前記符号器に入力され、残りのデータ率指示者ａ３、ａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ３、ａ４、ａ５、ａ６には０が入力される。すると、前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４を出力する。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１、Ｗ２、Ｗ４はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に提供され、前記Ｗ２は乗算器１１２２に提供される。前記Ｗ４は乗算器１１２４に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は、下記＜表３６＞のようである。

一方、前記３個のデータ率指示者は前記乗算器中、対応するそれぞれの前記乗算器に提供される。前記３個のデータ率指示者と前記乗算器の対応関係は、下記＜表３７＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号は、下記＜表３８＞のように示すことができる。

前記乗算器は前記＜表３８＞のように自分に提供されるデータ率指示者をウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。即ち、前記乗算器１１２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器１１４０に出力し、前記乗算器１１２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。一方、前記乗算器１１２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。前記加算器１１４０は排他的加算器を使用する。

一方、乗算器１１２６、１１２８、１１３０、１１３２には前記初期化により０の値を有するａ３、ａ４、ａ５、ａ６がそれぞれ印加されることによって前記ウォルシュ符号発生器１１００からのＷ８、Ｗ１６とマスク発生器１１０５からのＭ１、Ｍ２に関係なし前記乗算器１１２６、１１２８、１１３０、１１３２の出力は前記加算器１１４０の出力に影響を与えない。即ち、前記ウォルシュ符号生成器１１００から乗算器１１２６に入力されるＷ８シンボル列と１１２８に入力されるＷ１６シンボル列の値に関わらず前記乗算器１１２６、１１２８からは０であるシンボル列が出力される。また、前記マスク生成器１１０５から乗算器１１３０、１１３２に入力されるシンボル列の値に関わらず前記乗算器１１３０、１１３２からは０であるシンボル列が出力される。従って、前記乗算器１１２６、１１２８、１１３０、１１３２の出力は前記排他的加算器１１４０に入力されても影響を与えない。このようにａ３、ａ４、ａ５、ａ６を０に初期化することは前記乗算器１１２６、１１２８、１１３０、１１３２の出力を遮断するスイッチ動作と類似である。

前記排他的加算器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式１９＞に表現されることができる。

この時、前記制御器１１１０は穿孔器１１６０に(２４、３)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から穿孔位置を受信して前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が０、３、５、６、７、８、１６、２４である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルの中で、０、３、５、６、７、８、１６、２４番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

６番目に、前記(２４、２)符号器に動作する場合を説明すると、２ビットのデータ率指示者ａ０、ａ１が前記符号器に入力され、残りのデータ率指示者ａ２、ａ３、ａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ２、ａ３、ａ４、ａ５、ａ６には０が入力される。すると、前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２を出力する。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１、Ｗ２はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に提供され、前記Ｗ２は乗算器１１２２に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は、下記＜表３９＞のようである。

一方、前記２個のデータ率指示者は前記乗算器のうち、対応するそれぞれの前記乗算器に提供される。前記２個のデータ率指示者と前記乗算器の対応関係は、下記＜表４０＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号は、下記＜表４１＞のように示すことができる。

前記乗算器は前記＜表４１＞のように自分に提供されるデータ率指示者をウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。即ち、前記乗算器１１２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器１１４０に出力し、前記乗算器１１２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。前記加算器１１４０は排他的加算器を使用する。

一方、乗算器１１２４、１１２６、１１２８、１１３０、１１３２には前記初期化により０の値を有するａ２、ａ３、ａ４、ａ５、ａ６がそれぞれ印加されることによって、前記ウォルシュ符号発生器１１００からのＷ４、Ｗ８、Ｗ１６とマスク発生器１１０５からのＭ１、Ｍ２に関係なし前記乗算器１１２４、１１２６、１１２８、１１３０、１１３２の出力は前記加算器１１４０の出力に影響を与えない。即ち、前記ウォルシュ符号生成器１１００から乗算器１１２４に入力されるＷ４シンボル列と乗算器１１２６に入力されるＷ８シンボル列と１１２８に入力されるＷ１６シンボル列の値に関わらず前記乗算器１１２４、１１２６、１１２８からは０であるシンボル列が出力される。また、前記マスク生成器１１０５から乗算器１１３０、１１３２に入力されるシンボル列の値に関わらず前記乗算器１１３０、１１３２からは０であるシンボル列が出力される。従って、前記乗算器１１２４、１１２６、１１２８、１１３０、１１３２の出力は前記排他的加算器１１４０に入力されても影響を与えない。このようにａ２、ａ３、ａ４、ａ５、ａ６を０に初期化することは前記乗算器１１２４、１１２６、１１２８、１１３０、１１３２の出力を遮断するスイッチ動作と類似である。

前記排他的加算器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式２０＞に表現されることができる。

この時、前記制御器１１１０は穿孔器１１６０に(２４、２)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から穿孔位置を受信して前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が０、４、８、１２、１６、２０、２４、２８である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

７番目に、前記(２４、１)符号器に動作する場合を説明すると、１ビットのデータ率指示者ａ０が前記符号器に入力され、残りのデータ率指示者ａ１、ａ２、ａ３、ａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ１、ａ２、ａ３、ａ４、ａ５、ａ６には０が入力される。すると、前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１を出力する。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１はこれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は、下記＜表４２＞のようである。

一方、前記１個のデータ率指示者は前記乗算器のうち、対応するそれぞれの前記乗算器に提供される。前記１個のデータ率指示者と前記乗算器の対応関係は、下記＜表４３＞のようである。

従って、前記乗算器それぞれに提供されるデータ率指示者とウォルシュ符号は、下記＜表４４＞のように示すことができる。

前記乗算器は前記＜表４４＞のように自分に提供されるデータ率指示者をウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。即ち、前記乗算器１１２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器１１４０に出力する。前記加算器１１４０は排他的加算器を使用する。

一方、乗算器１１２２、１１２４、１１２６、１１２８、１１３０、１１３２には前記初期化により０の値を有するａ１、ａ２、ａ３、ａ４、ａ５、ａ６がそれぞれ印加されることによって、前記ウォルシュ符号発生器１１００からのＷ２、Ｗ４、Ｗ８、Ｗ１６とマスク発生器１１０５からのＭ１、Ｍ２に関係なし前記乗算器１１２２、１１２４、１１２６、１１２８、１１３０、１１３２の出力は前記加算器１１４０の出力に影響を与えない。即ち、前記ウォルシュ符号生成器１１００から乗算器１１２２に入力されるＷ２シンボル列と乗算器１１２４に入力されるＷ４シンボル列と乗算器１１２６に入力されるＷ８シンボル列と１１２８に入力されるＷ１６シンボル列の値に関わらず、前記乗算器１１２２、１１２４、１１２６、１１２８からは０であるシンボル列が出力される。また、前記マスク生成器１１０５から乗算器１１３０、１１３２に入力されるシンボル列の値に関わらず、前記乗算器１１３０、１１３２からは０であるシンボル列が出力される。従って、前記乗算器１１２２、１１２４、１１２６、１１２８、１１３０、１１３２の出力は前記排他的加算器１１４０に入力されても影響を与えない。このようにａ１、ａ２、ａ３、ａ４、ａ５、ａ６を０に初期化することは前記乗算器１１２２、１１２４、１１２６、１１２８、１１３０、１１３２の出力を遮断するスイッチ動作と類似である。

前記排他的加算器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は、下記＜数式２１＞に表現されることができる。

この時、前記制御器１１１０は穿孔器１１６０に(２４、１)符号に対する穿孔位置を穿孔するようにする制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から穿孔位置を受信して前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記排他的加算器１１４０から提供される長さ３２の符号化シンボルの中で、前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が１、３、５、７、９、１、１、１３、１５である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルの中で、１、３、５、７、９、１１、１３、１５番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力するようになる。

通常的な符号分割多重接続移動通信システムにおける逆方向データ率指示チャネル送信器の構造を示した図。本発明の実施形態による符号分割多重接続移動通信システムにおける最適(２４、４)符号化器の構成を示している図。本発明の実施形態による符号語の構成を示している図。本発明の実施形態による符号分割多重接続移動通信システムにおける最適(２４、７)符号化器の構成を示している図。本発明の実施形態による符号分割多重接続移動通信システムにおける最適(２４、４)符号化器と最適(２４、７)符号化器を同時に支援する符号化器の構成を示している図。本発明の実施形態による符号分割多重接続移動通信システムにおける復号化器の構成を示している図。本発明の実施形態による生成行列を利用した(２４、４)符号器の構成を示している図。本発明の実施形態による生成行列を利用した(２４、７)符号器の構成を示している図。本発明の実施形態による符号分割多重接続移動通信システムにおける最適(２４、１)乃至最適(２４、７)符号化器を同時に支援する符号化器の構成を示している図。本発明の実施形態によるデータ指示者に割り当てられるビット数を最小化するための逆方向データ率指示チャネル送信器の構造を示している図。本発明の実施形態による送信器に設けられた(２４、１)符号器の構成を示した図。図１１での生成行列による(２４、１)符号器を示した図。本発明の実施形態による送信器に設けられた(２４、２)符号器の構成を示した図。図１３での生成行列による(２４、２)符号器を示した図。本発明の実施形態による送信器に設けられた(２４、３)符号器の構成を示した図。図１５での生成行列による(２４、３)符号器を示した図。本発明の実施形態による送信器に設けられた(２４、５)符号器の構成を示した図。図１７での生成行列による(２４、５)符号器を示した図。本発明の実施形態による拡張された直交符号の構造を示した図。本発明の実施形態による送信器に設けられた(２４、６)符号器の構成を示した図。図２０での生成行列による(２４、６)符号器を示した図。

符号の説明

５００ウォルシュ符号発生器
５０５マスク発生器
５１０制御器
５２０，５２２，５２４，５２６，５２８，５３０，５３２乗算器
５４０排他的加算器
５５０反復器
５６０穿孔器
５７０メモリ

Claims

１ビット乃至７ビットの情報ビットが入力されることができ、所定ビット数を有する入力情報ビットにより２４個の符号化シンボルから構成された符号化シンボル列を出力する移動通信システムでの符号化方法において、
前記入力情報ビットを所定長さを有するウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)とマスク(Ｍ１、Ｍ２)に符号化して所定個数の符号化シンボルから構成された符号化シンボル列を出力する第１過程と、
前記入力されることができる情報ビットのビット数それぞれに対応して所定個数から構成された穿孔位置を予め決定し、前記予め決定した穿孔位置のうち前記入力情報ビットのビット数に対応する穿孔位置を決定する第２過程と、
前記所定個数の符号化シンボルから構成された符号化シンボル列で前記決定した穿孔位置の符号化シンボルを穿孔して前記２４個の符号化シンボルから構成された符号化シンボル列を出力する第３過程と、を含むことを特徴とする前記方法。
前記第１過程は、
前記入力情報ビットのビット数により前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)とマスク(Ｍ１、Ｍ２)の長さを決定し、前記決定した長さを有する前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と前記マスク(Ｍ１、Ｍ２)のうち、前記入力情報ビットのビット数に対応するウォルシュ符号とマスクを出力する過程と、
前記入力情報ビットそれぞれを対応する前記出力されるウォルシュ符号とマスクに符号化して前記入力情報ビットのビット数だけの符号化シンボル列を出力する過程と、
前記符号化シンボル列を加算することにより得られる一つの符号化シンボル列を所定回数反復して前記所定個数の符号化シンボルから構成された符号化シンボル列を出力する過程と、を含む請求項１記載の前記方法。
前記入力情報ビットが１ビットであると、前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)のうち、前記１ビットの入力情報ビットに対応する長さ２のウォルシュ符号(Ｗ１)を出力する請求項２記載の前記方法。
前記入力情報ビットが１ビットであると、前記長さ２のウォルシュ符号(Ｗ１)に前記入力情報ビットを符号化して符号化シンボル列を出力し、前記符号化シンボル列を３２回反復して６４個の符号化シンボルから構成された符号化シンボル列を出力する請求項３記載の前記方法。
前記入力情報ビットが１ビットであると、すべての偶数番目の符号化シンボルと１、３、５、７、９、１１、１３、１５番目の符号化シンボルを穿孔位置に決定する請求項４記載の前記方法。
前記入力情報ビットが２ビットであると、前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)のうち、前記２ビットの入力情報ビットに対応する長さ４である２個のウォルシュ符号(Ｗ１、Ｗ２)を出力する請求項２記載の前記方法。
前記入力情報ビットが２ビットであると、前記長さ４である２個のウォルシュ符号(Ｗ１、Ｗ２)に前記入力情報ビットそれぞれを符号化して２個の符号化シンボル列を出力し、前記２個の符号化シンボル列を加算することにより得られる一つの符号化シンボル列を８回反復して３２個の符号化シンボルから構成された符号化シンボル列を出力する請求項６記載の前記方法。
前記入力情報ビットが２ビットであると、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔位置に決定する請求項７記載の前記方法。
前記入力情報ビットが３ビットであると、前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)のうち、前記３ビットの入力情報ビットに対応する長さ８である３個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４)を出力する請求項２記載の前記方法。
前記入力情報ビットが３ビットであると、前記長さ８である３個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４)に前記入力情報ビットそれぞれを符号化して３個の符号化シンボル列を出力し、前記３個の符号化シンボル列を加算することにより得られる一つの符号化シンボル列を４回反復して３２個の符号化シンボルから構成された符号化シンボル列を出力する請求項９記載の前記方法。
前記入力情報ビットが３ビットであると、０、３、５、６、７、８、１６、２４番目の符号化シンボルを穿孔位置に決定する請求項１０記載の前記方法。
前記入力情報ビットが４ビットであると、前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)のうち、前記４ビットの入力情報ビットに対応する長さ１６である４個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８)を出力する請求項２記載の前記方法。
前記入力情報ビットが４ビットであると、前記長さ１６である４個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８)に前記入力情報ビットそれぞれを符号化して４個の符号化シンボル列を出力し、前記４個の符号化シンボル列を加算することにより得られる一つの符号化シンボル列を２回反復して３２個の符号化シンボルから構成された符号化シンボル列を出力する請求項１２記載の前記方法。
前記入力情報ビットが４ビットであると、０、１、２、３、４、５、６、１６番目の符号化シンボルを穿孔位置に決定する請求項１３記載の前記方法。
前記入力情報ビットが５ビットであると、長さ３２である前記すべてのウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)を出力する請求項２記載の前記方法。
前記入力情報ビットが５ビットであると、前記長さ３２である５個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)に前記入力情報ビットそれぞれを符号化して５個の符号化シンボル列を出力し、前記５個の符号化シンボル列を加算することにより得られる一つの符号化シンボル列を出力する請求項１５記載の前記方法。
前記入力情報ビットが５ビットであると、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔位置に決定する請求項１６記載の前記方法。
前記入力情報ビットが５ビットであると、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔位置に決定する請求項１６記載の前記方法。
前記入力情報ビットが６ビットであると、長さ３２である前記すべてのウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と長さ３２である１個のマスク(Ｍ１)を出力する請求項２記載の前記方法。
前記入力情報ビットが６ビットであると、前記長さ３２である５個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と一つのマスク(Ｍ１)に前記入力情報ビットそれぞれを符号化して６個の符号化シンボル列を出力し、前記６個の符号化シンボル列を加算することにより得られる一つの符号化シンボル列を出力する請求項１９記載の前記方法。
前記入力情報ビットが６ビットであると、前記マスク(Ｍ１)は００００００００１１１０１０００１１０１１０００１１００００００であり、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔位置に決定する請求項２０記載の前記方法。
前記入力情報ビットが６ビットであると、前記マスク(Ｍ１)は００００００００１１１０１０００１１０１１０００１１００００００であり、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔位置に決定する請求項２１記載の前記方法。
前記入力情報ビットが７ビットであると、長さ３２である前記すべてのウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と長さ３２である２個のマスク(Ｍ１、Ｍ２)を出力する請求項２記載の前記方法。
前記入力情報ビットが７ビットであると、前記長さ３２である５個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と２個のマスク(Ｍ１、Ｍ２)に前記入力情報ビットそれぞれを符号化して７個の符号化シンボル列を出力し、前記７個の符号化シンボル列を加算することにより得られる一つの符号化シンボル列を出力する請求項２３記載の前記方法。
前記入力情報ビットが７ビットであると、前記マスク(Ｍ１、Ｍ２)は０１１１０１１１００１００１０００１１０００００００００００００と００１００１１００１０１０１０００１０１０１０００１００００００であり、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔位置に決定する請求項２４記載の前記方法。
前記入力情報ビットが７ビットであると、前記マスク(Ｍ１、Ｍ２)は０１１１０１１１００１００１０００１１０００００００００００００と００１００１１００１０１０１０００１０１０１０００１００００００であり、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔位置に決定する請求項２５記載の前記方法。
前記第１過程は、前記入力されることができる情報ビットそれぞれに対応して予め決定された前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と前記マスク(Ｍ１、Ｍ２)の長さは３２である請求項１記載の前記方法。
前記入力情報ビットそれぞれを対応するウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)、またはマスク(Ｍ１、Ｍ２)に符号化することにより出力される符号化シンボル列を加算して一つの符号化シンボル列を出力し、前記入力されることができる情報ビットのビット数それぞれに対応して予め決定された穿孔位置は、下記＜表１＞のようである請求項２７記載の前記方法。
前記入力情報ビットそれぞれを対応するウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)、またはマスク(Ｍ１、Ｍ２)に符号化することにより出力される符号化シンボル列を加算して一つの符号化シンボル列を出力し、前記入力されることができる情報ビットのビット数それぞれに対応して予め決定された穿孔位置は、下記＜表２＞のようである請求項２７記載の前記方法。
前記入力情報ビットのビット数が７である場合に対応して出力される前記マスク(Ｍ１、Ｍ２)は、００００００００００００００００１１１１１１１１１１１１１１１１と００００００００１１１０１０００１１０１１０００１１００００００である請求項２８、または請求項２９記載の前記方法。
前記入力情報ビットのビット数が６である場合に対応して出力される前記マスク(Ｍ１)は、０１１１０１１１００１００１０００１１０００００００００００００である請求項２８、または請求項２９記載の前記方法。
１ビット乃至７ビットの情報ビットが入力されることができ、所定ビット数を有する入力情報ビットにより２４個の符号化シンボルから構成された符号化シンボル列を出力する移動通信システムでの符号装置において、
所定長さを有する相異なる５個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)を発生するウォルシュ符号発生器と、
相異なる２個のマスク(Ｍ１、Ｍ２)を発生するマスク発生器と、
前記入力情報ビットを前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と前記マスク(Ｍ１、Ｍ２)に一対一乗算して所定個数の符号化シンボル列を出力する乗算器と、
前記乗算器からの所定個数の符号化シンボル列を加算して一つの符号化シンボル列を出力する加算器と、
前記入力されることができる情報ビットのビット数それぞれに対応する穿孔位置中、前記入力情報ビットのビット数に対応する穿孔位置を決定し、前記加算器からの符号化シンボル列で前記決定した穿孔位置の符号化シンボルを穿孔することにより前記２４個の符号化シンボルから構成された符号化シンボル列を出力する穿孔器と、を含むことを特徴とする前記装置。
前記加算器からの符号化シンボル列が所望する符号化シンボル数を有するように前記符号化シンボル列を所定回数反復する反復器をさらに備える請求項３２記載の前記装置。
前記入力情報ビットのビット数により前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)とマスク(Ｍ１、Ｍ２)の長さを決定し、前記決定した長さを有する前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と前記マスク(Ｍ１、Ｍ２)のうち、前記入力情報ビットそれぞれに対応するウォルシュ符号とマスクが出力されるように前記ウォルシュ符号発生器と前記マスク発生器を制御し、前記反復器の反復回数と前記穿孔位置の決定を制御する制御器をさらに備える請求項３３記載の前記装置。
前記制御器は前記入力情報ビットが１ビットであると、前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)のうち、前記１ビットの入力情報ビットに対応する長さ２のウォルシュ符号(Ｗ１)が出力されるように前記ウォルシュ発生器を制御し、前記加算器からの前記符号化シンボル列を３２回反復するように前記反復器を制御する請求項３４記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの６４個の符号化シンボルの中で、すべての偶数番目の符号化シンボルと１、３、５、７、９、１１、１３、１５番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項３５記載の前記装置。
前記制御器は前記入力情報ビットが２ビットであると、前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)のうち、前記２ビットの入力情報ビットに対応する長さ４である２個のウォルシュ符号(Ｗ１、Ｗ２)が出力されるように前記ウォルシュ符号発生器を制御し、前記加算器からの前記符号化シンボル列を８回反復するように前記反復器を制御する請求項３４記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの３２個符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項３７記載の前記装置。
前記制御器は前記入力情報ビットが３ビットであると、前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)のうち、前記３ビットの入力情報ビットに対応する長さ８である３個のウォルシュ符号(Ｗ１、Ｗ２、W３)が出力されるように前記ウォルシュ符号発生器を制御し、前記加算器からの前記符号化シンボル列を４回反復するように前記反復器を制御する請求項３４記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの３２個符号化シンボルの中で、０、３、５、６、７、８、１６、２４番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項３９記載の前記装置。
前記制御器は前記入力情報ビットが４ビットであると、前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)のうち、前記４ビットの入力情報ビットに対応する長さ１６である４個のウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８)が出力されるように前記ウォルシュ符号発生器を制御し、前記加算器からの前記符号化シンボル列を２回反復するように前記反復器を制御する請求項３４記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの３２個符号化シンボルの中で、０、１、２、３、４、５、６、１６番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項４１記載の前記装置。
前記制御器は前記入力情報ビットが５ビットであると、長さ３２である前記すべてのウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)が出力されるように前記ウォルシュ符号発生器を制御し、前記加算器からの前記符号化シンボル列を反復しないように前記反復器を制御する請求項３４記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの３２個符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項４３記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの３２個符号化シンボルの中で、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項４３記載の前記装置。
前記制御器は前記入力情報ビットが６ビットであると、長さ３２である前記すべてのウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と一つのマスク(Ｍ１)が出力されるように前記ウォルシュ符号発生器と前記マスク発生器を制御し、前記加算器からの前記符号化シンボル列を反復しないように前記反復器を制御する請求項３４記載の前記装置。
前記マスク発生器からの前記マスク(Ｍ１)は、００００００００１１１０１０００１１０１１０００１１００００００である請求項４６記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの３２個符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項４７記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの３２個符号化シンボルの中で、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項４７記載の前記装置。
前記制御器は前記入力情報ビットが７ビットであると、長さ３２である前記すべてのウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と２個のマスク(Ｍ１、Ｍ２)が出力されるように前記ウォルシュ符号発生器と前記マスク発生器を制御し、前記加算器からの前記符号化シンボル列を反復しないように前記反復器を制御する請求項３４記載の前記装置。
前記マスク発生器からの前記マスク(Ｍ１)は０１１１０１１１００１００１０００１１０００００００００００００である請求項５０記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの３２個符号化シンボルの中で、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項５１記載の前記装置。
前記穿孔器は前記制御器の制御下で前記反復器からの３２個符号化シンボルの中で、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔して前記２４個の符号化シンボルを出力する請求項５１記載の前記装置。
前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)と前記マスク(Ｍ１、Ｍ２)の長さは３２である請求項３２記載の前記装置。
前記入力されることができる情報ビットのビット数それぞれに対応する穿孔位置は、下記＜表３＞のようである請求項５４記載の前記装置。
前記入力されることができる情報ビットのビット数それぞれに対応する穿孔位置は、下記＜表４＞のようである請求項５６記載の前記装置。
前記入力情報ビットのビット数が７である場合に対応して前記マスク発生器から出力される前記マスク(Ｍ１、Ｍ２)は、００００００００００００００００１１１１１１１１１１１１１１１１と００００００００１１１０１０００１１０１１０００１１００００００である請求項５５、または請求項５６記載の前記装置。
前記入力情報ビットのビット数が６である場合に対応して前記マスク発生器から出力される前記マスク(Ｍ１)は、０１１１０１１１００１００１０００１１０００００００００００００である請求項５５、または請求項５６記載の前記装置。
２４個の符号化シンボルから構成された符号化シンボル列を入力し、前記符号化シンボル列から１ビット乃至７ビットから構成される入力情報ビットを出力する移動通信システムでの復号化方法において、
前記入力情報ビットの長さ情報に対応した穿孔位置を決定する第１過程と、
前記符号化シンボル列に対して前記決定した穿孔位置に０を挿入して所定個数の符号化シンボルから構成された符号化シンボル列を出力する第２過程と、
前記入力情報ビットの長さ情報により決定した所定長さを有するウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)及びマスク(Ｍ１、Ｍ２)それぞれにより前記０挿入が遂行された符号化シンボル列の相関値を測定する過程と、
前記測定された相関値から前記入力情報ビットを出力する過程と、を含むことを特徴とする前記方法。
前記入力情報ビットの長さ情報に対応した穿孔位置は、下記＜表５＞のようである請求項５９記載の前記方法。
前記入力情報ビットの長さ情報に対応した穿孔位置は、下記＜表６＞のようである請求項５９記載の前記方法。
前記入力情報ビットの長さ情報により決定したウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)及びマスク(Ｍ１、Ｍ２)の長さは、下記＜表７＞のようである請求項５９記載の前記方法。
前記０挿入が遂行された符号化シンボル列に対して前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)及び前記マスク(Ｍ１、Ｍ２)の長さ単位に符号化シンボルを累積することにより、前記ウォルシュ符号及びマスクの長さだけの累積符号化シンボルを出力する過程をさらに備える請求項６２記載の前記方法。
前記０挿入が遂行された符号化シンボル列は３２個の符号化シンボルから構成される請求項５９記載の特徴とする前記方法。
前記入力情報ビットの長さ情報に対応した穿孔位置は、下記＜表８＞のようである請求項６４記載の前記方法。
前記入力情報ビットの長さ情報に対応した穿孔位置は、下記＜表９＞のようである請求項６４記載の前記方法。
２４個の符号化シンボルから構成された符号化シンボル列を入力し、前記符号化シンボル列から１ビット乃至７ビットから構成される入力情報ビットを出力する移動通信システムでの復号化装置において、
前記符号化シンボル列に対して前記入力情報ビットの長さ情報に対応した相異なる穿孔位置に０を挿入して所定個数の符号化シンボルから構成された符号化シンボル列を出力する０挿入器と、
前記入力情報ビットの長さ情報により決定した所定長さを有するウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)及びマスク(Ｍ１、Ｍ２)それぞれにより前記０挿入が遂行された符号化シンボル列の相関度を測定する相関度測定器と、
前記測定された相関度から前記入力情報ビットを出力する相関度比較器と、を含むことを特徴とする前記装置。
前記入力情報ビットの長さ情報に対応した穿孔位置は、下記＜表１０＞のようである請求項６７記載の前記装置。
前記入力情報ビットの長さ情報に対応した穿孔位置は、下記＜表１１＞のようである請求項６７記載の前記装置。
前記入力情報ビットの長さ情報により決定したウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)及びマスク(Ｍ１、Ｍ２)の長さは、下記＜表１２＞のようである請求項６７記載の前記装置。
前記０挿入が遂行された符号化シンボル列に対して前記ウォルシュ符号(Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６)及び前記マスク(Ｍ１、Ｍ２)の長さ単位に符号化シンボルを累積することにより、前記ウォルシュ符号及びマスクの長さだけの累積符号化シンボルを出力するシンボル累積器をさらに備える請求項７０記載の前記装置。
前記０挿入が遂行された符号化シンボル列は３２個の符号化シンボルから構成される請求項６７記載の前記装置。
前記入力情報ビットの長さ情報に対応した穿孔位置は、下記＜表１３＞のようである請求項７２記載の前記装置。
前記入力情報ビットの長さ情報に対応した穿孔位置は、下記＜表１４＞のようである請求項７２記載の前記装置。