JP3782995B2

JP3782995B2 - 符号分割多重接続移動通信システムでの符号化／復号化装置及び方法

Info

Publication number: JP3782995B2
Application number: JP2002574234A
Authority: JP
Inventors: ジェ−ヨル・キム; ホ−キュ・チョイ; チェ−スン・チャン; ヨン−スン・キム
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2001-03-20
Filing date: 2002-03-20
Publication date: 2006-06-07
Anticipated expiration: 2022-03-20
Also published as: DE60217428T2; WO2002075930A1; BR0204496A; DE60217428D1; AU2002241367B2; CA2407691C; EP1244237A3; US7293224B2; CA2407691A1; CN1262071C; EP1244237A2; US20030026224A1; JP2004527949A; CN1461529A; EP1244237B1

Description

本発明は符号分割多重接続移動通信システムでの符号化／復号化装置及び方法に関するもので、特に、同期移動通信システムで使用する逆方向データ速度インジケータチャネル(Reverse Rate Indicator Channel、Ｒ−ＲＩＣＨ)を伝送する装置及び方法に関する。

通常的に逆方向パケットチャネル(Reverse Supplemental Channel、Ｒ−ＳＣＨ)では基本的に可変速度伝送方式を支援している。ここで、可変速度伝送方式とは、端末が伝送するデータ速度を任意に変更できることを意味する。一般的に、データ速度が変わると、フレーム構成に使用される誤り訂正符号の符号速度、シンボル反復回数、帯域拡散のためのウォルシュ符号などの長さ及び種類などが変更される。従って、端末は現在伝送している逆方向パケットチャネルのデータ速度を基地局に知らせないと、基地局受信器が前記逆方向パケットチャネルを正しく受信できない。このような用途のため定義されたチャネルを逆方向データ速度インジケータチャネル(Reverse Rate Indicator Channel、Ｒ−ＲＩＣＨ)と称する。

前記逆方向パケットチャネルを通じて端末が伝送することができるデータ速度の数は、端末が同時に使用することができる逆方向パケットチャネルの個数によって変わる。前記逆方向パケットチャネルの個数は、呼設定時に逆方向に伝送するデータの量などを考慮して基地局により決定され、端末に通報される。従って、逆方向データ速度インジケータチャネルに伝送される情報ビットの数は、逆方向パケットチャネルの個数によって変更される。即ち、逆方向パケットチャネルの個数が１個である場合は、４ビットを利用して逆方向データ速度を知らせ、逆方向パケットチャネルの個数が２個である場合は、７ビットを利用して逆方向データ速度を知らせる。一方、端末が同時に使用することができる逆方向パケットチャネルの個数は、基地局から別の指示を受信するまでは変更することができないので、逆方向データ速度インジケータチャネルには常に４ビット情報が伝送されるか、常に７ビット情報が伝送される。即ち、前記４ビット情報と７ビット情報が同時に伝送される場合はない。従来技術では前記逆方向データ速度インジケータチャネルで使用する誤り訂正符号に(２４、４)、または(２４、７)符号を定義している。

図１は前記逆方向データ速度インジケータチャネルの送信器構造を示す図である。前記図１を参照すると、４ビット、または７ビットのデータ速度インジケータは符号器１００に入力される。前記符号器１００は前記データ速度インジケータを符号化して２４個の符号化シンボルを出力する。すると、前記出力された符号化シンボルはシンボル反復器１１０に入力され、前記シンボル反復器１１０は前記入力された２４個の符号化シンボルを１６回反復して出力する。前記反復された符号化シンボルは信号変換器１２０に入力され信号変換されたシンボルが出力される。前記信号変換器１２０で遂行される信号変換は入力された信号に対して０は１に変換し、１は−１に変換して出力する動作により遂行される。前記信号変換されたシンボルは拡散器１３０に入力され、拡散された後に出力される。

前記図１から分かるように、データ速度インジケータは４ビット、または７ビットに表現され、伝送前に２４個の符号化シンボルに符号化される。この時、前記符号化シンボルに符号化された前記データ速度インジケータの伝送中にエラーが発生する場合、これに対応する逆方向パケットチャネルの符号速度及びシンボル反復回数、帯域拡散のためのウォルシュ符号の長さ及び種類などを不正確に示すようになり、その結果、受信器で逆方向パケットチャネルの正しい解釈が不可能になる。従って、前記データ速度インジケータは優秀な性能を有する(２４、４)、または(２４、７)符号器により符号化されるべきである。また、前記対応するパケットチャネルを解釈するためには最大限迅速に復号化されるべきである。

従って、上述したような問題点を解決するための本発明の目的は、最適の性能を有するデータ速度インジケータ符号化方法及び装置を提供することにある。

本発明の他の目的は、最小の複雑度を有するデータ速度インジケータ符号化方法及び装置を提供することにある。

本発明のさらに他の目的は、拡張された一次リードミュラー符号を穿孔する方法を使用することにより、復号化過程で逆アーダマルを使用できるようになって、ハードウェア複雑度(Hardware Complexity)を最小化することができる方法及び装置を提供することにある。

本発明のさらに他の目的は、拡張された一次リードミュラー符号を穿孔する方法を使用することにより、復号化過程で逆アーダマルを使用できるようになって、最適の符号語を使用することができる装置及び方法を提供することにある。

本発明のさらに他の目的は、穿孔前の直交符号の長さを最小化することにより、ハードウェア複雑度を最小化することができる装置及び方法を提供することにある。

本発明のさらに他の目的は、拡張された直交符号を穿孔することにより、ハードウェア複雑度を最小化するだけではなく、誤り訂正性能においても最適の符号を生成することができる装置及び方法を提供することにある。

本発明のさらに他の目的は、ハードウェア複雑度を最小化し、誤り訂正性能において最適の符号を生成するために、(２４、４)符号化及び(２４、７)符号化を兼用する装置及び方法を提供することにある。

前記目的を達成するための本発明の方法は、４ビットの入力情報ビットを受信し、前記４ビットの入力情報ビットそれぞれを長さ１６の相異なるウォルシュ符号に符号化し、排他的論理和器(XOR operator)により論理和がとられた(XORing)１６個の符号化シンボルから構成された符号化シンボル列を利用して２４個の符号化シンボルから構成された符号化シンボル列を出力する移動通信システムでの符号化方法を提供する。前記符号化方法は、前記１６個の符号化シンボルから構成された符号化シンボル列を１回反復して３２個の符号化シンボルから構成された符号化シンボル列を出力する過程と、前記３２個の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する過程と、を含むことを特徴とする。

前記目的を達成するための本発明の方法は、７ビットの入力情報ビットを受信し、前記７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号とマスク関数に符号化し、排他的論理和器により論理和がとられた３２個の符号化シンボルから構成された符号化シンボル列を利用して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化方法を提供する。前記符号化方法は、前記３２個の符号化シンボルのうち、０、４、８、１２、１６、２０、２４、２８番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する過程を含むことを特徴とする。

前記目的を達成するための本発明の装置は、４ビット、または７ビットの入力情報ビットを受信し、前記４ビット、または７ビットの入力情報ビットそれぞれを長さ１６、または３２の相異なるウォルシュ符号、またはマスクに符号化して、２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化装置を提供する。前記符号化装置は、前記入力情報ビットに４ビットが入力されるか、７ビットが入力されるかを検査して前記符号化のための制御を遂行する制御部と、前記制御部の制御下に前記長さ１６、または前記長さ３２を有する相異なる５個のウォルシュ符号を選択的に出力するウォルシュ符号発生器と、前記制御部の制御下に前記長さ１６、または前記長さ３２を有する相異なる２個のマスクを選択的に出力するマスク発生器と、前記４ビット、または７ビットの入力情報ビットと前記ウォルシュ符号発生器及び前記マスク発生器からのウォルシュ符号及びマスクを一対一に乗算して、１６個、または３２個の符号化シンボルから構成された符号化シンボル列を出力する乗算器と、前記乗算器からの符号化シンボル列の排他的論理和をとって一つの符号化シンボル列を出力する排他的論理和器と、前記制御部の制御下に前記排他的論理和器からの前記符号化シンボル列を所定回数反復して、３２個の符号化シンボルから構成された符号化シンボル列を出力する反復器と、前記４ビットの入力情報ビットに対応した８個の穿孔位置と前記７ビットの入力情報ビットに対応した８個の穿孔位置を貯蔵するメモリと、前記反復器からの前記３２個の符号化シンボルから構成された符号化シンボル列を受信し、前記制御部の制御下に前記３２個の符号化シンボルのうち、前記メモリから読み出した８個の該当穿孔位置の符号化シンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する穿孔器と、を含むことを特徴とする。

前記目的を達成するための本発明の装置は、４ビット、または７ビットの入力情報ビットを受信し、前記４ビット、または７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号、またはマスクに符号化して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化装置を提供する。前記符号化装置は、前記入力情報ビットに４ビットが入力されるか、７ビットが入力されるかを検査して前記符号化のための制御を遂行する制御部と、前記長さ３２を有する相異なる５個のウォルシュ符号を選択的に出力するウォルシュ符号発生器と、前記長さ３２を有する相異なる２個のマスクを選択的に出力するマスク発生器と、前記４ビット、または７ビットの入力情報ビットと前記ウォルシュ符号発生器及び前記マスク発生器からのウォルシュ符号及びマスクを一対一に乗算して３２個の符号化シンボルから構成された符号化シンボル列を出力する乗算器と、前記乗算器からの符号化シンボル列の排他的論理和をとって一つの符号化シンボル列を出力する排他的論理和器と、前記４ビットの入力情報ビットに対応した８個の穿孔位置と前記７ビットの入力情報ビットに対応した８個の穿孔位置を貯蔵するメモリと、前記排他的論理和器からの前記３２個の符号化シンボルから構成された符号化シンボル列を受信し、前記制御部の制御下に前記３２個の符号化シンボルのうち、前記メモリから読み出した８個の該当穿孔位置の符号化シンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する穿孔器と、を含むことを特徴とする。

上述したように本発明は拡張された一次リードミュラー符号を穿孔する装置及び方法を使用することにより、最適の性能と最小の複雑度を有するデータ速度インジケータ符号化方法及び装置を具現することができるだけではなく、最適の符号語を使用することができるという効果を有する。また、本発明は拡張された一次リードミュラー符号を穿孔する装置及び方法を使用することにより、復号化過程で逆アーダマルの使用ができるようになり、ハードウェア複雑度(Hardware Complexity)を最小化することができ、誤り訂正性能においても最適の符号を生成することができるという効果がある。最後に本発明は(２４、４)符号器と(２４、７)符号器を兼用に支援することによって効率的な符号化を遂行することができるという利点がある。

以下、本発明の望ましい実施形態について添付図を参照しつつ詳細に説明する。下記の発明において、本発明の要旨のみを明瞭にする目的で、関連した公知機能又は構成に関する具体的な説明は省略する。

通常的に、線形誤り訂正符号(Linear Error Correcting Code)の性能を示す尺度(measure)としては、誤り訂正符号の符号語(code word)のハミング距離(Hamming distance)分布がある。これはそれぞれの符号語で０でないシンボルの個数を意味する。例えば、所定符号語０１１１において、前記符号語のハミング距離は前記符号語に含まれた１の個数、即ち３が前記符号語のハミング距離である。この時、各種符号語のハミング距離値のうち、一番小さい値を最小距離(ｄ_min：minimum distance)という。一方、前記誤り訂正符号の誤り訂正性能は前記符号語の最小距離が大きいほど優秀であることは自明であろう。これは参照文献 “The Theory of Error-Correcting Codes”-F. J. Macwilliams, N. J. A. Sloane、North-Hollandに詳細に開示されている。また、最適符号(optimal code)になるための二進線形符号の入力と出力値による符号間の最小距離は、参照文献［１］“An Updated Table of Minimum-Distance Bounds for Binary Linear Codes”(A. E. Brouwer and Tom Verhoeff, IEEE Transactions on information Theory, VOL.39, NO.2, MARCH 1993)に開示されている。

この時、通常的に前記データ速度インジケータを符号化する符号器には、(２４、４)符号器、または(２４、７)符号器が使用され、前記参照文献［１］を参照すると、入力が４ビットであり、出力が２４である最適の(２４、４)線形符号器は１２の最小距離を有し、入力が７ビットであり、出力が２４である最適の(２４、７)線形符号器は１０の最小距離を有する。

先ず、前記データ速度インジケータを符号化する(２４、４)符号器について説明する。

前記(２４、４)符号器は、(１５、４)シンプレックス符号を２回反復し、６シンボルを穿孔することにより、最適の(２４、４)符号を得るようにする構成である。実際に、前記(２４、４)符号を生成することができる多様な方法があるが、本発明の実施形態による一次リードミュラー符号を穿孔する方法を使用することにより、ハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、最適の符号語を生成することができる。また、前記穿孔前のシンプレックス符号の長さを最小化することにより、ハードウェア複雑度を最小化することができる。また、前記シンプレックス符号を穿孔することによりハードウェア複雑度を最小化することができるだけではなく、誤り訂正性能においても最適の符号を生成することができる。本発明の実施形態ではシンプレックス符号を利用して誤り訂正符号を生成すると仮定する。

上述したように、(２４、４)符号器から出力される符号語は、(１５、４)シンプレックス符号発生器で出力された１５個の符号化シンボルを２回反復して総長さ３０のシンプレックス符号シンボルを出力し、前記シンプレックス符号シンボルのうち、６シンボルを穿孔したものである。ここで、前記反復された総長さ３０のシンプレックス符号シンボルで前記６シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(ｄ_min：minimum distance)が相異なるようになる。そのため、前記(１５、４)シンプレックス符号で優秀な誤り訂正性能を有する(２４、４)符号器を生成するためには、一番大きな最小距離を得ることができる穿孔位置を求めるのが重要である。

最適の(２４、４)線形符号を生成するために必要な６個の穿孔位置は実験的に求めることができるが、その中、一番簡単な場合は｛０、１、２、３、４、５｝である。この場合、４個の情報ビットを伝送するために、本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は、予め６個の穿孔位置を約束しているべきである。これは通信規格で決定するのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

上述したように、本発明による最適(２４、４)符号の符号化について図２を参照して説明する。

図２は本発明の実施形態による送信器に設けられた符号器の構造を示すブロック図である。前記図２を参照すると、４ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３)は、(１５、４)シンプレックス符号器２００に入力される。ここで、前記入力情報ビットはデータ速度インジケータである。前記シンプレックス符号器(リードミュラー符号器)２００は、前記４ビットの入力情報ビット(ａ０、ａ１、ａ２、ａ３)を符号化して長さ１５の符号化シンボル(符号シンボル列)に出力する。前記符号化シンボルはシンプレックス符号である。前記１５個の符号化シンボルは反復器２１０に入力される。前記反復器２１０は前記受信された符号化シンボルを２回反復して３０個の符号化シンボルを出力する。前記３０個の符号化シンボルが穿孔器２２０に入力されると、前記穿孔器２２０は前記６個の最適の穿孔位置である０、１、２、３、４、５番目のシンボルを穿孔して２４個の符号化シンボルを出力する。

一般的な符号理論では入力情報と符号化シンボル間の対応関係を示すために生成行列(Generating Matrix)を定義する。前記のようにシンボル反復及び穿孔が含まれる場合、最終的な(２４、４)符号器に対する生成行列は、下記の＜数１＞のようになる。

前記＜数１＞の生成行列は、前記４ビットの入力信号のうち、一番目の入力信号が１であると、一番目行の２４個のシンボルを選択し、一番目の入力信号が０であると選択しない。前記４ビットの入力信号のうち、二番目の入力信号が１であると、二番目行の２４個のシンボルを選択し、０であると選択しない。前記４ビットの入力信号のうち、三番目の入力信号が１であると、三番目行の２４個のシンボルを選択し、０であると選択しない。前記４ビットの入力信号のうち、四番目の入力信号が１であると、四番目行の２４個のシンボルを選択し、０であると選択しない。

図７は前記生成行列による(２４、４)符号器を示す図である。

前記図７を参照すると、０、または１の値を有する入力情報ビットａ０、ａ１、ａ２、ａ３が入力されると、ａ０は乗算器９２０に、ａ１は乗算器９２２に、ａ２は乗算器９２４に、ａ３は乗算器９２６にそれぞれ入力される。これと同時に前記信号発生器９００はメモリに貯蔵されている前記生成行列を構成する４個のシンボル列を前記乗算器のうち、それぞれ対応する一つの乗算器に出力する。即ち、前記生成行列の一番目列に該当する長さ２４であるシンボル列Ｒ１＝１０１０１０１０１１０１０１０１０１０１０１０１をメモリに貯蔵し、乗算器９２０に出力し、前記生成行列の二番目列に該当する長さ２４であるシンボル列Ｒ２＝１００１１００１１０１１００１１００１１００１１をメモリに貯蔵し、乗算器９２２に出力する。また、前記生成行列の三番目列に該当する長さ２４であるシンボル列Ｒ３＝１００００１１１１０００１１１１００００１１１１をメモリに貯蔵し、乗算器９２４に出力し、前記生成行列の四番目列に該当する長さ２４であるシンボル列Ｒ４＝０１１１１１１１１０００００００１１１１１１１１をメモリに貯蔵し、乗算器９２６に出力する。すると、前記乗算器９２０は前記シンボル列Ｒ１のそれぞれのシンボルと前記入力情報ビットａ０を乗算して長さ２４であるシンボル列を排他的論理和器９４０に出力し、前記乗算器９２２は前記シンボル列Ｒ２のそれぞれのシンボルと前記入力信号ａ１を乗算して長さ２４であるシンボル列を前記排他的論理和器９４０に出力する。また、前記乗算器９２４は前記シンボル列Ｒ３のそれぞれのシンボルと前記入力信号ａ２を乗算して長さ２４であるシンボル列を前記排他的論理和器９４０に出力し、前記乗算器９２６は前記シンボル列Ｒ４のそれぞれのシンボルと前記入力信号ａ３を乗算して長さ２４であるシンボル列を前記排他的論理和器９４０に出力する。前記排他的論理和器９４０は前記４個の長さ２４であるシンボル列をシンボル単位に排他的論理和をとって長さ２４である符号化シンボル列を出力する。

次に、前記データ速度インジケータを符号化する(２４、７)符号器について説明する。

前記(２４、７)符号器は、(３２、５)直交符号(一次リードミュラー符号（First order Reed Muller code)に２個のマスク(mask)関数を使用して符号語を拡張した拡張された直交符号で８シンボルを穿孔することにより、最適の(２４、７)符号を得るようにする構成である。

図３は、前記拡張された直交符号の構造を示している。前記図３を参照すると、Ｍ１とＭ２を前記使用される２個のマスク関数とする場合、上位３２個の符号語は前記３２個の長さ３２である直交符号語(Ｗ)を使用する。次の３２個の符号語は、前記マスク関数Ｍ１と前記３２個の直交符号語(Ｗ)をそれぞれ排他的論理和をとった３２個の符号語(Ｍ１＋Ｗ)を使用し、その次の３２個の符号語は、前記マスク関数Ｍ２と前記３２個の直交符号語(Ｗ)をそれぞれ排他的論理和をとった３２個の符号語(Ｍ２＋Ｗ)を使用する。最後の３２個の符号語には前記マスク関数Ｍ１、Ｍ２と前記３２個の直交符号語(Ｗ)を排他的論理和をとった３２個の符号語(Ｍ１＋Ｍ２＋Ｗ)を使用する。従って、拡張された直交符号には総計２^７＝１２８個の符号語を使用することになる。この時、(２４、７)符号を最適化するための前記２個のマスク関数は実験的に求めることができる。

例えば、前記２個のマスク関数Ｍ１、Ｍ２は、次のようになる。
Ｍ１＝０１１１０１１１００１００１０００１１０００００００００００００
Ｍ２＝００１００１１００１０１０１０００１０１０１０００１００００００

一般的に、線形(２４、７)符号を生成することができる多くの方法があるが、本発明の実施形態による拡張された一次リードミュラー符号を穿孔する方法を使用することにより、ハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、最適の符号語を使用することができる。また、前記穿孔前の直交符号の長さを最小化することにより、ハードウェア複雑度を最小化することができる。また、前記拡張された直交符号を穿孔することによりハードウェア複雑度を最小化することができるだけではなく、誤り訂正性能においても最適符号を生成することができる。本発明の実施形態では拡張された直交符号を有して誤り訂正符号を生成すると仮定する。

上述したように、(２４、７)符号語は長さ(３２、７)拡張された直交符号発生器で出力された３２個の符号化シンボルのうち、８シンボルを穿孔したものである。ここで、前記３２個の拡張された直交符号シンボルのうちで、前記８シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(ｄ_min：minimum distance)が変わる。そのため、前記(３２、７)拡張された直交符号で優秀な誤り訂正性能を有する(２４、７)符号器を生成するためには、一番大きな最小距離を得ることができるようにする穿孔位置を求めることが重要である。

前記のような(２４、７)線形符号として最適の符号を生成するために必要な８個の穿孔位置は実験的に求めることができるが、一番簡単な場合は｛０、４、８、１２、１６、２０、２４、２８｝である。この時、７個の情報ビットを伝送する本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は８個の穿孔位置を予め約束しているべきである。これは通信規格で決定するのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

図４は、本発明の実施形態による送信器に設けられた最適(２４、７)符号器の構成を示している。

前記図４を参照すると、７ビットの入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６は、(３２、７)符号器４００の拡張された直交符号器４００に入力される。前記７ビットの入力情報ビットはデータ速度インジケータである。前記７ビットの入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６を受信した前記拡張された直交符号器４００は、前記７ビットの入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６を符号化して長さ３２の符号化シンボル(符号シンボル列)を出力する。前記拡張された直交符号器４００から出力される前記３２個の符号化シンボルは、穿孔器４１０に入力される。前記穿孔器４１０は前記３２個の符号化シンボルで前記８個の最適の穿孔位置である０、４、８、１２、１６、２０、２４、２８番目のシンボルを穿孔して２４個の符号化シンボルを出力する。

一般的な符号理論では、入力情報と符号化シンボル間の対応関係を示すために、生成行列(Generating Matrix)を定義する。前記のようにシンボル穿孔が含まれる場合、最終的な(２４、７)符号器に対する生成行列は、下記＜数２＞のようになる。

前記＜数２＞の生成行列は、前記７ビットの入力信号のうち、一番目の入力信号が１であると、一番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、二番目の入力信号が１であると、二番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、三番目の入力信号が１であると、三番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、四番目の入力信号が１であると、四番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、五番目の入力信号が１であると、五番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、六番目の入力信号が１であると、六番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、七番目の入力信号が１であると、七番目行の２４個のシンボルを選択し、０であると選択しない。この時、前記選択されたすべての列に対してシンボル単位に排他的論理和をとると、前記入力情報ビットに対応される符号化シンボルが出力される。

図８は前記生成行列による(２４、７)符号器を示す。

前記図８を参照すると、先ず、０、または１の値を有する入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６が入力されると、ａ０は乗算器１０２０に、ａ１は乗算器１０２２に、ａ２は乗算器１０２４に、ａ３は乗算器１０２６に、ａ４は乗算器１０２８に、ａ５は乗算器１０２９に、ａ６は乗算器１０３２にそれぞれ入力される。これと同時に、前記信号発生器１０００はメモリに貯蔵されている前記生成行列を構成する７個のシンボル列Ｒ１〜Ｒ７を前記乗算器のうち、それぞれ対応する一つの乗算器に出力する。即ち、前記生成行列の一番目列に該当する長さ２４であるシンボル列Ｒ１＝１０１１０１１０１１０１１０１１０１１０１１０１をメモリに貯蔵し、乗算器１０２０に出力し、前記生成行列の二番目列に該当する長さ２４であるシンボル列Ｒ２＝０１１０１１０１１０１１０１１０１１０１１０１１をメモリに貯蔵し、乗算器１０２２に出力する。また、前記生成行列の三番目列に該当する長さ２４であるシンボル列Ｒ３＝０００１１１０００１１１０００１１１０００１１１をメモリに貯蔵し、乗算器１０２４に出力し、前記生成行列の四番目列に該当する長さ２４であるシンボル列Ｒ４＝００００００１１１１１１００００００１１１１１１をメモリに貯蔵し、乗算器１０２６に出力する。前記生成行列の五番目列に該当する長さ２４であるシンボル列Ｒ５＝００００００００００００１１１１１１１１１１１１１１１１をメモリに貯蔵し、乗算器１０２８に出力し、前記生成行列の六番目列に該当する長さ２４であるシンボル列Ｒ６＝１１１１１１０１０１００１１００００００００００１１１１をメモリに貯蔵し、乗算器１０３０に出力する。最後に、前記生成行列の七番目列に該当する長さ２４であるシンボル列Ｒ７＝０１０１１０１０１１００１０１１００１０００００をメモリに貯蔵し、乗算器１０３２に出力する。すると、前記乗算器１０２０は前記シンボル列Ｒ１それぞれのシンボルと前記入力信号ａ０を乗算して長さ２４であるシンボル列を排他的論理和器１０４０に出力し、前記乗算器１０２２は前記シンボル列Ｒ２それぞれのシンボルと前記入力信号ａ１を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力する。前記乗算器１０２４は前記シンボル列Ｒ３それぞれのシンボルと前記入力信号ａ２を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力し、前記乗算器１０２６は前記シンボル列Ｒ４それぞれのシンボルと前記入力信号ａ３を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力する。前記乗算器１０２８は前記シンボル列Ｒ５それぞれのシンボルと前記入力信号ａ４を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力し、前記乗算器１０３０は前記シンボル列Ｒ６それぞれのシンボルと前記入力信号ａ５を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力する。前記乗算器１０３２は前記シンボル列Ｒ７それぞれのシンボルと前記入力信号ａ６を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力する。すると、前記排他的論理和器１０４０は前記７個の長さ２４であるシンボル列をシンボル単位に排他的論理和をとって長さ２４である符号化シンボル列を出力する。

前記(２４、７)符号器のような符号器構造において、穿孔位置によって、性能だけではなく、符号器観点で複雑度を最小化させることができる。実際に、前記のような穿孔位置である｛０、４、８、１２、１６、２０、２４、２８｝はそれぞれの穿孔位置が４の等間隔を有し、前記のような穿孔位置の規則性はハードウェア複雑度を減少させる利点を有する。しかし、穿孔位置を最前とすると、遅延のような方法を利用してハードウェア複雑度を減少させることができる。従って、性能を考慮して穿孔位置を最前とすると、前記２個のマスク関数は相異なる構成になる。

前記図３を参照して上述したように相異なる穿孔位置を有する拡張された直交符号の構造を説明すると、Ｍ１とＭ２が前記使用される２個のマスク関数である場合、上位３２個の符号語は前記３２個の長さ３２である直交符号語(Ｗ)を使用する。次の３２個の符号語は前記マスク関数Ｍ１と前記３２個の直交符号語(Ｗ)をそれぞれ排他的論理和をとった３２個の符号語(Ｍ１＋Ｗ)を使用し、その次の３２個の符号語は前記マスク関数Ｍ２と前記３２個の直交符号語(Ｗ)をそれぞれ排他的論理和をとった３２個の符号語(Ｍ２＋Ｗ)を使用する。最後の３２個の符号語には前記マスク関数Ｍ１、Ｍ２と前記３２個の直交符号語(Ｗ)を排他的論理和をとった３２個の符号語(Ｍ１＋Ｍ２＋Ｗ)を使用する。従って、拡張された直交符号には総個数２^７＝１２８個の符号語を使用するようになる。この時、(２４、７)符号を最適化するための前記２個のマスク関数は実験的に求めることができる。

例えば、前記２個のマスク関数Ｍ１、Ｍ２は、次のようになる。
Ｍ１＝００００００００１１１０１０００１１０１１０００１１００００００
Ｍ２＝００００００００１１０００００００１１１１１１０００１０１０００

一般的に、(２４、７)線形符号を生成することができる多様な方法があるが、本発明の実施形態による拡張された一次リードミュラー符号を穿孔する方法を使用することにより、ハードウェア複雑度(Hardware Complexity)を最小化することができるだけではなく、最適の符号語を使用することができる。また、前記穿孔前の直交符号の長さを最小化させることにより、ハードウェア複雑度を最小化することができる。また、前記拡張された直交符号符号を穿孔することによりハードウェア複雑度を最小化することができるだけではなく、誤り訂正性能においても最適符号を生成することができる。本発明の実施形態では拡張された直交符号を有して誤り訂正符号を生成すると仮定する。

上述したように、(２４、７)符号語は長さ(３２、７)拡張された直交符号発生器で出力された３２個の符号化シンボルのうち、８シンボルを穿孔したものである。ここで、前記３２個の拡張された直交符号シンボルのうちで、前記８シンボルを穿孔する穿孔位置を変更すると、符号語の最小距離(ｄ_min：minimum distance)が相異なるようになる。そのため、前記(３２、７)拡張された直交符号で優秀な誤り訂正性能を有する(２４、７)符号器を生成するために、一番大きな最小距離を得ることができるようにする穿孔位置を求めるべきである。

前記のような(２４、７)線形符号として最適の符号を生成するために必要な８個の穿孔位置は実験的に求めることができる、その中、一番簡単な場合は｛０、１、２、３、４、５、６、７｝である。この場合、７個の情報ビットを伝送するために本発明の符号化／復号化方法を使用する移動通信システムの送信器と受信器は、予め８個の穿孔位置を約束しているべきである。これは通信規格で決定するのが一般的であり、送信側が予め穿孔位置を知らせることも可能である。

図４は、本発明の他の実施形態による送信器に設けられた最適(２４、７)符号器の構成を示している。

前記図４を参照すると、７ビットの入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６は、(３２、７)符号器４００の拡張された直交符号器４００に入力される。前記７ビットの入力情報ビットはデータ速度インジケータである。前記７ビットの入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６を受信した前記拡張された直交符号器４００は、前記７ビットの入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６を符号化して長さ３２の符号化シンボル(符号シンボル列)を出力する。前記拡張された直交符号器４００から出力される前記３２個の符号化シンボルは穿孔器４１０に入力される。前記穿孔器４１０は前記３２個の符号化シンボルで前記８個の最適の穿孔位置である０、１、２、３、４、５、６、７番目のシンボルを穿孔して２４個の符号化シンボルを出力する。

一般的な符号理論では入力情報と符号化シンボル間の対応関係を示すために生成行列(Generating Matrix)を定義する。前記のようにシンボル穿孔が含まれる場合、最終的な(２４、７)符号器に対する生成行列は、下記＜数３＞のようになる。

前記＜数３＞の生成行列は、前記７ビットの入力信号のうち、一番目の入力信号が１であると、一番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、二番目の入力信号が１であると、二番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、三番目の入力信号が１であると、三番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、四番目の入力信号が１であると、四番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、五番目の入力信号が１であると、五番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、六番目の入力信号が１であると、六番目行の２４個のシンボルを選択し、０であると選択しない。前記７ビットの入力信号のうち、七番目の入力信号が１であると、七番目行の２４個のシンボルを選択し、０であると選択しない。この時、前記選択されたすべての列に対してシンボル単位に排他的論理和をとると、前記入力情報ビットに対応される符号化シンボルが出力される。

図８は前記生成行列による(２４、７)符号に対する符号器を示す。

前記図８を参照すると、先ず、０、または１の値を有する入力情報ビットａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６が入力されると、ａ０は乗算器１０２０に、ａ１は乗算器１０２２に、ａ２は乗算器１０２４に、ａ３は乗算器１０２６に、ａ４乗算器１０２８に、ａ５は乗算器１０３０に、ａ６は乗算器１０３２にそれぞれ入力される。これと同時に、前記信号発生器１０００はメモリに貯蔵されている前記生成行列を構成する７個のシンボル列を前記乗算器のうち、それぞれ対応する一つの乗算器に出力する。即ち、前記生成行列の一番目列に該当する長さ２４であるシンボル列Ｒ１＝０１０１０１０１０１０１０１０１０１０１０１０１をメモリに貯蔵し、乗算器１０２０に出力し、前記生成行列の二番目列に該当する長さ２４であるシンボル列Ｒ２＝００１１００１１００１１００１１００１１００１１をメモリに貯蔵し、乗算器１０２２に出力する。また、前記生成行列の三番目列に該当する長さ２４であるシンボル列Ｒ３＝００００１１１１００００１１１１００００１１１１をメモリに貯蔵し、乗算器１０２４に出力し、前記生成行列の四番目列に該当する長さ２４であるシンボル列Ｒ４＝１１１１１１１１００００００００１１１１１１１１をメモリに貯蔵し、乗算器９２６に出力する。前記生成行列の五番目列に該当する長さ２４であるシンボル列Ｒ５＝００００００００１１１１１１１１１１１１１１１１をメモリに貯蔵し、乗算器１０２８に出力し、前記生成行列の六番目列に該当する長さ２４であるシンボル列Ｒ６＝１１１０１０００１１０１１０００１１００００００をメモリに貯蔵し、乗算器１０３０に出力する。最後に、前記生成行列の七番目列に該当する長さ２４であるシンボル列Ｒ７＝１１０００００００１１１１１１０００１０１０００をメモリに貯蔵し、乗算器１０３２に出力する。すると、前記乗算器１０２０は前記シンボル列Ｒ１それぞれのシンボルと前記入力信号ａ０を乗算して長さ２４であるシンボル列を排他的論理和器１０４０に出力し、前記乗算器１０２２は前記シンボル列Ｒ２それぞれのシンボルと前記入力信号ａ１を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力する。前記乗算器１０２４は前記シンボル列Ｒ３それぞれのシンボルと前記入力信号ａ２を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力し、前記乗算器１０２６は前記シンボル列Ｒ４それぞれのシンボルと前記入力信号ａ３を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力する。前記乗算器１０２８は前記シンボル列Ｒ５それぞれのシンボルと前記入力信号ａ４を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力し、前記乗算器１０３０は前記シンボル列Ｒ６それぞれのシンボルと前記入力信号ａ５を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力する。前記乗算器１０３２は前記シンボル列Ｒ７それぞれのシンボルと前記入力信号ａ６を乗算して長さ２４であるシンボル列を前記排他的論理和器１０４０に出力する。すると、前記排他的論理和器１０４０は前記７個の長さ２４であるシンボル列をシンボル単位に排他的論理和をとって長さ２４である符号化シンボル列を出力する。

上述した(２４、４)符号器と(２４、７)符号器は、符号器構造観点で直交符号の構造から類推することができるとの共通点を有している。即ち、(２４、４)符号器で使用された(１５、４)シンプレックス符号は、(１６、４)直交符号で０番目列を穿孔したものであり、(２４、７)符号器で使用された(３２、７)拡張された直交符号は、(３２、５)符号器でマスク関数との追加的な２個の符号語の基底(basis)を使用して拡張した。従って、前記(２４、４)符号器と(２４、７)符号器は前記のような共通点を有しており、これを利用して後述される第１実施形態では前記相異なる大きさを有する(２４、４)符号器と(２４、７)符号器を一つの符号器に符号化することができる符号器を示す。

第１実施形態(符号器)
図５は上述したように、相異なる長さを有する(２４、４)符号器と(２４、７)符号器をすべて遂行することができる符号器の構造を示す。即ち、前記図５の符号器は４ビット、または７ビットの入力情報ビットを長さ１６、または３２の相異なるウォルシュ符号、またはマスクに符号化して２４個の符号化シンボルを有する符号化シンボル列に出力する。

前記図５を参照すると、制御器５１０は前記入力情報ビットに４ビットが入力されるか、７ビットが入力されるかを検査して前記符号化のための制御を遂行する。即ち、前記制御器５１０は前記入力情報ビットに４ビットが入力されると、ウォルシュ符号発生器５００とマスク発生器５０５が長さ１６を有する相異なる５個のウォルシュ符号と２個のマスクを出力するように制御する。また、反復器５５０の反復回数を１回に決定し、穿孔器５６０には前記４ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御する。一方、前記制御部５１０は前記入力情報ビットに７ビットが入力されると、前記ウォルシュ符号発生器５００と前記マスク発生器５０５が長さ３２を有する相異なる５個のウォルシュ符号と２個のマスクを出力するように制御する。また、前記反復器５５０の反復回数を０回に決定し、前記穿孔器５６０には前記７ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御する。

前記ウォルシュ符号発生器５００は前記制御器５１０の制御下に長さ１６または長さ３２の相異なる複数のウォルシュ符号を選択的に出力する。例えば、４ビットの入力情報ビットが受信されると、前記制御器５１０の制御下に前記ウォルシュ符号発生器５００は長さ１６の相異なる５個のウォルシュ符号を出力する。しかし、７ビットの入力情報ビットが受信されると、前記制御器５１０の制御下に前記ウォルシュ符号発生器５００は長さ３２の相異なる５個のウォルシュ符号を出力する。一方、前記ウォルシュ符号発生器５００から発生されるウォルシュ符号の個数は前記入力情報ビット(４ビットまたは７ビット)に対応して差別化することができる。即ち、４ビットの入力情報ビットが受信される場合には、長さ１６を有する４個のウォルシュ符号を出力し、７ビットの入力情報ビットが受信される場合には、長さ３２を有する５個のウォルシュ符号を出力する。

前記マスク発生器５０５は前記制御器５１０の制御下に長さ１６または長さ３２のマスクを選択的に出力する。例えば、４ビットの入力情報ビットが受信されると、前記制御器５１０の制御下に前記マスク発生器５０５は長さ１６の相異なる２個のマスクを出力する。しかし、７ビットの入力情報ビットが受信されると、前記制御器５１０の制御下に前記マスク発生器５０５は長さ３２の相異なる２個のマスクを出力する。一方、前記マスク発生器５０５は前記制御器５１０による制御なし、２個の相異なるマスクを連続して出力するように具現されることができる。前記図５では前記制御器５１０により制御されないマスク発生器５０５の構成を示している。もし、前記制御器５１０の制御下に前記マスク発生器５０５が動作すると、前記制御器５１０からの制御信号が前記マスク発生器５０５に印加されるべきである。

乗算器５２０乃至５３２は前記４ビットまたは前記７ビットの入力情報ビットと前記ウォルシュ符号発生器５００と前記マスク発生器５０５からのウォルシュ符号及びマスクを一対一に乗算して、１６個または３２個の符号化シンボルから構成された符号化シンボル列を出力する。もし、前記入力情報ビットとして４ビットが受信される場合、残りの入力情報ビット(ａ４、ａ５、ａ６)には“０”を提供することにより出力値に影響を与えないようにする。排他的論理和器５４０は前記乗算器５２０乃至５３２からの符号化シンボル列の排他的論理和をとって、１６個または３２個の符号化シンボルから構成された一つの符号化シンボル列を出力する。前記反復器５５０は前記制御器５１０の制御下に前記排他的論理和器５４０からの前記符号化シンボル列を所定回数反復して、３２個の符号化シンボルから構成された符号化シンボル列を出力する。即ち、前記反復器５５０は１６個の符号化シンボルから構成された符号化シンボル列が受信される場合、前記受信された符号化シンボル列を１回反復して３２個の符号化シンボルから構成された符号化シンボル列を出力する。しかし、３２個の符号化シンボルから構成された符号化シンボル列が受信される場合には反復なしそのままに出力する。メモリ５７０は前記４ビットの入力情報ビットに対応した８個の穿孔位置と前記７ビットの入力情報ビットに対応した８個の穿孔位置を貯蔵する。前記４ビットの入力情報ビットに対応して前記メモリ５７０に貯蔵された８個の穿孔位置は、０、１、２、３、４、５、６、１６番目のシンボルであり、前記７ビットの入力情報ビットに対応して前記メモリ５７０に貯蔵された８個の穿孔位置は、０、４、８、１２、１６、２０、２４、２８番目のシンボル、または０、１、２、３、４、５、６、７番目のシンボルである。

前記穿孔器５６０は前記反復器５５０から前記３２個の符号化シンボルから構成された符号化シンボル列を受信し、前記制御器５１０の制御下に前記３２個の符号化シンボルのうち前記メモリ５７０から読み出した８個の該当穿孔位置の符号化シンボルを穿孔して、２４個の符号化シンボルから構成された前記符号化シンボル列を出力する。即ち、前記入力情報ビットとして４ビットが入力された場合、前記穿孔器５６０は前記制御器５１０の制御下に前記反復器５５０から出力される３２個の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目のシンボルを穿孔して、２４個の符号化シンボルから構成された符号化シンボル列を出力する。しかし、前記入力情報ビットとして７ビットが入力された場合、前記穿孔器５６０は前記制御器５１０の制御下に前記反復器５５０から出力される３２個の符号化シンボルのうち、０、４、８、１２、１６、２０、２４、２８番目のシンボル、または０、１、２、３、４、５、６、７番目のシンボルを穿孔して、２４個の符号化シンボルから構成された符号化シンボル列を出力する。

上述した図５を参照して前記符号器を説明するために、(２４、４)符号器に動作する場合と(２４、７)符号器に動作する場合を説明する。この時、符号器に入力される入力情報ビットはデータ速度インジケータと仮定する。

一番目に、前記(２４、７)符号器に動作する場合の符号器の動作を説明すると、７ビットのデータ速度インジケータａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６が前記符号器に入力される。一方、前記７ビットのデータ速度インジケータが前記符号器に入力されるとのビット情報が制御器５１０に入力される。前記制御器５１０はウォルシュ符号発生器５００に長さ３２を有するウォルシュ符号を生成するようにする制御信号を出力する。すると、前記ウォルシュ符号発生器５００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に提供され、前記Ｗ２は乗算器５２２に提供される。前記Ｗ４は乗算器５２４に提供され、前記Ｗ８は乗算器５２６に提供される。最後に前記Ｗ１６は乗算器５２８に提供される。前記ウォルシュ符号発生器５００から発生される長さ３２のウォルシュ符号は下記＜表１＞のようになる。

これと同時に、マスク発生器５０５はマスクＭ１＝０１１１０１１１００１００１０００１１０００００００００００００を発生させ乗算器５３０に出力し、マスクＭ２＝００１００１１００１０１０１０００１０１０１０００１００００００を発生させ乗算器５３２に出力する。

一方、前記７個のデータ速度インジケータは前記乗算器のうち対応するそれぞれの前記乗算器に提供される。前記７個のデータ速度インジケータと前記乗算器の対応関係は下記＜表２＞のようになる。

従って、前記乗算器それぞれに提供される入力情報ビットとウォルシュ符号及びマスクは下記＜表３＞のように示すことができる。

前記乗算器は前記＜表３＞で示しているように自分に提供されるデータ速度インジケータをウォルシュ符号／マスクを構成するそれぞれのシンボルと乗算して加算器５４０に出力する。

即ち、前記乗算器５２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器５４０に出力し、前記乗算器５２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器５４０に出力する。一方、前記乗算器５２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５２８はａ４をＷ１６それぞれのシンボルごとに乗算して前記加算器５４０に出力する。また、前記乗算器５３０はａ５をＭ１それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５３２はａ６をＭ２それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記加算器５４０は排他的論理和器を使用する。

前記排他的論理和器５４０は前記乗算器５２０、５２２、５２４、５２６、５２８、５３０、５３２から出力された長さ３２であるすべてのシンボル列をシンボル単位に排他的論理和をとって反復器５５０に出力する。

前記排他的論理和器５４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は下記＜式４＞のように表現されることができる。

＜式４＞
Ｗｓ＝(Ｗ１×ａ０)＋(Ｗ２×ａ１)＋(Ｗ４×ａ２)＋(Ｗ８×ａ３)＋(Ｗ１６×ａ４)＋(Ｍ１×ａ５)＋(Ｍ２×ａ６)

この時、前記制御器５１０は前記反復器５５０が前記排他的論理和器５４０の出力を反復する回数を制御する制御信号を出力する。(２４、７)符号器では前記排他的論理和器５４０から出力されるシンボル列が長さ３２を有することによって、前記反復器５５０は前記長さ３２を有するシンボル列に対して反復を遂行してはいけない。このため前記制御器５１０は前記反復器５５０に入力信号をそのままに出力するように指示する制御信号を出力する。これに応答して前記反復器５５０は前記排他的論理和器５４０から出力された長さ３２であるシンボル列をそのままに穿孔器５６０に出力する。

この時点で前記制御器５１０は前記穿孔器５６０に(２４、７)符号に対する穿孔位置を穿孔するように指示する制御信号を出力する。この時、制御信号として前記制御器５１０は前記データ速度インジケータの長さ情報(７ビット)のみを前記穿孔器５６０に提供することができる。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から前記データ速度インジケータが７ビットである場合に対応する穿孔位置を受信して、前記反復器５５０から提供される長さ３２の符号化シンボルのうち、前記穿孔位置に該当する８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ３２の符号化シンボルのうち、前記メモリ５７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置が０、４、８、１２、１６、２０、２４、２８である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルのうち、０、４、８、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して２４個の符号化シンボルを出力する。

前記(２４、７)符号器の動作は、穿孔位置に０、４、８、１２、１６、２０、２４、２８を有する場合に対する構成を示した。上述したようにハードウェア複雑度を低減するために、穿孔位置に０、１、２、３、４、５、６、７を有する(２４、７)符号器への動作を説明すると、７ビットのデータ速度インジケータａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６が前記符号器に入力されると、前記７ビットのデータ速度インジケータが前記符号器に入力されるとのビット情報が制御器５１０に入力される。すると、前記制御器５１０はウォルシュ符号発生器５００に長さ３２を有するウォルシュ符号を生成するようにする制御信号を出力する。前記ウォルシュ符号発生器５００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に提供され、前記Ｗ２は乗算器５２２に提供される。前記Ｗ４は乗算器５２４に提供され、前記Ｗ８は乗算器５２６に提供される。最後に前記Ｗ１６は乗算器５２８に提供される。前記ウォルシュ符号発生器５００から発生される長さ３２のウォルシュ符号は下記＜表４＞のようになる。

これと同時に、マスク発生器５０５はマスクＭ１＝００００００００１１１０１０００１１０１１０００１１００００００を発生させ乗算器５３０に出力し、マスクＭ２＝００００００００１１０００００００１１１１１１０００１０１０００を発生させ乗算器５３２に出力する。

一方、前記データ速度インジケータの７個の入力情報ビットは前記乗算器のうち対応するそれぞれの乗算器に提供される。前記７個の入力情報ビットと前記乗算器間の対応関係は下記＜表５＞のようになる。

従って、前記乗算器それぞれに提供される入力情報ビットとウォルシュ符号及びマスクは下記＜表６＞のようになる。

前記乗算器は前記＜表６＞で示しているように自分に提供されるデータ速度インジケータをウォルシュ符号／マスクを構成するそれぞれのシンボルと乗算して加算器５４０に出力する。

すると、前記排他的論理和器５４０は前記乗算器５２０、５２２、５２４、５２６、５２８、５３０、５３２から出力された長さ３２であるすべてのシンボル列をシンボル単位に排他的論理和をとって反復器５５０に出力する。

前記排他的論理和器５４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は下記＜式５＞のように表現されることができる。

＜式５＞
Ｗｓ＝(Ｗ１×ａ０)＋(Ｗ２×ａ１)＋(Ｗ４×ａ２)＋(Ｗ８×ａ３)＋(Ｗ１６×ａ４)＋(Ｍ１×ａ５)＋(Ｍ２×ａ６)

この時、前記制御器５１０は前記反復器５５０が前記排他的論理和器５４０の出力を反復する回数を制御する制御信号を出力する。(２４、７)符号器では前記排他的論理和器５４０から出力されるシンボル列が長さ３２を有することにより、前記反復器５５０の反復回数は０回になるものである。従って、前記制御器５１０は前記反復器５５０に入力信号をそのままに出力するように指示する制御信号を出力する。これに応答して前記反復器５５０は前記排他的論理和器５４０から出力された長さ３２であるシンボルをそのままに穿孔器５６０に出力する。

この時点で前記制御器５１０は前記穿孔器５６０に(２４、７)符号に対する穿孔位置を穿孔するように指示する制御信号を出力する。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から穿孔位置を受信して前記反復器５５０から提供される長さ３２の符号化シンボルのうち、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ３２の符号化シンボルのうち、前記メモリ５７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置が０、１、２、３、４、５、６、７である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルのうち、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔して、２４個の符号化シンボルを出力する。

二番目に、前記(２４、４)符号器として動作する場合を説明すると、４ビットのデータ速度インジケータａ０、ａ１、ａ２、ａ３が前記符号器に入力され、残りのデータ速度インジケータａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ４、ａ５、ａ６には０が入力される。一方、前記制御器５１０には４ビットのデータ速度インジケータが前記符号器に入力されるとのビット情報が入力される。すると、前記制御器５１０はウォルシュ符号発生器５００に長さ１６を有するウォルシュ符号を生成するように指示する制御信号を出力する。すると前記ウォルシュ符号発生器５００は長さ１６であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８を出力する。前記ウォルシュ符号発生器５００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器５２０に提供され、前記Ｗ２は乗算器５２２に提供される。前記Ｗ４は乗算器５２４に提供され、前記Ｗ８は乗算器５２６に提供される。前記ウォルシュ符号発生器５００から発生される長さ１６のウォルシュ符号は下記＜表７＞のようになる。

一方、前記データ速度インジケータの４個の入力情報ビットは前記乗算器のうち対応するそれぞれの乗算器に提供される。前記４個の入力情報ビットと前記乗算器の対応関係は下記＜表８＞で示しているようになる。

従って、前記乗算器それぞれに提供される入力情報ビットとウォルシュ符号は下記＜表９＞のようになる。

前記乗算器は前記＜表９＞で示しているように自分に提供されるデータ速度インジケータを、ウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器５４０に出力する。

即ち、前記乗算器５２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器５４０に出力し、前記乗算器５２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器５４０に出力する。一方、前記乗算器５２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器５４０に出力し、前記乗算器５２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器５４０に出力する。前記加算器５４０は排他的論理和器を使用する。

一方、乗算器５２８、５３０、５３２には前記初期化により０の値を有するａ４、ａ５、ａ６がそれぞれ印加されることにより、前記ウォルシュ符号発生器５００からのＷ１６とマスク発生器５０５からのＭ１、Ｍ２に関わらず前記乗算器５２８、５３０、５３２の出力は前記加算器５４０の出力に影響を与えない。

即ち、前記ウォルシュ符号生成器５００から乗算器５２８に入力されるＷ１６シンボル列の値に関わらず前記乗算器５２８からは０であるシンボル列が出力される。また、前記マスク生成器５０５から乗算器５３０、５３２に入力されるシンボル列の値に関わらず前記乗算器５３０、５３２からは０であるシンボル列が出力される。従って、前記乗算器５２８、５３０、５３２の出力は前記排他的論理和器５４０に入力されても影響を与えない。前記のようにａ４、ａ５、ａ６を０に初期化することは、前記乗算器５２８、５３０、５３２の出力を遮断するスイッチ動作と類似である。

すると、前記排他的論理和器５４０は前記乗算器５２０、５２２、５２４、５２６、５２８、５３０、５３２から出力された長さ１６であるすべてのシンボル列をシンボル単位に排他的論理和をとって反復器５５０に出力する。

前記排他的論理和器５４０から出力される長さ１６の符号化シンボル列(Ｗｓ)は下記＜式６＞のように表現することができる。

＜式６＞
Ｗｓ＝(Ｗ１×ａ０)＋(Ｗ２×ａ１)＋(Ｗ４×ａ２)＋(Ｗ８×ａ３)

この時、前記制御器５１０は前記反復器５５０が前記排他的論理和器５４０の出力を反復する回数を制御する制御信号を出力する。(２４、４)符号器では前記排他的論理和器５４０から出力されるシンボル列が長さ１６を有することにより、前記反復器５５０の反復回数は１回になる。従って、前記制御器５１０は前記反復器５５０に入力信号を１回反復するように指示する制御信号を出力する。これに応答して前記反復器５５０は前記排他的論理和器５４０から出力された長さ１６であるシンボルを１回反復して長さ３２のシンボル列を穿孔器５６０に出力する。

この時点で前記制御器５１０は前記穿孔器５６０に(２４、４)符号に対する穿孔位置を穿孔するように指示する制御信号を出力する。すると、前記穿孔器５６０は穿孔位置が貯蔵されているメモリ５７０から穿孔位置を受信して前記反復器５５０から提供される長さ３２の符号化シンボルのうち、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器５６０は前記反復器５５０から提供される長さ３２の符号化シンボルのうち、前記メモリ５７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ５７０からの穿孔位置が０、１、２、３、４、５、６、１６である場合、前記穿孔器５６０は前記長さ３２の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目の符号化シンボルを穿孔して、２４個の符号化シンボルを出力する。

第２実施形態(符号器)
図９は本発明の実施形態による相異なる長さを有する(２４、４)符号器と(２４、７)符号器をすべて遂行することができる符号器の構造を示す。即ち、前記図９では４ビット、または７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号、またはマスクに符号化して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号器の構成を示している。この時、前記第１実施形態での符号器と異なり、前記第２実施形態による符号器にはシンボル反復器が含まれない。

前記図９を参照すると、制御器１１１０は前記入力情報ビットに４ビットが入力されるか、７ビットが入力されるかを検査して前記符号化のための制御を遂行する。即ち、制御器１１１０は穿孔器１１６０に前記入力情報ビットに対応した８個の穿孔位置を穿孔するようにする制御信号を提供する。前記ウォルシュ符号発生器１１００は長さ３２のウォルシュ符号を出力する。例えば、前記入力情報ビットが受信されると、前記ウォルシュ符号発生器１１００は長さ３２の相異なる５個のウォルシュ符号を出力する。マスク発生器１１０５は長さ３２のマスクを出力する。例えば、前記入力情報ビットが受信されると、前記マスク発生器１１０５は長さ３２の相異なる２個のマスクを出力する。

乗算器１１２０乃至１１３２は前記４ビットまたは７ビットの入力情報ビットと前記ウォルシュ符号発生器１１００と前記マスク発生器１１０５からのウォルシュ符号及びマスクを一対一に乗算して、３２個の符号化シンボルから構成された符号化シンボル列を出力する。排他的論理和器１１４０は前記乗算器１１２０乃至１１３２からの符号化シンボル列の排他的論理和をとって、３２個の符号化シンボルで構成される一つの符号化シンボル列を出力する。メモリ１１７０は前記４ビットの入力情報ビットに対応した８個の穿孔位置と前記７ビットの入力情報ビットに対応した８個の穿孔位置を貯蔵する。前記４ビットの入力情報ビットに対応して前記メモリ１１７０に貯蔵された８個の穿孔位置は、０、１、２、３、４、５、６、１６番目のシンボルであり、前記７ビットの入力情報ビットに対応して前記メモリ１１７０に貯蔵された８個の穿孔位置は、０、４、８、１２、１６、２０、２４、２８番目のシンボル、または０、１、２、３、４、５、６、７番目のシンボルである。

前記穿孔器１１６０は前記排他的論理和器１１４０から前記３２個の符号化シンボルから構成された符号化シンボル列を受信し、前記制御器１１１０の制御下に前記３２個の符号化シンボルのうち、前記メモリ１１７０から読み出した８個の該当穿孔位置の符号化シンボルを穿孔して、前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する。即ち、前記入力情報ビットとして４ビットが入力される場合、前記穿孔器１１６０は前記制御器１１１０の制御下に前記排他的論理和器１１４０から出力される３２個の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目のシンボルを穿孔して、２４個の符号化シンボルから構成された符号化シンボル列を出力する。しかし、前記入力情報ビットとして７ビットが入力される場合、前記穿孔器１１６０は前記制御器１１１０の制御下に前記排他的論理和器１１４０から出力される３２個の符号化シンボルのうち、０、４、８、１２、１６、２０、２４、２８番目のシンボル、または０、１、２、３、４、５、６、７番目のシンボルを穿孔して、２４個の符号化シンボルから構成された符号化シンボル列を出力する。

前記図９を参照して前記符号器を説明するために、(２４、４)符号器に動作する場合と(２４、７)符号器に動作する場合を分けて説明する。この時、符号器に入力される入力情報ビットはデータ速度インジケータと仮定する。

一番目に、前記(２４、７)符号器への動作を説明すると、７ビットのデータ速度インジケータａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６が前記符号器に入力されると、前記７ビットのデータ速度インジケータが前記符号器に入力されるとのビット情報が制御器１１１０に入力される。すると、前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。この時、前記ウォルシュ符号発生器１１００は前記制御器１１１０の制御下に動作することもできるが、別の制御なし動作することもできる。前記図９では別の制御なし動作する構成を示している。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に提供され、前記Ｗ２は乗算器１１２２に提供される。前記Ｗ４は乗算器１１２４に提供され、前記Ｗ８は乗算器１１２６に提供される。最後に前記Ｗ１６は乗算器１１２８に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は下記＜表１０＞のようになる。

これと同時に、マスク発生器１１０５はマスクＭ１＝０１１１０１１１００１００１０００１１０００００００００００００を発生させ乗算器１１３０に出力し、マスクＭ２＝００１００１１００１０１０１０００１０１０１０００１００００００を発生させ乗算器１１３２に出力する。

一方、前記７個のデータ速度インジケータは前記乗算器のうち対応するそれぞれの乗算器に提供される。前記７個のデータ速度インジケータと前記乗算器の対応関係は下記＜表１１＞のようになる。

従って、前記乗算器それぞれに提供されるデータ速度インジケータとウォルシュ符号及びマスクは下記＜表１２＞のように示すことができる。

前記乗算器は前記＜表１２＞で示しているように自分に提供されるデータ速度インジケータをウォルシュ符号／マスクを構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。

即ち、前記乗算器１１２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器１１４０に出力し、前記乗算器１１２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。一方、前記乗算器１１２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２８はａ４をＷ１６それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。また、前記乗算器１１３０はａ５をＭ１それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１３２はａ６をＭ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。前記加算器１１４０は排他的論理和器を使用する。

すると、前記排他的論理和器１１４０は前記乗算器１１２０、１１２２、１１２４、１１２６、１１２８、１１３０、１１３２から出力された長さ３２であるすべてのシンボル列をシンボル単位に排他的論理和をとって穿孔器１１６０に出力する。

前記排他的論理和器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は下記＜式７＞のように表現されることができる。

＜式７＞
Ｗｓ＝(Ｗ１×ａ０)＋(Ｗ２×ａ１)＋(Ｗ４×ａ２)＋(Ｗ８×ａ３)＋(Ｗ１６×ａ４)＋(Ｍ１×ａ５)＋(Ｍ２×ａ６)

この時、前記制御器１１１０は穿孔器１１６０に(２４、７)符号に対する穿孔位置を穿孔するように指示する制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から穿孔位置を受信して前記反復器１１５０から提供される長さ３２の符号化シンボルのうち、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記排他的論理和器１１４０から提供される長さ３２の符号化シンボルのうち、前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が０、４、８、１２、１６、２０、２４、２８である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルのうち、０、４、１２、１６、２０、２４、２８番目の符号化シンボルを穿孔して、２４個の符号化シンボルを出力する。

前記(２４、７)符号器の動作は、穿孔位置に０、４、８、１２、１６、２０、２４、２８を有する場合に対する構成を示した。上述したようにハードウェア複雑度を低減するための穿孔位置に０、１、２、３、４、５、６、７を有する(２４、７)符号器への動作を説明すると、７ビットのデータ速度インジケータａ０、ａ１、ａ２、ａ３、ａ４、ａ５、ａ６が前記符号器に入力されると、前記７ビットのデータ速度インジケータが前記符号器に入力されるとのビット情報が制御器１１１０に入力される。すると前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６を出力する。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８、Ｗ１６はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に提供され、前記Ｗ２は乗算器１１２２に提供される。前記Ｗ４は乗算器１１２４に提供され、前記Ｗ８は乗算器１１２６に提供される。最後に前記Ｗ１６は乗算器１１２８に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は下記＜表１３＞のようになる。

これと同時に、マスク発生器１１０５はマスクＭ１＝００００００００１１１０１０００１１０１１０００１１００００００を発生させ乗算器１１３０に出力し、マスクＭ２＝００００００００１１０００００００１１１１１１０００１０１０００を発生させ乗算器１１３２に出力する。

一方、前記７個のデータ速度インジケータは前記乗算器のうち対応するそれぞれの前記乗算器に提供される。前記７個のデータ速度インジケータと前記乗算器の対応関係は下記＜表１４＞のようになる。

従って、前記乗算器それぞれに提供されるデータ速度インジケータとウォルシュ符号及びマスクは下記＜表１５＞のように示すことができる。

前記乗算器は前記＜表１５＞で示しているように自分に提供されるデータ速度インジケータをウォルシュ符号／マスクを構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。

前記排他的論理和器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は下記＜式８＞のように表現されることができる。

＜式８＞
Ｗｓ＝(Ｗ１×ａ０)＋(Ｗ２×ａ１)＋(Ｗ４×ａ２)＋(Ｗ８×ａ３)＋(Ｗ１６×ａ４)＋(Ｍ１×ａ５)＋(Ｍ２×ａ６)

この時、前記制御器１１１０は穿孔器１１６０に(２４、７)符号に対する穿孔位置を穿孔するように指示する制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から穿孔位置を受信して前記反復器１１５０から提供される長さ３２の符号化シンボルのうち、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記排他的論理和器１１４０から提供される長さ３２の符号化シンボルのうち、前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が０、１、２、３、４、５、６、７である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルのうち、０、１、２、３、４、５、６、７番目の符号化シンボルを穿孔して、２４個の符号化シンボルを出力する。

二番目に、前記(２４、４)符号器に動作する場合を説明すると、４ビットのデータ速度インジケータａ０、ａ１、ａ２、ａ３が前記符号器に入力され、残りのデータ速度インジケータａ４、ａ５、ａ６は初期化され入力される。前記初期化により前記ａ４、ａ５、ａ６には０が入力される。すると、前記ウォルシュ符号発生器１１００は長さ３２であるウォルシュ符号Ｗ１、Ｗ２、Ｗ４、Ｗ８を出力する。前記ウォルシュ符号発生器１１００から発生された前記Ｗ１、Ｗ２、Ｗ４、Ｗ８はそれぞれに対応する乗算器に提供される。例えば、前記Ｗ１は乗算器１１２０に提供され、前記Ｗ２は乗算器１１２２に提供される。前記Ｗ４は乗算器１１２４に提供され、前記Ｗ８は乗算器１１２６に提供される。前記ウォルシュ符号発生器１１００から発生される長さ３２のウォルシュ符号は下記＜表１６＞のようになる。

一方、前記４個のデータ速度インジケータは前記乗算器のうち、対応するそれぞれの乗算器に提供される。前記４個のデータ速度インジケータと前記乗算器の対応関係は下記＜表１７＞のようになる。

従って、前記乗算器それぞれに提供されるデータ速度インジケータとウォルシュ符号は下記＜表１８＞のように示すことができる。

前記乗算器は前記＜表１８＞で示しているように自分に提供されるデータ速度インジケータを、ウォルシュ符号を構成するそれぞれのシンボルと乗算して加算器１１４０に出力する。

即ち、前記乗算器１１２０はａ０をＷ１それぞれのシンボルごとに乗算して加算器１１４０に出力し、前記乗算器１１２２はａ１をＷ２それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。一方、前記乗算器１１２４はａ２をＷ４それぞれのシンボルごとに乗算して前記加算器１１４０に出力し、前記乗算器１１２６はａ３をＷ８それぞれのシンボルごとに乗算して前記加算器１１４０に出力する。前記加算器１１４０は排他的論理和器を使用する。

一方、乗算器１１２８、１１３０、１１３２には前記初期化により０の値を有するａ４、ａ５、ａ６がそれぞれ印加されることにより、前記ウォルシュ符号発生器１１００からのＷ１６とマスク発生器１１０５からのＭ１、Ｍ２に関わらず前記乗算器１１２８、１１３０、１１３２の出力は前記加算器１１４０の出力に影響を与えない。

即ち、前記ウォルシュ符号生成器１１００から乗算器１１２８に入力されるＷ１６シンボル列の値に関わらず前記乗算器１１２８からは０であるシンボル列が出力される。また、前記マスク生成器１１０５から乗算器１１３０、１１３２に入力されるシンボル列の値に関わらず前記乗算器１１３０、１１３２からは０であるシンボル列が出力される。従って、前記乗算器１１２８、１１３０、１１３２の出力は前記排他的論理和器１１４０に入力されてもどのような影響を与えない。前記のようにａ４、ａ５、ａ６を０に初期化することは、前記乗算器１１２８、１１３０、１１３２の出力を遮断するスイッチ動作と類似である。

前記排他的論理和器１１４０から出力される長さ３２の符号化シンボル列(Ｗｓ)は下記＜式９＞のように表現されることができる。

＜式９＞
Ｗｓ＝(Ｗ１×ａ０)＋(Ｗ２×ａ１)＋(Ｗ４×ａ２)＋(Ｗ８×ａ３)

この時点で前記制御器１１１０は穿孔器１１６０に(２４、４)符号に対する穿孔位置を穿孔するように指示する制御信号を出力する。すると、前記穿孔器１１６０は穿孔位置が貯蔵されているメモリ１１７０から４ビット入力に対応した穿孔位置を受信して前記排他的論理和器１１４０から提供される長さ３２の符号化シンボルのうち、８個の該当符号化シンボルを穿孔する。即ち、前記穿孔器１１６０は前記排他的論理和器１１４０から提供される長さ３２の符号化シンボルのうち、前記メモリ１１７０からの穿孔位置に該当する８シンボルを穿孔する。例えば、前記メモリ１１７０からの穿孔位置が０、１、２、３、４、５、６、１６である場合、前記穿孔器１１６０は前記長さ３２の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目の符号化シンボルを穿孔して、２４個の符号化シンボルを出力する。

実施形態(復号器)
図６は前記図５の符号器に対応する復号器の構造を示す。

以下、本発明の実施形態による復号化動作を(２４、４)復号器と(２４、７)復号器に分けて説明する。

一番目に、(２４、７)符号器に対応した(２４、７)復号器の動作を説明すると、前記(２４、７)復号器は前記符号器により符号化されそれぞれが＋１、または−１の値を有する２４個の符号化シンボルから構成された符号化シンボル列を受信し、前記受信した符号化シンボル列は０挿入器６５０に入力される。

一方、制御器６３０は予め約束された符号長さの情報を受信して、(２４、７)符号器に対する穿孔位置に＋１と−１の中間値である０を挿入するように指示する制御信号を出力する。前記０挿入器６５０は前記制御器６３０の制御下にメモリ６６０から７ビットの入力情報ビットに対応した穿孔位置に対する情報を受信する。例えば、前記７ビットの入力情報ビットに対応した穿孔位置は“０、４、８、１２、１６、２０、２４、２８番目”または“０、１、２、３、４、５、６、７番目”になる。

従って、前記０挿入器６５０は前記受信した符号化シンボル列をなす２４個の符号化シンボルのうち、前記メモリ６６０からの穿孔位置に０を挿入して３２個のシンボルから構成された受信シンボル列をシンボル累積器６００に出力する。すると、前記制御器６３０は前記(２４、７)符号器による反復回数だけ反復されるシンボルを累積するように指示する制御信号を前記シンボル累積器６００に出力する。この時、(２４、７)符号器はシンボル反復を遂行しないので前記シンボル累積器６００は前記受信した３２個の受信シンボルをそのままに出力する。すると、前記出力された３２個の受信シンボルはウォルシュ符号との相関度計算器６２０に入力され、これと同時に乗算器６０２、６０４、６０６にそれぞれ入力される。すると、前記マスク生成器６１０は長さ３２であるマスク関数Ｍ１を生成して乗算器６０２に出力し、長さ３２であるマスク関数Ｍ２を生成して乗算器６０４に出力する、また、長さ３２であるマスク関数Ｍ１＋Ｍ２を生成して乗算器６０６に出力する。この時、前記マスク関数は穿孔位置によって多様である。それぞれの穿孔位置が使用される場合、符号器で使用されたマスク関数が使用される。すると、前記乗算器６０２は前記受信されたシンボルと前記マスク関数Ｍ１をシンボル単位に乗算して出力し、前記乗算器６０４は前記受信されたシンボルと前記マスク関数Ｍ２をシンボル単位に乗算して出力する。また、前記乗算器６０６は前記受信されたシンボルと前記マスク関数Ｍ１＋Ｍ２をシンボル単位に乗算して出力する。

この時、スイッチ６５２は前記制御器６３０の制御下に前記乗算器６０２で出力されたシンボル列を相関度計算器６２２に提供する。スイッチ６５４は前記制御器６３０の制御下に前記乗算器６０４で出力されたシンボル列を相関度計算器６２４に提供する。スイッチ６５６は前記制御器６３０の制御下に前記乗算器６０６で出力されたシンボル列を相関度計算器６２６に提供する。すると、前記相関度計算器６２０は前記長さ３２である受信されたシンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最高の相関度を有するウォルシュ符号番号、相関度値、そして、前段でマスク関数が使用されないことを示すマスク番号０を相関度比較器６４０に出力する。

前記相関度計算器６２２は前記長さ３２である受信されたシンボル列とマスク関数Ｍ１が乗算されたシンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最高の相関度を有するウォルシュ符号番号、相関度値、そして、前段でマスク関数が使用されることを示すマスク番号１を前記相関度比較器６４０に出力する。前記相関度計算器６２４は前記長さ３２である受信されたシンボル列とマスク関数Ｍ２が乗算されたシンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最高の相関度を有するウォルシュ符号番号、相関度値、そして、前段で使用されたマスク番号を示す２を前記相関度比較器６４０に出力する。前記相関度計算器６２６は前記長さ３２である受信されたシンボル列とマスク関数Ｍ１＋Ｍ２が乗算されたシンボル列を長さ３２である３２個のウォルシュ符号と相関度をすべて計算して、最高の相関度を有するウォルシュ符号番号、相関度値、そして、前段で使用されたマスク番号を示す３を前記相関度比較器６４０に出力する。すると前記相関度比較器６４０は前記相関度計算器６２０、６２２、６２４、６２６から受信した値のうち、最大の相関度値を選択し、それに対するウォルシュ符号番号とマスク番号を連接して復号化ビットとして出力する。

二番目に、前記図５の(２４、４)符号器に対応した復号器の動作を説明する。前記(２４、４)符号器は、前記符号器により符号化され、それぞれが＋１または−１の値を有する２４個の符号化シンボルから構成された符号化シンボル列を受信し、前記受信した符号化シンボル列は０挿入器６５０に入力される。

一方、制御器６３０は予め約束された符号長さの情報を受信して(２４、４)符号器に対する穿孔位置に＋１と−１の中間値である０を挿入するように指示する制御信号を出力する。前記０挿入器６５０は前記制御器６３０の制御下にメモリ６６０から４ビットの入力情報ビットに対応した穿孔位置に対する情報を受信する。例えば、前記４ビットの入力情報ビットに対応した穿孔位置は“０、１、２、３、４、５、６、１６”番目になることができる。従って、前記０挿入器６５０は前記受信した符号化シンボル列をなす２４個の符号化シンボルのうち、前記メモリ６６０からの穿孔位置に０を挿入して３２個のシンボルから構成された受信シンボル列をシンボル累積器６００に出力する。すると、前記制御器６３０は前記(２４、４)符号器による反復回数だけ反復されるシンボルを累積するように指示する制御信号を前記シンボル累積器６００に出力する。

この時、(２４、４)符号器が１回のシンボル反復を遂行したので、前記シンボル累積器６６０は前記受信した３２個の受信シンボルのうち、反復位置にある２シンボルずつを加算して長さ１６であるシンボル列を出力する。すると、前記出力された１６個の受信シンボルは相関度計算６２０に入力され、これと同時に乗算器６０２、６０４、６０６にそれぞれ入力される。この時、前記乗算器６０２、６０４、６０６の出力端のスイッチ６５２、６５４、６５６は前記制御器６３０の制御下にターンオフ(Turn off)されるので、前記乗算器６０２、６０４、６０６の出力は捨てられる。すると、前記制御器６３０は符号長さと同一のウォルシュ符号との相関度を計算するように指示する制御信号(即ち、長さ１６であるウォルシュ符号と相関度計算するように指示する制御信号)を前記相関度計算器６２０に出力する。この時、前記相関度計算器６２０は前記長さ１６である受信されたシンボル列を長さ１６である１６個のウォルシュ符号と相関度をすべて計算し、最高の相関度を有するウォルシュ符号番号、相関度値、そして、マスク番号を示す値を相関度比較器６４０に出力する。すると前記相関度比較器６４０は前記ウォルシュ符号との相関度計算器６２０から受信した値のうち、ウォルシュ番号とマスク番号を連接して復号化ビットに出力する。

通常的な符号分割多重接続移動通信システムでの逆方向データ速度インジケータチャネルの送信器構造を示した図である。本発明の実施形態による符号分割多重接続移動通信システムでの最適(２４、４)符号化器の構成を示している図である。本発明の実施形態による符号語構成の一例を示している図である。本発明の実施形態による符号分割多重接続移動通信システムでの最適(２４、７)符号化器の構成を示している図である。本発明の実施形態による符号分割多重接続移動通信システムで最適(２４、４)符号化器と最適(２４、７)符号化器を同時に支援する符号化器の構成を示している図である。本発明の実施形態による符号分割多重接続移動通信システムでの復号化器の構成を示している図である。本発明の実施形態による生成行列を利用した(２４、４)符号器の構成を示している図である。本発明の実施形態による生成行列を利用した(２４、７)符号器の構成を示している図である。本発明の実施形態による符号分割多重接続移動通信システムで最適(２４、４)符号化器と最適(２４、７)符号化器を同時に支援する符号化器の構成を示している図である。

符号の説明

５００ウォルシュ符号発生器
５０５マスク発生器
５１０制御器
５２０〜５３２乗算器
５４０排他的論理和器
５５０反復器
５６０穿孔器
５７０メモリ

Claims

４ビットの入力情報ビットを受信し、前記４ビットの入力情報ビットそれぞれを長さ１６の相異なるウォルシュ符号に符号化し、排他的論理和器により論理和がとられた１６個の符号化シンボルから構成された符号化シンボル列を利用して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化方法において、
前記１６個の符号化シンボルから構成された符号化シンボル列を１回反復して３２個の符号化シンボルから構成された符号化シンボル列を出力する過程と、
前記３２個の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する過程と、を含むことを特徴とする方法。
７ビットの入力情報ビットを受信し、前記７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号とマスク関数に符号化し、排他的論理和器により論理和がとられた３２個の符号化シンボルから構成された符号化シンボル列を利用して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化方法において、
前記３２個の符号化シンボルのうち、０、４、８、１２、１６、２０、２４、２８番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する過程を含むことを特徴とする方法。
前記マスク関数は、‘０１１１０１１１００１００１０００１１０００００００００００００’と‘００１００１１００１０１０１０００１０１０１０００１００００００’であることを特徴とする請求項２に記載の方法。
４ビットの入力情報ビットを受信し、前記４ビットの入力情報ビットそれぞれを長さ１６の相異なるウォルシュ符号に符号化し、排他的論理和器により論理和がとられた１６個の符号化シンボルから構成された符号化シンボル列を利用して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化装置において、
前記排他的論理和器からの前記１６個の符号化シンボルから構成された符号化シンボル列を１回反復して３２個の符号化シンボルから構成された符号化シンボル列を出力する反復器と、
前記符号化シンボル列の３２個の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する穿孔器と、を含むことを特徴とする装置。
前記穿孔器により穿孔される穿孔位置０、１、２、３、４、５、６、１６を貯蔵するメモリをさらに備えることを特徴とする請求項４に記載の装置。
７ビットの入力情報ビットを受信し、前記７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号とマスク関数に符号化し、排他的論理和器により論理和がとられた３２個の符号化シンボルから構成された符号化シンボル列を利用して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化装置において、
前記排他的論理和器からの前記３２個の符号化シンボルのうち、０、４、８、１２、１６、２０、２４、２８番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する穿孔器を含むことを特徴とする装置。
前記穿孔器により穿孔される穿孔位置０、４、８、１２、１６、２０、２４、２８を貯蔵するメモリをさらに備えることを特徴とする請求項６に記載の装置。
前記マスク関数は、‘０１１１０１１１００１００１０００１１０００００００００００００’と‘００１００１１００１０１０１０００１０１０１０００１００００００’であることを特徴とする請求項６に記載の装置。
４ビット、または７ビットの入力情報ビットを受信し、前記４ビット、または７ビットの入力情報ビットそれぞれを長さ１６、または３２の相異なるウォルシュ符号、またはマスクに符号化して、２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化装置において、
前記入力情報ビットに４ビットが入力されるか、７ビットが入力されるかを検査して前記符号化のための制御を遂行する制御部と、
前記制御部の制御下に前記長さ１６、または前記長さ３２を有する相異なる５個のウォルシュ符号を選択的に出力するウォルシュ符号発生器と、
前記制御部の制御下に前記長さ１６、または前記長さ３２を有する相異なる２個のマスクを選択的に出力するマスク発生器と、
前記４ビット、または７ビットの入力情報ビットと前記ウォルシュ符号発生器及び前記マスク発生器からのウォルシュ符号及びマスクを一対一に乗算して、１６個、または３２個の符号化シンボルから構成された符号化シンボル列を出力する乗算器と、
前記乗算器からの符号化シンボル列の排他的論理和をとって一つの符号化シンボル列を出力する排他的論理和器と、
前記制御部の制御下に前記排他的論理和器からの前記符号化シンボル列を所定回数反復して、３２個の符号化シンボルから構成された符号化シンボル列を出力する反復器と、
前記４ビットの入力情報ビットに対応した８個の穿孔位置と前記７ビットの入力情報ビットに対応した８個の穿孔位置を貯蔵するメモリと、
前記反復器からの前記３２個の符号化シンボルから構成された符号化シンボル列を受信し、前記制御部の制御下に前記３２個の符号化シンボルのうち、前記メモリから読み出した８個の該当穿孔位置の符号化シンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する穿孔器と、を含むことを特徴とする装置。
前記制御部は、前記入力情報ビットに４ビットが入力されると、前記ウォルシュ符号発生器と前記マスク発生器が長さ１６を有する相異なる７個のウォルシュ符号とマスクを出力するように制御し、前記反復器の反復回数を１回に決定し、前記穿孔器には前記４ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御することを特徴とする請求項９に記載の装置。
前記制御部は、前記入力情報ビットに７ビットが入力されると、前記ウォルシュ符号発生器と前記マスク発生器が長さ３２を有する相異なる７個のウォルシュ符号とマスクを出力するように制御し、前記反復器の反復回数を０回に決定し、前記穿孔器には前記７ビットの入力情報ビットに対応した８個の穿孔位置を穿孔するように制御することを特徴とする請求項９に記載の装置。
前記４ビットの入力情報ビットに対応して前記メモリに貯蔵された８個の穿孔位置は、０、１、２、３、４、５、６、１６番目のシンボルであることを特徴とする請求項９に記載の装置。
前記７ビットの入力情報ビットに対応して前記メモリに貯蔵された８個の穿孔位置は、０、４、８、１２、１６、２０、２４、２８番目のシンボルであることを特徴とする請求項１１に記載の装置。
前記７ビットの入力情報ビットに対応して前記メモリに貯蔵された８個の穿孔位置は、０、１、２、３、４、５、６、７番目のシンボルであることを特徴とする請求項１１に記載の装置。
前記マスク関数は、‘０１１１０１１１００１００１０００１１０００００００００００００’と‘００１００１１００１０１０１０００１０１０１０００１００００００’であることを特徴とする請求項１３に記載の装置。
前記マスク関数は、‘００００００００１１１０１０００１１０１１０００１１００００００’と‘００００００００１１０００００００１１１１１１０００１０１０００’であることを特徴とする請求項１４に記載の装置。
４ビット、または７ビットの入力情報ビットを受信し、前記４ビット、または７ビットの入力情報ビットそれぞれを長さ１６、または３２の相異なるウォルシュ符号、またはマスクに符号化して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化方法において、
前記入力情報ビットに４ビットが入力されるか、７ビットが入力されるかを検査する過程と、
前記入力情報ビットに４ビットが入力される場合、前記４ビットの入力情報ビットそれぞれを長さ１６の相異なるウォルシュ符号に符号化して排他的論理和器により論理和がとられた１６個の符号化シンボルから構成された符号化シンボル列を反復及び穿孔により２４個の符号化シンボルから構成された符号化シンボル列に出力する第１符号化過程と、
前記入力情報ビットに７ビットが入力される場合、前記７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号とマスクに符号化して排他的論理和器により論理和がとられた３２個の符号化シンボルから構成された符号化シンボル列を穿孔により２４個の符号化シンボルから構成された符号化シンボル列に出力する第２符号化過程と、を含むことを特徴とする方法。
前記第１符号化過程は、
前記１６個の符号化シンボルから構成された符号化シンボル列を１回反復して３２個の符号化シンボルから構成された符号化シンボル列を出力する段階と、
前記３２個の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する段階と、を含むことを特徴とする請求項１７に記載の方法。
前記第２符号化過程は、
前記３２個の符号化シンボルのうち、０、４、８、１２、１６、２０、２４、２８番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する段階を含むことを特徴とする請求項１７に記載の方法。
前記第２符号化過程は、
前記３２個の符号化シンボルのうち、０、１、２、３、４、５、６、７番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する段階を含むことを特徴とする請求項１７に記載の方法。
７ビットの入力情報ビットを受信し、前記７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号とマスク関数に符号化して排他的論理和器により論理和がとられた３２個の符号化シンボルから構成された符号化シンボル列を２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化方法において、
前記３２個の符号化シンボルのうち、０、１、２、３、４、５、６、７番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する過程を含むことを特徴とする方法。
前記マスク関数は、‘０１１１０１１１００１００１０００１１０００００００００００００’と‘００１００１１００１０１０１０００１０１０１０００１００００００’であることを特徴とする請求項２１に記載の方法。
７ビットの入力情報ビットを受信し、前記７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号とマスク関数に符号化して排他的論理和器により論理和がとられた３２個の符号化シンボルから構成された符号化シンボル列を２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化装置において、
前記排他的論理和器からの前記３２個の符号化シンボルのうち、０、１、２、３、４、５、６、７番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する穿孔器を含むことを特徴とする装置。
前記穿孔器により穿孔される穿孔位置０、１、２、３、４、５、６、７を貯蔵するメモリをさらに備えることを特徴とする請求項２３に記載の装置。
前記マスク関数は、‘０１１１０１１１００１００１０００１１０００００００００００００’と‘００１００１１００１０１０１０００１０１０１０００１００００００’であることを特徴とする請求項２３に記載の方法。
４ビット、または７ビットの入力情報ビットを受信し、前記４ビット、または７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号、またはマスクに符号化して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化装置において、
前記入力情報ビットに４ビットが入力されるか、７ビットが入力されるかを検査して前記符号化のための制御を遂行する制御部と、
前記長さ３２を有する相異なる５個のウォルシュ符号を選択的に出力するウォルシュ符号発生器と、
前記長さ３２を有する相異なる２個のマスクを選択的に出力するマスク発生器と、
前記４ビット、または７ビットの入力情報ビットと前記ウォルシュ符号発生器及び前記マスク発生器からのウォルシュ符号及びマスクを一対一に乗算して３２個の符号化シンボルから構成された符号化シンボル列を出力する乗算器と、
前記乗算器からの符号化シンボル列の排他的論理和をとって一つの符号化シンボル列を出力する排他的論理和器と、
前記４ビットの入力情報ビットに対応した８個の穿孔位置と前記７ビットの入力情報ビットに対応した８個の穿孔位置を貯蔵するメモリと、
前記排他的論理和器からの前記３２個の符号化シンボルから構成された符号化シンボル列を受信し、前記制御部の制御下に前記３２個の符号化シンボルのうち、前記メモリから読み出した８個の該当穿孔位置の符号化シンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する穿孔器と、を含むことを特徴とする装置。
前記入力情報ビットに４ビットが入力されると、前記穿孔器により前記４ビットの入力情報ビットに対応した０、１、２、３、４、５、６、１６番目のシンボルを穿孔することを特徴とする請求項２６に記載の装置。
前記入力情報ビットに７ビットが入力されると、前記穿孔器により前記７ビットの入力情報ビットに対応した０、４、８、１２、１６、２０、２４、２８番目のシンボルを穿孔することを特徴とする請求項２６に記載の装置。
前記入力情報ビットに７ビットが入力されると、前記穿孔器により前記７ビットの入力情報ビットに対応した０、１、２、３、４、５、６、７番目のシンボルを穿孔することを特徴とする請求項２６に記載の装置。
４ビット、または７ビットの入力情報ビットを受信し、前記４ビット、または７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号、またはマスクに符号化して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化方法において、
前記入力情報ビットに４ビットが入力されるか、７ビットが入力されるかを検査する過程と、
前記４ビット、または前記７ビットの入力情報ビットが受信される場合、前記４ビット、または前記７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号に符号化して排他的論理和器により論理和がとられた３２個の符号化シンボルから構成された符号化シンボル列を出力する過程と、
前記４ビットの入力情報ビットによる前記符号化シンボル列が受信される場合、前記符号化シンボル列を構成する前記３２個の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する過程と、
前記７ビットの入力情報ビットによる前記符号化シンボル列が受信される場合、前記符号化シンボル列を構成する前記３２個の符号化シンボルのうち、０、４、８、１２、１６、２０、２４、２８番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する過程と、を含むことを特徴とする方法。
４ビット、または７ビットの入力情報ビットを受信し、前記４ビット、または７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号、またはマスクに符号化して２４個の符号化シンボルから構成された符号化シンボル列に出力する移動通信システムでの符号化方法において、
前記入力情報ビットに４ビットが入力されるか、７ビットが入力されるかを検査する過程と、
前記４ビット、または前記７ビットの入力情報ビットが受信される場合、前記４ビット、または前記７ビットの入力情報ビットそれぞれを長さ３２の相異なるウォルシュ符号に符号化して排他的論理和器により論理和がとられた３２個の符号化シンボルから構成された符号化シンボル列を出力する過程と、
前記４ビットの入力情報ビットによる前記符号化シンボル列が受信される場合、前記符号化シンボル列を構成する前記３２個の符号化シンボルのうち、０、１、２、３、４、５、６、１６番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する過程と、
前記７ビットの入力情報ビットによる前記符号化シンボル列が受信される場合、前記符号化シンボル列を構成する前記３２個の符号化シンボルのうち、０、１、２、３、４、５、６、７番目のシンボルを穿孔して前記２４個の符号化シンボルから構成された前記符号化シンボル列を出力する過程と、を含むことを特徴とする方法。